CN206116374U - 半导体芯片封装结构 - Google Patents

Abstract

本实用新型提供一种半导体芯片封装结构，包括：基底，具有彼此相对的第一表面以及第二表面；功能区以及焊垫，两者均位于所述基底第一表面侧；保护基板，与所述基底第一表面对位压合；支撑单元，设置于所述保护基板上，位于所述保护基板与所述基底之间，所述功能区位于所述支撑单元包围形成的密封腔内；所述支撑单元上设置有开孔，使所述晶圆的第一表面上对应焊垫的位置不接触所述支撑单元，有效防止支撑单元在后续的信赖性测试中产生的应力作用于焊垫，避免了焊垫损坏或者分层的情况。

Description

半导体芯片封装结构

技术领域

本实用新型涉及半导体技术领域，尤其涉及晶圆级半导体芯片的封装技术。

背景技术

现今主流的半导体芯片封装技术是晶圆级芯片尺寸封装技术(Wafer Level ChipSize Packaging，WLCSP)，是对整片晶圆进行封装并测试后再切割得到单个成品芯片的技术。利用此种封装技术封装后的单个成品芯片尺寸与单个晶粒尺寸差不多，顺应了市场对微电子产品日益轻、小、短、薄化和低价化要求。晶圆级芯片尺寸封装技术是当前封装领域的热点和未来发展的趋势。

半导体芯片上通常集成有敏感器件，在对其进行封装时，需要对其上的敏感器件进行保护，请参考图1，公开一种晶圆级半导体芯片的封装结构，晶圆1包括多颗网格状排布的半导体芯片10，半导体芯片10的其中一面上具有功能区11以及位于功能区11外围并与功能区11电连接的焊垫12。由于功能区集成有敏感器件，为了对功能区11进行保护，在晶圆1上压合保护基板2，保护基板2上设置有多个网格状排布的支撑单元3，支撑单元3与半导体芯片10一一对应，当晶圆1与保护基板2对位压合后，支撑单元3位于晶圆1与保护基板2之间使晶圆1与保护基板2之间形成间隙，避免保护基板2与晶圆1直接接触，功能区11位于支撑单元3包围形成的密封腔13内。

由于焊垫12与功能区11位于晶圆1的第一表面，为了实现焊垫12与外部电路电连接，在晶圆1与保护基板2对位压合之后，通过TSV或者TSL工艺在晶圆1的第二表面形成与焊垫12电连接的焊接凸起25，通过焊接凸起25电连接其他电路实现在焊垫12与其他电路之间形成电连接。

于本实施例中，为了实现焊垫12与其他电路电连接，在晶圆1的第二表面侧设置有朝向第一表面延伸的通孔22，通孔22与焊垫12对应且通孔22的底部暴露出焊垫12，在通孔22的侧壁以及晶圆1的第二表面上设置有绝缘层23，绝缘层23上以及通孔22的底部设置有金属布线层24，金属布线层24与焊垫12电连接，在晶圆的第二表面上设置焊接凸起25，焊接凸起25与金属布线层24电连接。为了便于将封装完成的影像传感芯片切割下来，于晶圆1的第二表面设置有朝向第一表面延伸的切割槽21。

由于支撑单元3与晶圆1的热膨胀系数不同，在后续的信赖性测试中支撑单元3会产生作用于焊垫12的应力而造成焊垫12损坏，特别是当焊垫12为多层结构的时候，支撑单元3作用于焊垫12的应力会导致焊垫12分层。

如何防止焊垫损坏成为本领域技术人员噬待解决的技术问题。

实用新型内容

本实用新型解决的问题是通过本实用新型提供的晶圆级半导体芯片封装方法以及半导体芯片封装结构，消除焊垫损坏的情况，提高半导体芯片封装结构的品质以及信赖性。

为解决上述问题，本实用新型提供一种半导体芯片封装结构，包括：基底，具有彼此相对的第一表面以及第二表面；功能区以及焊垫，两者均位于所述基底第一表面侧；保护基板，与所述基底第一表面对位压合；支撑单元，设置于所述保护基板上，位于所述保护基板与所述基底之间，所述功能区位于所述支撑单元包围形成的密封腔内；所述支撑单元上设置有开孔，使所述晶圆的第一表面上对应焊垫的位置不接触所述支撑单元。

优选的，所述支撑单元的材质为感光胶。

优选的，所述封装结构还包括：位于所述基底的第二表面且与所述焊垫一一对应的通孔，所述通孔底部暴露所述焊垫；位于所述通孔的底部以及侧壁的金属布线层，所述金属布线层延伸至所述基底的第二表面，所述金属布线层与所述焊垫电连接；覆盖所述基底的第二表面的阻焊层，所述阻焊层填充所述通孔且所述阻焊层对应通孔的位置形成凹槽，所述凹槽的深度与所述通孔的深度之间的差值为0-20微米；位于所述阻焊层上开口，所述开口底部暴露所述金属布线层；位于所述开口中的焊接凸起，所述焊接凸起与所述金属布线层电连接。

优选的，所述阻焊层均匀覆盖所述通孔的侧壁以及底部。

优选的，所述阻焊层的材质为感光胶。

优选的，所述封装结构还包括：位于所述基底的第二表面且与所述焊垫一一对应的通孔，所述通孔底部暴露所述焊垫；位于所述通孔的底部以及侧壁的金属布线层，所述金属布线层延伸至所述基底的第二表面，所述金属布线层与所述焊垫电连接；覆盖所述基底的第二表面的阻焊层，所述阻焊层覆盖所述通孔并在所述通孔中形成空腔；位于所述阻焊层上开口，所述开口底部暴露所述金属布线层；位于所述开口中的焊接凸起，所述焊接凸起与所述金属布线层电连接。

优选的，所述阻焊层的粘度大于12Kcps。

优选的，所述半导体芯片为影像传感芯片，所述功能区具有光敏感器件。

本实用新型的有益效果是通过在支撑单元上形成开孔，使晶圆上对应焊垫的位置不接触支撑单元，有效防止支撑单元在后续的信赖性测试中产生的应力作用于焊垫，避免了焊垫损坏或者分层的情况，提升了半导体芯片的封装良率，提高了半导体芯片封装结构的信赖性。

附图说明

图1为现有技术中晶圆级半导体芯片的封装结构示意图；

图2晶圆级半导体芯片的结构示意图；

图3为本实用新型优选实施例晶圆级半导体芯片封装结构的剖面示意图；

图4至图11为本实用新型优选实施例晶圆级半导体芯片封装方法的示意图；

图12为本实用新型优选实施例单颗半导体芯片封装结构示意图。

具体实施方式

以下将结合附图对本实用新型的具体实施方式进行详细描述。但这些实施方式并不限制本实用新型，本领域的普通技术人员根据这些实施方式所做出的结构、方法、或功能上的变换均包含在本实用新型的保护范围内。

现有技术中支撑单元与晶圆上对应焊垫的位置接触，由于支撑单元的热膨胀系数与晶圆的热膨胀系数不同，在信赖性测试中支撑单元形成作用于焊垫的应力，容易使焊垫损坏，特别是如果焊垫是多层结构，该应力容易导致焊垫分层。

为解决上述问题，本实用新型通过在支撑单元上形成开孔，使晶圆上对应焊垫的位置不接触支撑单元，有效防止支撑单元在后续的信赖性测试中产生的应力作用于焊垫，避免了焊垫损坏或者分层的情况，提升了半导体芯片的封装良率，提高了半导体芯片封装结构的信赖性。

请参考图2，为晶圆级半导体芯片的结构示意图，晶圆100具有多颗网格排布的半导体芯片110，在半导体芯片110之间预留有空隙，后续完成封装工艺以及测试之后，沿空隙分离半导体芯片。

每一半导体芯片110具有功能区111以及多个焊垫112，焊垫112位于功能区111的侧边且与功能区111位于晶圆100的同一表面侧。

请参考图3，为本实用新型优选实施例晶圆级半导体芯片封装结构的剖面示意图。保护基板200的其中一面设置有网格排布的多个支撑单元210，当晶圆100与保护基板200对位压合后，支撑单元210位于晶圆100与保护基板200之间使两者之间形成间隙，且支撑单元210与半导体芯片110一一对应，功能区111位于支撑单元210包围形成的密封腔220内。

晶圆100具有彼此相对的第一表面101以及第二表面102，功能区111以及焊垫112位于第一表面101侧，在晶圆的第二表面102具有朝向第一表面101延伸的切割槽103以及通孔113，每一通孔113与每一焊垫112的位置对应，且通孔113的底部暴露出焊垫112。

利用金属布线层115以及焊接凸起116实现焊垫112与外部线路连通，具体的，通孔113的侧壁以及晶圆100的第二表面102具有绝缘层114，在通孔113的底部以及侧壁形成与焊垫112电连接的金属布线层115，金属布线层115延伸至晶圆100的第二表面102，金属布线层115位于绝缘层114上方，阻焊层117位于金属布线层115的上方，阻焊层117覆盖于晶圆100的第二表面102并填充切割槽103以及通孔113，阻焊层117上设置有开口，开口底部暴露出金属布线层115，焊接凸起116位于开口内并与金属布线层115电连接，通过焊接凸起116电连接外部电路实现焊垫112与外部电路的连通。

支撑单元210上形成开孔211，使晶圆100上对应焊垫112的位置不接触支撑单元210，有效防止支撑单元210在后续的信赖性测试中产生的应力作用于焊垫112，避免了焊垫112损坏或者分层的情况，提升了半导体芯片的封装良率，提高了半导体芯片封装结构的信赖性。

形成如图3所示的半导体芯片封装结构的具体的封装工艺如下。

提供晶圆100，晶圆100的结构示意图请参考图2；

提供保护基板200，在保护基板200的其中一面形成网格排布的多个支撑单元210，于本实施例中，支撑单元210的材质为感光胶。通过整面涂布感光胶然后采用曝光显影工艺将支撑单元210以及开孔211同步形成于保护基板200的其中一面。

或者，通过丝网印刷工艺将网格排布的支撑单元210以及开孔211同步形成于保护基板200的其中一面。

或者，通过曝光显影工艺先形成支撑单元210，再利用激光打孔工艺在支撑单元210上对应焊垫112的位置形成开孔211。

或者，通过丝网印刷工艺先形成支撑单元210，再利用激光打孔工艺在支撑单元210上对应焊垫112的位置形成开孔211。

请参考图4，将晶圆100与保护基板200对位压合，利用粘合胶将晶圆100与保护基板200粘合，支撑单元210位于晶圆100与保护基板200之间，每一支撑单元210对应一个半导体芯片110，半导体芯片110的功能区111位于支撑单元210包围形成的密封腔220内。

请参考图5，对晶圆100的第二表面102进行研磨减薄。减薄前晶圆100的厚度为D(请参考图4)，减薄后晶圆100的厚度为d。

请参考图6，利用切割工艺在晶圆100的第二表面102上切割出切割槽113，切割槽113部分切入支撑单元210中但并不切穿支撑单元210。利用刻蚀工艺在晶圆100的第二表面102刻蚀出通孔113，通孔113底部暴露出焊垫112。

于本实用新型的另一实施例中，也可以先刻蚀出通孔113然后切割出切割槽103。

请参考图7(a)，在晶圆100的第二表面102、通孔113的侧壁和底部以及切割槽103的侧壁和底部形成绝缘层114，于本实施例中，绝缘层114为有机绝缘材料，具有绝缘以及一定的柔性，采用喷涂或者旋涂工艺形成绝缘层114，然后通过镭射或者曝光显影的方式暴露出焊垫112。

请参考图7(b)，也可以在晶圆100的第二表面102、通孔113的侧壁和底部以及切割槽103的侧壁和底部沉积绝缘层114’，绝缘层114’的材质为无机材料，通常为二氧化硅。优选的，由于二氧化硅抗冲击能力不如有机绝缘材料，通过曝光显影工艺在晶圆101的第二表面形成缓冲层1140以方便后续形成焊接凸起。然后，采用刻蚀工艺刻蚀掉通孔113底部的绝缘层露出焊垫112。

请参考图8，在绝缘层114(或者绝缘层114’)上形成金属布线层115，金属布线层115位于通孔113的侧壁以及底部并延伸至晶圆100的第二表面102，金属布线层115与焊垫112电连接。优选的，金属布线层115的厚度范围是1-5微米。

请参考图9(a)，采用旋涂工艺在切割槽103、通孔113以及晶圆的第二表面102形成阻焊层117，方便后续上焊球工艺，起阻焊、保护芯片的作用。

请参考图9(b)，在本实用新型的另一实施例中，采用喷涂工艺在切割槽103的侧壁和底部、通孔113的侧壁和底部以及晶圆100的第二表面102形成厚度均匀的阻焊层117’,因阻焊层117’厚度均匀，因此，在阻焊层117’对应通孔113的位置形成了凹槽118，从而降低了通孔113内的阻焊层117’材料的填充量，降低了阻焊层117’在后续的回流焊以及信赖性测试中作用于金属布线层115上的应力，避免金属布线层115与焊垫112分层脱离的情况。

优选的，阻焊层117’的厚度范围是5-20微米。

当然，也可以在图9(a)的喷涂工艺之后，采用刻蚀工艺或者激光打孔工艺在阻焊层117’对应通孔113的位置形成凹槽118。

凹槽118的深度与通孔113的深度之间的差值为0-20微米。

请参考图9(c)，在本实用新型的又一实施例中，为了避免金属布线层115与焊垫112分层脱离的情况，采用旋涂工艺在晶圆100的第二表面102上形成的阻焊层117”，阻焊层117”覆盖通孔113并在通孔113中形成空腔119，如此，减少阻焊层117”与通孔113的接触面积，消除了阻焊层117”在后续的回流焊以及信赖性测试中作用于金属布线层115上的应力，从而避免金属布线层115与焊垫112分层脱离的情况。

优选的，阻焊层117”的粘度大于12Kcps。

优选的，为了在通孔113中形成空腔119，需要提升旋涂的速率，且为了使阻焊层117”充满切割槽103，将切割槽103的侧壁设置成斜面以利于阻焊层117”填充。

请参考图10，本实施例中，阻焊层117的材质为半导体技术领域常用的感光胶，通过曝光显影工艺在晶圆100的第二表面上形成开口120，开口120的底部暴露金属布线层115。

请参考图11，采用上焊球工艺，在开口120中形成焊接凸起116使焊接凸起116与金属布线层115电连接。

最后，沿切割槽103从晶圆100的第二表面102朝向晶圆100的第一表面101切割晶圆100以及保护基板200，得到单颗的半导体芯片封装结构。

请参考图12，单颗半导体芯片封装结构300包括从晶圆100上切割得到的基底310，其具有彼此相对的第一表面301以及第二表面302，功能区111以及焊垫112位于第一表面301，通孔113以及焊接凸起116位于第二表面302，基底310的侧壁被阻焊层117包覆。

支撑单元210上形成开孔211，使晶圆100上对应焊垫112的位置不接触支撑单元210，有效防止支撑单元210在后续的信赖性测试中产生的应力作用于焊垫112，避免了焊垫112损坏或者分层的情况，提升了半导体芯片的封装良率，提高了半导体芯片封装结构的信赖性。

本实施例中的半导体芯片为影像传感芯片，功能区具有光敏感器件。当然，本实用新型不限定为影像传感芯片。

本实用新型的有益效果是通过在支撑单元上形成开孔，使晶圆上对应焊垫的位置不接触支撑单元，有效防止支撑单元在后续的信赖性测试中产生的应力作用于焊垫，避免了焊垫损坏或者分层的情况，提升了半导体芯片的封装良率，提高了半导体芯片封装结构的信赖性。

应当理解，虽然本说明书按照实施方式加以描述，但并非每个实施方式仅包含一个独立的技术方案，说明书的这种叙述方式仅仅是为清楚起见，本领域技术人员应当将说明书作为一个整体，各实施方式中的技术方案也可以经适当组合，形成本领域技术人员可以理解的其他实施方式。

上文所列出的一系列的详细说明仅仅是针对本实用新型的可行性实施方式的具体说明，它们并非用以限制本实用新型的保护范围，凡未脱离本实用新型技艺精神所作的等效实施方式或变更均应包含在本实用新型的保护范围之内。

Claims (8)

1.一种半导体芯片封装结构，包括：

基底，具有彼此相对的第一表面以及第二表面；

功能区以及焊垫，两者均位于所述基底第一表面侧；

保护基板，与所述基底第一表面对位压合；

支撑单元，设置于所述保护基板上，位于所述保护基板与所述基底之间，所述功能区位于所述支撑单元包围形成的密封腔内；

其特征在于，

所述支撑单元上设置有开孔，使所述基底的第一表面上对应焊垫的位置不接触所述支撑单元。

2.根据权利要求1所述的半导体芯片封装结构，其特征在于，所述支撑单元的材质为感光胶。

3.根据权利要求1所述的半导体芯片封装结构，其特征在于，所述封装结构还包括：

位于所述基底的第二表面且与所述焊垫一一对应的通孔，所述通孔底部暴露所述焊垫；

位于所述通孔的底部以及侧壁的金属布线层，所述金属布线层延伸至所述基底的第二表面，所述金属布线层与所述焊垫电连接；

覆盖所述基底的第二表面的阻焊层，所述阻焊层填充所述通孔且所述阻焊层对应通孔的位置形成凹槽，所述凹槽的深度与所述通孔的深度之间的差值为0-20微米；

位于所述阻焊层上开口，所述开口底部暴露所述金属布线层；

位于所述开口中的焊接凸起，所述焊接凸起与所述金属布线层电连接。

4.根据权利要求3所述的半导体芯片封装结构，其特征在于，所述阻焊层均匀覆盖所述通孔的侧壁以及底部。

5.根据权利要求3所述的半导体芯片封装结构，其特征在于，所述阻焊层的材质为感光胶。

6.根据权利要求1所述的半导体芯片封装结构，其特征在于，所述封装结构还包括：

位于所述基底的第二表面且与所述焊垫一一对应的通孔，所述通孔底部暴露所述焊垫；

位于所述通孔的底部以及侧壁的金属布线层，所述金属布线层延伸至所述基底的第二表面，所述金属布线层与所述焊垫电连接；

覆盖所述基底的第二表面的阻焊层，所述阻焊层覆盖所述通孔并在所述通孔中形成空腔；

位于所述阻焊层上开口，所述开口底部暴露所述金属布线层；

位于所述开口中的焊接凸起，所述焊接凸起与所述金属布线层电连接。

7.根据权利要求6所述的半导体芯片封装结构，其特征在于，所述阻焊层的粘度大于12Kcps。

8.根据权利要求1所述的半导体芯片封装结构，其特征在于，所述半导体芯片为影像传感芯片，所述功能区具有光敏感器件。