DE10005312C2 - Verfahren zum Auffinden der eigentlichen Ursache des Ausfalls eines fehlerhaften Chips - Google Patents

Description

Die Erfindung betrifft im allgemeinen ein Verfahren zum Auffinden der eigentlichen Ursa­ chen des Ausfalls eines Chips mittels eines Computers. Insbesondere betrifft die vorliegen­ de Erfindung ein Verfahren zum Auffinden des Beitrags, den die Defekte auf dem fehler­ haften Chip zu dem Ausfall des fehlerhaften Chips beisteuern.

Das Ziel von Halbleiterprozessen ist es, verschiedene Chips mit elektrischen Funktionen auf einem Halbleiter-Wafer zu bilden. Somit hat der Halbleiter-Wafer während der Herstellung mehrere sich wiederholende Muster, die auf seiner Oberfläche gebildet sind, wobei jedes sich wiederholende Muster ein Chip ist. Es kann jedoch nicht vermieden werden, daß einige nicht gewollte Ereignisse eintreten, die einige Teile eines Chips unterschiedlich zu den glei­ chen Orten auf anderen Chips machen. Diese Orte mit unterschiedlichen Mustern werden Defekte genannt. Falls einer der Bediener beispielsweise in der Produktionslinie die Ober­ fläche des Halbleiter-Wafers berührt, verursacht er einen Kratzdefekt auf der Oberfläche. Falls ein Teilchen auf die Oberfläche des Halbleiter-Wafers fällt, wird es eine harte Maske, die es verhindert, daß das Material darunter während eines nachfolgenden Ätzschrittes ge­ ätzt wird, wodurch ein Teilchendefekt verursacht wird. Da die Defekte üblicherweise mit Fehlfunktionen einhergehen und zu einem fehlerhaften Chip führen, wird die Produktions­ rate in einer Produktionslinie vermindert. Folglich ist das Vermindern von Defekten ein sehr wichtiges Ziel für eine Halbleiterfabrik.

Jedoch vermindern nicht alle Defekte die Produktionsrate. Falls ein Defekt beispielsweise eine sehr kleine Größe aufweist oder an irgendeiner unwichtigen Stelle auftritt, kann der Chip mit diesem Defekt genauso wie ein Chip ohne diesen Defekt funktionieren. Um die Produktionsrate zu verbessern, ist es deshalb sehr wichtig zu identifizieren, welche Defekte zu dem Ausfall eines fehlerhaften Chips beitragen. Dadurch wissen Ingenieure, welche Art von Defekten die Produktionsrate vermindert, und können Schritte einleiten, um diese anzu­ gehen. Folglich ist das Ermitteln der Beziehung zwischen Defekten und dem Ausfall des Chips der erste Schritt, um die Produktionsrate durch das Entfernen von signifikanten De­ fekten zu erhöhen.

Um die Defekte zu ermitteln, die zu einem fehlerhaften Chip führen, verwendet ein Verfah­ ren nach dem Stand der Technik Computer, um die Orte von jedem der Defekte mit jedem der Bereiche, die elektrisch ausfallen, auf dem fehlerhaften Chip zu vergleichen. Nur wenn der Ort eines Defekts innerhalb eines der ausgefallenen Bereiche liegt, wird der Defekt als einer der eigentlichen Ursachen des fehlerhaften Chips erkannt. Beispielsweise kann ein Speicherchip eine Bitmap nach dem Testen bereitstellen. Eine Bitmap markiert die Spei­ cherzellen, die elektrisch ausgefallen sind, und hebt deren Orte hervor. Defekte werden durch Abtastungen während des Prozessflusses gefunden. In Abhängigkeit von der Abtas­ tung zwischen verschiedenen Prozessschritten können viele Defektdarstellungen erhalten werden, um die Defekte auf dem Halbleiter-Wafer wiederzugeben. Beispielsweise bedeutet die Defektdarstellung auf einer Schicht aus Metall 1 (M1) die Defektdarstellung, die durch das Abtasten nach der Definition des Musters der M1-Schicht erhalten wurde. Um herauszu­ finden, welche Defekte in der Defektdarstellung der M1-Schicht zu einem fehlerhaften Chip führen, legt man nach dem Stand der Technik die M1-Schicht über die Bitmap des fehler­ haften Chips. Nur wenn ein Defekt an dem Ort eines elektrisch ausgefallenen Bits lokalisiert wird, wird er als eine eigentliche Ursache des Ausfalls des fehlerhaften Chips erkannt. Die­ ses Verfahren wird "Hitting" genannt. Jedoch ist die Trefferquote, die als die Anzahl der Treffer der fehlerhaften Chips geteilt durch die Gesamtanzahl der fehlerhaften Chips defi­ niert ist, so gering wie 10% in der tatsächlichen Praxis.

Nicht alle Defekte beeinflussen die Funktion der Bereiche, in denen sie lokalisiert sind. Bei­ spielsweise umfasst ein Speicherchip normalerweise einen Speicherfeldbereich und einen Randbereich. Das Speicherfeld weist eine große Menge von Speicherzellen auf. Der Rand­ bereich weist Treiber zum Ansteuern der Speicherzellen in dem Speicherfeldbereich auf. Es sei angenommen, daß ein Defekt in dem Bereich von einem Treiber lokalisiert ist und den Ausfall des Treibers verursacht. In diesem Fall fallen auch die Speicherzellen aus, die den Treiber ansteuern. Es ist offensichtlich, daß dieser Defekt eine der eigentlichen Ursachen des fehlerhaften Chips ist. Jedoch wird nach dem Stand der Technik keine Möglichkeit ge­ schaffen, die Beziehung zwischen dem Ausfall des fehlerhaften Chips und dem Defekt zu ermitteln, da die Regionen der ausgefallenen Speicher nicht den Ort des Defekts umfassen. Somit kann nach dem Stand der Technik nicht ausreichende Informationen für einen Ingeni­ eur bereitgestellt werden, um geeignete Maßnahmen zu ergreifen.

Die DE 196 13 615 A1 offenbart ein Verfahren zum Auffinden der Ursachen des Ausfalls eines fehlerhaften Chips, der durch eine Vielzahl von Prozessen hergestellt wird, bei wel­ chen ein Ausfall-Defekt-Übereinstimmungsschritt ausgeführt wird, um einen vorhergesag­ ten Ausfallbereich zu erzeugen, von dem vorausgesagt wird, dass er aufgrund eines Defekts elektrisch ausfällt. Bei der Analyse der Fehler in einem Halbleiterchip werden die Defekte an der Oberfläche des Chips sowohl durch physikalische Inspektion als auch durch elektri­ sche Messungen analysiert. Die ermittelten Defektpositionsdaten und elektrischen Ausfall­ bereiche werden dann miteinander verglichen und statistisch ausgewertet, um zu ermitteln, welcher Defekt für den Ausfall ursächlich war.

Es ist eine Aufgabe der vorliegenden Erfindung, ein Verfahren zum Auffinden der eigentli­ chen Ursache des Ausfalls eines fehlerhaften Chips bereitzustellen, das mehr Defekte, wel­ che einen fehlerhaften Chip verursachen, auffinden kann als das Verfahren nach dem Stand der Technik.

Die vorliegende Erfindung erreicht die Lösung der obigen Aufgabe durch das Bereitstellen eines Verfahrens zum Auffinden der eigentlichen Ursachen des Ausfallens eines fehlerhaf­ ten Chips gemäß Patentanspruch 1. Der fehlerhafte Chip wird mittels einer Vielzahl von Prozessen hergestellt. Der fehlerhafte Chip umfasst wenigstens einen Defekt nach einem der Prozesse. Der Defekt ist durch Charakteristika gekennzeichnet, welche einen Defektort, eine Defektgröße und einen Defekttyp umfassen. Der fehlerhafte Chip wird getestet, um we­ nigstens eine mögliche Ausfallregion zu ermitteln, welche elektrisch ausgefallen ist. Das Verfahren kann durch einen Computer durchgeführt werden. Als erstes führt das Verfahren einen Defekt-Ausfall-Übereinstimmungsschritt durch, bei dem ausgehend von den Charak­ teristika des Defekts mittels Übereinstimmungstabellen oder logischer Regeln ein vorherge­ sagter Ausfallbereich erzeugt wird, von dem vorausgesagt wird, dass er aufgrund des De­ fektes elektrisch ausfällt. Als zweites vergleicht die vorliegende Erfindung den vorherge­ sagten Ausfallbereich von jedem Defekt mit dem wirklichen Ausfallbereich. Falls der vor­ hergesagte Ausfall, der durch den Defekt erzeugt wird, in dem wirklichen Ausfallbereich liegt, wird der Defekt dann als eine der eigentlichen Ursachen des Ausfalls des fehlerhaften Chips gewertet.

Ein Ausführungsbeispiel der vorliegenden Erfindung wird am besten im Zusammenhang mit den beigefügten Zeichnungen verstanden, in denen:

Fig. 1 ein Maskendiagramm zum Definieren einer Polysiliziumschicht des fehlerhaften Chips gemäß der vorliegenden Erfindung ist;

Fig. 2 ein Diagramm der Defekte und der wirklichen Ausfallbereiche auf dem fehlerhaften Chip gemäß der vorliegenden Erfindung ist;

Fig. 3 eine Ausführungsform der vorliegenden Erfindung ist.

Das folgende Ausführungsbeispiel der vorliegenden Erfindung stellt ein Verfahren zum Auffinden der eigentlichen Ursachen des Ausfalls eines fehlerhaften Chips mittels eines Computers bereit. Zur Vereinfachung wird ein Speicherchip, der während des Testens aus­ gefallen ist, als ein Beispiel eines fehlerhaften Chips verwendet.

Fig. 1 ist ein Maskendiagramm, das eine Polysiliziumschicht eines fehlerhaften Chips defi­ niert.

Fig. 2 ist ein Diagramm von Defekten und den wirklichen Ausfallbereichen auf einem feh­ lerhaften Chip. Ein fehlerhafter Chip 10b wird durch eine Vielzahl von Prozessen herge­ stellt. Beispielsweise umfassen die Prozesse Lithographie-Prozesse, Ätzprozesse und Oxi­ dationsprozesse usw.. Um den Prozessschritt, in welchem ein Defekt auftrat, zu ermitteln, sollte ein Abtastprozess nach der Festlegung einer Schicht hinzugefügt werden oder nach dem Schritt des Abziehens des Fotolacks. Nach dem Vergleichen der Muster von jedem Chip können Defekte einer Schicht aufgefunden werden. Üblicherweise hat eine Maske eine ID-Nummer, und die Defekte einer ID-Nummer bedeuten, daß der Defekt während des Festlegens des Musters mit der Maske mit jener ID-Nummer erzeugt wurde. Beispielsweise bedeutet ein Defekt von 130, daß dieser Defekt während des Strukturierens der Polysilizi­ umschicht mit der Maske von 130 aufgetreten ist.

Fig. 1 ist ein Diagramm der Maske von 130 zum Strukturieren einer Polysiliziumschicht. Die Maske 10a von 130 definiert einen Speicherfeldbereich 12, einen X-Dekoderbereich 14 und einen Y-Dekoderbereich 16 usw.. Der Speicherfeldbereich 12 weist eine Vielzahl von horizontalen Wortzeilen zur Bildung einer Vielzahl von Speicherzellen auf. Die Spalten des Speicherfeldbereichs 12 werden als 20a bis 20d dargestellt, die Reihen des Speicherfeldbe­ reichs 12 werden als 18a bis 18d dargestellt, und die Speicherzelle an der oberen linken E­ cke wird beispielsweise als (18a, 20a) dargestellt. Der X-Dekoderbereich 14 und der Y- Dekoderbereich 16 werden verwendet, um die Treiber zum Steuern von Speicherzellen in dem Speicherfeldbereich 12 anzuordnen. Somit gibt es kleine Bereiche von Polysilizium, die im X-Dekoderbereich 14 und im Y-Dekoderbereich 16 gebildet sind, die als Gate von MOS-Transistoren oder als Zwischenverbindungen fungieren.

Durch das Abtasten nach dem Festlegen der Polysiliziumschicht können die Defekte 22a bis 22f des fehlerhaften Chips (die Defekte von 130) detektiert werden, wie in Fig. 2 gezeigt ist. Jeder Defekt ist durch Charakteristika gekennzeichnet, welche einen Defektort, eine De­ fektgröße und einen Defekttyp umfassen. Z. B. entspricht der Defektort den Koordinaten des Defekts, die Defektgröße ist eine ungefähre Größe des Defekts und der Defekttyp ist die ursprüngliche Quelle oder die Form des Defekts. Diese Defektdaten können durch die Be­ diener in der Produktionslinie oder durch ein Abtastgerät mit Mustererkennungsfunktion identifiziert und aufgezeichnet werden. Schließlich werden diese Daten in einem Computer gespeichert.

Während der Funktionstestprozesse kann wenigstens ein wirklicher Ausfallbereich, der e­ lektrisch ausgefallen ist, auf dem fehlerhaften Chip 10b definiert werden. Beispielsweise findet ein Testgerät heraus, daß die Speicherzellen der Spalte 22b und der Spalte 22d in dem Speicherfeldbereich 12 alle ausgefallen sind. Im übrigen ist die Speicherzelle von (18a, 20c) auch ausgefallen. Alle diese ausgefallenen Speicherzellen werden durch Quadrate mit dia­ gonalen Linien dargestellt und als ein wirklicher Ausfallbereich/wirkliche Ausfallbereiche definiert, wie in Fig. 2 gezeigt ist.

Die vorliegende Erfindung wird mittels eines Computers durchgeführt. Das Ziel der vorlie­ genden Erfindung ist es, die Defekte herauszufinden, welche die Ursache eines fehlerhaften Chips sind. Das Merkmal der vorliegenden Erfindung ist es, diese Defekte gemäß einer Ü­ bereinstimmungstabelle oder einer logischen Regel herauszufinden.

Fig. 3 ist eine Ausführungsform der vorliegenden Erfindung. Die Ausführungsform durch­ läuft die möglichen Wege von den Defekten zu den wirklichen Defektbereichen, um die Defekte herauszufinden, welche wirklich den Ausfall des fehlerhaften Chips verursachen. In diesem Absatz wird das Augenmerk auf die Handhabung von den Defekten gerichtet. Je­ doch kann die vorliegende Erfindung auch auf alle Defekte angewandt werden. Die Ausfüh­ rungsform führt einen Defekt-Ausfall-Übereinstimmungsschritt gemäß dem Defektort, der Defektgröße und dem Defekttyp aus, um jeweils wenigstens einen vorhergesagten Ausfall­ bereich zu erzeugen, von dem man vorhersagt, daß er aufgrund des Defekts (Schritt 30) e­ lektrisch ausfällt. Die Ausführungsform vergleicht dann den vorhergesagten Ausfallbereich des Defektes mit dem wirklichen Ausfallbereich. Falls der vorhergesagte Ausfall, der von dem Defekt erzeugt wird, innerhalb des wirklichen Ausfallbereichs (Schritt 32) liegt, ist der Defekt dann eine der eigentlichen Ursachen des Ausfalls des fehlerhaften Chips (Schritt 34). Beispielsweise wird eine Übereinstimmungstabelle oder eine logische Regel zum Definieren des vorhergesagten Bereichs/der vorhergesagten Bereiche, die durch jeden Defekttyp, De­ fektgröße und Defektort vorhergesagt werden, in einem Computer gemäß der Masken und der Erfahrung von Ingenieuren eingegeben. Der Defekt 22a in Fig. 2 hat beispielsweise eine Defektgröße von 0,5 µm, einen Teilchendefekttyp und einen Defektort innerhalb eines Feldoxidbereichs. Jedoch beschädigt ein Defekt innerhalb eines Feldoxydbereichs norma­ lerweise nicht die elektrischen Funktionen eines Chips. Folglich ist der vorhergesagte Aus­ fallbereich, der durch den Defekt 22a vorhergesagt wird, ein leerer Bereich und der Defekt 22a wird nicht die eigentliche Ursache des Ausfalls des fehlerhaften Chips sein. Der Defekt 22d in Fig. 2 hat andererseits eine Defektgröße von 0,3 µm, einen Brückendefekttyp und einen Defektort innerhalb des Y-Dekoderbereichs 16. Von der vorbestimmten Überein­ stimmungstabelle oder der logischen Regel besteht die Möglichkeit, daß der Defekt 22d den Ausfall der Speicherzellen in der Spalte 18d verursacht, folglich ist der vorhergesagte Aus­ fallbereich in dem Bereich, in dem die Speicherzellen in der Spalte 18d liegen. In diesem Fall umfasst der wahre Ausfallbereich/die wahren Ausfallbereiche die Speicherzellen in Spalte 18d, und dieses Ereignis wird deshalb ein "Treffer" genannt und der Defekt 22 ist die eigentliche Ursache des Ausfalls des fehlerhaften Chips.

Nachdem die vorhergesagten Ausfallbereiche/der vorhergesagte Ausfallbereich, die durch den Defekt erzeugt werden, mit den wirklichen Ausfallbereichen/dem wirklichen Ausfall­ bereich nacheinander verglichen worden sind und nach "Treffern" gesucht worden ist, kann der Computer die Defekte, die wirklich zu dem Ausfall des fehlerhaften Chips beitragen, herausfinden. Hinsichtlich des gesamten Halbleiter-Wafers bestimmt das Verfahren statis­ tisch, wie stark die Produktionsrate wegen der Defekte einer Schicht verschlechtert wird.

Eine Mustererkennungseinrichtung kann die wirklichen Ausfallbereiche/den wirklichen Ausfallbereich im voraus verarbeiten, um den Ausfalltyp und den Ausfallabschnitt der wirklichen Ausfallbereiche/des wirklichen Ausfallbereichs zu definieren. Der Defekt- Ausfall-Übereinstimmungsschritt kann jeweils die Übereinstimmung in Anbetracht des Ausfalltyps und des Ausfallabschnitts der wirklichen Ausfallbereiche/des wirklichen Aus­ fallbereichs ausführen. Beispielsweise führt ein Defekt-Ausfall-Übereinstimmungsschritt einen Typensuchschritt für jeden der Defekte gemäß der Defektgröße und dem Defekttyp durch, um den Ausfalltyp des vorhergesagten Ausfallbereichs relativ zu dem Defekt vorher­ zusagen. Falls ein Defekt eine Defektgröße von weniger von 0,1 µm aufweist und der De­ fekttyp ein Teilchendefekt ist, sollte dieser Defekt beispielsweise einfach ignoriert werden und der nächste Defekt verarbeitet werden. Nach dem Typensuchschritt führt der Defekt- Ausfall-Übereinstimmunungsschritt einen Suchschritt für den beeinflussten Bereich für jeden der Defekte gemäß dem Defektort durch, um den Ausfallbereich vorherzusagen, welcher der vorhergesagte Ausfallbereich relativ zu dem Defekt ist. Falls, und nur falls, der Ausfalltyp des vorhergesagten Ausfallbereichs, der durch den Defekt vorhergesagt wird, der gleiche wie der wirkliche Ausfallbereich ist und der Ausfallbereich des vorhergesagten Ausfallbe­ reichs, der durch den Defekt vorausgesagt wird, innerhalb desjenigen des wirklichen Aus­ fallbereichs liegt, ist der Defekt eine der eigentlichen Ursachen des Ausfalls des fehlerhaf­ ten Chips.

Das Merkmal der vorliegenden Erfindung ist es, eine Beziehung zwischen den Defekten und dem wirklichen Ausfallbereich gemäß der Defektgröße, dem Defektort, und dem Defekttyp herzustellen. Somit kann die vorliegende Erfindung die Defekte auffinden, die zu dem Aus­ fall eines fehlerhaften Chips beitragen. Selbst wenn ein Defekt nicht in einem tatsächlichen Ausfallbereich liegt, kann das vorliegende Verfahren herausfinden, ob der Defekt die Funk­ tion des fehlerhaften Chips beeinflusst. Deshalb kann die vorliegende Erfindung die Treffer­ rate verbessern, die durch die Anzahl der Treffer an fehlerhaften Chips geteilt durch die Gesamtanzahl der fehlerhaften Chips definiert ist. Durch das Anwenden der Erfindung auf Defekte in jeder Schicht in einem Prozessfluss wird identifiziert, welche Schicht Defekte verursacht, die den größten negativen Einfluss auf die Produktionsrate haben. Somit können sich Ingenieure auf den identifizierten Prozessschritt konzentrieren, um die Defekte zu ent­ fernen und die Produktionsrate zu verbessern.

Der fehlerhafte Chip kann ein Speicherchip sein. Er kann auch ein eingebetteter Speicher­ chip oder logischer Chip sein. Jeder Chip, der wirkliche Ausfallbereiche durch das Testen der elektrischen Funktionen in ihren Eingangs-/Ausgangsort erzeugen, kann getestet wer­ den, um das Verfahren der vorliegenden Erfindung anzuwenden.

Die vorliegende Erfindung und der Stand der Technik berücksichtigen beide die Einflüsse von dem Defektort. Die vorliegende Erfindung berücksichtigt ferner die Einflüsse der De­ fektgröße und des Defekttyps. Somit kann das Verfahren der vorliegenden Erfindung mehr Defekte auffinden, welche die Funktion des fehlerhaften Chips beeinflussen, als dies nach dem Stand der Technik möglich ist und es stellt nützliche Informationen für den Ingenieur bereit, um die Produktionsrate der Produktionslinie zu verbessern.

Claims (6)

1. Verfahren zum Auffinden der eigentlichen Ursachen des Ausfalls eines fehlerhaften Chips, wobei der fehlerhafte Chip durch eine Vielzahl von Prozessen hergestellt wird, wobei der fehlerhafte Chip wenigstens einen Defekt umfasst, der nach einem der Prozes­ se detektiert wird, wobei der Defekt durch Charakteristika, welche einen Defektort, eine Defektgröße und einen Defekttyp umfassen, gekennzeichnet ist, wobei der fehlerhafte Chip getestet wird, um wenigstens einen wirklichen Ausfallbereich zu erzeugen, der elektrisch ausgefallen ist, wobei das Verfahren die folgenden Schritte umfasst:
Ausführen eines Defekt-Ausfall-Übereinstimmungsschritts, bei dem ausgehend von den Charakteristika des Defekts mittels Übereinstimmungstabellen oder logischen Regeln ein vorhergesagter Ausfallbereich erzeugt wird, von dem vorausgesagt wird, daß er aufgrund des Defektes elektrisch ausfällt;
Vergleichen des vorhergesagten Ausfallbereichs des Defekts mit dem wirklichen Aus­ fallbereich;
wobei der Defekt, falls der vorhergesagte Ausfall, der von dem Defekt erzeugt wird, in dem wirklichen Ausfallbereich liegt, als eine der eigentlichen Ursachen des Ausfalls des fehlerhaften Chips gewertet wird.

2. Verfahren nach Anspruch 1, bei welchem der wirkliche Ausfallbereich durch einen Aus­ falltyp und einen Ausfallabschnitt gekennzeichnet ist.

3. Verfahren nach Anspruch 2, bei welchem der Defekt-Ausfall-Übereinstimmungsschritt die folgenden Schritte umfasst:
Durchführen eines Typensuchschritts für den Defekt gemäß der Defektgröße und dem Defekttyp, um jeweils den Ausfalltyp des vorhergesagten Ausfallbereichs relativ zu dem Defekt vorherzusagen; und
Durchführen eines Suchschritts nach dem beeinflussten Bereich für den Defekt gemäß dem Defektort, um jeweils den Defektabschnitt des vorhergesagten Defektbereichs rela­ tiv zu dem Defekt vorherzusagen.

4. Verfahren nach Anspruch 1, bei welchem die Schritte durch einen Computer durchge­ führt werden.

5. Verfahren nach Anspruch 1, bei welchem der fehlerhafte Chip aus der Gruppe bestehend aus einem Speicherchip, einem eingebetteten Speicherchip und einem logischen Chip ausgewählt ist.

6. Verfahren nach Anspruch 1, bei welchem der fehlerhafte Chip eine Vielzahl von Spei­ cherzellen umfasst und der wirkliche Ausfallbereich verwendet wird, um die Speicher­ zellen darzustellen, die elektrisch ausgefallen sind.