DE4441183A1 - Zeilenredundanzschaltkreis und -Verfahren für eine Halbleiterspeichervorrichtung mit einem doppelten Zeilendekoder - Google Patents

Description

Die vorliegende Erfindung bezieht sich auf eine Halblei­ terspeichervorrichtung und insbesondere auf einen Zeilenre­ dundanzschaltkreis und -verfahren für eine Halbleiterspei­ chervorrichtung mit einem doppelten Zeilendekoder.

Eine Halbleiterspeichervorrichtung, wie etwa ein dynami­ scher RAM (random access memory, Speicher mit wahlfreiem Zu­ griff) arbeitet bei gleichem Integrationsgrad etwa viermal schneller als ein statischer RAM oder ein ROM (read only me­ mory, Nurlesespeicher). Dynamische RAMs der Größenordnung von 64 M-Bit (M = 2²⁰) und 256 M-Bit werden derzeit entwic­ kelt, und der Integrationsgrad wird in Zukunft weiter stei­ gen. Um mit der wachsenden Integration mitzuhalten, sollte die Größe jedes Elements innerhalb eines begrenzten Chips verringert werden, und die Linienbreite sollte verkleinert werden. Der Spannungspegel der Quellenspannung nimmt eben­ falls ab. Es ist sehr schwierig, diese Bedingungen gleich­ zeitig im Herstellungsprozeß zu erfüllen, und daher treten Probleme auf. Eines der wichtigen Probleme ist, daß es eine große Wahrscheinlichkeit gibt, daß durch eine Speicherzelle oder die Verbindung mit einer Wortleitung verursachte De­ fekte auftreten können. Die Defekte können proportional zum Integrationsgrad zunehmen und zu einer Verschlechterung der Ausbeute führen. Ein weiteres Problem liegt in der Anordnung des Zeilendekoders zur Auswahl einer Speicherzelle. In dem dynamischen RAM besteht eine Speicherzelle aus einem Spei­ cherkondensator und einem Zugriffstransistor. Daher nimmt der dynamische RAM pro Speicherzelle eine kleinere Fläche ein als andere Speichervorrichtungen. Es gibt eine Mehrzahl von Speicherzellen in der Richtung von Spalten und Zeilen, also in der Form einer Matrix. Diese Speicherzellen werden von einer Wortleitung ausgewählt, und eine Mehrzahl von Speicherzellen sind mit einer Wortleitung in der Längsrich­ tung verbunden. Daher sollte ein Zeilendekoder, also ein Wortleitungstreiber, zur Auswahl der Wortleitung für jede Wortleitung vorgesehen sein. Mit Abnahme der Größe der Speicherzelle wird die Linienbreite der Wortleitung verrin­ gert, während die von einem Wortleitungstreiber eingenommene Fläche vergrößert wird. Somit ist bei zunehmender Integra­ tion des dynamischen RAMs das Designproblem des Zeilendeko­ ders beim Herstellungsprozeß ein sehr schwieriges Problem.

Unter den Techniken zum Herstellen eines doppelten Zei­ lendekoders, die zur Lösung des Anordnungsproblems des Zei­ lendekoders vorgeschlagen wurden, ist der Zeilendekoder, der eine benachbarte Wortleitung auswählt, nicht dem nächsten Zeilendekoder benachbart. Unter der Annahme, daß der erste Zeilendekoder zur Auswahl einer ersten Wortleitung auf der linken Seite einer Einheitsspeicherzellenanordnung angeord­ net ist, ist der zweite Zeilendekoder zur Auswahl einer zweiten Wortleitung, die der ersten Wortleitung benachbart ist, auf der rechten Seite der Einheitsspeicherzellenanord­ nung angeordnet. Diese Anordnung verringert die Linienbreite der Wortleitung und vergrößert die von einem den Wortlei­ tungstreiber bildenden Transistor eingenommene Fläche, wo­ durch der Integrationsgrad verbessert wird.

Währenddessen wird die Reparatureffizienz beim Auftreten von Defekten in der Speicherzelle oder in der Kopplung der Wortleitung bei den doppelten Zeilendekodiertechniken ver­ ringert. Die Defekte auf dem Chip entstehen hauptsächlich durch Kurzschlüsse der Wortleitung bei der Kopplung der Wortleitung, und diese Möglichkeit wird bei einer geringen Linienbreite der Wortleitung erhöht.

Fig. 10 zeigt eine Zeilenredundanzkonstruktion, die ein Verfahren zur Reparatur von Defekten in einem doppelten Zei­ lendekoder illustriert. Die Konstruktion der Fig. 1 umfaßt einen Sicherungskasten zur Reparatur von Defekten, und es ist dem Fachmann wohlbekannt, daß Techniken zum Reparieren von Defekten durchgeführt werden, indem eine bestimmte Si­ cherung in dem Sicherungskasten durchgetrennt wird oder nicht, indem eine interne Adresse unter Verwendung des Si­ cherungskastens dekodiert wird. Wie in Fig. 10 gezeigt, gibt es eine Mehrzahl von Speicherzellen-Anordnungsblöcken in ei­ nem Zellenanordnungsbereich 30 auf demselben Chip, und eine Hauptzellenanordnung 4A und eine Ersatzzellenanordnung 6A bilden eine Speicherzellenanordnung 2A. In diesem Fall wird angenommen, daß ein Ersatzzeilendekoder 12A Ersatzwortlei­ tungen 26A und 26B umfaßt und daß ein Ersatzzeilendekoder 14A Ersatzwortleitungen 28A und 28B umfaßt. Es wird also an­ genommen, daß jeder der Ersatzzeilendekoder 12A und 14A De­ fekte der beiden, von jedem der Hauptzeilendekoder 8A und 10A adressierten Wortleitungen repariert. Wenn man annimmt, daß die mit dem Hauptzeilendekoder 8A verbundenen Wortlei­ tungen 20A und 20B miteinander einen Kurzschluß bilden und somit einen Defekt erzeugen, wird durch Dekodieren einer in­ ternen Adresse eine bestimmte Sicherung in dem Sicherungs­ kasten 16A durchtrennt, um die fehlerhaften Wortleitungen 20A und 20B zur reparieren oder sie durch die mit dem Er­ satzzeilendekoder 12A verbundenen Wortleitungen 26A und 26B zu ersetzen. Wenn die Hauptwortleitungen 22A und 22B, die mit dem Hauptzeilendekoder 10A verbunden sind, miteinander einen Kurzschluß bilden, wird der Defekt durch die Ersatz­ wortleitungen 28A und 28B, die mit dem Ersatzzeilendekoder 14A verbunden sind, repariert, indem durch Dekodieren einer internen Adresse eine bestimmte Sicherung in dem Sicherungs­ kasten 18A durchtrennt wird. Dadurch werden die defekten Hauptwortleitungen, die mit dem Hauptzeilendekoder 8A ver­ bunden sind, durch die Ersatzwortleitungen, die mit dem Er­ satzzeilendekoder 12A verbunden sind, und die defekten Hauptwortleitungen, die mit dem Hauptzeilendekoder 10A ver­ bunden sind, durch die Ersatzwortleitungen, die mit dem Er­ satzzeilendekoder 14A verbunden sind, über die Dekodierung der internen Adresse repariert. Ein solches Verfahren wird auch auf die anderen Speicherzellenanordnungsblöcke ange­ wandt. Wenn jedoch die mit dem Hauptzeilendekoder 8A verbun­ denen Hauptwortleitungen 20A und 20B und die Hauptwortlei­ tungen 24A und 24B miteinander einen Kurzschluß bilden, wird nur ein Paar defekter Wortleitungen durch die Ersatzwortlei­ tungen 26A und 26B repariert, und das andere Paar defekter Wortleitungen kann nicht repariert werden. Mit anderen Wor­ ten kann in einer herkömmlichen Halbleiterspeichervorrich­ tung mit einem doppelten Zeilendekoder, wenn die Defekte der von dem Hauptzeilendekoder 8A (oder 10A) ausgewählten Wort­ leitungen über eine Anzahl von Ersatzwortleitungen auftre­ ten, die in dem Ersatzzeilendekoder 12A (oder 14A) ersetzt werden können, der Defekt der entsprechenden Hauptwortlei­ tung nicht repariert werden, selbst wenn die Anzahl der Er­ satzwortleitungen des anderen Ersatzzeilendekoders 14A (oder 12A) ausreichend ist. Wenn der Defekt einer der zahlreichen Wortleitungen auf demselben Chip nicht repariert wird, er­ leidet der Herstellung einen beträchtlichen Verlust, da die­ ser Chip nicht mehr verwendet werden kann. Da die Repara­ tureffizienz verringert wird, wird die Ausbeute verringert, und die Zuverlässigkeit des Chips nimmt ab.

Es ist eine Aufgabe der vorliegenden Erfindung, einen Zeilenredundanzschaltkreis zum Erhöhen der Chipausbeute zur Verfügung zu stellen, indem die Reparatureffizienz in einer Halbleiterspeichervorrichtung mit einem doppelten Zeilende­ koder erhöht wird.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, einen Zeilenredundanzschaltkreis zur Verfügung zu stellen, um die Zuverlässigkeit eines Chips sicherzustellen, indem die Reparatureffizienz in einer Halbleiterspeichervorrich­ tung mit einem doppelten Zeilendekoder verbessert wird.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Zeilenredundanzverfahren zum Erhöhen der Chipausbeute zur Verfügung zu stellen, indem die Reparatureffizienz in einer Halbleiterspeichervorrichtung mit einem doppelten Zei­ lendekoder erhöht wird.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Zeilenredundanzverfahren zur Verfügung zu stellen, um die Zuverlässigkeit eines Chips sicherzustellen, indem die Reparatureffizienz in einer Halbleiterspeichervorrichtung mit einem doppelten Zeilendekoder verbessert wird.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, einen Zeilenredundanzschaltkreis zur Verfügung zu stellen, um die Defekte in zwei oder mehr Hauptwortleitungen zu repa­ rieren, indem die mit einem bestimmten Hauptzeilendekoder verbundenen, defekten Hauptwortleitungen durch eine mit ei­ nem auf der anderen Seite der Halbleiterspeichervorrichtung mit einem doppelten Zeilendekoder angeordneten Ersatzzeilen­ dekoder verbundene Ersatzwortleitung ersetzt werden.

Es ist eine weitere Aufgabe der vorliegenden Erfindung, ein Zeilenredundanzverfahren zur Verfügung zu stellen, um die Defekte in zwei oder mehr Hauptwortleitungen zu reparie­ ren, indem die mit einem bestimmten Hauptzeilendekoder ver­ bundenen defekten Hauptwortleitungen durch eine mit einem auf der anderen Seite der Halbleiterspeichervorrichtung mit einem doppelten Zeilendekoder angeordneten Ersatzzeilendeko­ der verbundene Ersatzwortleitung ersetzt werden.

Diese und weitere Aufgaben werden erfindungsgemäß durch eine Halbleiterspeichervorrichtung gelöst, die auf beiden Seiten einer bestimmen Speicherzellenanordnung angeordnete Hauptzeilendekoder umfaßt, um eine in der bestimmten Speicherzellenanordnung geformte Wortleitung auszuwählen.

Die Halbleitervorrichtung nach der vorliegenden Erfin­ dung umfaßt einen Zeilenredundanzschaltkreis, um unabhängig von einer bestimmten defekten Wortleitung der mit den ersten und zweiten Zeilendekodern, die auf beiden Seiten der Speicherzellenanordnung angeordnet sind, verbundenen Haupt­ wortleitungen, Defekte flexibel zu reparieren.

Entsprechend einem Gesichtspunkt der vorliegenden Erfin­ dung umfaßt ein Zeilenredundanzschaltkreis zur Verwendung in einer Halbleiterspeichervorrichtung mit einer Speicherzel­ lenanordnung und ersten und zweiten Hauptzeilendekodern und ersten und zweiten Ersatzzeilendekodern, die auf beiden Sei­ ten der Speicherzellenanordnung geformt sind, einen ersten Sicherungskasten zum Empfangen von Adressen und zum Durch­ trennen einer Sicherung auf einem Eingangspfad einer defek­ ten Adresse, wenn eine defekte Adresse unter den empfangenen Adressen auftritt, um dadurch ein Ausgangssignal für den er­ sten Ersatzzeilendekoder zur Verfügung zu stellen, einen zweiten Sicherungskasten zum Empfangen von Adressen und zum Durchtrennen einer Sicherung auf einem Eingangspfad einer defekten Adresse, wenn eine defekte Adresse unter den emp­ fangenen Adressen auftritt, um dadurch ein Ausgangssignal für den zweiten Ersatzzeilendekoder zur Verfügung zu stel­ len, und einen Zeilenredundanz-Steuerungsschaltkreis zum Empfangen der Ausgangssignale der ersten und zweiten Siche­ rungskästen und zum selektiven Anlegen eines Ausgangssignals in Abhängigkeit von dem erhaltenen Eingangssignalpegel an die ersten und zweiten Ersatzzeilendekoder.

Entsprechend einem weiteren Gesichtspunkt der vorliegen­ den Erfindung umfaßt ein Zeilenredundanzverfahren für eine Halbleiterspeichervorrichtung mit einer Speicherzellenanord­ nung und ersten und zweiten Hauptzeilendekodern und ersten und zweiten Ersatzzeilendekodern, die auf beiden Seiten der Speicherzellenanordnung geformt sind, die Schritte des Emp­ fangens von Adressen durch einen ersten Sicherungskasten und des Durchtrennens einer Sicherung auf einem Eingangspfad der defekten Adresse, wenn eine defekte Adresse unter den emp­ fangenen Adressen auftritt, um dadurch ein Ausgangssignal für den ersten Ersatzzeilendekoder zur Verfügung zu stellen, des Empfangens von Adressen durch einen zweiten Sicherungs­ kasten und des Durchtrennens einer Sicherung auf einem Ein­ gangspfad der defekten Adresse, wenn eine defekte Adresse unter den empfangenen Adressen auftritt, um dadurch ein Aus­ gangssignal für den zweiten Ersatzzeilendekoder zur Verfü­ gung zu stellen, und des Empfangens der Ausgangssignale der ersten und zweiten Sicherungskästen durch einen Zeilenredun­ danz-Steuerungsschaltkreis und des selektiven Anlegens eines Ausgangssignals in Abhängigkeit von dem erhaltenen Eingangs­ signalpegel an die ersten und zweiten Ersatzzeilendekoder.

Ein vollständigeres Verständnis der vorliegenden Erfin­ dung und vieler ihrer Vorteile werden deutlicher und besser verstanden durch die nachfolgende, detaillierte Beschreibung in Verbindung mit den beigefügten Zeichnungen, in denen gleiche Bezugszeichen die gleichen oder ähnliche Komponenten bezeichnen.

Fig. 1 ist ein schematisches Diagramm, das einen funk­ tionellen Blockaufbau, der einen Zeilenredundanzschaltkreis darstellt, als Verfahren zum Reparieren von Defekten in ei­ nem doppelten Zeilendekoder nach der vorliegenden Erfindung zeigt.

Fig. 2 ist ein Schaltkreisdiagramm des Sicherungskastens 46 oder 48 der Fig. 1.

Fig. 3 ist ein Schaltkreisdiagramm des Zeilenredundanz- Steuerungsschaltkreises 50 der Fig. 1.

Fig. 4 ist ein Schaltkreisdiagramm des Hauptzeilendeko­ ders 38 oder 40 der Fig. 1.

Fig. 5 ist ein Schaltkreisdiagramm des Ersatzzeilendeko­ ders 42 oder 44 der Fig. 1.

Fig. 6 zeigt einen Schaltkreis zum Erzeugen eines Er­ satzwortleitungs-Verstärkungssignals R_Φ, das in dem Er­ satzzeilendekoder der Fig. 5 verwendet wird.

Fig. 7 zeigt einen Schaltkreis zum Erzeugen eines Haupt­ wortleitungs-Verstärkungssignals Φ, das in dem Hauptzei­ lendekoder der Fig. 5 verwendet wird.

Fig. 8 zeigt einen Schaltkreis zum Erzeugen eines Block­ auswahlsignals BLSI, das als Eingangssignal an den Schalt­ kreis der Fig. 7 angelegt wird.

Fig. 9A, 9B und 9C sind schematische Diagramme, die den Effekt eines Defektreparaturprozesses entsprechend der Konstruktion der Fig. 1 zeigen.

Fig. 10 ist ein schematisches Diagramm eines Zeilenre­ dundanzschaltkreises, das ein Verfahren zum Reparieren von Defekten in einem doppelten Zeilendekoder nach dem Stand der Technik zeigt.

In der nachfolgenden Beschreibung werden zahlreiche spe­ zifische Details wie etwa der Hauptzeilendekoder, der Er­ satzzeilendekoder, der Wortleitungsverstärkungssignal-Erzeu­ gungsschaltkreis, der Sicherungskasten usw. beschrieben, um ein tieferes Verständnis der vorliegenden Erfindung zu geben. Es wird dem Fachmann jedoch klar sein, daß die vor­ liegende Erfindung ohne diese bestimmten Details ausgeführt werden kann.

Eine Hauptspeicherzellenanordnung wird in diesem Gebiet als normale Speicherzellenanordnung bezeichnet, was beides das gleiche bedeutet. Hier wird der Ausdruck "Hauptspeicherzellenanordnung" verwendet. Der Ausdruck "Ersatz" sollte in seiner Bedeutung als "Hilfe" verstanden werden.

Fig. 1 zeigt einen funktionellen Blockaufbau, der einen Zeilenredundanzschaltkreis darstellt, als Verfahren zum Re­ parieren von Defekten in einem doppelten Zeilendekoder nach der vorliegenden Erfindung. Der Aufbau der Fig. 1 zeigt eine Mehrzahl von Speicherzellenanordnungsblöcken auf demselben Chip. Da es eine Mehrzahl von Speicherzellenanordnungsblöc­ ken in der Richtung der Zeilen und Spalten gibt, sind ver­ schiedene Modifikationen möglich. Die Anzahl der Wortleitun­ gen in einer Hauptspeicherzellenanordnung 34 kann proportio­ nal zum Integrationsgrad erhöht werden. Ein Speicherzellena­ nordnungsblock 32 umfaßt die Hauptspeicherzellenanordnung 34 und eine Ersatzspeicherzellenanordnung 36, die in demselben Bereich geformt ist. Ein erster Hauptzeilendekoder 38 stellt der Hauptspeicherzellenanordnung 34 Hauptwortleitungen aus einer ersten Richtung zur Verfügung. Ein zweiter Hauptzei­ lendekoder 40 stellt der Hauptspeicherzellenanordnung 34 Hauptwortleitungen aus einer zweiten, der ersten Richtung entgegengesetzten Richtung zur Verfügung, die mit den Haupt­ wortleitungen des ersten Hauptzeilendekoders 38 verflochten sind. Ein erster Ersatzzeilendekoder 42 stellt der Ersatz­ speicherzellenanordnung 36 Ersatzwortleitungen aus der er­ sten Richtung zur Verfügung. Ein zweiter Ersatzzeilendekoder 44 stellt der Ersatzspeicherzellenanordnung 36 ein Paar von Ersatzwortleitungen aus der zweiten Richtung zur Verfügung. Ein erster Sicherungskasten 46 erhält Adressen und durch­ trennt beim Auftreten einer fehlerhaften Adresse unter den erhaltenen Adressen eine Sicherung im Eingangspfad der de­ fekten Adresse, wodurch ein resultierendes Signal RED1 an den ersten Ersatzzeilendekoder 42 angelegt wird. Ein zweiter Sicherungskasten 48 erhält Adressen und durchtrennt beim Auftreten einer fehlerhaften Adresse unter den erhaltenen Adressen eine Sicherung im Eingangspfad der defekten Adresse, wodurch ein resultierendes Signal RED2 an den zwei­ ten Ersatzzeilendekoder 44 angelegt wird. Ein Zeilenredun­ danz-Steuerungsschaltkreis 50 erhält die Ausgangssignale RED1 und RED2 der ersten und zweiten Sicherungskästen 46 und 48 und legt ein Ausgangssignal entsprechend dem erhaltenen Eingangssignalpegel an die ersten und zweiten Ersatzzeilen­ dekoder 42 und 44 an.

Der Zeilenredundanz-Steuerungsschaltkreis 50 steuert die ersten und zweiten Ersatzzeilendekoder 42 und 44 in Abhän­ gigkeit von der Kombination der Eingangs- und Ausgangssi­ gnale RED1 und RED2 der ersten und zweiten Sicherungskästen 46 und 48, um dadurch Defekte während des Auftretens be­ stimmter defekter Hauptwortleitungen unabhängig von der Po­ sition der defekten Hauptwortleitung zu reparieren. Wenn zum Beispiel eine von dem ersten Hauptzeilendekoder 38 erzeugte Hauptwortleitung 52A und/oder 52B Defekte besitzt oder be­ sitzen, kann die defekte Hauptwortleitung durch die von dem zweiten Ersatzzeilendekoder 44 durch das Ausgangssignal ΦRRE des Zeilenredundanz-Steuerungsschaltkreises 50 entsprechend der Sicherungsdurchtrennungsinformation des ersten Siche­ rungskastens 46 und/oder des zweiten Sicherungskastens 48 erzeugten Ersatzwortleitungen 62A und 62B repariert werden. Dieser Reparaturvorgang wird auf die gleiche Weise durchge­ führt, wenn eine Hauptwortleitung 54A und/oder 54B, die von dem zweiten Hauptzeilendekoder 40 erzeugt wird, Defekte be­ sitzt oder besitzen. Das bedeutet, daß die defekte Haupt­ wortleitung durch die von dem ersten Ersatzzeilendekoder 42 durch das Ausgangssignal ΦRRE des Zeilenredundanz-Steue­ rungsschaltkreises 50 entsprechend der Sicherungsdurchtren­ nungsinformation des ersten Sicherungskastens 46 und/oder des zweiten Sicherungskastens 48 erzeugten Ersatzwortleitun­ gen 60A und 60B repariert werden. Eine detaillierte Be­ schreibung des Defektreparaturmechanismus wird später gege­ ben.

Fig. 2 ist ein Schaltkreisdiagramm des Sicherungskastens 46 oder 48 der Fig. 1. Zur Vereinfachung der Beschreibung sollten, auch wenn nur 6 Zeilenadressen RAi, RA(i+1), RA(i+2), RA(i+3), RA(i+4) und RA(i+5) zur Verfügung gestellt werden, die Anzahl der Zeilenadressen, die in der Lage ist, alle Hauptwortleitungen 52A, 52B, 54A, 54B, 56A, 56B, 58A, 58B, . . . , die in einer Hauptspeicherzellenanordnung 34 der Fig. 1 umfaßt sind, auszuwählen, verwendet werden. Alle Hauptwortleitungen in der Hauptspeicherzellenanordnung 34 können durch die Zeilenadressen RAi, R, RA(i+1), R, RA(i+2), R, RA(i+3), R, RA(i+4), R, RA(i+5), R, die an den Sicherungskasten 46 oder 48 der Fig. 2 angelegt werden, und durch eine Kombination dieser Zeilenadressen ausgewählt werden. Die Elemente 52 bis 64 bilden einen Schaltkreis zur Freigabe des Betriebs des Si­ cherungskastens der Fig. 2. Ein Resetsignal RST gibt den Re­ dundanzvorgang frei. Wenn Defekte vorhanden sind, wird der Redundanzvorgang durch den Freigabevorgang des Resetsignals RST und das Durchtrennen der Hauptsicherung 54 freigegeben. Jeder Kanal der Transfergates 70, 72, . . , 92 ist in jedem Pfad geformt, an den die Zeilenadressen RAi, R, RA(i+1), R, RA(i+2), R, RA(i+3), R, RA(i+4), R, RA(i+5), R angelegt sind. Die Sources der Transfergates 70, 72, . . . , 92 sind jeweils mit den Sicherun­ gen f1, f2, . . . , f12 verbunden. Ob eine Sicherung durch­ trennt wird oder nicht, wird durch die Adreßinformation be­ stimmt. Wenn die Zeilenadresse RAi eine defekte Adresse ist, wird die Sicherung f2 in dem Pfad, an den die Zeilenadresse RAi angelegt ist, durchtrennt, wie dem Fachmann wohlbekannt ist. Die defekte Adresse RAi wird über ein NAND-Gatter 120 an ein NOR-Gatter 134 angelegt, um die Redundanzinformation RED1 oder RED2 zu erzeugen. Es sollte festgestellt werden, daß die Zeilenadressen mit einer Anzahl, die in der Lage ist, alle Wortleitungen in der Hauptspeicherzellenanordnung 34 der Fig. 1 auszuwählen, angelegt werden. Die weiteren Schaltkreise sind wohlbekannt und werden daher hierin nicht im Detail beschrieben. Wie in Fig. 1 gezeigt, werden die Er­ satzwortleitungen von einem Ersatzzeilendekoder 42 oder 44 paarweise erzeugt. Im Sicherungskasten der Fig. 2 besteht keine Notwendigkeit, die Zeilenadressen zur Auswahl nur ei­ ner Hauptwortleitung zur Verfügung zu stellen, da die mei­ sten Defekte durch Kopplung der einander benachbarten Haupt­ wortleitungen erzeugt werden. Das bedeutet, daß nur Zei­ lenadressen zur Auswahl eines Paares von Wortleitungen benö­ tigt werden.

Fig. 3 ist ein Schaltkreisdiagramm des Zeilenredundanz- Steuerungsschaltkreises 50 der Fig. 1. Ein Zeilenredundanz- Freigabesignal Φ wird von dem NOR-Gatter 140 freigegeben, das die Ausgangssignale REDi, RED(i+1), . . . , REDn (mit i=1, 2, . . . , n) einer Mehrzahl von Sicherungskästen, die an das NOR-Gatter 140 angelegt werden, erhält und eine negative lo­ gische Summe der Eingangssignale erzeugt. Das Signal Φ wird durch einen Inverter (Fig. 6) in ΦRRE umgewandelt und an den ersten und zweiten Ersatzzeilendekoder 42 und 44 der Fig. 1 angelegt. Wie in Fig. 1 gezeigt, wird der Aufbau der Fig. 3 durch ein NOR-Gatter mit zweifachem Eingang erreicht, das die Ausgangssignale RED1 und RED2 der Sicherungskästen erhält.

Fig. 4 ist ein Schaltkreisdiagramm des Hauptzeilendeko­ ders 38 oder 40 der Fig. 1. Der Hauptzeilendekoder 38 oder 40 wählt eine bestimmte Hauptwortleitung WL durch die kombi­ nierte Eingabe von dekodierten Zeilenadressen DRAÿ, DRAK1 und DRAmn aus und ist in der Technik wohlbekannt. Für einen detaillierten Aufbau und Betrieb beziehe man sich auf das koreanische Patent Nr. 93-1514 mit dem Titel "WORD LINE DRI­ VING CIRCUIT OF A SEMICONDUCTOR MEMORY DEVICE", eingereicht am 11. August 1993 unter dem Namen des Inhabers der vorlie­ genden Erfindung. Der in Fig. 4 gezeigte Hauptzeilendekoder ist auf beiden Seiten der Hauptspeicherzellenanordnung 34 der Fig. 1 angeordnet und bildet somit einen doppelten Zei­ lendekoder.

Fig. 5 ist ein Schaltkreisdiagramm des Ersatzzeilendeko­ ders 42 oder 44 der Fig. 1. Der Schaltkreis der Fig. 5 ist, abgesehen von den Eingangssignalen, derselbe wie der der Fig. 4. Das Eingangssignal REDi wird von dem Sicherungska­ sten der Fig. 2 erzeugt, ΦRRE wird von dem Zeilenredundanz- Steuerungsschaltkreis 174 der Fig. 6 erzeugt, und ΦXRS wird durch Zurücksetzen einer Ersatzwortleitung SWL erzeugt. Ein Ersatzwortleitungs-Verstärkungssignal R_Φ dient zum Anlegen einer Spannung an die Ersatzwortleitung SWL.

Fig. 6 zeigt ein Schaltkreisdiagramm zum Erzeugen des Ersatzwortleitungs-Verstärkungssignals R_Φ, das in dem Er­ satzzeilendekoder der Fig. 5 verwendet wird. Der Schaltkreis der Fig. 6 wird durch die Kombination der Zeilenadressen RA0 und RA0 des niederwertigsten Bits (LSB) und des Zeilenredun­ danz-Freigabesignal Φ des Zeilenredundanz-Steuerungs­ schaltkreises gebildet. Das Signal Φ des Zeilenredundanz- Steuerungsschaltkreises wird durch einen Inverter 174 in das Signal ΦRRE umgewandelt. Die Zeilenadresse RA und das Si­ gnal ΦRRE werden an ein NAND-Gatter 178 angelegt, und ein Wandlerschaltkreis 193 der ersten Stufe erzeugt ein erstes Ersatzwortleitungs-Verstärkungssignal RΦ in Abhängigkeit von dem Ausgangssignal des NAND-Gatters 178. Die Zei­ lenadresse RA0 und das Signal ΦRRE werden an ein NAND-Gatter 194 angelegt, und ein Wandlerschaltkreis 211 der zweiten Stufe erzeugt ein zweites Ersatzwortleitungs-Verstärkungssi­ gnal R_ΦX1 in Abhängigkeit von dem Ausgangssignal des NAND- Gatters 194. Die ersten und zweiten Wortleitungs-Verstär­ kungssignale R_ΦX0 und R_ΦX1, die von den Wandlerschaltkreisen 193 und 211 der ersten und zweiten Stufe erzeugt werden, werden jeweils an die ersten und zweiten Ersatzzeilendekoder 42 und 44 der Fig. 1 angelegt.

Fig. 7 zeigt einen Schaltkreis zum Erzeugen eines Haupt­ wortleitungs-Verstärkungssignals ΦXi, das in dem Hauptzei­ lendekoder der Fig. 4 verwendet wird. Der Schaltkreis der Fig. 7 wird unter Verwendung einer Konstruktion wie die Wandlerschaltkreise 193 oder 211 der ersten oder zweiten Stufe erhalten und durch eine NAND-Kombination von Blockaus­ wahlsignalen BLSI zur Auswahl eines bestimmten Speicherzel­ lenanordnungsblocks, des Zeilenredundanz-Freigabesignals ΦRRE und der dekodierten Zeilenadresse DRA01 angetrieben. Das Hauptwortleitungs-Verstärkungssignal ΦXi wird an den er­ sten oder zweiten Hauptzeilendekoder 38 oder 40 der Fig. 4 angelegt.

Fig. 8 ist ein Schaltkreis zum Erzeugen des Blockaus­ wahlsignals BLSI, das als Eingangssignal an den Schaltkreis der Fig. 7 angelegt wird. Die dekodierten Zeilenadressen DRA9, DRA10, DRA11 und DRA12 werden als Eingangssignale des Schaltkreises der Fig. 8 angelegt, da die Adressen A9, A10 und A11 unter den von einem System angelegten Zeilenadressen einen bestimmten Speicherzellenanordnungsblock auswählen. Wenn die externen Adressen zur Auswahl des bestimmten Speicherzellenanordnungsblocks A11, A12, A13 und A14 sind, sollten die dekodierten Zeilenadressen DRA11, DRA12, DRA13 und DAR14 angelegt werden. Das Zeilenredundanz-Freigabesi­ gnal Φ, das als Eingangssignal eingegeben wird, sperrt den Ausgang eines NAND-Gatters 232, um unabhängig von einem bestimmten defekten Block während eines Defektreparaturvor­ gangs Defekte zu reparieren.

Ein Verfahren zur Reparatur von Defekten entsprechend der Blockkonstruktion der Fig. 1 wird nun unter Bezugnahme auf die Fig. 2 bis 8 beschrieben. Da die Zeilenadresse, die einen unterschiedlichen Hauptzeilendekoder unterscheiden kann, von den ersten und zweiten Sicherungskästen 46 und 48 angelegt wird, werden die ersten und zweiten Hauptzeilende­ koder 38 und 40 gesperrt, und nur der erste oder zweite Er­ satzzeilendekoder 42 oder 44 wird freigegeben, wenn die Zei­ lenredundanz entsprechend einem vorgegebenen Programmvorgang freigegeben wird. Wenn eine defekte Hauptwortleitung oder ein Paar von defekten Hauptwortleitungen in der Haupt­ speicherzellenanordnung 34 der Fig. 1 festgestellt wird, durchtrennt der Sicherungskasten der Fig. 2 unter Berück­ sichtigung der dieser Hauptwortleitung oder diesem Paar von Hauptwortleitungen entsprechenden Adresse die entsprechende Sicherung. In einem solchermaßen programmierten Zustand wird, wenn die Zeilenadresse zur Auswahl der defekten Haupt­ wortleitung oder des Paares defekter Hauptwortleitungen an­ gelegt wird, das Signal RED1 oder RED2 von dem Sicherungska­ sten der Fig. 2 freigegeben und an den ersten oder zweiten Ersatzzeilendekoder 42 oder 44 angelegt. Das Signal RED1 oder RED2 erzeugt einen Bereitschaftszustand im ersten oder zweiten Ersatzzeilendekoder 42 oder 44. Das Zeilenredundanz- Steuerungssignal 50 wird durch das Signal RED1 oder RED2 freigegeben, und das Zeilenredundanz-Freigabesignal Φ wird freigegeben, wodurch der Blockauswahlsignal-Erzeugungs­ schaltkreis der Fig. 8 gesperrt wird. Wenn das Blockauswahl­ signal BLSI gesperrt ist, wird der Hauptwortleitungs-Ver­ stärkungssignal-Erzeugungsschaltkreis der Fig. 7 gesperrt. Dann werden alle Hauptwortleitungs-Verstärkungssignale Φ, die an dem Hauptzeilendekoder 38 oder 40 der Fig. 1 anlie­ gen, gesperrt, und der Vorgang zur Auswahl der Hauptwortlei­ tung ist gesperrt. Wie in Fig. 6 gezeigt, wird das erste oder zweite Ersatzwortleitungs-Verstärkungssignal R_Φ oder R_Φ durch die Kombination des Zeilenredundanz-Freigabesi­ gnals Φ und der Zeilenadressen RA0 oder RA erzeugt. Es sollte festgestellt werden, daß das erste oder zweite Er­ satzwortleitungs-Verstärkungssignal R_Φ oder R_Φ unabhän­ gig von der Position des Hauptzeilendekoders, in dem sich eine bestimmte Hauptwortleitung befindet, erzeugt wird. Wenn das erste oder zweite Ersatzwortleitungs-Verstärkungssignal R_Φ oder R_Φ an den ersten oder zweiten Ersatzzeilendeko­ der 42 oder 44 der Fig. 5 angelegt wird, wird eine bestimmte Wortleitung durch die Kombination des Signals RED1 oder RED2 im Bereitschaftsmodus und des Ersatzwortleitungs-Verstär­ kungssignals R_Φ oder R_Φ freigegeben. Somit wird die de­ fekte Hauptwortleitung repariert. Durch einen solchen Defek­ treparaturvorgang wird, da der Sicherungskasten und der Er­ satzzeilendekoder von dem Hauptzeilendekoder getrennt sind, die Effizienz der Zeilenredundanz verbessert und die Aus­ beute wird vergrößert.

Die Fig. 9A, 9B und 9C zeigen die Wirkung des Defek­ treparaturvorgangs in Verbindung mit der Konstruktion der Fig. 1. Fig. 9A zeigt einen typischen Defektreparaturvorgang in einem doppelten Zeilendekoder, und die vorliegende Erfin­ dung ist ebenfalls anwendbar. Fig. 9B zeigt nur auf Haupt­ wortleitungen oder einem Paar von Wortleitungen, die mit dem ersten Hauptzeilendekoder 38 verbunden sind, erzeugte De­ fekte. Diese Defekte können leicht durch die in der Ersatz­ speicherzellenanordnung 36 vorhandenen Ersatzwortleitungen repariert werden. Fig. 9C zeigt nur auf Hauptwortleitungen oder einem Paar von Wortleitungen, die mit dem zweiten Hauptzeilendekoder 40 verbunden sind, erzeugte Defekte. Auch diese Defekte können leicht durch die in der Ersatzspeicher­ zellenanordnung 36 vorhandenen Ersatzwortleitungen repariert werden.

Wie oben beschrieben, kann der Zeilenredundanzschalt­ kreis zur Verwendung in einer Halbleiterspeicheranordnung mit einem doppelten Zeilendekoder flexibel eine bestimmte, defekte Hauptwortleitung unter Verwendung eines weiteren Er­ satzzeilendekoders und eines entsprechenden Ersatzzeilende­ koders reparieren. Daher wird die Effizienz der Zeilenredun­ danz verbessert und die Ausbeute erhöht.

Die obenstehende Beschreibung zeigt nur ein bevorzugtes Ausführungsbeispiel der vorliegenden Erfindung. Verschiedene Modifikationen sind für den Fachmann offensichtlich, ohne vom Wesen und Umfang der vorliegenden Erfindung abzuweichen.

Claims (8)

1. Zeilenredundanzschaltkreis zur Verwendung in einer Halbleiterspeichervorrichtung mit einer Speicherzellenanord­ nung (32) und ersten und zweiten Hauptzeilendekodern (38, 40) und ersten und zweiten Ersatzzeilendekodern (42, 44), die auf beiden Seiten der Speicherzellenanordnung geformt sind, dadurch gekennzeichnet, daß er umfaßt:
einen ersten Sicherungskasten (46) zum Empfangen von Adressen und zum Durchtrennen einer Sicherung (f1, . . . , f12) auf einem Eingangspfad einer defekten Adresse, wenn eine de­ fekte Adresse unter den empfangenen Adressen auftritt, um dadurch ein Ausgangssignal für den ersten Ersatzzeilendeko­ der zur Verfügung zu stellen;
einen zweiten Sicherungskasten (48) zum Empfangen von Adressen und zum Durchtrennen einer Sicherung auf einem Ein­ gangspfad einer defekten Adresse, wenn eine defekte Adresse unter den empfangenen Adressen auftritt, um dadurch ein Aus­ gangssignal für den zweiten Ersatzzeilendekoder zur Verfü­ gung zu stellen; und
einen Zeilenredundanz-Steuerungsschaltkreis (50) zum Empfangen der Ausgangssignale der ersten und zweiten Siche­ rungskästen und zum selektiven Anlegen eines Ausgangssignals in Abhängigkeit von dem erhaltenen Eingangssignalpegel an die ersten und zweiten Ersatzzeilendekoder.

2. Zeilenredundanzschaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß eine von dem ersten Hauptzeilendekoder erzeugte, defekte Wortleitung durch den zweiten Sicherungs­ kasten und den zweiten Ersatzzeilendekoder repariert wird.

3. Zeilenredundanzschaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß eine von dem zweiten Hauptzeilendekoder erzeugte, defekte Wortleitung durch den ersten Sicherungska­ sten und den ersten Ersatzzeilendekoder repariert wird.

4. Zeilenredundanzschaltkreis nach Anspruch 1, dadurch gekennzeichnet, daß der Zeilenredundanz-Steuerungsschalt­ kreis aus einem NOR-Gatter (140) besteht, das die Ausgangs­ signale der ersten und zweiten Sicherungskästen empfängt.

5. Zeilenredundanzverfahren für eine Halbleiterspeicher­ vorrichtung mit einer Speicherzellenanordnung (32) und er­ sten und zweiten Hauptzeilendekodern (38, 40) und ersten und zweiten Ersatzzeilendekodern (42, 44), die auf beiden Seiten der Speicherzellenanordnung geformt sind, dadurch gekenn­ zeichnet, daß das Zeilenredundanzverfahren folgende Schritte umfaßt:
Empfangen von Adressen durch einen ersten Sicherungska­ sten (46) und Durchtrennen einer Sicherung (f1, . . . , f12) auf einem Eingangspfad der defekten Adresse, wenn eine de­ fekte Adresse unter den empfangenen Adressen auftritt, um dadurch ein Ausgangssignal für den ersten Ersatzzeilendeko­ der zur Verfügung zu stellen;
Empfangen von Adressen durch einen zweiten Sicherungska­ sten (48) und Durchtrennen einer Sicherung auf einem Ein­ gangspfad der defekten Adresse, wenn eine defekte Adresse unter den empfangenen Adressen auftritt, um dadurch ein Aus­ gangssignal für den zweiten Ersatzzeilendekoder zur Verfü­ gung zu stellen; und
Empfangen der Ausgangssignale der ersten und zweiten Si­ cherungskästen durch einen Zeilenredundanz-Steuerungsschalt­ kreis (50) und des selektiven Anlegens eines Ausgangssignals in Abhängigkeit von dem erhaltenen Eingangssignalpegel an die ersten und zweiten Ersatzzeilendekoder.

6. Zeilenredundanzverfahren nach Anspruch 5, dadurch ge­ kennzeichnet, daß es außerdem den Schritt des Reparierens einer von dem ersten Hauptzeilendekoder erzeugten, defekten Wortleitung durch den zweiten Sicherungskasten und den zwei­ ten Ersatzzeilendekoder umfaßt.

7. Zeilenredundanzverfahren nach Anspruch 5, dadurch ge­ kennzeichnet, daß es außerdem den Schritt des Reparierens einer von dem zweiten Hauptzeilendekoder erzeugten, defekten Wortleitung durch den ersten Sicherungskasten und den ersten Ersatzzeilendekoder umfaßt.

8. Zeilenredundanzverfahren nach Anspruch 5, dadurch ge­ kennzeichnet, daß der Zeilenredundanz-Steuerungsschaltkreis aus einem NOR-Gatter besteht (140), das die Ausgangssignale der ersten und zweiten Sicherungskästen empfängt.