DE19520630A1 - Scheibeneinbrenn-Testschaltkreis für eine Halbleiterspeichervorrichtung - Google Patents
Scheibeneinbrenn-Testschaltkreis für eine HalbleiterspeichervorrichtungInfo
- Publication number
- DE19520630A1 DE19520630A1 DE19520630A DE19520630A DE19520630A1 DE 19520630 A1 DE19520630 A1 DE 19520630A1 DE 19520630 A DE19520630 A DE 19520630A DE 19520630 A DE19520630 A DE 19520630A DE 19520630 A1 DE19520630 A1 DE 19520630A1
- Authority
- DE
- Germany
- Prior art keywords
- word line
- burn
- voltage
- test circuit
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Ceased
Links
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
Description
Die vorliegende Erfindung bezieht sich auf Halbeiter
speichervorrichtungen und insbesondere auf einen Scheibenein
brenn-Testschaltkreis zum Feststellen einer defekten Zelle in
einer Halbleiterspeichervorrichtung.
Im allgemeinen sollte ein Einbrenntest für die Zuverläs
sigkeit eines Chips nach dem Beenden der Scheibenherstellung
durchgeführt werden. Ein allgemeiner Einbrenntest dient zum
Auffinden defekter Bereiche nach dem Zusammenbau und wird im
verpackten Zustand durchgeführt. Da die überprüften, defekten
Bereiche weggeworfen werden, nachdem Test- und Zusammenbau
verfahren durchgeführt wurden, entsteht eine Vergeudung von
Zeit und Kosten.
In einem dynamischen Speicher mit wahlfreiem Zugriff
(DRAM) sind die meisten Defekte Ein-Bit-Defekte, und es dau
ert lange, die Defekte zu überprüfen. Ein Ein-Bit-Defekt ist
direkt mit dem Leckstrom einer nicht perfekten Speicherzelle
verbunden. Der Leckstrom wird durch Defekte in der Transfer
gate-Oxydschicht, einer dielektrischen Kondensatorschicht
usw. eines Speicherknotens verursacht.
In einem herkömmlichen Einbrenntest im verpackten Zu
stand ist die Zufuhreffiziens für eine Lastspannung an eine
Speicherzelle sehr niedrig, da auf mehrere tausend Zyklen
(zum Beispiel 4096 oder 8192 Zyklen für einen 64 Mega-DRAM)
nur eine Wortleitung ausgewählt wird. Mit einer ständig zu
nehmenden Packungsdichte der Halbleiterspeichervorrichtung
wird die Zufuhreffizienz der Lastspannung immer geringer. Um
die Einbrennzeit zu verringern und die Zufuhreffiziens der
Lastspannung zu erhöhen, besteht Bedarf für ein Verfahren zum
gleichzeitigen Auswählen aller Wortleitungen. Die Ausbeute
kann erhöht werden, und die Kosten können verringert werden,
wenn dies in einem Scheibenzustand durchgeführt wird. Eine
solche Technik ist im Detail in IEDM, 1993, Seiten 639-642
mit dem Titel "Wafer Burn-in (WBI) Technology for DRAMs" im
Detail offengelegt.
Fig. 4 ist ein schematisches Diagramm eines herkömmli
chen Einbrennschaltkreises. Wortleitungen WL0-WLn, die mit
einem Wortleitungstreiber 6 und der Gateelektrode eines
Transfertransistors 2 verbunden sind, und Bitleitungen BL und
BL, die mit einem Leseverstärker 8 verbunden sind, sind die
Basisstruktur, die eine typische Speicherzellenanordnung bil
det. Die Bitleitungen BL und übertragen in einem Speicher
kondensator 4 gespeicherte Daten über den Transfertransistor
2. Wie gezeigt, bilden ein Transfertransistor 2 und ein Kon
densator 4 eine Speicherzelle.
Auf der anderen Seite ist ein Transistor 10 mit einem
Kanal geringer Größe mit einem Anschluß der Wortleitungen
WL0-WLn verbunden, und somit wird eine Lastspannung Vstress
gleichzeitig an alle Speicherzellen angelegt. Spannungen Vg
und Vstress dienen zum Anlegen einer hohen Spannung während
eines Scheibeneinbrenntests an die Wortleitung. Die Spannung
Vstress wird zum Steuern der Gateelektrode des Transistors 10
angelegt, und dann wird die Spannung Vg an die Gateelektrode
des Transfertransistors 2 angelegt. Die Lastspannung mit ei
nem gewünschten Spannungswert kann an die dielektrische
Schicht und den Speicherknotenübergang des Kondensators 4 an
gelegt werden, indem eine Plattenspannung VPL und eine
Bitleitungsspannung von außen gesteuert werden. Der in Fig. 4
gezeigte Scheibeneinbrenn-Schaltkreis legt eine hohe Spannung
an die Gateelektrode des Transfertransistors 2 an, so daß ein
kleiner Leckstrompfad auf gebrochen werden kann, um eine de
fekte Zelle festzustellen.
Fig. 5 zeigt eine Wortleitungsstruktur mit einem niedri
gen Integrationsgrad. Der in Fig. 4 gezeigte Scheibenein
brenn-Testschaltkreis kann ohne Probleme sein Ziel erreichen,
indem er nicht perfekte Speicherzellen im Scheibenzustand
überprüft. Mit zunehmenden Integrationsgrad der Halbleiter
speichervorrichtungen wird es jedoch schwierig, einen Chip in
einer abgeschlossenen Fläche zu formen. Insbesondere hat sich
mit zunehmenden Integrationsgrad der DRAMs von der 16 zur 64
Megabitklasse die Wortleitungsstruktur geändert. Da ein DRAM
mit niedrigem Integrationsgrad einen ausreichenden Metall
abstand besitzt, ist es möglich, ein Metall und ein Gate-
Polysilizium zu verwenden, wie in Fig. 5 gezeigt. Die An/Aus-
Charakteristik der Wortleitung kann durch Zusammenfügen des
Metalls mit einem niedrigen Widerstand mit dem Gate-Poly
silizium mit einem hohen Widerstand verbessert werden.
Fig. 6 zeigt eine weitere Wortleitungsstruktur mit einem
hohen Integrationsgrad. Mit zunehmenden Integrationsgrad des
DRAMs wird die Speicherzelle kleiner, und es wird schwierig,
das Metall mit allen Wortleitungen zu verbinden. Daher wird
eine gespaltene Wortleitungstreiber- (SWD-) Struktur verwen
det, um den Wortleitungstreiber aufzuspalten und den
aufgespaltenen Wortleitungstreiber in einer Speicherzellen
anordnungen anzuordnen. Die aufgespaltene Wortleitungs
treiberstruktur verbindet den aufgespaltenen Wortleitungs
treiber mit einem Wortleitungs-Dekodiersignal, das von einem
Zeilendekodierer erzeugt wird, um die Wortleitungen zu steu
ern. Da der aufgespaltene Wortleitungstreiber eine Metallei
tung auf 4 oder 8 Wortleitungen benötigt, ist er hervorragend
im Hinblick auf einen ausreichenden Metallabstand. In Fig. 6
ist es, da die Wortleitung, die ein Adreßsignal erhält,
aufgespalten ist, schwierig, die Lastspannung an die Spei
cherzelle anzulegen, indem man den Transistor mit einem klei
nen Kanal wie bei einem herkömmlichen Scheibeneinbrenn-Test
schaltkreis anschließt.
Es ist daher eine Aufgabe der Erfindung, einen
Einbrenn-Testschaltkreis für eine Halbleiterspeichervor
richtung zur Verfügung zu stellen, der eine defekte Zelle
durch Durchführen eines Einbrenntests im Scheibenzustand un
abhängig von der Wortleitungsstruktur durchführen kann.
Es ist eine weitere Aufgabe der vorliegenden Erfindung,
einen Einbrenn-Testschaltkreis für eine Halbleiterspeicher
vorrichtung zur Verfügung zu stellen, der die Kosten reduzie
ren und die Ausbeute erhöhen kann, indem er alle defekten
Zellen vor einer Reparatur überprüft.
Es ist eine weitere Aufgabe der vorliegenden Erfindung,
einen Einbrenn-Testschaltkreis für eine Halbleiterspeicher
vorrichtung zur Verfügung zu stellen, der einen Scheibenein
brenntest in einer kleinen Layout-Fläche durchführen kann.
Diese und weitere Aufgaben werden erfindungsgemäß durch
den in den beigefügten Patentansprüchen definierten Scheiben
einbrenn-Testschaltkreis gelöst.
Insbesondere umfaßt entsprechend einem Gesichtspunkt der
vorliegenden Erfindung ein Einbrenntestschaltkreis zum Fest
stellen einer defekten Zelle einer Halbleiterspeicher
vorrichtung mit einer Mehrzahl von Speicherzellen, einer
Wortleitung, die mit jeder der Speicherzellen verbunden ist,
und einem Zeilendekoder zur Auswahl einer Wortleitung einen
Wortleitungstreiber zum Erhalten einer Spannungserhöhungs
spannung über einen Wortleitungs-Entladungspfad und zum Er
halten einer Wortleitungs-Spannungserhöhungsspannung zum
Treiben der Wortleitung und einen Steuerungsschaltkreis zum
Erhalten eines Einbrenn-Freigabesignals und der Spannungs
erhöhungsspannung. Der Wortleitungstreiber ist mit der Wort
leitung verbunden und wird von einem Zeilendekodiersignal ge
steuert, das von dem Zeilendekoder erzeugt wird. Der Steu
erungsschaltkreis ist mit dem Wortleitungs-Entladungspfad
verbunden. In einem normalen Modus wird die Wortleitung durch
die Wortleitungs-Spannungserhöhungsspannung freigegeben, und
in einem Einbrenntestmodus wird eine Einbrennspannung, die
gleich oder größer als die Spannungserhöhungsspannung ist, an
die Wortleitung angelegt.
Die Vorteile und Merkmale der vorliegenden Erfindung
werden deutlicher aus der nachfolgenden Beschreibung unter
Bezugnahme auf die beigefügten Zeichnungen.
Fig. 1 ist ein Schaltkreisdiagramm eines Scheibenein
brenn-Testschaltkreises nach der vorliegenden Erfindung.
Fig. 2 ist ein Schaltkreisdiagramm, das ein Ausführungs
beispiel der vorliegenden Erfindung zeigt.
Fig. 3 ist ein Zeitablaufdiagramm eines Arbeitsablaufes
des Schaltkreises der Fig. 2.
Fig. 4 ist ein schematisches Diagramm eines herkömmli
chen Scheibeneinbrenn-Testschaltkreises.
Fig. 5 zeigt eine Wortleitungsstruktur, die eine Metall
verbindung verwendet.
Fig. 6 zeigt eine weitere Wortleitungsstruktur, die ei
nen aufgespaltenen Wortleitungstreiber verwendet.
Wie in Fig. 1 gezeigt, umfaßt ein Wortleitungstreiber
einen Wortleitungs-Spannungserhöhungsspannung-Eingabe-PMOS-
Transistor 12 und ein Paar von Stromdurchlaß-NMOS-
Transistoren 14 und 16. Der PMOS-Transistor 12 hat eine mit
einer Wortleitungs-Spannungserhöhungsspannung ϕX verbundene
Sourceelektrode, eine mit einem Zeilendekodiersignal NWEB
verbundene Gateelektrode und eine mit einem Ausgangsknoten N,
der mit einer Wortleitung verbunden ist, verbundene
Drainelektrode. Die NMOS-Transistoren 14 und 16 haben jeweils
mit dem Ausgangsknoten N verbundene Drainelektroden, mit dem
Zeilendekodiersignal NWEB beziehungsweise mit einer Spannung
ϕXB mit einem Spannungspegel, der komplementär zur
Wortleitungs-Spannungserhöhungsspannung ϕXB ist, verbundene
Gateelektroden und jeweils mit einem Wortleitungs-Entla
dungspfad DP verbundene Drainelektroden. Ein Steuerungs
schaltkreis umfaßt einen Einbrennsteuerungs-NMOS-Transistor
18, einen Inverter 22 und einen Entladungs-NMOS-Transistor
20. Der Einbrennsteuerungs-NMOS-Transistor 18 besitzt einen
mit dem Wortleitungs-Entladungspfad DP verbundenen Kanalan
schluß, während der andere Kanalanschluß mit der Lastspannung
Vstress verbunden ist und die Gateelektrode mit einem
Scheibeneinbrenn-Freigabesignal PWBE verbunden ist. Der
Inverter 22 invertiert das Scheibeneinbrenn-Freigabesignal
PWBE. Der Entladungs-NMOS-Transistor 20 besitzt einen mit dem
Wortleitungs-Entladungspfad DP verbundenen Kanalanschluß,
während der andere Kanalanschluß mit der Erdspannung VSS und
die Gateelektrode mit dem Ausgangssignal des Inverters 22
verbunden ist. Die Stromdurchlaß-NMOS-Transistoren 14 und 16
sind Stromdurchlaßvorrichtungen und verbinden oder Trennen
den Entladungspfad DP mit oder von dem Ausgabeknoten N.
Der NMOS-Transistor 16 dient zum Verbessern der Strom
treiberkapazität und ist nicht immer zum Ausführen der vor
liegenden Erfindung notwendig. Der Fachmann wird feststellen,
daß der Wortleitungstreiber nach der vorliegenden Erfindung
mit einer Inverterstufe aus dem PMOS-Transistor 12 und dem
NMOS-Transistor 14 ausgeführt werden kann. Dann wird der
Wortleitungstreiber nur von dem Wortleitungs-Dekodiersignal
NWEB gesteuert, um die Wortleitungs-Spannungserhöhungs
spannung oder die Spannungserhöhungsspannung zu erzeugen.
Der in Fig. 1 gezeigte Scheibeneinbrenn-Testschaltkreis
kann einen Scheibeneinbrenntest unabhängig von der Wortlei
tungsstruktur, die sich mit dem Integrationsgrad ändert,
durchführen und defekte Zellen im Scheibenzustand überprüfen.
Die meisten Defekte sind Ein-Bit-Defekte, und defekte Zellen
können effizient überprüft werden, indem im Scheibenzustand
eine Lastspannung angelegt wird.
In Fig. 1 ist der Wortleitungstreiber vorgesehen, die
mit einer Speicherzelle verbundene Wortleitung zu treiben,
und wählt eine gewünschte Wortleitung durch Treiben der Wort
leitung nach dem Dekodieren einer Adresse aus. In einem nor
malen Modus werden das Scheibeneinbrenn-Freigabsignal PWBE
und das Zeilendekodiersignal NWEB im logisch "niedrigen" Zu
stand gehalten. Die Wortleitungs-Spannungserhöhungsspannung
ϕX wird im logisch "hohen" Zustand eines Spannungs
erhöhungsspannungs-VPP-Pegels gehalten. Dann wird der Wort
leitungs-Spannungserhöhungsspannungs-Eingabe-PMOS-Transistor
12 des Wortleitungstreibers angeschaltet und das Paar von
Stromdurchlaß-NMOS-Transistoren 14 und 16 wird ausgeschaltet.
Der Einbrennsteuerungs-NMOS-Transistor 18 wird ausgeschaltet
und der Entladungs-NMOS-Transistor 20 wird angeschaltet. Da
her werden die Sourceelektroden der NMOS-Transistoren 14 und
16 über den Entladungs-NMOS-Transistor 20 mit dem
Erdpotential VSS verbunden. Da der PMOS-Transistor 12 ange
schaltet ist, wird die Wortleitungs-Spannungserhöhungs
spannung ϕX über den Ausgabeknoten N erzeugt, und die Wort
leitung wird freigegeben.
In einem Bereitschaftszustand wird das Scheibenein
brenn-Freigabesignal PWBE im logisch "niedrigen" Zustand ge
halten. Das Zeilendekodiersignal NWEB und die Wortleitungs-
Spannungserhöhungsspannung ϕX werden im logisch "hohen" be
ziehungsweise "niedrigen" Zustand gehalten. Dann wird der
Wortleitungs-Spannungserhöhungsspannungs-Eingabe-PMOS-Tran
sistor 12 ausgeschaltet und die Stromdurchlaß-NMOS-Tran
sistoren 14 und 16 werden angeschaltet. Die Spannung des Aus
gabeknotens N wird über den Wortleitungs-Entladungspfad DP
zum Erdpotential VSS entladen, und die Wortleitung wird ge
sperrt.
Beim Umschalten vom Bereitschaftszustand in einen
Einbrenntestmodus wird das Scheibeneinbrenn-Freigabesignal
PWBE in den logisch "hohen" Zustand gesetzt, und somit wird
der Entladungs-NMOS-Transistor 20 ausgeschaltet. Der
Einbrennsteuerungs-NMOS-Transistor 18 wird angeschaltet, und
die Lastspannung Vstress wird über den Wortlei
tungs-Entladungspfad DP angelegt. Die Lastspannung Vstress
wird über die Stromdurchlaß-NMOS-Transistoren 14 und 16 zur
Wortleitung übertragen, und die Last kann an die mit der
Wortleitung verbundene Speicherzelle angelegt werden.
Im Stand der Technik ist ein weiterer Transistor mit ei
nem Anschluß jeder Wortleitung verbunden, um die Last an die
Wortleitungen anzulegen. In Fig. 1 werden die Transistoren
des Wortleitungstreibers und des Steuerungsschaltkreises, die
im normalen Modus verwendet werden, auch in Einbrenntestmodus
verwendet. Da also keine Notwendigkeit für zusätzliche Tran
sistoren, wie sie in herkömmlichen Scheibeneinbrenn-Test
schaltkreisen verwendet werden, besteht, wird das Layout ver
einfacht, und der Scheibeneinbrenntest kann unabhängig von
der Wortleitungsstruktur durchgeführt werden. Die Lastspan
nung Vstress und das Scheibeneinbrenn-Freigabesignal PWBE
können leicht von einem Blindkontakt, der im Inneren des
Chips angeordnet ist, aus gesteuert werden. In dem in Fig. 1
gezeigten Einbrenntestschaltkreis wird der Wortleitungs-
Entladungspfad DP als ein Pfad verwendet, der im normalen
Modus die Ausgangsspannung zum Erdpotential VSS entlädt und
die Lastspannung Vstress im Scheibeneinbrenntestmodus erhält.
Fig. 2 zeigt ein Ausführungsbeispiel des Scheiben
einbrenn-Testschaltkreises nach der vorliegenden Erfindung.
Fig. 3 ist ein Zeitablaufdiagramm, das den Arbeitsablauf des
Schaltkreises der Fig. 2 zeigt. In Fig. 2 ist eine Mehrzahl
von Wortleitungstreibern zum Treiben der mit einer Mehrzahl
von Speicherzellen versehenen Wortleitungen und ein Steu
erungsschaltkreis zum Steuern der Mehrzahl von Wortlei
tungstreibern vorgesehen. Jeder Wortleitungstreiber und der
Steuerungsschaltkreis haben denselben Aufbau wie die in dem
Scheibeneinbrenn-Testschaltkreis der Fig. 1. Wie gezeigt, ist
ein Wortleitungstreiber mit jeder gespaltenen Wortleitung
verbunden, um alle Wortleitungstreiber durch einen Steu
erungsschaltkreis zu steuern. Außer den gezeigten Wortleitun
gen WL0, WL1, WL4 und WL5 können weitere Wortleitungen wie
WL2, WL3 und dergleichen leicht eingebaut werden. In solchen
Fällen ist klar, daß Wortleitungs-Spannungserhöhungs
spannungen ϕX2, ϕX3 usw. an die entsprechenden Wortleitungen
angelegt werden.
Die Arbeitsweise des Scheibeneinbrenn-Testschaltkreises
nach der vorliegenden Erfindung wird nun unter Bezugnahme auf
Fig. 3 beschrieben für den Wortleitungstreiber, der in Fig. 2
durch die gestrichelte Linie eingekreist ist. Im normalen
Modus werden das Scheibeneinbrenn-Freigabsignal PWBE und das
Zeilendekodiersignal NWEB0 im logisch "niedrigen" Zustand ge
halten. Die Wortleitungs-Spannungserhöhungsspannung ϕX0 wird
im logisch "hohen" Zustand eines Spannungserhöhungs
spannungs-VPP-Pegels gehalten, und ϕX1 wird im logisch "nied
rigen" Zustand gehalten. Die Spannungserhöhungsspannung VPP
wird an den Eingangsanschluß des Steuerungsschaltkreises an
gelegt. Dann wird der Wortleitungs-Spannungserhöhungs
spannungs-Eingabe-PMOS-Transistor 12 des Wortleitungstreibers
angeschaltet und das Paar von Stromdurchlaß-NMOS-Transistoren
14 und 16 wird ausgeschaltet. Der Einbrennsteuerungs-
NMOS-Transistor 18 des Steuerungsschaltkreises wird ausge
schaltet und der Entladungs-NMOS-Transistor 20 wird ange
schaltet. Daher werden die Sourceelektroden der
NMOS-Transistoren 14 und 16 über den Entladungs-NMOS-Tran
sistor 20 mit dem Erdpotential VSS verbunden. Da der
PMOS-Transistor 12 angeschaltet ist, wird die Wortlei
tungs-Spannungserhöhungsspannung ϕX1 über den Ausgabeknoten N
erzeugt, und die Wortleitung WL0 wird freigegeben. Die
Spannungserhöhungsspannung VPP hat einen Spannungswert, die
die Versorgungsspannung VCC um wenigstens die Schwellspannung
Vt1 des Transfertransistors innerhalb der Speicherzelle an
hebt. Das bedeutet, daß die Spannungserhöhungsspannung den
Spannungswert VCC + Vt1 hat.
Die Freigabevorgänge der anderen Leitungen können auf
die gleiche Weise wie oben beschrieben durchgeführt werden.
Da der Scheibeneinbrenn-Testschaltkreis nach der vorliegenden
Erfindung keinen Transistor an einem Ende jeder Wortleitung
besitzt und die Wortleitung unter Verwendung eines
Pull-down-Transistors im normalen Modus hochzieht, kann der
Einbrenntestschaltkreis in einer kleinen Layoutfläche ausge
führt werden.
Beim Einschalten des Scheibeneinbrenntestmodus wird das
Scheibeneinbrenn-Freigabesignal PWBE auf die Spannungs
erhöhungsspannung VPP gesetzt, und das Zeilendekodiersignal
NWEBi (wobei i von 0 bis i läuft) hat einen Spannungswert
Vbi+Vt3, indem eine Einbrennspannung Vbi um die Schwell
spannung Vt3 der Stromdurchlaßtransistoren 14 und 16 erhöht
wird. Dann wird der Einbrennsteuerungs-NMOS-Transistor 18 an
geschaltet, und der Entladungs-NMOS-Transistor 20 wird ausge
schaltet. Der Wortleitungs-Spannungserhöhungsspannungs-Einga
be-PMOS-Transistor 12 wird ausgeschaltet, und die Stromdurch
laßtransistoren 14 und 16 werden angeschaltet. Die an den
Steuerungsschaltkreis angelegte Spannungserhöhungsspannung
VPP fällt um die Schwellspannung Vt2 des Einbrenn
steuerungs-NMOS-Transistors 18 und wird dann über den
Wortleitungsentladungspfad DP an die Sourceelektroden der
NMOS-Transistoren 14 und 16 angelegt. Somit wird die Spannung
der Sourceelektroden der NMOS-Transistoren 14 und 16 auf
VPP-Vt2 eingestellt. Somit wird die Wortleitung WLi auf
VPP-Vt2 gezogen. Die gewünschte Lastspannung Vbi kann an die
mit der Wortleitung verbundene Speicherzelle angelegt werden,
indem der Wert der Spannungserhöhungsspannung VPP, die von
Steuerungsschaltkreis angelegt wird, um die Schwellspannung
Vt2 des Einbrennsteuerungs-NMOS-Transistors 18 erhöht wird.
Wie oben beschrieben, kann der erfindungsgemäße Ein
brenntestschaltkreis die defekten Zellen überprüfen, indem er
den Einbrenntest im Scheibenzustand unabhängig von der Wort
leitungsstruktur durchführt. Die Kosten können reduziert wer
den, und die Ausbeute kann erhöht werden, indem die defekten
Zellen vor einer Reparatur überprüft werden. Die
Layout-Fläche kann reduziert werden, indem die Wortleitung
unter Verwendung des Pull-down-Transistors im normalen Modus
nach oben gezogen wird.
Verschiedene Modifikationen können bei dem offengelegten
Ausführungsbeispiel durchgeführt werden, ohne vom Wesen und
Umfang der Erfindung abzuweichen.
Claims (12)
1. Einbrenntestschaltkreis zum Feststellen einer defek
ten Zelle einer Halbleiterspeichervorrichtung mit einer Mehr
zahl von Speicherzellen, einer Wortleitung, die mit jeder der
Speicherzellen verbunden ist, und einem Zeilendekoder zur
Auswahl einer Wortleitung, dadurch gekennzeichnet, daß er um
faßt:
einen Wortleitungstreiber (12, 14, 16) zum Erhalten ei ner Spannungserhöhungsspannung über einen Wortleitungs- Entladungspfad, wobei der Wortleitungstreiber eine Wortlei tungs-Spannungserhöhungsspannung-Eingabevorrichtung zum Trei ben der Wortleitung umfaßt und wobei der Wortleitungstreiber durch ein Zeilendekodiersignal gesteuert wird, das von dem Zeilendekoder erzeugt wird; und
eine Steuerungsvorrichtung (18, 20, 22), die mit dem Wortleitungs-Entladungspfad verbunden ist, um ein Einbrenn freigabesignal und die Spannungserhöhungsspannung zu erhal ten;
wobei in einem normalen Modus die Wortleitung von der Wortleitungs-Spannungserhöhungsspannung freigegeben wird und in einem Einbrenntestmodus eine Einbrennspannung, die größer oder gleich der Spannungserhöhungsspannung ist, an die Wort leitung angelegt wird.
einen Wortleitungstreiber (12, 14, 16) zum Erhalten ei ner Spannungserhöhungsspannung über einen Wortleitungs- Entladungspfad, wobei der Wortleitungstreiber eine Wortlei tungs-Spannungserhöhungsspannung-Eingabevorrichtung zum Trei ben der Wortleitung umfaßt und wobei der Wortleitungstreiber durch ein Zeilendekodiersignal gesteuert wird, das von dem Zeilendekoder erzeugt wird; und
eine Steuerungsvorrichtung (18, 20, 22), die mit dem Wortleitungs-Entladungspfad verbunden ist, um ein Einbrenn freigabesignal und die Spannungserhöhungsspannung zu erhal ten;
wobei in einem normalen Modus die Wortleitung von der Wortleitungs-Spannungserhöhungsspannung freigegeben wird und in einem Einbrenntestmodus eine Einbrennspannung, die größer oder gleich der Spannungserhöhungsspannung ist, an die Wort leitung angelegt wird.
2. Einbrenntestschaltkreis nach Anspruch 1, dadurch ge
kennzeichnet, daß der Wortleitungstreiber umfaßt:
ein Paar von Stromdurchlaßtransistoren (14, 16), deren Gateelektroden mit dem Zeilendekodiersignal beziehungsweise der Spannungserhöhungsspannung verbunden sind, deren Sourceelektroden mit dem Wortleitungs-Entladungspfad (DP) verbunden sind und deren Drainelektroden mit der Wortleitung verbunden sind; und
einen Wortleitungs-Spannungserhöhungsspannung-Eingabe transistor (12), dessen Gateelektrode mit dem Zeilendeko diersignal verbunden ist, dessen Sourceelektrode mit der Wortleitungs-Spannungserhöhungsspannung verbunden ist und dessen Drainelektrode mit der Wortleitung verbunden ist.
ein Paar von Stromdurchlaßtransistoren (14, 16), deren Gateelektroden mit dem Zeilendekodiersignal beziehungsweise der Spannungserhöhungsspannung verbunden sind, deren Sourceelektroden mit dem Wortleitungs-Entladungspfad (DP) verbunden sind und deren Drainelektroden mit der Wortleitung verbunden sind; und
einen Wortleitungs-Spannungserhöhungsspannung-Eingabe transistor (12), dessen Gateelektrode mit dem Zeilendeko diersignal verbunden ist, dessen Sourceelektrode mit der Wortleitungs-Spannungserhöhungsspannung verbunden ist und dessen Drainelektrode mit der Wortleitung verbunden ist.
3. Einbrenntestschaltkreis nach Anspruch 2, dadurch ge
kennzeichnet, daß die Steuerungsvorrichtung umfaßt:
einen Einbrenn-Steuerungstransistor (18), dessen einer Kanalanschluß mit dem Wortleitungs-Entladungspfad verbunden ist, dessen anderer Kanalanschluß mit der Spannungser höhungsspannung verbunden ist und dessen Gate mit dem Ein brennfreigabesignal verbunden ist; und
einen Entladungstransistor (22), dessen einer Kanalan schluß mit dem Wortleitungs-Entladungspfad verbunden ist, dessen anderer Kanalanschluß mit einem Erdpotential verbunden ist und dessen Gateelektrode mit dem invertierten Ein brenn-Freigabesignal verbunden ist.
einen Einbrenn-Steuerungstransistor (18), dessen einer Kanalanschluß mit dem Wortleitungs-Entladungspfad verbunden ist, dessen anderer Kanalanschluß mit der Spannungser höhungsspannung verbunden ist und dessen Gate mit dem Ein brennfreigabesignal verbunden ist; und
einen Entladungstransistor (22), dessen einer Kanalan schluß mit dem Wortleitungs-Entladungspfad verbunden ist, dessen anderer Kanalanschluß mit einem Erdpotential verbunden ist und dessen Gateelektrode mit dem invertierten Ein brenn-Freigabesignal verbunden ist.
4. Einbrenntestschaltkreis nach Anspruch 3, dadurch ge
kennzeichnet, daß während des normalen Modus der Entla
dungstransistor und der Wortleitungs-Spannungserhöhungsspan
nung-Eingabetransistor angeschaltet und der Einbrenn- Steu
erungstransistor und der Stromdurchlaßtransistor ausgeschal
tet sind.
5. Einbrenntestschaltkreis nach Anspruch 4, dadurch ge
kennzeichnet, daß während des Einbrenntestmodus der
Entladungstransistor und der Wortleitungs-Spannungserhöhungs
spannung-Eingabetransistor ausgeschaltet und der Einbrenn-
Steuerungstransistor und der Stromdurchlaßtransistor ange
schaltet sind.
6. Einbrenntestschaltkreis nach Anspruch 1, dadurch ge
kennzeichnet, daß die Spannungserhöhungsspannung und die
Einbrennspannung durch einen Blindkontakt gesteuert werden.
7. Einbrenntestschaltkreis nach Anspruch 1, dadurch ge
kennzeichnet, daß das Einbrenn-Freigabesignal durch einen
Blindkontakt gesteuert wird.
8. Einbrenntestschaltkreis zum Feststellen einer defek
ten Zelle einer Halbleiterspeichervorrichtung mit einer Mehr
zahl von Speicherzellen, einer Wortleitung, die mit jeder der
Speicherzellen verbunden ist, und einem Zeilendekoder zur
Auswahl einer Wortleitung, dadurch gekennzeichnet, daß er um
faßt:
einen Wortleitungstreiber (12, 14, 16), der mit der Wortleitung verbunden ist, wobei der Wortleitungstreiber eine Durchlaßvorrichtung (14, 16), die von einer Spannungser höhungsspannung und einem Zeilendekodiersignal, das von einem Zeilendekoder erzeugt wird, gesteuert wird, und eine Wortleitungs-Spannungserhöhungsspannung-Eingabevorrichtung (12), die durch das Zeilendekodiersignal gesteuert wird, zum Treiben der Wortleitung umfaßt; und
eine Steuerungsvorrichtung (18, 20, 22), die eine Ent ladungsvorrichtung (20), die zwischen der Stromdurchlaßvor richtung und einem Erdpotential angeordnet ist, und eine Einbrennsteuerungsvorrichtung (18) umfaßt, die zwischen der Stromdurchlaßvorrichtung und der Spannungserhöhungsspannung angeschlossen ist, wobei die Entladungsvorrichtung und die Einbrennsteuerungsvorrichtung von einem Einbrennfreigabe signal beziehungsweise einem Eingabefreigabe-Steuerungssignal gesteuert werden;
wobei in einem normalen Modus die Einbrenn steuerungsvorrichtung und die Stromdurchlaßvorrichtung ausge schaltet sind und die Entladungsvorrichtung und die Wort leitungs-Spannungserhöhungsspannung-Eingabevorrichtung be trieben werden, um die Wortleitung für die Wortleitungs-Spannungserhöhungsspannung freizugeben, und in einem Einbrenntestmodus die Wortleitungs-Spannungserhöhungs spannung-Eingabevorrichtung und die Entladungsvorrichtung ausgeschaltet sind und die Einbrennsteuerungsvorrichtung und die Stromdurchlaßvorrichtung so betrieben sind, daß eine Ein brennspannung an die Wortleitung angelegt wird, die größer oder gleich der Spannungserhöhungsspannung ist.
einen Wortleitungstreiber (12, 14, 16), der mit der Wortleitung verbunden ist, wobei der Wortleitungstreiber eine Durchlaßvorrichtung (14, 16), die von einer Spannungser höhungsspannung und einem Zeilendekodiersignal, das von einem Zeilendekoder erzeugt wird, gesteuert wird, und eine Wortleitungs-Spannungserhöhungsspannung-Eingabevorrichtung (12), die durch das Zeilendekodiersignal gesteuert wird, zum Treiben der Wortleitung umfaßt; und
eine Steuerungsvorrichtung (18, 20, 22), die eine Ent ladungsvorrichtung (20), die zwischen der Stromdurchlaßvor richtung und einem Erdpotential angeordnet ist, und eine Einbrennsteuerungsvorrichtung (18) umfaßt, die zwischen der Stromdurchlaßvorrichtung und der Spannungserhöhungsspannung angeschlossen ist, wobei die Entladungsvorrichtung und die Einbrennsteuerungsvorrichtung von einem Einbrennfreigabe signal beziehungsweise einem Eingabefreigabe-Steuerungssignal gesteuert werden;
wobei in einem normalen Modus die Einbrenn steuerungsvorrichtung und die Stromdurchlaßvorrichtung ausge schaltet sind und die Entladungsvorrichtung und die Wort leitungs-Spannungserhöhungsspannung-Eingabevorrichtung be trieben werden, um die Wortleitung für die Wortleitungs-Spannungserhöhungsspannung freizugeben, und in einem Einbrenntestmodus die Wortleitungs-Spannungserhöhungs spannung-Eingabevorrichtung und die Entladungsvorrichtung ausgeschaltet sind und die Einbrennsteuerungsvorrichtung und die Stromdurchlaßvorrichtung so betrieben sind, daß eine Ein brennspannung an die Wortleitung angelegt wird, die größer oder gleich der Spannungserhöhungsspannung ist.
9. Einbrenntestschaltkreis nach Anspruch 8, dadurch ge
kennzeichnet, daß die Stromdurchlaßvorrichtung ein Paar von
NMOS-Transistoren ist und daß die Wortleitungs-Spannungser
höhungsspannung-Eingabevorrichtung ein PMOS-Transistor ist.
10. Einbrenntestschaltkreis nach Anspruch 9, dadurch ge
kennzeichnet, daß die Entladungsvorrichtung und die Steu
erungsvorrichtung jeweils ein NMOS-Transistor ist.
11. Einbrenntestschaltkreis nach Anspruch 8, dadurch ge
kennzeichnet, daß die Spannungserhöhungsspannung und die Ein
brennspannung durch einen Blindkontakt gesteuert werden.
12. Einbrenntestschaltkreis nach Anspruch 8, dadurch ge
kennzeichnet, daß das Einbrenn-Freigabesignal durch einen
Blindkontakt gesteuert wird.
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1019940012847A KR0119887B1 (ko) | 1994-06-08 | 1994-06-08 | 반도체 메모리장치의 웨이퍼 번-인 테스트 회로 |
Publications (1)
Publication Number | Publication Date |
---|---|
DE19520630A1 true DE19520630A1 (de) | 1996-03-14 |
Family
ID=19384873
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
DE19520630A Ceased DE19520630A1 (de) | 1994-06-08 | 1995-06-06 | Scheibeneinbrenn-Testschaltkreis für eine Halbleiterspeichervorrichtung |
Country Status (6)
Country | Link |
---|---|
US (1) | US5590079A (de) |
JP (1) | JP2738517B2 (de) |
KR (1) | KR0119887B1 (de) |
CN (1) | CN1053757C (de) |
DE (1) | DE19520630A1 (de) |
TW (1) | TW263562B (de) |
Families Citing this family (44)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR0172344B1 (ko) * | 1995-09-15 | 1999-03-30 | 김광호 | 웨이퍼 번인 테스트회로 및 그 방법 |
KR0183857B1 (ko) * | 1996-05-17 | 1999-04-15 | 김광호 | 반도체 메모리 장치의 번인 스트레스 제어 회로 |
KR100455731B1 (ko) * | 1996-05-22 | 2004-12-31 | 주식회사 하이닉스반도체 | 웨이퍼번-인테스트장치 |
KR100206710B1 (ko) * | 1996-09-23 | 1999-07-01 | 윤종용 | 반도체 메모리 장치의 웨이퍼 번인 테스트 회로 |
KR100220950B1 (ko) * | 1996-11-06 | 1999-09-15 | 김영환 | 웨이퍼 번인회로 |
KR100228530B1 (ko) * | 1996-12-23 | 1999-11-01 | 윤종용 | 반도체 메모리 장치의 웨이퍼 번인 테스트회로 |
US5898706A (en) * | 1997-04-30 | 1999-04-27 | International Business Machines Corporation | Structure and method for reliability stressing of dielectrics |
US5877993A (en) * | 1997-05-13 | 1999-03-02 | Micron Technology, Inc. | Memory circuit voltage regulator |
TW333741B (en) * | 1997-06-21 | 1998-06-11 | United Microelectronics Corp | The pre-burn in DRAM module and module circuit board |
JPH1145598A (ja) * | 1997-07-25 | 1999-02-16 | Nec Corp | 半導体記憶装置 |
SG121684A1 (en) * | 1997-09-03 | 2006-05-26 | United Microelectronics Corp | Preburn-in dynamic random access memory module andpreburn-in circuit board thereof |
US6034913A (en) * | 1997-09-19 | 2000-03-07 | Siemens Microelectronics, Inc. | Apparatus and method for high-speed wordline driving with low area overhead |
KR100257580B1 (ko) * | 1997-11-25 | 2000-06-01 | 윤종용 | 반도체 메모리 장치의 번-인 제어 회로 |
KR100498417B1 (ko) * | 1997-12-22 | 2005-09-08 | 삼성전자주식회사 | 반도체메모리장치의로우디코더 |
US6285608B1 (en) * | 1998-03-20 | 2001-09-04 | Micron Technology, Inc. | Method and apparatus for using supply voltage for testing in semiconductor memory devices |
KR100278926B1 (ko) | 1998-05-25 | 2001-01-15 | 김영환 | 풀리 온 칩 웨이퍼 레벨 번-인 테스트 회로 및그 방법 |
US6628564B1 (en) * | 1998-06-29 | 2003-09-30 | Fujitsu Limited | Semiconductor memory device capable of driving non-selected word lines to first and second potentials |
US6122760A (en) * | 1998-08-25 | 2000-09-19 | International Business Machines Corporation | Burn in technique for chips containing different types of IC circuitry |
US6055199A (en) * | 1998-10-21 | 2000-04-25 | Mitsubishi Denki Kabushiki Kaisha | Test circuit for a semiconductor memory device and method for burn-in test |
US6233184B1 (en) | 1998-11-13 | 2001-05-15 | International Business Machines Corporation | Structures for wafer level test and burn-in |
US6327682B1 (en) * | 1999-03-22 | 2001-12-04 | Taiwan Semiconductor Manufacturing Company | Wafer burn-in design for DRAM and FeRAM devices |
KR100334532B1 (ko) * | 1999-04-03 | 2002-05-02 | 박종섭 | 워드라인 구동장치 |
KR100287191B1 (ko) * | 1999-04-07 | 2001-04-16 | 윤종용 | 웨이퍼 번인시 워드라인들을 충분히 구동시키는 반도체 메모리장치 |
US6453258B1 (en) | 1999-12-17 | 2002-09-17 | International Business Machines Corporation | Optimized burn-in for fixed time dynamic logic circuitry |
US6414890B2 (en) * | 1999-12-27 | 2002-07-02 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device capable of reliably performing burn-in test at wafer level |
JP4727785B2 (ja) * | 2000-01-26 | 2011-07-20 | 富士通セミコンダクター株式会社 | 半導体記憶装置及び半導体記憶装置のワード線欠陥検出方法 |
US6275442B1 (en) | 2000-05-16 | 2001-08-14 | Hewlett-Packard Company | Address decoder and method for ITS accelerated stress testing |
KR100464946B1 (ko) * | 2000-12-30 | 2005-01-05 | 주식회사 하이닉스반도체 | 번-인 테스트 방법 |
JP2003109398A (ja) * | 2001-09-28 | 2003-04-11 | Mitsubishi Electric Corp | 半導体記憶装置 |
DE10245152B4 (de) * | 2002-09-27 | 2013-10-10 | Infineon Technologies Ag | Integrierte Testschaltungsanordnung und Testverfahren |
JP4314056B2 (ja) * | 2003-04-17 | 2009-08-12 | パナソニック株式会社 | 半導体記憶装置 |
US6910162B2 (en) * | 2003-05-12 | 2005-06-21 | Kingston Technology Corp. | Memory-module burn-in system with removable pattern-generator boards separated from heat chamber by backplane |
CN1330971C (zh) * | 2003-06-20 | 2007-08-08 | 统宝光电股份有限公司 | 老化测试系统 |
JP4516294B2 (ja) * | 2003-09-30 | 2010-08-04 | パナソニック株式会社 | 半導体装置及び半導体装置の製造方法 |
US7271245B2 (en) * | 2004-02-13 | 2007-09-18 | The Scripps Research Institute | Methods and compositions for inhibition of metastasis |
JP4562515B2 (ja) * | 2004-12-22 | 2010-10-13 | ルネサスエレクトロニクス株式会社 | 論理回路及びワードドライバ回路 |
KR100845774B1 (ko) * | 2006-10-13 | 2008-07-14 | 주식회사 하이닉스반도체 | 반도체 메모리 장치 및 이를 이용한 전압 제어 방법 |
KR100873613B1 (ko) * | 2006-11-14 | 2008-12-12 | 주식회사 하이닉스반도체 | 반도체 메모리 장치의 전압 생성 회로 및 방법 |
TWI340392B (en) * | 2007-06-29 | 2011-04-11 | Nanya Technology Corp | Method for testing semiconductor memory |
JP6222423B2 (ja) * | 2013-03-28 | 2017-11-01 | セイコーエプソン株式会社 | 物理量センサー、電子機器及び移動体 |
CN105632383B (zh) | 2016-01-11 | 2018-09-11 | 京东方科技集团股份有限公司 | 一种测试电路、测试方法、显示面板及显示装置 |
CN106569120B (zh) * | 2016-10-26 | 2019-01-22 | 宁波大学 | 一种对温度不敏感的检测集成电路老化状态传感器 |
KR102471500B1 (ko) * | 2018-03-12 | 2022-11-28 | 에스케이하이닉스 주식회사 | 반도체 장치 및 이를 포함하는 테스트 시스템 |
CN114487790B (zh) * | 2022-04-06 | 2022-07-22 | 海光信息技术股份有限公司 | 老化监测电路、模组、方法及芯片 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0581309A2 (de) * | 1992-07-31 | 1994-02-02 | Samsung Electronics Co., Ltd. | Einbrennprüffreigabeschaltung eines Halbleiterspeichergeräts und Einbrennprüfverfahren dafür |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR950014099B1 (ko) * | 1992-06-12 | 1995-11-21 | 가부시기가이샤 도시바 | 반도체 기억장치 |
KR960005387Y1 (ko) * | 1992-09-24 | 1996-06-28 | 문정환 | 반도체 메모리의 번 인 테스트(Burn-In Test) 장치 |
JP2768172B2 (ja) * | 1992-09-30 | 1998-06-25 | 日本電気株式会社 | 半導体メモリ装置 |
-
1994
- 1994-06-08 KR KR1019940012847A patent/KR0119887B1/ko not_active IP Right Cessation
-
1995
- 1995-06-06 DE DE19520630A patent/DE19520630A1/de not_active Ceased
- 1995-06-06 TW TW084105680A patent/TW263562B/zh not_active IP Right Cessation
- 1995-06-07 US US08/474,158 patent/US5590079A/en not_active Expired - Lifetime
- 1995-06-08 CN CN95108573A patent/CN1053757C/zh not_active Expired - Fee Related
- 1995-06-08 JP JP7141899A patent/JP2738517B2/ja not_active Expired - Fee Related
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP0581309A2 (de) * | 1992-07-31 | 1994-02-02 | Samsung Electronics Co., Ltd. | Einbrennprüffreigabeschaltung eines Halbleiterspeichergeräts und Einbrennprüfverfahren dafür |
Also Published As
Publication number | Publication date |
---|---|
CN1053757C (zh) | 2000-06-21 |
TW263562B (en) | 1995-11-21 |
KR960002369A (ko) | 1996-01-26 |
JP2738517B2 (ja) | 1998-04-08 |
KR0119887B1 (ko) | 1997-10-30 |
JPH0855497A (ja) | 1996-02-27 |
US5590079A (en) | 1996-12-31 |
CN1116710A (zh) | 1996-02-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
DE19520630A1 (de) | Scheibeneinbrenn-Testschaltkreis für eine Halbleiterspeichervorrichtung | |
DE19513789C2 (de) | Redundanter Blockdekoder für eine Halbleiterspeichervorrichtung | |
DE19724276C2 (de) | Schaltkreis und Verfahren für einen Wafereinbrenntest für eine Halbleiterspeichervorrichtung | |
DE69826955T2 (de) | Nichtflüchtige Halbleiterspeicheranordnung | |
DE4343284C2 (de) | Halbleiterspeichereinrichtung und ein Verfahren zur Herstellung derselben | |
DE4206344C2 (de) | Integrierter Halbleiterspeicherbaustein, der eine Prüfschaltung verwendet | |
DE4226070C2 (de) | Halbleiterspeichereinrichtung und Verfahren zum Bestimmen der Benutzung eines Ersatzspeicherzellenfeldes | |
DE10220970A1 (de) | Halbleiterspeichervorrichtung | |
DE4001340A1 (de) | Leseverstaerkertreiberanlage, verfahren zum treiben eines leseverstaerkers und kapazitaetseinrichtung in einer halbleiterspeichereinrichtung | |
DE19508680C2 (de) | Integrierter Halbleiterschaltkreis und Verfahren zum Durchführen eines Belastungstests | |
DE102007060640A1 (de) | Gestapelte Halbleiterbausteine | |
DE4434105C2 (de) | Halbleiterspeichervorrichtung mit einer verbesserten Immunität gegen einen Kurzschluß auf einer Stromversorgungsleitung und Verfahren zum Reparieren einer Halbleiterspeichervorrichtung | |
DE4441183A1 (de) | Zeilenredundanzschaltkreis und -Verfahren für eine Halbleiterspeichervorrichtung mit einem doppelten Zeilendekoder | |
DE4226710C2 (de) | Halbleiterspeichereinrichtung und Betriebsverfahren für eine Halbleiterspeichereinrichtung | |
DE60107174T2 (de) | Halbleiterspeicheranordnung | |
EP1097458B1 (de) | Speicheranordnung aus einer vielzahl von resistiven ferroelektrischen speicherzellen | |
DE102008022218B4 (de) | Verfahren und Schaltung zum Belasten von Zwischenverbindungen auf oberer Ebene bei Halbleiterbauelementen | |
DE10135065B4 (de) | Halbleiterspeichervorrichtung und Verfahren für den Zugriff auf eine Speicherzelle | |
DE10246229A1 (de) | Halbleiterspeichervorrichtung, die einen Burn-in-Test mit hoher Geschwindigkeit ausführen kann | |
DE19757889A1 (de) | Halbleiterspeichereinrichtung mit Testmodus | |
DE10135559A1 (de) | Statische Halbleiterspeichervorrichtung mit einem Redundanzsystem | |
DE19904388B4 (de) | Halbleiterspeichervorrichtung mit Pulldown-Funktion für unausgewählte Bitleitungen | |
DE10334432A1 (de) | Halbleiterspeichervorrichtung, die mit integriertem zwischen RAM und ROM geschaltetem Speicher herstellbar ist | |
DE10332590B4 (de) | Zeilendecodierer in einem Flashspeicher sowie Löschverfahren für eine Flashspeiicherzelle in diesem | |
EP1176604A2 (de) | Verfahren zum Testen einer Vielzahl von Wortleitungen einer Halbleiterspeicheranordnung |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
OP8 | Request for examination as to paragraph 44 patent law | ||
8131 | Rejection |