JP4314056B2 - 半導体記憶装置 - Google Patents
半導体記憶装置 Download PDFInfo
- Publication number
- JP4314056B2 JP4314056B2 JP2003112576A JP2003112576A JP4314056B2 JP 4314056 B2 JP4314056 B2 JP 4314056B2 JP 2003112576 A JP2003112576 A JP 2003112576A JP 2003112576 A JP2003112576 A JP 2003112576A JP 4314056 B2 JP4314056 B2 JP 4314056B2
- Authority
- JP
- Japan
- Prior art keywords
- memory cell
- memory cells
- cell
- sample
- gate electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
- G11C16/0408—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors
- G11C16/0416—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells containing floating gate transistors comprising cells containing a single floating gate transistor and no select transistor, e.g. UV EPROM
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
- G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
- G11C2029/4402—Internal storage of test result, quality data, chip identification, repair information
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
- G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
- G11C29/50—Marginal testing, e.g. race, voltage or current testing
- G11C2029/5004—Voltage
Landscapes
- For Increasing The Reliability Of Semiconductor Memories (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Tests Of Electronic Circuits (AREA)
- Read Only Memory (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、電気的に書き込み可能な不揮発性メモリセルを有する半導体記憶装置に関し、特に、バーンイン工程を用いて不揮発性メモリセルの不良を検査する検査方法に対応した半導体記憶装置に関する。
【０００２】
【従来の技術】
従来より、半導体基板上に集積された素子にデータを記憶する半導体記憶装置として、電源が供給されていない間にもデータを保持する不揮発性の半導体記憶装置が用いられている。特に、その周囲が酸化膜等により絶縁されたフローティングゲート電極と、該フローティングゲート電極の上に容量絶縁膜を介して形成されたコントロールゲート電極とを有し、電気的な書き込み及び消去が可能なフラッシュＥＥＰＲＯＭ装置が広く用いられている。
【０００３】
（第１の従来例）
図１７は、第１の従来例に係るフラッシュＥＥＰＲＯＭ装置のブロック構成を示している。図１７に示すように、第１の従来例に係るフラッシュＥＥＰＲＯＭ装置は、メモリセルＭＣ11〜ＭＣmnが行列状に配列されてなるメモリセルアレイ１０１が設けられており、メモリセルアレイ１０１を駆動する周辺回路として、各ワード線ＷＬ1 〜ＷＬm を駆動するワード線ドライバ１０２と、各ビット線ＢＬ1 〜ＢＬn を駆動するビット線ドライバ１０３、ソース線ＳＬを駆動するソース線ドライバ１０４とが設けられている。
【０００４】
メモリセルＭＣ11〜ＭＣmnは、それぞれが、半導体基板上にトンネル絶縁膜を介して形成されたフローティングゲート電極と、該フローティングゲート電極の上に容量絶縁膜を介して形成された制御ゲート電極と、半導体基板におけるフローティングゲート電極の下側部分を挟むように形成され、それぞれがソース電極及びドレイン電極となる２つの不純物拡散領域とによって構成される。
【０００５】
ここで、トンネル絶縁膜には、熱酸化によって形成された結晶欠陥が少ないシリコン酸化膜が用いられ、容量絶縁膜には第１のシリコン酸化膜、シリコン窒化膜及び第２のシリコン酸化膜が順次積層されたＯＮＯ膜が用いられている。
【０００６】
第１の従来例のフラッシュＥＥＰＲＯＭ装置は、各メモリセルＭＣ11〜ＭＣmnのフローティングゲート電極に蓄積された電荷がデータとして保持される。
【０００７】
第１の従来例のフラッシュＥＥＰＲＯＭ装置において、例えば、メモリセルＭＣ11に対する書き込みを行う場合には、ワード線ドライバ１０２及びビット線ドライバ１０３が書き込み対象となるメモリセルを選択し、ワード線ＷＬ11に例えば約５Ｖの制御電圧を印加し、ビット線ＢＬ11に約５Ｖの制御電圧を印加する。これにより、ソース電極からトンネル絶縁膜を通して電荷をフローティングゲート電極に注入される。
【０００８】
また、メモリセルＭＣ11に対する読み出し動作を行う場合には、ビット線ＢＬ11をプリチャージし、ワード線ＷＬ11に例えば約２．５Ｖの制御電圧を印加する。ここで、チャネル領域に流れ始めるコントロールゲート電圧のしきい値はフローティングゲート電極に保持された電荷量に応じて異なる。メモリセルＭＣ11のしきい値電圧がコントロールゲート電極に印可された電圧よりも小さければ、ビット線ＢＬ11の電位は正の方向に変化し、逆にコントロールゲート電極に印可された電圧よりも大きければ、ビット線ＢＬ11の電位は負の方向に変化する。
【０００９】
また、メモリセルＭＣ11に対する消去動作を行う場合には、ワード線ＷＬ11に例えば約−５Ｖの制御電圧を印加し、ソース線ＳＬに約５Ｖの制御電圧を印加する。これにより、ワード線ＷＬ11と接続されたメモリセルＭＣ11〜ＭＣ1nが一括して消去される。
【００１０】
ところで、メモリセルからなる不揮発性の半導体記憶装置においは、書き込み動作又は読み出し動作の際に、各動作の対象となるメモリセルと同じワード線又はビット線に接続されたメモリセルにも同じ制御電圧が印加される。この制御電圧により、フローティングゲート電極に蓄積された電荷が容量絶縁膜又はトンネル絶縁膜を介して半導体基板側又はコントロールゲート電極側に流出（ディスターブ）してデータが破壊される虞がある。
【００１１】
そこで、フラッシュＥＥＰＲＯＭ装置の信頼性を確保するため、メモリセルが所定の期間にわたってデータを確実に保持できるか否かを検査して初期不良をスクリーニングするためのディスターブ試験が行われる。
【００１２】
ディスターブ試験は、バーンイン装置を用いてワード線又はビット線にストレスとなる電圧を所定の期間にわたって印加する工程（バーンイン工程）と、ストレス印加によりメモリセルに保持されたデータが破壊されていないかどうかを検査する工程とを含む。
【００１３】
具体的には、予めメモリセルアレイに所定のデータを書き込んだ後、まず、フラッシュＥＥＰＲＯＭ装置をバーンイン装置と接続し、バーンイン装置からストレスとなる電圧を供給して、ワード線ＷＬ1 〜ＷＬm のすべて又はビット線ＢＬ1 〜ＢＬn のすべてに対してストレスを所定の期間にわたって印加する。ここで、第１の従来例のフラッシュＥＥＰＲＯＭ装置には、図示はしていないが、バーンイン装置を用いてストレスを印加する工程（バーンイン工程）を制御するための回路として、バーンイン試験回路が設けられており、バーンイン装置からの制御信号に基づいてワード線ドライバ１３及びビット線ドライバ１４の動作が制御される。
【００１４】
その後、テスタ等を用いてメモリセルのデータを読み出し、ストレス印加の前後でデータが変化しているかどうかを検査する。そして、ストレス印加によりメモリセルのデータが変化していれば当該メモリセルを不良と判定する。
【００１５】
しかし、第１の従来例のフラッシュＥＥＰＲＯＭ装置において、ワード線ドライバ１３やビット線ドライバ１４に初期不良がある場合に、前述のバーンイン工程において、規定した通りのストレスが印加されないことがあり、十分なストレスが印加されずに、ディスターブ特性が低いメモリセルをも正常と誤判定してしまうという問題が生じる。
【００１６】
（第２の従来例）
そこで、第２の従来例では、ディスターブ試験の際に、ワード線及びビット線に所定の電圧が印加されたか否かを判定する手段を設ける構成としている。
【００１７】
例えば、特許文献１には、書き込みテストの際にビット線に所定の電圧が印加されたか否かを検出する手段として、ビットライン電位測定回路を設けたＥＰＲＯＭ装置が記載されている。第２の従来例では、特許文献１に記載のビットライン電位測定回路と同等の回路を設けることにより、ビット線電位及びワード線電位を測定できるようにしている。
【００１８】
図１８は、第２の従来例に係るフラッシュＥＥＰＲＯＭ装置のディスターブ試験の様子を示すブロック図である。図１８に示すように、第２の従来例に係るフラッシュＥＥＰＲＯＭ装置１１０は、バーンイン装置２００からの制御信号及びストレス電圧を受けてバーンイン工程を制御するバーンイン試験回路１１１によりワード線ドライバ１０２及びビット線ドライバ１０３を制御する。
【００１９】
なお、フラッシュＥＥＰＲＯＭ装置１１０は、図示しないバーンインボードを介してバーンイン装置２００と接続されている。１つのバーンインボードには、複数のフラッシュＥＥＰＲＯＭ装置１１０が配置され、さらに、バーンイン装置２００に複数のバーンインボードが接続されることにより、多数のフラッシュＥＥＰＲＯＭ装置１１０に対して一括してストレスの印加が行われる。
【００２０】
ワード線ＷＬ1 〜ＷＬm にストレスを印加した場合には、ワード線選択トランジスタＷＳＴ1 〜ＷＳＴm を順次オンすることにより、ワード線電位測定回路１１２が各ワード線ＷＬ1 〜ＷＬm に印加された電圧を一本ずつ測定して、測定結果をセレクタ回路１１４に入力する。
【００２１】
同様に、ビット線ＢＬ1 〜ＢＬn にストレスを印加した場合には、ビット線選択トランジスタＢＳＴ1 〜ＢＳＴn を順次オンすることにより、ビット線電位測定回路１１３が各ビット線ＢＬ1 〜ＢＬn に印加された電圧を一本ずつ測定して、測定結果をセレクタ回路１１４に入力する。
【００２２】
セレクタ回路１１４は、ワード線電位測定回路１１２及びビット線電位測定回路１１３から入力される測定結果を選択してコンパレータ２０１に入力する。そして、コンパレータ２０１により、印加された電圧が規定された通りの電圧であるか否かが判定される。バーンイン装置２００は、コンパレータ２０１の出力に基づいてワード線ＷＬ1 〜ＷＬm 及びビット線ＢＬ1 〜ＢＬn に印加するストレス電圧を調節し、ワード線ＷＬ1 〜ＷＬm 及びビット線ＢＬ1 〜ＢＬn に規定された通りの電圧が印加されるように制御する。
【００２３】
【特許文献１】
特開平１０−３０２４９８号公報
【００２４】
【発明が解決しようとする課題】
しかしながら、前記第２の従来例では、ワード線電位測定回路１１２及びビット線電位測定回路１１３に加えて、ビット線選択トランジスタＢＳＴ1 〜ＢＳＴn 及びワード線選択トランジスタＷＳＴ1 〜ＷＳＴm を１つずつ制御するための信号線及び制御回路が設けられているため、フラッシュＥＥＰＲＯＭ装置のチップ面積が著しく増大する。さらにバーンイン装置２００において、ワード線電位及びビット線電位の判定するために、一括して試験しようとするＥＥＰＲＯＭ装置の数だけコンパレータ２０１を設ける必要があり、バーンイン装置にかかるコストもまた増大する。
【００２５】
このように、前記従来のフラッシュＥＥＰＲＯＭ装置において、ディスターブ試験を確実に実施できるようにすると、フラッシュＥＥＰＲＯＭ装置のチップコスト及び試験コストが増大するという問題を有している。
【００２６】
本発明は、前記従来の問題を解決し、半導体記憶装置に対するディスターブ試験の際に規定した通りのストレスが印加されたか否かを判定するための手段を、チップ面積を増大させることなく且つ低コストに設けられるようにすることを目的とする。
【００２７】
【課題を解決するための手段】
前記の目的を達成するため、本発明は、半導体記憶装置に、データを保持するための第１メモリセルに加えて、ビット線及びワード線に印加されたストレスの電圧を検出（サンプリング）するための第２メモリセルを設ける構成とする。
【００２８】
具体的に、本発明に係る第１の半導体記憶装置は、行列状に配列された複数の第１メモリセル（メモリセル）と、複数の第１メモリセルのうち、行方向又は列方向に並ぶ各第１メモリセル同士を接続する制御線（ワード線又はビット線）と、制御線と接続された第２メモリセル（サンプルセル）とを備え、第２メモリセルは、各第１メモリセルが制御線から受けるストレス情報を保持するように構成されている。
【００２９】
本発明の第１の半導体記憶装置によると、ディスターブ試験において、バーンイン工程の後に、第２メモリセルが保持するストレス情報を検査することにより正常なストレスが印加されたか否かを判定することができる。従って、第２の従来例のフラッシュＥＥＰＲＯＭ装置のように、ディスターブ試験のバーンイン工程においてストレス電圧を印加中にその電圧の良否を適宜判定してバーンイン工程を繰り返す必要がないため、ディスターブ試験の工程を簡略化することができ、さらに、第２メモリセルが保持するストレス情報からストレス印加の良否を判定できるため、バーンイン装置にコンパレータを設ける必要がない。また、本発明の第１の半導体記憶装置によると、データ保持用の第１メモリセルに第２メモリセルが追加されるだけであり、そのチップ面積はほとんど増大しない。
【００３０】
本発明に係る第２の半導体記憶装置は、行列状に配置された複数の第１メモリセル（メモリセル）と、行方向に並ぶ各第１メモリセル同士を接続する複数のワード線と、列方向に並ぶ各第１メモリセル同士を接続する複数のビット線と、それぞれが、各ワード線及び各ビット線の少なくとも一方と接続された複数の第２メモリセル（サンプルセル）とを備え、複数の第１メモリセル及び複数の第２メモリセルは、それぞれが電荷を保持する電荷保持部を有し、各第１メモリセル及び各第２メモリセルにおいて、各ワード線又は各ビット線に電圧が印加されることによってそれぞれの電荷保持部が保持する電荷の量が変化する場合に、各第２メモリセルにおける電荷の変化量は、第１メモリセルにおける電荷の変化量よりも大きい。
【００３１】
本発明の第２の半導体記憶装置によると、ワード線又はビット線と接続された第２メモリセルを備え、第２メモリセルにおける電荷の変化量は、第１のメモリセルにおける電荷の変化量よりも大きいため、第１メモリセルに対するディスターブ試験において、バーンイン工程の後に第２メモリセルのしきい値電圧を測定することにより、正常なストレスが印加されたか否かを判定することができる。従って、第２の従来例のフラッシュＥＥＰＲＯＭ装置のように、ディスターブ試験のバーンイン工程においてストレス電圧を印加中にその電圧の良否を適宜判定してバーンイン工程を繰り返す必要がないため、ディスターブ試験の工程を簡略化することができ、さらに、第２メモリセルのしきい値電圧を調べることによりストレス印加の良否を判定できるため、バーンイン装置にコンパレータを設ける必要がない。また、本発明の第２の半導体記憶装置によると、データ保持用の第１メモリセルに第２メモリセルが追加されるだけであり、そのチップ面積はほとんど増大しない。
【００３２】
本発明の第２の半導体記憶装置において、複数の第１メモリセル及び複数の第２メモリセルは、それぞれが、半導体基板上にトンネル絶縁膜を介して形成された電荷保持部となるフローティングゲート電極と、フローティングゲート電極の上に容量絶縁膜を介して形成されたコントロールゲート電極と、半導体基板におけるフローティングゲート電極の下側部分を挟んで設けられたソース電極及びドレイン電極とを有し、複数の第１メモリセルと複数の第２メモリセルとにおいて、トンネル絶縁膜、フローティングゲート電極、容量及び絶縁膜コントロールゲート電極のうちの少なくとも１つは、その組成又は形状が互いに異なることが好ましい。
【００３３】
このようにすると、第１メモリセル及び第２メモリセルを構成する部材の１部分を変更することにより、第２メモリセルにおける電荷の変化量が、第１メモリセルにおける電荷の変化量よりも大きくなるように第１メモリセルと第２メモリセルとを形成できるため、第１メモリセルを形成する工程と第２メモリセルを形成する工程とを共通化しながらことができるので、第２メモリセルを低コストに製造することが可能となる。
【００３４】
本発明の第２の半導体記憶装置において、第２メモリセルにおける容量絶縁膜は、第１メモリセルにおける容量絶縁膜と比べて抵抗率が小さいことが好ましい。
【００３５】
このようにすると、第２メモリセルにおいてフローティングゲート電極から容量絶縁膜を通って電荷が移動し易くなるため、コントロールゲート電極にストレスとなる電圧を印加した場合に、第１メモリセルではほとんど電荷がフローティングゲート電極に保持された電荷量がほとんど変化せず、第２メモリセルではフローティングゲート電極に保持された電荷量が大きく変化する。
【００３６】
本発明の第２の半導体記憶装置において、容量絶縁膜は、各第１メモリセルにおいてはシリコン酸化膜とシリコン窒化膜とを含む積層膜として形成され、各第２メモリセルにおいてはシリコン酸化膜からなる単層膜又は積層膜として形成されていることが好ましい。
【００３７】
このようにすると、第２メモリセルの容量絶縁膜の抵抗率を第１メモリセルよりも第２メモリセルの方が抵抗率が小さくなるため、第１メモリセルではほとんど電荷がフローティングゲート電極に保持された電荷量がほとんど変化せず、第２メモリセルではフローティングゲート電極に保持された電荷量が大きく変化する。
【００３８】
本発明の第２の半導体記憶装置において、フローティングゲート電極は、各第１メモリセルにおいては上面が平滑に形成されており、各第２メモリセルにおいては上面が凹凸状に形成されていることが好ましい。
【００３９】
このようにすると、ワード線にストレスとなる電圧が印加された場合に、フローティングゲート電極の凸状部分に電界が集中するため、第２メモリセルにおいてフローティングゲート電極から容量絶縁膜を通って電荷が移動し易くなるので、ワード線又はビット線にストレスを印加した場合に、第１メモリセルではほとんど電荷がフローティングゲート電極に保持された電荷量がほとんど変化せず、第２メモリセルではフローティングゲート電極に保持された電荷量が大きく変化する。
【００４０】
本発明の第２の半導体記憶装置において、各第１メモリセル及び各第２メモリセルにおいて、半導体基板とフローティングゲート電極とがトンネル絶縁膜を介して対向する対向面積に対する、フローティングゲート電極とコントロールゲート電極とが容量絶縁膜を介して対向する対向面積の比の値は、各第１メモリセルよりも各第２メモリセルの方が大きいことが好ましい。
【００４１】
このようにすると、第２メモリセルの容量カップリング比が第１メモリセルよりも大きくなるため、第２メモリセルにおいてフローティングゲート電極から容量絶縁膜を通った電荷の移動が第１メモリセルよりも生じ易くなるので、ワード線又はビット線にストレスを印加した場合に、第１メモリセルではほとんど電荷がフローティングゲート電極に保持された電荷量がほとんど変化せず、第２メモリセルではフローティングゲート電極に保持された電荷量が大きく変化する。
【００４２】
本発明の第２の半導体記憶装置において、各ワード線又は各ビット線と各第２メモリセルとの接続を切り離するスイッチ手段をさらに備えていることが好ましい。
【００４３】
このようにすると、ディスターブ試験の終了後に第２メモリセルを第１メモリセルから切り離することができるため、通常の動作時における第２メモリセルの影響から第１メモリセルを保護することができる。
【００４４】
本発明の第２の半導体記憶装置において、スイッチ手段はヒューズ素子であることが好ましい。
【００４５】
スイッチ手段はＭＩＳ型トランジスタであることが好ましい。
【００４６】
本発明の第２の半導体記憶装置において、複数の第１メモリセルのうちの少なくとも１つに、ＭＩＳ型トランジスタのオン又はオフを制御する制御情報が保持されていることが好ましい。
【００４７】
このようにすると、ディスターブ試験の終了後に第１メモリセルにＭＩＳ型トランジスタをオフ制御するように情報を書き込むことにより、通常動作時に第１メモリセルと第２メモリセルとの電気的な接続を切り離すように制御することができる。
【００４８】
本発明の第２の半導体記憶装置において、複数の第２メモリセルは、各ワード線又は各ビット線の少なくとも一方に、それぞれが互いに直列するように複数ずつ配置されていることが好ましい。
【００４９】
このようにすると、ディスターブ試験において、印加されたストレスが正常か否かを判定する際に、複数ずつ配置された第２メモリセルのしきい値電圧をそれぞれに測定することにより、第２メモリセルにおける特性のばらつきの影響を低減することができる。
【００５０】
本発明の第２の半導体記憶装置において、複数ずつ設けられた第２メモリセルのそれぞれに保持された電荷量が平均化されたデータを出力する平均化回路をさらに備えていることが好ましい。
【００５１】
このようにすると、ワード線又はビット線のそれぞれに直列に配置された複数の第２メモリセルのそれぞれに対してしきい値電圧を測定する必要が無く、第２メモリセルにおける特性のばらつきの影響を低減する場合の工程が簡略化される。
【００５２】
本発明の第２の半導体記憶装置において、複数の第２メモリセルは、各ワード線及び各ビット線の少なくとも一方に、それぞれが互いに並列するように複数ずつ配置されていることが好ましい。
【００５３】
このようにすると、互いに並列する複数の第２メモリセルのそれぞれのしきい値電圧を測定することにより、より精密なディスターブ試験を行うことができる。
【００５４】
本発明の第２の半導体記憶装置において、複数の第２メモリセルと各ワード線及び各ビット線の少なくとも一方と接続を制御するスイッチトランジスタをさらに備えていることが好ましい。
【００５５】
このようにすると、互いに並列に設けられた複数の第２メモリセルのそれぞれを、ストレスの印加時間が異なるように制御することができ、より精密なディスターブ試験が可能となる。
【００５６】
本発明の第２の半導体記憶装置において、各第１メモリセルに対する書き込み動作又は消去動作が正常に行われたか否かを判定する第１ベリファイ回路と、各第２メモリセルに対する書き込み動作又は消去動作が正常に行われたか否かを判定する第２ベリファイ回路をさらに備えていることが好ましい。
【００５７】
このようにすると、第１ベリファイ回路と第２ベリファイ回路とを用いて第１メモリセルと第２メモリセルとの電荷保持部が保持する電荷量を独立に調整することができるため、書き込み状態又は消去状態である場合の電電荷量と、ニュートラル状態の保持する電荷量との差が、第１メモリセルよりも第２メモリセルの方が大きくなるように制御することができる。これにより、第２メモリセルのしきい値電圧が第１メモリセルよりも変化し易くなるので、第２メモリセルを用いてワード線及びビット線に印加されたストレスをモニターすることができる。
【００５８】
本発明の第２の半導体記憶装置において、各第１メモリセルのソース電極と接続された第１ソース線と、各第２メモリセルの第２ソース線と接続された第２ソース線とをさらに備えていることが好ましい。
【００５９】
このようにすると、第２メモリセルのみに対して消去動作が可能となるため、バーンイン工程よりも前に第２メモリセルのみに対して書き込み動作及び消去動作を繰り返すことにより、第２メモリセルのエンデュランス特性を第１メモリセルよりも低下させることができる。これにより、第２メモリセルのストレスを第１メモリセルよりも大きくすることができるため、第２メモリセルのしきい値電圧が第１メモリセルよりも変化し易くなるので、第２メモリセルを用いてワード線及びビット線に印加されたストレスをモニターすることができる。
【００６０】
本発明の第２の半導体記憶装置において、各第１メモリセルと各第２メモリセルとは同一の部材を用いて構成されていることが好ましい。
【００６１】
このようにすると、第２メモリセルを形成するために特別な工程が必要とされないため、半導体記憶装置の製造コストを低減できる。
【００６２】
本発明の第２の半導体記憶装置において、各ワード線又は各ビット線の少なくとも一方に、それぞれが互いに直列するように各第２メモリセルが２つ以上ずつ設けられており、互いに直列する複数の第２メモリセルは、各第１メモリセルと同一の部材を用いて構成された同型セルと、各第１のメモリセルと異なる部材を用いて構成された異型セルとを含むことが好ましい。
【００６３】
このようにすると、異型セルと同型セルとを用いることにより２種類の方法でストレスをモニターできるため、ディスターブ試験をより精密に行うことができる。
【００６４】
【発明の実施の形態】
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
【００６５】
図１は本発明の第１の実施形態に係る半導体記憶装置のブロック構成を示している。図１に示すように、第１の実施形態の半導体記憶装置は、複数のメモリセルが行列状に配列されたメモリセルアレイ１０を備えており、該メモリセルアレイは、データを保持するためのメモリセル領域１１と、ディスターブ試験において印加されたストレスをモニターするためのサンプルセル領域１２とを有している。また、メモリセルアレイ１０を駆動する周辺回路として、メモリセル領域１１のワード線及びサンプルセル領域１２のワード線（以下、サンプルワード線と称する）を駆動するワード線ドライバ１３と、メモリセル領域１１のビット線及びサンプルセル領域１２のビット線（以下、サンプルビット線と称する）を駆動するビット線ドライバ１４と、メモリセル領域１１及びサンプルセル領域１２に共通のソース線を駆動するソース線ドライバ１５とを備えている。
【００６６】
ここで、メモリセルアレイ１０を構成する各メモリセル及びサンプルセルは、それぞれが周囲を絶縁されたフローティングゲート電極に電荷を蓄積し、コントロールゲート電極によりソースとドレインとの間を流れる電流量を調節してデータを読み出すスタック型のＥＥＰＲＯＭセルとして形成されている。
【００６７】
図２はメモリセルアレイ１０の回路構成を示している。図２に示すように、メモリセル領域１１は、行数がｍ（但し、ｍは正の整数である）であり、列数がｎ（但し、ｎは正の整数である）の行列状に配列された複数のメモリセルＭＣ11〜ＭＣmnからなり、行方向に並ぶｍ個のメモリセルは、それぞれのコントロールゲート電極がワード線ＷＬ1 〜ＷＬm により互いに接続されていると共に、列方向に並ぶｎ個のメモリセルは、それぞれのドレイン電極がビット線ＢＬ1 〜ＢＬn により互いに接続されている。
【００６８】
また、サンプルセル領域１２は、それぞれのコントロールゲート電極がワード線ＷＬ1 〜ＷＬm と接続されたｍ個のワード線サンプルセルＳＣＷ11〜ＳＣＷm1と、それぞれのドレイン電極がビット線ＢＬ1 〜ＢＬn と接続されたｎ個のビット線サンプルセルＳＣＢ11〜ＳＣＢ1nとを有しており、ワード線サンプルセルＳＣＷ11〜ＳＣＷm1は、それぞれのドレイン電極がサンプルビット線ＳＢＬ1 により互いに接続されていると共に、ビット線サンプルセルＳＣＢ11〜ＳＣＢ1nは、それぞれのコントロールゲート電極がサンプルワード線ＳＷＬ1 により互いに接続されている。
【００６９】
さらに、メモリセル領域１１の各メモリセルＭＣ11〜ＭＣmn及びサンプルセル領域１２の各サンプルセル（即ちワード線サンプルセルＳＣＷ11〜ＳＣＷm1及びビット線サンプルセルＳＣＢ11〜ＳＣＢ1n）は、それぞれのソース電極が１つのソース線ＳＬにより互いに接続されている。
【００７０】
また、サンプルセル領域１２において、サンプルワード線ＳＷＬ1 とサンプルビット線ＳＢＬ1 とが交差する領域には、ダミーセルＳＣＤ11が形成されている。なお、ダミーセルＳＣＤ11は、サンプルセルを行列状に配列する上で形式的に配置されているのであって、バーンイン工程でのストレスをモニターする上では必要とされないため、省略されていてもよい。
【００７１】
第１の実施形態の特徴として、メモリセルではフローティングゲート電極に蓄積された電荷が移動し難いように構成されており、サンプルセルではフローティングゲート電極に蓄積された電荷が移動し易いように構成されている。
【００７２】
以下に、第１の実施形態に係るメモリセルアレイ１０におけるメモリセルとサンプルセルとの違いについて図面を参照しながら説明する。
【００７３】
図３（ａ）及び図３（ｂ）は、第１の実施形態に係る半導体記憶装置におけるメモリセル及びサンプルセルのしきい値電圧の分布を示すグラフであり、図３（ａ）はワード線及びビット線にストレスが印加される前のしきい値電圧の分布を示し、図３（ｂ）はビット線又はワード線にストレスが印加された後のしきい値電圧の分布を示している。図３（ａ）及び図３（ｂ）において、横軸はメモリセル及びサンプルセルのしきい値電圧Ｖｔを表し、縦軸はメモリセル及びサンプルセルの個数を表している。なお、図３（ａ）と図３（ｂ）とにおいて、横軸及び縦軸は共に同一のスケールである。
【００７４】
図３（ａ）に示すように、ストレスを印加される前において、メモリセル及びサンプルセルに書き込まれたデータにより、しきい値が高い状態（メモリセル“０”及びサンプルセル“０”）と、しきい値電圧が低い状態（メモリセル“１”及びサンプルセル“１”）との２つの状態に分かれている。このとき、メモリセル及びサンプルセルの特性のばらつきにより、しきい値電圧は所定の広がりを持って分布している。ストレス印加前において、メモリセル“０”及びサンプルセル“０”のしきい値電圧の平均値はほぼ同一の値Ｍ0 であり、また、メモリセル“１”及びサンプルセルのしきい値電圧の平均値はほぼ同一の値Ｍ1 である。
【００７５】
図３（ｂ）に示すように、バーンイン装置を用いてストレスとなる電圧を印加することにより、メモリセル及びサンプルセルの各フローティングゲート電極に保持された電荷が移動してそれぞれのしきい値電圧が変化する。ここで、図３（ｂ）において、横向きの矢印は、メモリセル及びサンプルセルにおけるストレス印加によるしきい値電圧の変化量を示している。メモリセルではフローティングゲート電極に蓄積された電荷が移動し難いように構成されており、サンプルセルではフローティングゲート電極に蓄積された電荷が移動し易いように構成されているため、ストレス印加により、メモリセル“１”ではしきい値電圧がわずかに上昇する程度であるのに対して、サンプルセル“１”ではしきい値電圧が大きく上昇する。同様に、メモリセル“０”ではしきい値電圧がわずかに下降する程度であるのに対してサンプルセル“０”ではしきい値電圧が大きく下降する。
【００７６】
第１の実施形態において、半導体記憶装置に対するディスターブ試験では、サンプルセルのしきい値電圧の変化量を調べることにより、規定された通りのストレスが印加されたか否かを判定する。
【００７７】
即ち、バーンイン工程の後に、テスタを用いて各サンプルセルのしきい値電圧を調べ、“１”データを保持するサンプルセルのしきい値電圧がＶS1よりも大きい値を有し、且つ“０”データを保持するサンプルセルのしきい値電圧がＶS0よりも大きい値を有する場合には正常なストレスが印加されたと判定する。
【００７８】
正常なストレスが印加されなかったと判定された場合には、バーンイン装置のから入力する電圧を調整して再びストレスを印加する。また、正常なストレスが印加されたと判定された場合には、テスタ等を用いて各メモリセルのしきい値電圧を調べ、“１”データを保持するメモリセルのしきい値電圧がＶM1よりも小さく、且つ“０”データを保持するメモリセルのしきい値電圧がＶM0よりも大きい場合にはディスターブ不良がないと判定する。
【００７９】
以上説明したように、第１の実施形態に係る半導体記憶装置によると、メモリセルにおけるしきい値電圧の変化量に比べてサンプルセルにおけるしきい値電圧の変化量が大きくなるように設定されているため、サンプルセルにおいてバーンイン工程後のしきい値電圧の変化量を調べることにより、正しいストレスが印加された否かを判定することが可能となる。従って、規定された通りの正常なストレスが印加された場合に、メモリセルにおいて、バーンイン工程後のしきい値電圧の変化量を調べてディスターブ不良の有無を確実に検査することができる。
【００８０】
なお、第１の実施形態において、メモリセル及びサンプルセルの構成として、スタック型のＥＥＰＲＯＭセルを用いた構成について説明したが、メモリセル及びサンプルセルは、スタック型のＥＥＰＲＯＭセルに限られず、フローティングゲート電極の側方にコントロールゲート電極を併設したスプリット型のＥＥＰＲＯＭセル、又は、電荷を蓄積する強誘電体キャパシタと、読み出し用のトランジスタとによって構成されたＦｅＲＡＭセルを用いても同様に実施可能である。
【００８１】
また、第１の実施形態において、サンプルセル領域は、ワード線サンプルセルとビット線サンプルセルとの両方が形成されている必要はない。即ち、メモリセルアレイの構成又は駆動方法によっては、ワード線又はビット線に印加されるストレスは、半導体記憶装置の信頼性にほとんど影響を与えるない場合もある。このような半導体記憶装置では、ディスターブ試験においてワード線及びビット線のうちの一方にストレスを印加しなくてもよいため、ワード線サンプルセル及びビット線サンプルセルのうちの一方を省略してもよい。
【００８２】
以下に、第１の実施形態に係る半導体記憶装置において、前述したようなしきい値電圧の変化特性の違いを実現するメモリセル及びサンプルセルの具体的な構成について図面を参照しながら説明する。
【００８３】
−メモリセル及びサンプルセルの具体例−
図４（ａ）は第１の実施形態に係る半導体記憶装置のメモリセル及びサンプルセルの断面構成をビット線が延びる方向に沿って示している。図４（ａ）に示すように、メモリセル２０は、例えば、シリコンからなる半導体基板２１には、フィールド絶縁膜により区画された活性領域に不純物拡散により形成されたソース拡散領域２１ａ及びドレイン拡散領域２１ｂと、半導体基板２１上に形成された酸化シリコンからなるトンネル絶縁膜２２と、ポリシリコンからなるフローティングゲート電極２３と、第１のシリコン酸化膜、シリコン窒化膜及び第２のシリコン酸化膜が順次積層された容量絶縁膜となるＯＮＯ膜２４と、ポリシリコンからなるコントロールゲート電極２５とによって構成されている。
【００８４】
ここで、コントロールゲート電極２５は、行方向に並ぶメモリセル同士で共有されてワード線となる。また、ソース拡散領域２１ａはソース線と接続されてソース電極となり、ドレイン拡散領域２１ｂはビット線と接続されてドレイン電極となる。コントロールゲート電極２５にはゲート電圧Ｖｇが印加され、ソース拡散領域２１ａ及びドレイン拡散領域２１ｂにはそれぞれソース電圧Ｖｓ及びドレイン電圧Ｖｄが印加される。
【００８５】
また、サンプルセル３０は、フローティングゲート電極２３とコントロールゲート電極２５との間に、容量絶縁膜として第１のシリコン酸化膜及び第２のシリコン酸化膜が順次積層されたシリコン酸化膜（ＯＯ膜）２４Ａが設けられている。なお、サンプルセル３０において、容量絶縁膜以外の構成要素はメモリセル２０と同一であるため説明を省略する。
【００８６】
このようなサンプルセル３０を実現するには、メモリセル形成領域及びサンプルセル形成領域において、まず、容量絶縁膜形成工程のうちの第１のシリコン酸化膜及びシリコン窒化膜を順次積層する工程までを同一の工程により行う。その後、メモリセル形成領域をマスクし且つサンプルセル形成領域を開口するマスクを用いて、サンプルセル領域のシリコン窒化膜を選択的に除去する。続いて、第２のシリコン酸化膜を堆積することにより、メモリセル形成領域には第１のシリコン酸化膜、シリコン窒化膜及び第２のシリコン酸化膜が順次積層された積層膜が形成され、サンプルセル形成領域には第１のシリコン酸化膜及び第２のシリコン酸化膜が積層された積層膜が形成される。その後、コントロールゲート電極となるポリシリコン膜を堆積し、所定の形状にパターニングしてメモリセル２０にはＯＮＯ膜２４が形成され、サンプルセル３０には第１のシリコン酸化膜及び第２のシリコン酸化膜が積層された積層膜としてシリコン酸化膜２４Ａが形成される。
【００８７】
図４（ｂ）は図４（ａ）のメモリセル２０及びサンプルセル３０に対してストレスを印加した場合の電荷の移動の様子を模式的に示している。
【００８８】
図４（ｂ）に示すように、ゲート電極にストレスとして約５Ｖの電圧を印加し、ソース電圧及びドレイン電圧をそれぞれ０Ｖとする。メモリセル２０では電荷が絶縁性の大きいＯＮＯ膜２４を用いているため、容量絶縁膜を介した電荷の移動がほとんど生じない。これ対して、サンプルセル３０ではＯＮＯ膜２４とくらべて絶縁性が小さいシリコン酸化膜２４Ａを用いているため、容量絶縁膜を通ってコントロールゲート電極２５へと電荷が移動してしまう。
【００８９】
このように、メモリセル２０の容量絶縁膜にはＯＮＯ膜２４を用い、サンプルセル３０の容量絶縁膜には、ＯＮＯ膜２４よりも抵抗率が小さいシリコン酸化膜２４Ａを用いることにより、ディスターブ試験におけるストレスの印加の際にサンプルセル３０における電荷の変化量がメモリセル２０における電荷の変化量よりも大きくなるようにメモリセル２０とサンプルセル３０とを形成することができる。
【００９０】
なお、第１の実施形態において、シリコン酸化膜２４Ａは、ＯＮＯ膜２４を構成する第１のシリコン酸化膜及び第２のシリコン酸化膜が順次積層された積層膜として説明したが、ＯＮＯ膜２４よりも抵抗率が小さくなるように構成されていればよく、第１のシリコン酸化膜又は第２のシリコン酸化膜の単層膜であってもよい。
【００９１】
（第１の実施形態の第１変形例）
以下に、第１の実施形態の第１変形例に係る半導体記憶装置について図面を参照しながら説明する。
【００９２】
第１の実施形態の第１変形例に係る半導体記憶装置では、サンプルセルの断面構成が図４（ａ）に示す第１の実施形態のサンプルセルと異なっており、半導体記憶装置のブロック構成及びメモリセルアレイの回路構成はそれぞれ図１及び図２に示した半導体記憶装置及びメモリセルアレイと同一であるため説明を省略する。
【００９３】
図５（ａ）は第１の実施形態の半導体記憶装置におけるサンプルセル３０の断面構成を示している。なお、メモリセルの構成は図４（ａ）に示すメモリセル２０と同一であるため図示と説明とを省略する。図５（ａ）に示すように、第１変形例のサンプルセル３０は、フローティングゲート電極２３の上部に、突起部（スパイク）２３ａが設けられている点がメモリセル２０と異なっている。
【００９４】
このようなサンプルセル３０を実現するには、メモリセル形成領域及びサンプルセル形成領域において、フローティングゲート電極形成用の第１のポリシリコン膜を堆積する工程までは、同一の工程を用いて行う。このとき、第１のポリシリコン膜は、平滑な半導体基板２１上にトンネル絶縁膜２２を介して堆積により形成されるので、その上面はほぼ平滑である。その後、メモリセル形成領域をマスクし且つサンプルセル形成領域を開口するマスクパターンを用いて、サンプルセル形成領域の第１ポリシリコン膜を、例えば、表面凹凸状の押圧部材により第１のポリシリコン膜におけるサンプルセル領域に露出した部分を押圧すること等により、サンプルセル形成領域の第１ポリシリコン膜上部に突起部を形成する。その後、ＯＮＯ膜２４及びコントロールゲート電極２５となる第２ポリシリコン膜を順次堆積し、所定の形状にパターニングする。これにより、メモリセル２０のフローティングゲート電極２３は上面が平滑に形成され、サンプルセル３０のフローティングゲート電極２３は上部に突起部２３ａが形成される。
【００９５】
図５（ｂ）は第１変形例のサンプルセルにおける電荷の移動を説明するための断面図である。図５（ｂ）に示すように、サンプルセル３０において、ゲート電極に５Ｖの電圧を印加すると、フローティングゲート電極２３の突起部２３ａに電界が集中するため、フローティングゲート電極２３に蓄積された電荷が突起部２３ａからＯＮＯ膜２４を通ってコントロールゲート電極２５へと移動してしまう。
【００９６】
このように、メモリセル２０のフローティングゲート電極２３の上面は平滑に形成し、サンプルセルのフローティングゲート電極２３には上部に突起部２３ａを設けて上面を凹凸状に形成することにより、ディスターブ試験におけるストレスの印加の際にサンプルセル３０における電荷の変化量がメモリセル２０における電荷の変化量よりも大きくなるようにメモリセル２０とサンプルセル３０とを形成することができる。
【００９７】
（第１の実施形態の第２変形例）
以下に、第１の実施形態の第２変形例に係る半導体記憶装置について図面を参照しながら説明する。
【００９８】
第１の実施形態の第２変形例に係る半導体記憶装置では、サンプルセルの断面構成が図４（ａ）に示す第１の実施形態のサンプルセルと異なっており、半導体記憶装置のブロック構成及びメモリセルアレイの回路構成はそれぞれ図１及び図２に示した半導体記憶装置及びメモリセルアレイと同一であるため説明を省略する。
【００９９】
図６（ａ）及び（ｂ）は第２変形例のサンプルセルについて説明する断面図であって、（ａ）はメモリセル２０及びサンプルセル３０におけるコントロールゲート電極が延びる方向に沿った断面構成を示し、（ｂ）はコントロールゲート電極が延びる方向と直交する方向の断面構成を示している。
【０１００】
図６（ａ）に示すように、第２変形例では、メモリセル２０とサンプルセル３０とにおいて、それぞれのフローティングゲート電極２３のワード線方向の長さ寸法が異なっており、メモリセル２０では、フローティングゲート電極２３がトンネル絶縁膜２２と同じ程度の長さ寸法に形成されているのに対して、サンプルセル３０では、フローティングゲート電極２３は、トンネル絶縁膜２２が形成された領域からフィールド絶縁膜２６の上にまで延びるようにワード線方向に沿って長く形成されている。
【０１０１】
即ち、メモリセル２０では、フローティングゲート電極２３と半導体基板２１とが対向する面積は、フローティングゲート電極２３とコントロールゲート電極２５とが対向する面積とほぼ等しいのに対し、サンプルセル３０では、フローティングゲート電極２３と半導体基板２１との対向面積が、フローティングゲート電極２３とコントロールゲート電極２５とが対向する面積よりも小さくなるように形成されている。
【０１０２】
このようなサンプルセル３０を実現するには、トンネル絶縁膜２２及びフィールド絶縁膜を形成して活性領域及び素子分離領域を形成する工程においては、メモリセル形成領域とサンプルセル形成領域とに同じ大きさのマスクパターンを用い、フローティングゲート電極２３を形成する工程において、メモリセル形成領域では活性領域を開口し、サンプルセル領域では、活性領域から素子分離領域の上までを開口するように、異なる大きさの開口パターンを用いる。これにより、フローティングゲート電極２３は、サンプルセル３０ではフィールド絶縁膜２６の上側にまで延びるように形成される。
【０１０３】
このように、第２変形例のサンプルセル３０を形成するために特別なマスクを用いる必要が無く、メモリセル２０のみを形成する場合と比べて工程数が増大しない。
【０１０４】
図６（ｂ）は、前述のように構成された第２変形例に係るメモリセル２０及びサンプルセル３０における動作時の電荷の様子を、ビット線が延びる方向に沿った断面図として示している。
【０１０５】
図６（ｂ）に示すように、第２変形例のメモリセル２０は、第１の実施形態と同様に電荷がほとんど移動しない。これに対して、第２変形例のサンプルセル３０では、フローティングゲート電極２３からトンネル絶縁膜２２を介してソース電極へと電荷が移動してしまう。これは、容量カップリング比が、メモリセル２０のよりもサンプルセル３０の方が大きくされていることによる。即ち、フローティングゲート電極２３とコントロールゲート電極２５とが容量絶縁膜を介して対向する対向面積は、メモリセル２０と比べてサンプルセル３０の方が大きく形成されていることにより、ディスターブ試験におけるストレスの印加の際にサンプルセル３０における電荷の変化量がメモリセル２０における電荷の変化量よりも大きくなるようにメモリセル２０とサンプルセル３０とを形成することができる。
【０１０６】
（第１の実施形態の第３変形例）
以下に、第１の実施形態の第３変形例に係る半導体記憶装置について図面を参照しながら説明する。
【０１０７】
第１の実施形態の第３変形例に係る半導体記憶装置では、メモリセルアレイ１０においてメモリセル領域１１の間にサンプルセル領域１２が配置されている点が第１の実施形態と異なっている。
【０１０８】
図７は第１の実施形態の第３変形例に係る半導体記憶装置を示すブロック図である。図７に示すように、メモリセル領域１１は４つのブロックに分割されており、サンプルセル領域１２は各メモリセル領域１１同士の間に形成されている。つまり、図１及び図２に示すメモリセルアレイ１０ではｍ行ｎ列に配列されたメモリセルにおけるｍ行目及びｎ列目のメモリセルと接続しているが、図７のメモリセルアレイ１０では、ｉ行目とｉ＋１行目（但し、ｉ＜ｍである）との間にビット線サンプルセルＳＣＢ11〜ＳＣＢ1nを配置し、ｊ行目とｊ＋１行目（但し、ｊ＜ｎである）との間にワード線サンプルセルＳＣＷ11〜ＳＣＷm1が配置されている。
【０１０９】
このように、メモリセルアレイ１０において、サンプルセルが設けられる位置は、ワード線ＷＬ1 〜ＷＬm 及びビット線ＢＬ1 〜ＢＬn の端部に限られず、メモリセル同士の間に設けられていてもよい。
【０１１０】
しかし、ディスターブ試験をより精密に行うためには、図１に示したサンプルセル領域１２のように、ワード線サンプルセルＳＣＷ11〜ＳＣＷm1はワード線ドライバ１３と反対側に設けられ、ビット線サンプルセルＳＣＢ11〜ＳＣＢ1nはビット線ドライバ１４の反対側に設けられることが好ましい。各サンプルセルを電圧の供給源となるドライバからより離れた位置に配置することにより、ワード線抵抗及びビット線抵抗による電圧降下の影響を含めた場合に、すべてのメモリセルに対して規定された通りのストレスが印加されたか否かをサンプルセルにより検査することができる。
【０１１１】
（第２の実施形態）
以下に、本発明の第２の実施形態に係る半導体記憶装置について図面を参照しながら説明する。
【０１１２】
第２の実施形態に係る半導体記憶装置のブロック構成は図１と同様であり、メモリセルアレイ１０において、メモリセル領域１１とサンプルセル領域１２との間の接続を切り離すスイッチ手段を設けている点が第１の実施形態と異なっている。
【０１１３】
図８は第２の実施形態に係る半導体記憶装置のメモリセルアレイの回路構成を示している。図８に示すように、メモリセルアレイ１０において、メモリセル領域１１とサンプルセル領域１２との間の接続を制御するスイッチ手段として、ワード線サンプルセルＳＣＷ11〜ＳＣＷm1とメモリセルＭＣ1n〜ＭＣmnとの各コントロールゲート電極同士の間をそれぞれに接続するヒューズＦＷ1 〜ＦＷm が設けられると共に、ビット線サンプルセルＳＣＢ11〜ＳＣＢ1nとメモリセルＭＣm1〜ＭＣmnとの各ドレイン同士の間をそれぞれに接続するヒューズＦＢ1 〜ＦＢn が設けられている。
【０１１４】
ここで、ディスターブ試験が終了した後に、各ヒューズＦＷ1 〜ＦＷm ，ＦＢ1〜ＦＢnを、レーザトリマ等を用いて切断するか、又はメモリセルアレイにおける各ワード線及び各ビット線に大電流を印加することにより切断する。
【０１１５】
ここで、サンプルセルは、ディスターブ特性を劣化して形成されているため、例えば、トンネル絶縁膜はメモリセルと比べて破壊耐性が劣化し易い等、データを読み書きする動作に関しては信頼性が低い。
【０１１６】
従って、第１の実施形態に係る半導体記憶装置では、サンプルセル領域１２をワード線ＷＬ1 〜ＷＬm 及びビット線ＢＬ1 〜ＢＬn と切り離す手段が設けられていないため、メモリセルＭＣ1n〜ＭＣmnに対するデータの読み書きを行う通常動作の際に、サンプルセルのコントロールゲート電極とソース電極又はドレイン電極とが短絡してワード線の電位を制御できなくなる等の不具合が発生する虞がある。
【０１１７】
これに対し、第２の実施形態に係る半導体記憶装置では、ディスターブ試験が終了した後に各ヒューズＦＷ1 〜ＦＷm ，ＦＢ1 〜ＦＢn を切断して、サンプルセル領域１２をワード線ＷＬ1 〜ＷＬm 及びビット線ＢＬ1 〜ＢＬn と切り離すことができるため、サンプルセルによる通常動作時の不具合を防止して信頼性を向上することができる。
【０１１８】
（第２の実施形態の一変形例）
以下に、本発明の第２の実施形態の一変形例に係る半導体記憶装置について図面を参照しながら説明する。
【０１１９】
図９は第２の実施形態の一変形例に係る半導体記憶装置のメモリセルアレイの回路構成を示している。
【０１２０】
図９に示すように、メモリセルアレイ１０において、メモリセル領域１１とサンプルセル領域１２との間の接続を切り離すスイッチ手段として、ワード線サンプルセルＳＣＷ11〜ＳＣＷm1とメモリセルＭＣ1n〜ＭＣmnとの各コントロールゲート電極同士の間をそれぞれに接続するスイッチトランジスタＳＴＷ1 〜ＳＴＷm が設けられると共に、ビット線サンプルセルＳＣＢ11〜ＳＣＢ1nとメモリセルＭＣm1〜ＭＣmnとの各ドレイン同士の間をそれぞれに接続するスイッチトランジスタＳＴＢ1 〜ＳＴＷＢn が設けられている。
【０１２１】
スイッチトランジスタＳＴＷ1 〜ＳＴＷn ，ＳＴＢ1 〜ＳＴＷＢn の各ゲート電極には、それぞれ制御信号ＳＳＷ，ＳＳＢが接続されており、バーンイン工程には制御信号ＳＳＢ，ＳＳＴによりそれぞれスイッチトランジスタＳＴＷ1 〜ＳＴＷn ，ＳＴＢ1 〜ＳＴＷＢn がオンされる。
【０１２２】
ここで、制御信号ＳＳＢ，ＳＳＴとして、バーンイン時にワード線及びビット線に印加される電圧値よりも十分に大きい電圧値を用いてスイッチトランジスタＳＴＷ1 〜ＳＴＷn ，ＳＴＢ1 〜ＳＴＷＢn を制御する。このようにすると、スイッチトランジスタＳＴＷ1 〜ＳＴＷn ，ＳＴＢ1 〜ＳＴＷＢn の抵抗が十分に小さくされるため、ビット線及びワード線に印加された電圧が降下されることなく対応するサンプルセルにも印加されるので、正常なストレスが印加されたか否かを確実に検出することができる。
【０１２３】
さらに、第２の実施形態の第１変形例に係る半導体記憶装置において、制御信号ＳＳＢ，ＳＳＴを“Ｈ”レベルにするか“Ｌ”レベルにするかをメモリセル領域１１の所定の領域に記憶させている。
【０１２４】
具体的には、制御信号ＳＳＢ，ＳＳＴは、メモリセル領域１１の所定メモリセルが“１”データであれば“Ｈ”レベルとなり、当該メモリセルが“０”データであれば“Ｌ”レベルとなるようにする。
【０１２５】
このようにすると、バーンイン工程の前にはメモリセル領域１１の所定のメモリセルに“１”データを記憶させることにより、制御信号ＳＳＢ，ＳＳＴを“Ｈ”レベルとしてスイッチトランジスタＳＴＷ1 〜ＳＴＷn ，ＳＴＢ1 〜ＳＴＷＢn をオン制御し、ディスターブ試験終了後に当該メモリセルを“０”データとして制御信号ＳＳＢ，ＳＳＴを“Ｌ”レベルとしてスイッチトランジスタＳＴＷ1 〜ＳＴＷn ，ＳＴＢ1 〜ＳＴＷＢn をオフ制御する。このようにすると、ディスターブ試験終了後には確実にサンプルセル領域が不活性化される。
【０１２６】
第２の実施形態の第１変形例によると、ヒューズを切断するよりも低コストにサンプルセル領域をメモリセル領域から切り離すことができる。
【０１２７】
（第３の実施形態）
以下に、本発明の第３の実施形態に係る半導体記憶装置について図面を参照しながら説明する。
【０１２８】
図１０は第３の実施形態に係る半導体記憶装置のブロック構成を示している。
【０１２９】
図１０に示すように、ビット線ドライバ１４には、読み出し回路３１を介して平均化回路３２が設けられている。なお、読み出し回路３１は、第１の実施形態において説明したように、読み出し動作を行う制御回路のことである。
【０１３０】
第３の実施形態に係る半導体記憶装置の特徴は、メモリセルアレイ１０のサンプルセル領域１２において、１つのビット線又はワード線のそれぞれに複数のサンプルセルが設けられており、平均化回路３２において、複数のサンプルセルにおけるしきい値電圧の変化量を平均化して読み出すことを特徴としている。
【０１３１】
図１１は第３の実施形態に係る半導体記憶装置のメモリセルアレイを示す回路図である。図１１に示すように、ワード線ＷＬ1 〜ＷＬm に印加されたストレスをモニターするためのサンプルセルとして、ワード線ＷＬ1 〜ＷＬm のそれぞれに、互いに直列に接続された３つのワード線サンプルセルＳＣＷ11〜ＳＣＷm1，ＳＣＷ12〜ＳＣＷm2，ＳＣＷ13〜ＳＣＷm3が設けられている。また、ビット線ＢＬ1 〜ＢＬn に印加されたストレスをモニターするためのサンプルセルとして、ビット線ＢＬ1 〜ＢＬn のそれぞれに、互いに直列に接続された３つのビット線サンプルセルＳＣＢ11〜ＳＣＢ1n，ＳＣＢ21〜ＳＣＢ2n，ＳＣＢ31〜ＳＣＢ3nとを有している。
【０１３２】
ここで、ワード線サンプルセルＳＣＷ11〜ＳＣＷm1はそれぞれのドレイン電極がサンプルビット線ＳＢＬ1 により互いに接続され、ワード線サンプルセルＳＣＷ12〜ＳＣＷm2はそれぞれのドレイン電極がサンプルビット線ＳＢＬ2 により互いに接続され、ワード線サンプルセルＳＣＷ13〜ＳＣＷm3はそれぞれのドレイン電極がサンプルビット線ＳＢＬ3 により互いに接続されている。同様に、ビット線サンプルセルＳＣＢ11〜ＳＣＢ1nはそれぞれのコントロールゲート電極がサンプルワード線ＳＷＬ1 により互いに接続され、ビット線サンプルセルＳＣＢ21〜ＳＣＢ2nはそれぞれのコントロールゲート電極がサンプルワード線ＳＷＬ2 により互いに接続され、ビット線サンプルセルＳＣＢ31〜ＳＣＢ3nはそれぞれのコントロールゲート電極がサンプルワード線ＳＷＬ3 により互いに接続されている。
【０１３３】
なお、第３の実施形態のサンプルセル領域１２において、各サンプルワード線と各サンプルビット線とが交差する領域には、ダミーセルＳＣＤ11〜ＳＣＤ33が形成されているが、これらのダミーセルＳＣＤ11〜ＳＣＤ33はサンプルセルを行列状に配列する上で形式的に配置されているのであって、省略されていてもよい。
【０１３４】
第３の実施形態に係る半導体記憶装置において、ディスターブ試験を行う場合には、バーンイン工程により各ビット線に印加されたストレスは、３つのビット線サンプルセルに印加される。
【０１３５】
１つのビット線ＢＬ1 に印加されたストレスを調べる場合には、読み出し回路３１により、コントロールゲート電圧を図３のＶS1レベル又はＶS0レベルとして３つのビット線サンプルセルＳＣＢ11，ＳＣＢ21，ＳＣＢ31に対する読み出し動作を行い、しきい値電圧がＶS1以下又はＶS0以上である場合にはパス信号を平均化回路３２に入力し、しきい値電圧がＶS1より大きいか又はＶS0より小さいある場合にはフェイル信号を平均化回路３２に入力する。平均化回路３２においては、読み出し回路３１から入力されるパス信号又はフェイル信号のうちのいずれか多い方を判定結果として出力する。
【０１３６】
このようにビット線及びワード線に対して複数のサンプルセルを用いてストレス印加の良否を判定することにより、各サンプルセルの特性にばらつきがある場合でも、そのばらつきの影響を低減してストレス印加の良否を判定することができる。
【０１３７】
なお、第３の実施形態において、１つのビット線又はワード線と接続されるサンプルセルの数は３つに限られず、２つ以上であればよい。
【０１３８】
また、第３の実施形態において、サンプルセルの配置は、メモリセル領域の外周部に限られず、サンプルセルをメモリセル同士の間に配置してもよい。
【０１３９】
また、第３の実施形態において、メモリセル領域１１とサンプルセル領域１２との間の接続を制御するスイッチ手段として図８に示すヒューズ又は図９に示すスイッチトランジスタを設けてもよい。
【０１４０】
（第４の実施形態）
以下に、本発明の第４の実施形態に係る半導体記憶装置について図面を参照しながら説明する。
【０１４１】
第４の実施形態に係る半導体記憶装置では、サンプルセル領域において、ビット線及びワード線のそれぞれに、互いに独立に制御可能な複数のサンプルセルが設けらている点が第１の実施形態と異なっており、その他の各部材の構成は図１と同様であるため図示と説明とを省略する。
【０１４２】
図１２は第４の実施形態に係る半導体記憶装置のメモリセルアレイを示す回路図である。図１２に示すように、ワード線ＷＬ1 〜ＷＬm に印加されたストレスをモニターするためのサンプルセルとして、それぞれがスイッチトランジスタＳＴＷ11〜ＳＴＷm1，ＳＴＷ12〜ＳＴＷm2，ＳＴＷ13〜ＳＴＷm3を介して互いに並列に接続された３つのワード線サンプルセルＳＣＷ11〜ＳＣＷm1，ＳＣＷ12〜ＳＣＷm2，ＳＣＷ13〜ＳＣＷm3が設けられている。また、ビット線ＢＬ1 〜ＢＬn に印加されたストレスをモニターするためのサンプルセルとして、それぞれがスイッチトランジスタＳＴＢ11〜ＳＴＢ1n，ＳＴＢ21〜ＳＴＢ2n，ＳＴＢ31〜ＳＴＢ3n，を介して互いに並列に接続された３つのビット線サンプルセルＳＣＢ11〜ＳＣＢ1n，ＳＣＢ21〜ＳＣＢ2n，ＳＣＢ21〜ＳＣＢ2nが設けられている。
【０１４３】
ここで、ワード線サンプルセルＳＣＷ11〜ＳＣＷm1はそれぞれのドレイン電極がサンプルビット線ＳＢＬ1 により互いに接続され、ワード線サンプルセルＳＣＷ12〜ＳＣＷm2はそれぞれのドレイン電極がサンプルビット線ＳＢＬ2 により互いに接続され、ワード線サンプルセルＳＣＷ13〜ＳＣＷm3はそれぞれのドレイン電極がサンプルビット線ＳＢＬ3 により互いに接続されている。同様に、ビット線サンプルセルＳＣＢ11〜ＳＣＢ1nはそれぞれのコントロールゲート電極がサンプルワード線ＳＷＬ1 により互いに接続され、ビット線サンプルセルＳＣＢ21〜ＳＣＢ2nはそれぞれのコントロールゲート電極がサンプルワード線ＳＷＬ2 により互いに接続され、ビット線サンプルセルＳＣＢ31〜ＳＣＢ3nはそれぞれのコントロールゲート電極がサンプルワード線ＳＷＬ3 により互いに接続されている。
【０１４４】
また、スイッチトランジスタＳＴＷ11〜ＳＴＷm1，ＳＴＷ12〜ＳＴＷm2，ＳＴＷ13〜ＳＴＷm3はそれぞれのゲート電極が制御信号ＳＳＷ1 ，ＳＳＷ2 ，ＳＳＷ3 により互いに接続されている。同様に、スイッチトランジスタＳＴＢ11〜ＳＴＢ1n，ＳＴＢ21〜ＳＴＢ2n，ＳＴＢ31〜ＳＴＢ3nはそれぞれのゲート電極が制御信号ＳＳＢ1 ，ＳＳＢ2 ，ＳＳＢ3 により互いに接続されている。
【０１４５】
なお、第４の実施形態のサンプルセル領域１２において、各サンプルワード線と各サンプルビット線とが交差する領域には、ダミーセルＳＣＤ11〜ＳＣＤ33が形成されているが、これらのダミーセルＳＣＤ11〜ＳＣＤ33はサンプルセルを行列状に配列する上で形式的に配置されているのであって、省略されていてもよい。
【０１４６】
第４の実施形態に係る半導体記憶装置において、ディスターブ試験を行う際に、例えばビット線ＢＬ1 〜ＢＬn にストレスを印加する場合であれば、制御信号ＳＳＢ1 ，ＳＳＢ2 ，ＳＳＢ3 により、３つのスイッチトランジスタＳＴＢ11〜ＳＴＢ1n，ＳＴＢ21〜ＳＴＢ2n，ＳＴＢ31〜ＳＴＢ3nを独立して制御することにより、３つのビット線サンプルセルＳＣＢ11〜ＳＣＢ1n，ＳＣＢ21〜ＳＣＢ2n，ＳＣＢ31〜ＳＣＢ3nのいずれかを選択してストレスを印加することができる。
【０１４７】
従って、例えばビット線ＢＬ1 〜ＢＬn にストレスを印加する時間を切り換えて、ビット線サンプルセルＳＣＢ11〜ＳＣＢ1nにストレスを印加する時間と、ビット線サンプルセルＳＣＢ21〜ＳＣＢ2nにストレスを印加する時間と、ビット線サンプルセルＳＣＢ31〜ＳＣＢ3nにストレスを印加する時間とをそれぞれに独立して制御することができる。
【０１４８】
このように、第４の実施形態に係る半導体記憶装置によると、ストレスを印加する時間を変更しながらディスターブ試験を行う場合に、バーンイン装置を用いたバーンイン工程とテスタ等によりサンプルセルのしきい値電圧を測定する工程とを繰り返して行う必要が無く、ストレス条件を詳細に設定しながらもディスターブ試験を容易に且つ確実に実施することができる。
【０１４９】
（第５の実施形態）
以下に、本発明の第５の実施形態に係る半導体記憶装置について図面を参照しながら説明する。
【０１５０】
図１３は第５の実施形態に係る半導体記憶装置を示すブロック図である。図１３に示すように、メモリセルアレイ１０は、データを保持するためのメモリセル領域１１と、ディスターブ試験において印加されたストレスをモニターするためのサンプルセル領域１２Ａとを有している。また、メモリセルアレイ１０を駆動する周辺回路として、ワード線及びサンプルセルワード線を駆動するワード線ドライバ１３と、ビット線及びサンプルビット線を駆動するビット線ドライバ１４と、ソース線ドライバ１５とを備えている。また、読み出し回路３１の後段には、各メモリセル及び各リファレンスセルに対して書き込み又は消去動作の後のしきい値電圧が所定のレベルに達しているか否かを検証するためのメモリセルリファレンス回路３３及びサンプルセルリファレンス回路３４が設けられている。
【０１５１】
ここで、メモリセルアレイ１０において、メモリセル領域１１の各メモリセル及びサンプルセル領域１２Ａの各サンプルセルは、図４（ａ）に示したメモリセル２０と同一の部材により構成されている。
【０１５２】
第５の実施形態では、メモリセルに対してはメモリセルリファレンス回路３３を用いてベリファイ動作を行い、サンプルセルとに対してはサンプルセルリファレンス回路３４を用いてベリファイ動作を行う。ここで、サンプルセルリファレンス回路３４は、“０”データと判定するリファレンス電圧としてサンプルセルにメモリセルよりも大きい電圧値を設定し、“１”データと判定するリファレンス電圧としてサンプルセルにメモリセルよりも小さい電圧値を設定する。
【０１５３】
これにより、ニュートラル状態（即ち、“０”データを保持する状態と“１”データを保持する状態との中間の状態）のフローティングゲート電極に保持された電荷量を基準として、“０”データ又は“１”データを保持するサンプルセルの電荷量の差が、メモリセルよりもサンプルセルの方が大きくなる。
【０１５４】
ここで、メモリセル及びサンプルセルにおいて、フローティングゲート電極に保持された電荷は、ニュートラル状態に保持されている電荷量と、書き込み状態又は消去状態に保持されている電荷量との差が大きい程、ストレスの印加により移動しやすくなる。
【０１５５】
従って、バーンイン工程により、サンプルセルは、メモリセルと比べて、しきい値電圧が大きく変動するため、バーンイン工程の後、各サンプルセルのしきい値電圧をテスタ等を用いて調べることにより、“０”データを保持するサンプルセルではしきい値電圧がＶS0よりも小さく、“１”データを保持するサンプルセルではしきい値電圧がＶS1よりも大きいことにより、正常なストレスが印加されたと判定することができる。
【０１５６】
以上説明したように、第５の実施形態によると、バーンイン工程を行う前のデータの書き込み動作又は消去動作とそのベリファイ動作を行うことにより、メモリセルとサンプルセルとのしきい値電圧に差を設けることができるため、バーンイン工程におけるメモリセルとサンプルセルとのディスターブ特性に差を設ける上で異なる部材を用いる必要がなく、メモリセルアレイ１０の製造工程を第１の実施形態よりも簡略化することができる。
【０１５７】
なお、図１３において、読み出し回路３１とメモリセルリファレンス回路３３及びサンプルセルリファレンス回路３４とを別の回路として図示しているが、このような構成に限られず、メモリセルに対するベリファイ動作とサンプルセルに対するベリファイ動作とにおいて、それぞれに異なる基準電圧を設定できるように構成されていればよい。
【０１５８】
（第６の実施形態）
以下に、本発明の第６の実施形態に係る半導体記憶装置について図面を参照しながら説明する。
【０１５９】
図１４は第６の実施形態に係る半導体記憶装置を示すブロック図である。図１４に示すように、メモリセルアレイ１０は、メモリセル領域１１とサンプルセル領域１２Ａとを有し、メモリセル領域１１の各メモリセルとサンプルセル領域１２Ａのサンプルセルとは、同一の部材により構成されている。また、メモリセルアレイ１０を駆動する周辺回路として、ワード線及びサンプルセルワード線を駆動するワード線ドライバ１３と、ビット線及びサンプルビット線を駆動するビット線ドライバ１４と、メモリセル領域１１のソース線を駆動するソース線ドライバ１５と、サンプルセル領域のサンプルソース線を駆動するサンプルソース線ドライバ３５，３６とを備えている。
【０１６０】
図１５は第６の実施形態に係る半導体記憶装置のメモリセルアレイ１０を示す回路図である。図１５に示すように、メモリセル領域１１において、メモリセルＭＣ11〜ＭＣmnのソース電極はそれぞれ１つのソース線ＳＬと接続されている。また、ワード線サンプルセルＳＣＷ11〜ＳＣＷm1のソース電極はサンプルソース線ＳＳＬＷと接続されており、ビット線プルセルＳＣＢ11〜ＳＣＢ1nのソース電極はそれぞれサンプルソース線ＳＳＬＢと接続されている。また、サンプルソース線ＳＳＬＷはサンプルソース線ドライバ３５と接続され、サンプルソース線ＳＳＬＢはそれぞれサンプルソース線ドライバ３６と接続されている。
【０１６１】
第６の実施形態に係る半導体記憶装置によると、サンプルソース線ＳＳＬＷ，ＳＳＬＢをサンプルソース線ドライバ３５，３６により、メモリセルと接続されたソース線とは独立して制御できるため、ディスターブ試験において、サンプルセルにのみソース電極に、ワード線又はビット線に印加されるストレスとは逆方向のストレスを与えることができる。これにより、サンプルセルとメモリセルとが同一の部材により構成されている場合であっても、メモリセルにおけるしきい値電圧の変化量とサンプルセルにおけるしきい値電圧の変化量とに差を設けることができる。
【０１６２】
（第７の実施形態）
以下に、本発明の第７の実施形態に係る半導体記憶装置について図面を参照しながら説明する。
【０１６３】
図１６は第７の実施形態に係る半導体記憶装置のメモリセルアレイを示す回路図である。
【０１６４】
図１６に示すように、メモリセルアレイ１０は、メモリセル領域１１と、第１のサンプルセル領域１２ａと、第２のサンプルセル領域１２ｂとを有し、メモリセル領域１１のメモリセル及び第１のサンプルセル領域１２ａのサンプルセルは、図５（ａ）のメモリセル２０と同一の部材により構成され、第２のサンプルセル領域１２ｂは図５（ａ）のサンプルセル３０と同一の部材により構成されている。
【０１６５】
ここで、第７の実施形態に係る半導体記憶装置は、図１３に示す第５の実施形態と同等のブロック構成を有しており、第１のサンプルセル領域１２ａに対してはサンプルセルリファレンス回路３４を用いてベリファイ動作を行い、第２のサンプルセル領域１２ｂに対しては、メモリセルリファレンス回路３３を用いてベリファイ動作を行う。
【０１６６】
第１のサンプルセル領域１２ａの各サンプルセルは、“０”データと判定する判定電圧としてサンプルセルにメモリセルよりも大きい電圧値を設定し、“１”データと判定する判定電圧としてサンプルセルにメモリセルよりも小さい電圧値を設定してベリファイ動作が行われることにより、ニュートラルな状態を基準として、“０”データ又は“１”データを保持するサンプルセルの電荷量が、メモリセルよりもサンプルセルの方が大きくなる。
【０１６７】
なお、第２のサンプルセル領域１２ｂにおいて、メモリセル領域１１のメモリセルと異なるしきい値電圧の変動特性を有していればよく、サンプルセルの構成は図５（ａ）のサンプルセル３０に換えて、図６（ａ）に示すサンプルセル又は図７（ａ）のサンプルセル３０と同一の部材により構成されていてもよい。
【０１６８】
以上説明したように、第７の実施形態に係る半導体記憶装置によると、サンプルセルに、メモリセルと異なる部材を用いることによりしきい値電圧が調節されたサンプルセル（ワード線サンプルセルＳＣＷ11〜ＳＣＷm2及びビット線サンプルセルＳＣＢ11〜ＳＣＢ2n）と、メモリセルと異なる制御を行うことによりしきい値電圧が調節されたサンプルセル（ワード線サンプルセルＳＣＷ13〜ＳＣＷm3及びビット線サンプルセルＳＣＢ31〜ＳＣＢ3n）とを用いることにより、２種類の方法を用いてストレスをモニターできるため、ディスターブ試験をより精密に行うことができる。
【０１６９】
【発明の効果】
本発明の第１の半導体記憶装置及び第２の半導体記憶装置によると、ディスターブ試験におけるバーンイン工程の後に、サンプルセルのしきい値電圧をテスタ等を用いて測定することにより、サンプルセルのしきい値電圧の変化量が規定された以上であれば、バーンイン工程において十分なストレスが印加されたと判定し、しきい値電圧の変化量が規定された変化量よりも小さければ十分なストレスが印加されなかったと判定することができる。また、サンプルセルはメモリセルアレイの一部分として形成されるため、ディスターブ試験の際に規定した通りのストレスが印加されたか否かを判定チップ面積を増大させることなく低コストに実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体記憶装置を示すブロック図である。
【図２】本発明の第１の実施形態に係る半導体記憶装置のメモリセルアレイを示す回路図である。
【図３】（ａ）及び（ｂ）は、本発明の第１の実施形態に係る半導体記憶装置におけるメモリセルとサンプルセルとのしきい値電圧の分布を示すグラフであって、（ａ）はストレスを印加する前の状態におけるしきい値電圧の分布を示すグラフであり、（ｂ）はストレスを印加した後の状態におけるしきい値電圧の分布を示すグラフである。
【図４】（ａ）は本発明の第１の実施形態に係る半導体記憶装置におけるメモリセル及びサンプルセルを示す構成断面図であり、（ｂ）は（ａ）に示すメモリセル及びサンプルセルに対してストレスを印加した場合の電荷の様子を模式的に示す構成断面図である。
【図５】（ａ）は本発明の第１の実施形態の第１変形例に係る半導体記憶装置におけるサンプルセルを示す構成断面図であり、（ｂ）は（ａ）に示すサンプルセルに対してストレスを印加した場合の電荷の様子を模式的に示す構成断面図である。
【図６】（ａ）は本発明の第１の実施形態の第２変形例に係る半導体記憶装置におけるメモリセル及びサンプルセルを示す構成断面図であり、（ｂ）は（ａ）に示すメモリセル及びサンプルセルに対してストレスを印加した場合の電荷の様子を模式的に示す構成断面図である。
【図７】本発明の第１の実施形態の第３変形例に係る半導体記憶装置を示すブロック図である。
【図８】本発明の第２の実施形態に係る半導体記憶装置におけるメモリセルアレイを示す回路図である。
【図９】本発明の第２の実施形態の一変形例に係る半導体記憶装置におけるメモリセルアレイを示す回路図である。
【図１０】本発明の第３の実施形態に係る半導体記憶装置を示すブロック図である。
【図１１】本発明の第３の実施形態に係る半導体記憶装置におけるメモリセルアレイを示す回路図である。
【図１２】本発明の第４の実施形態に係る半導体記憶装置におけるメモリセルアレイを示す回路図である。
【図１３】本発明の第５の実施形態に係る半導体記憶装置を示すブロック図である。
【図１４】本発明の第６の実施形態に係る半導体記憶装置を示すブロック図である。
【図１５】本発明の第６の実施形態に係る半導体記憶装置におけるメモリセルアレイの構成を示す回路図である。
【図１６】本発明の第７の実施形態に係る半導体記憶装置におけるメモリセルアレイの構成を示す回路図である。
【図１７】第１の従来例に係るフラッシュＥＥＰＲＯＭ装置を示すブロック図である。
【図１８】第２の従来例に係るフラッシュＥＥＰＲＯＭ装置に対するディスターブ試験の様子を示すブロック図である。
【符号の説明】
１０ メモリセルアレイ
１１ メモリセル領域（第１メモリセル）
１２ サンプルセル領域（第２メモリセル）
１２Ａ サンプルセル領域（第２メモリセル）
１２ａ 第１のサンプルセル領域（同型セル）
１２ｂ 第２のサンプルセル領域（異型セル）
１３ ワード線ドライバ
１４ ビット線ドライバ
１５ ソース線ドライバ
２０ メモリセル
３０ サンプルセル
２１ 半導体基板
２２ トンネル絶縁膜
２３ フローティングゲート電極
２３ａ 突起部
２３Ａ フローティングゲート電極
２４ ＯＮＯ膜
２４Ａ シリコン酸化膜
２５ コントロールゲート電極
２６ フィールド絶縁膜
３１ 読み出し回路
３２ 平均化回路
３３ メモリセル用リファレンス回路
３４ サンプルセル用リファレンス回路
３５ サンプルソース線ドライバ
３６ サンプルソース線ドライバ
ＭＣ11〜ＭＣmn メモリセル（第１メモリセル）
ＳＣＷ11〜ＳＣＷm3 ワード線サンプルセル（第２メモリセル）
ＳＣＢ11〜ＳＣＢ3n ビット線サンプルセル（第２メモリセル）
ＳＣＤ11〜ＳＣＤ33 ダミーセル
ＷＬ1 〜ＷＬm ワード線
ＢＬ1 〜ＢＬn ビット線
ＳＬ ソース線（第１ソース線）
ＳＷＬ1 〜ＳＷＬ3 サンプルワード線
ＳＢＬ1 〜ＳＢＬ3 サンプルビット線
ＳＳＬＷ サンプルソース線（第２ソース線）
ＳＳＬＢ サンプルソース線（第２ソース線）
ＦＷ1 〜ＦＷm ヒューズ（スイッチ手段）
ＦＢ1 〜ＦＢn ヒューズ（スイッチ手段）
ＳＴＷ1 〜ＳＴＷm スイッチトランジスタ（スイッチ手段）
ＳＴＢ1 〜ＳＴＢn スイッチトランジスタ（スイッチ手段）
ＳＳＷ 制御信号
ＳＳＢ 制御信号
ＳＴＷ11〜ＳＴＷm3 スイッチトランジスタ
ＳＴＢ11〜ＳＴＢ3n スイッチトランジスタ
ＳＳＷ1 〜ＳＳＷ3 制御信号
ＳＳＢ1 〜ＳＳＢ3 制御信号
【発明の属する技術分野】
本発明は、電気的に書き込み可能な不揮発性メモリセルを有する半導体記憶装置に関し、特に、バーンイン工程を用いて不揮発性メモリセルの不良を検査する検査方法に対応した半導体記憶装置に関する。
【０００２】
【従来の技術】
従来より、半導体基板上に集積された素子にデータを記憶する半導体記憶装置として、電源が供給されていない間にもデータを保持する不揮発性の半導体記憶装置が用いられている。特に、その周囲が酸化膜等により絶縁されたフローティングゲート電極と、該フローティングゲート電極の上に容量絶縁膜を介して形成されたコントロールゲート電極とを有し、電気的な書き込み及び消去が可能なフラッシュＥＥＰＲＯＭ装置が広く用いられている。
【０００３】
（第１の従来例）
図１７は、第１の従来例に係るフラッシュＥＥＰＲＯＭ装置のブロック構成を示している。図１７に示すように、第１の従来例に係るフラッシュＥＥＰＲＯＭ装置は、メモリセルＭＣ11〜ＭＣmnが行列状に配列されてなるメモリセルアレイ１０１が設けられており、メモリセルアレイ１０１を駆動する周辺回路として、各ワード線ＷＬ1 〜ＷＬm を駆動するワード線ドライバ１０２と、各ビット線ＢＬ1 〜ＢＬn を駆動するビット線ドライバ１０３、ソース線ＳＬを駆動するソース線ドライバ１０４とが設けられている。
【０００４】
メモリセルＭＣ11〜ＭＣmnは、それぞれが、半導体基板上にトンネル絶縁膜を介して形成されたフローティングゲート電極と、該フローティングゲート電極の上に容量絶縁膜を介して形成された制御ゲート電極と、半導体基板におけるフローティングゲート電極の下側部分を挟むように形成され、それぞれがソース電極及びドレイン電極となる２つの不純物拡散領域とによって構成される。
【０００５】
ここで、トンネル絶縁膜には、熱酸化によって形成された結晶欠陥が少ないシリコン酸化膜が用いられ、容量絶縁膜には第１のシリコン酸化膜、シリコン窒化膜及び第２のシリコン酸化膜が順次積層されたＯＮＯ膜が用いられている。
【０００６】
第１の従来例のフラッシュＥＥＰＲＯＭ装置は、各メモリセルＭＣ11〜ＭＣmnのフローティングゲート電極に蓄積された電荷がデータとして保持される。
【０００７】
第１の従来例のフラッシュＥＥＰＲＯＭ装置において、例えば、メモリセルＭＣ11に対する書き込みを行う場合には、ワード線ドライバ１０２及びビット線ドライバ１０３が書き込み対象となるメモリセルを選択し、ワード線ＷＬ11に例えば約５Ｖの制御電圧を印加し、ビット線ＢＬ11に約５Ｖの制御電圧を印加する。これにより、ソース電極からトンネル絶縁膜を通して電荷をフローティングゲート電極に注入される。
【０００８】
また、メモリセルＭＣ11に対する読み出し動作を行う場合には、ビット線ＢＬ11をプリチャージし、ワード線ＷＬ11に例えば約２．５Ｖの制御電圧を印加する。ここで、チャネル領域に流れ始めるコントロールゲート電圧のしきい値はフローティングゲート電極に保持された電荷量に応じて異なる。メモリセルＭＣ11のしきい値電圧がコントロールゲート電極に印可された電圧よりも小さければ、ビット線ＢＬ11の電位は正の方向に変化し、逆にコントロールゲート電極に印可された電圧よりも大きければ、ビット線ＢＬ11の電位は負の方向に変化する。
【０００９】
また、メモリセルＭＣ11に対する消去動作を行う場合には、ワード線ＷＬ11に例えば約−５Ｖの制御電圧を印加し、ソース線ＳＬに約５Ｖの制御電圧を印加する。これにより、ワード線ＷＬ11と接続されたメモリセルＭＣ11〜ＭＣ1nが一括して消去される。
【００１０】
ところで、メモリセルからなる不揮発性の半導体記憶装置においは、書き込み動作又は読み出し動作の際に、各動作の対象となるメモリセルと同じワード線又はビット線に接続されたメモリセルにも同じ制御電圧が印加される。この制御電圧により、フローティングゲート電極に蓄積された電荷が容量絶縁膜又はトンネル絶縁膜を介して半導体基板側又はコントロールゲート電極側に流出（ディスターブ）してデータが破壊される虞がある。
【００１１】
そこで、フラッシュＥＥＰＲＯＭ装置の信頼性を確保するため、メモリセルが所定の期間にわたってデータを確実に保持できるか否かを検査して初期不良をスクリーニングするためのディスターブ試験が行われる。
【００１２】
ディスターブ試験は、バーンイン装置を用いてワード線又はビット線にストレスとなる電圧を所定の期間にわたって印加する工程（バーンイン工程）と、ストレス印加によりメモリセルに保持されたデータが破壊されていないかどうかを検査する工程とを含む。
【００１３】
具体的には、予めメモリセルアレイに所定のデータを書き込んだ後、まず、フラッシュＥＥＰＲＯＭ装置をバーンイン装置と接続し、バーンイン装置からストレスとなる電圧を供給して、ワード線ＷＬ1 〜ＷＬm のすべて又はビット線ＢＬ1 〜ＢＬn のすべてに対してストレスを所定の期間にわたって印加する。ここで、第１の従来例のフラッシュＥＥＰＲＯＭ装置には、図示はしていないが、バーンイン装置を用いてストレスを印加する工程（バーンイン工程）を制御するための回路として、バーンイン試験回路が設けられており、バーンイン装置からの制御信号に基づいてワード線ドライバ１３及びビット線ドライバ１４の動作が制御される。
【００１４】
その後、テスタ等を用いてメモリセルのデータを読み出し、ストレス印加の前後でデータが変化しているかどうかを検査する。そして、ストレス印加によりメモリセルのデータが変化していれば当該メモリセルを不良と判定する。
【００１５】
しかし、第１の従来例のフラッシュＥＥＰＲＯＭ装置において、ワード線ドライバ１３やビット線ドライバ１４に初期不良がある場合に、前述のバーンイン工程において、規定した通りのストレスが印加されないことがあり、十分なストレスが印加されずに、ディスターブ特性が低いメモリセルをも正常と誤判定してしまうという問題が生じる。
【００１６】
（第２の従来例）
そこで、第２の従来例では、ディスターブ試験の際に、ワード線及びビット線に所定の電圧が印加されたか否かを判定する手段を設ける構成としている。
【００１７】
例えば、特許文献１には、書き込みテストの際にビット線に所定の電圧が印加されたか否かを検出する手段として、ビットライン電位測定回路を設けたＥＰＲＯＭ装置が記載されている。第２の従来例では、特許文献１に記載のビットライン電位測定回路と同等の回路を設けることにより、ビット線電位及びワード線電位を測定できるようにしている。
【００１８】
図１８は、第２の従来例に係るフラッシュＥＥＰＲＯＭ装置のディスターブ試験の様子を示すブロック図である。図１８に示すように、第２の従来例に係るフラッシュＥＥＰＲＯＭ装置１１０は、バーンイン装置２００からの制御信号及びストレス電圧を受けてバーンイン工程を制御するバーンイン試験回路１１１によりワード線ドライバ１０２及びビット線ドライバ１０３を制御する。
【００１９】
なお、フラッシュＥＥＰＲＯＭ装置１１０は、図示しないバーンインボードを介してバーンイン装置２００と接続されている。１つのバーンインボードには、複数のフラッシュＥＥＰＲＯＭ装置１１０が配置され、さらに、バーンイン装置２００に複数のバーンインボードが接続されることにより、多数のフラッシュＥＥＰＲＯＭ装置１１０に対して一括してストレスの印加が行われる。
【００２０】
ワード線ＷＬ1 〜ＷＬm にストレスを印加した場合には、ワード線選択トランジスタＷＳＴ1 〜ＷＳＴm を順次オンすることにより、ワード線電位測定回路１１２が各ワード線ＷＬ1 〜ＷＬm に印加された電圧を一本ずつ測定して、測定結果をセレクタ回路１１４に入力する。
【００２１】
同様に、ビット線ＢＬ1 〜ＢＬn にストレスを印加した場合には、ビット線選択トランジスタＢＳＴ1 〜ＢＳＴn を順次オンすることにより、ビット線電位測定回路１１３が各ビット線ＢＬ1 〜ＢＬn に印加された電圧を一本ずつ測定して、測定結果をセレクタ回路１１４に入力する。
【００２２】
セレクタ回路１１４は、ワード線電位測定回路１１２及びビット線電位測定回路１１３から入力される測定結果を選択してコンパレータ２０１に入力する。そして、コンパレータ２０１により、印加された電圧が規定された通りの電圧であるか否かが判定される。バーンイン装置２００は、コンパレータ２０１の出力に基づいてワード線ＷＬ1 〜ＷＬm 及びビット線ＢＬ1 〜ＢＬn に印加するストレス電圧を調節し、ワード線ＷＬ1 〜ＷＬm 及びビット線ＢＬ1 〜ＢＬn に規定された通りの電圧が印加されるように制御する。
【００２３】
【特許文献１】
特開平１０−３０２４９８号公報
【００２４】
【発明が解決しようとする課題】
しかしながら、前記第２の従来例では、ワード線電位測定回路１１２及びビット線電位測定回路１１３に加えて、ビット線選択トランジスタＢＳＴ1 〜ＢＳＴn 及びワード線選択トランジスタＷＳＴ1 〜ＷＳＴm を１つずつ制御するための信号線及び制御回路が設けられているため、フラッシュＥＥＰＲＯＭ装置のチップ面積が著しく増大する。さらにバーンイン装置２００において、ワード線電位及びビット線電位の判定するために、一括して試験しようとするＥＥＰＲＯＭ装置の数だけコンパレータ２０１を設ける必要があり、バーンイン装置にかかるコストもまた増大する。
【００２５】
このように、前記従来のフラッシュＥＥＰＲＯＭ装置において、ディスターブ試験を確実に実施できるようにすると、フラッシュＥＥＰＲＯＭ装置のチップコスト及び試験コストが増大するという問題を有している。
【００２６】
本発明は、前記従来の問題を解決し、半導体記憶装置に対するディスターブ試験の際に規定した通りのストレスが印加されたか否かを判定するための手段を、チップ面積を増大させることなく且つ低コストに設けられるようにすることを目的とする。
【００２７】
【課題を解決するための手段】
前記の目的を達成するため、本発明は、半導体記憶装置に、データを保持するための第１メモリセルに加えて、ビット線及びワード線に印加されたストレスの電圧を検出（サンプリング）するための第２メモリセルを設ける構成とする。
【００２８】
具体的に、本発明に係る第１の半導体記憶装置は、行列状に配列された複数の第１メモリセル（メモリセル）と、複数の第１メモリセルのうち、行方向又は列方向に並ぶ各第１メモリセル同士を接続する制御線（ワード線又はビット線）と、制御線と接続された第２メモリセル（サンプルセル）とを備え、第２メモリセルは、各第１メモリセルが制御線から受けるストレス情報を保持するように構成されている。
【００２９】
本発明の第１の半導体記憶装置によると、ディスターブ試験において、バーンイン工程の後に、第２メモリセルが保持するストレス情報を検査することにより正常なストレスが印加されたか否かを判定することができる。従って、第２の従来例のフラッシュＥＥＰＲＯＭ装置のように、ディスターブ試験のバーンイン工程においてストレス電圧を印加中にその電圧の良否を適宜判定してバーンイン工程を繰り返す必要がないため、ディスターブ試験の工程を簡略化することができ、さらに、第２メモリセルが保持するストレス情報からストレス印加の良否を判定できるため、バーンイン装置にコンパレータを設ける必要がない。また、本発明の第１の半導体記憶装置によると、データ保持用の第１メモリセルに第２メモリセルが追加されるだけであり、そのチップ面積はほとんど増大しない。
【００３０】
本発明に係る第２の半導体記憶装置は、行列状に配置された複数の第１メモリセル（メモリセル）と、行方向に並ぶ各第１メモリセル同士を接続する複数のワード線と、列方向に並ぶ各第１メモリセル同士を接続する複数のビット線と、それぞれが、各ワード線及び各ビット線の少なくとも一方と接続された複数の第２メモリセル（サンプルセル）とを備え、複数の第１メモリセル及び複数の第２メモリセルは、それぞれが電荷を保持する電荷保持部を有し、各第１メモリセル及び各第２メモリセルにおいて、各ワード線又は各ビット線に電圧が印加されることによってそれぞれの電荷保持部が保持する電荷の量が変化する場合に、各第２メモリセルにおける電荷の変化量は、第１メモリセルにおける電荷の変化量よりも大きい。
【００３１】
本発明の第２の半導体記憶装置によると、ワード線又はビット線と接続された第２メモリセルを備え、第２メモリセルにおける電荷の変化量は、第１のメモリセルにおける電荷の変化量よりも大きいため、第１メモリセルに対するディスターブ試験において、バーンイン工程の後に第２メモリセルのしきい値電圧を測定することにより、正常なストレスが印加されたか否かを判定することができる。従って、第２の従来例のフラッシュＥＥＰＲＯＭ装置のように、ディスターブ試験のバーンイン工程においてストレス電圧を印加中にその電圧の良否を適宜判定してバーンイン工程を繰り返す必要がないため、ディスターブ試験の工程を簡略化することができ、さらに、第２メモリセルのしきい値電圧を調べることによりストレス印加の良否を判定できるため、バーンイン装置にコンパレータを設ける必要がない。また、本発明の第２の半導体記憶装置によると、データ保持用の第１メモリセルに第２メモリセルが追加されるだけであり、そのチップ面積はほとんど増大しない。
【００３２】
本発明の第２の半導体記憶装置において、複数の第１メモリセル及び複数の第２メモリセルは、それぞれが、半導体基板上にトンネル絶縁膜を介して形成された電荷保持部となるフローティングゲート電極と、フローティングゲート電極の上に容量絶縁膜を介して形成されたコントロールゲート電極と、半導体基板におけるフローティングゲート電極の下側部分を挟んで設けられたソース電極及びドレイン電極とを有し、複数の第１メモリセルと複数の第２メモリセルとにおいて、トンネル絶縁膜、フローティングゲート電極、容量及び絶縁膜コントロールゲート電極のうちの少なくとも１つは、その組成又は形状が互いに異なることが好ましい。
【００３３】
このようにすると、第１メモリセル及び第２メモリセルを構成する部材の１部分を変更することにより、第２メモリセルにおける電荷の変化量が、第１メモリセルにおける電荷の変化量よりも大きくなるように第１メモリセルと第２メモリセルとを形成できるため、第１メモリセルを形成する工程と第２メモリセルを形成する工程とを共通化しながらことができるので、第２メモリセルを低コストに製造することが可能となる。
【００３４】
本発明の第２の半導体記憶装置において、第２メモリセルにおける容量絶縁膜は、第１メモリセルにおける容量絶縁膜と比べて抵抗率が小さいことが好ましい。
【００３５】
このようにすると、第２メモリセルにおいてフローティングゲート電極から容量絶縁膜を通って電荷が移動し易くなるため、コントロールゲート電極にストレスとなる電圧を印加した場合に、第１メモリセルではほとんど電荷がフローティングゲート電極に保持された電荷量がほとんど変化せず、第２メモリセルではフローティングゲート電極に保持された電荷量が大きく変化する。
【００３６】
本発明の第２の半導体記憶装置において、容量絶縁膜は、各第１メモリセルにおいてはシリコン酸化膜とシリコン窒化膜とを含む積層膜として形成され、各第２メモリセルにおいてはシリコン酸化膜からなる単層膜又は積層膜として形成されていることが好ましい。
【００３７】
このようにすると、第２メモリセルの容量絶縁膜の抵抗率を第１メモリセルよりも第２メモリセルの方が抵抗率が小さくなるため、第１メモリセルではほとんど電荷がフローティングゲート電極に保持された電荷量がほとんど変化せず、第２メモリセルではフローティングゲート電極に保持された電荷量が大きく変化する。
【００３８】
本発明の第２の半導体記憶装置において、フローティングゲート電極は、各第１メモリセルにおいては上面が平滑に形成されており、各第２メモリセルにおいては上面が凹凸状に形成されていることが好ましい。
【００３９】
このようにすると、ワード線にストレスとなる電圧が印加された場合に、フローティングゲート電極の凸状部分に電界が集中するため、第２メモリセルにおいてフローティングゲート電極から容量絶縁膜を通って電荷が移動し易くなるので、ワード線又はビット線にストレスを印加した場合に、第１メモリセルではほとんど電荷がフローティングゲート電極に保持された電荷量がほとんど変化せず、第２メモリセルではフローティングゲート電極に保持された電荷量が大きく変化する。
【００４０】
本発明の第２の半導体記憶装置において、各第１メモリセル及び各第２メモリセルにおいて、半導体基板とフローティングゲート電極とがトンネル絶縁膜を介して対向する対向面積に対する、フローティングゲート電極とコントロールゲート電極とが容量絶縁膜を介して対向する対向面積の比の値は、各第１メモリセルよりも各第２メモリセルの方が大きいことが好ましい。
【００４１】
このようにすると、第２メモリセルの容量カップリング比が第１メモリセルよりも大きくなるため、第２メモリセルにおいてフローティングゲート電極から容量絶縁膜を通った電荷の移動が第１メモリセルよりも生じ易くなるので、ワード線又はビット線にストレスを印加した場合に、第１メモリセルではほとんど電荷がフローティングゲート電極に保持された電荷量がほとんど変化せず、第２メモリセルではフローティングゲート電極に保持された電荷量が大きく変化する。
【００４２】
本発明の第２の半導体記憶装置において、各ワード線又は各ビット線と各第２メモリセルとの接続を切り離するスイッチ手段をさらに備えていることが好ましい。
【００４３】
このようにすると、ディスターブ試験の終了後に第２メモリセルを第１メモリセルから切り離することができるため、通常の動作時における第２メモリセルの影響から第１メモリセルを保護することができる。
【００４４】
本発明の第２の半導体記憶装置において、スイッチ手段はヒューズ素子であることが好ましい。
【００４５】
スイッチ手段はＭＩＳ型トランジスタであることが好ましい。
【００４６】
本発明の第２の半導体記憶装置において、複数の第１メモリセルのうちの少なくとも１つに、ＭＩＳ型トランジスタのオン又はオフを制御する制御情報が保持されていることが好ましい。
【００４７】
このようにすると、ディスターブ試験の終了後に第１メモリセルにＭＩＳ型トランジスタをオフ制御するように情報を書き込むことにより、通常動作時に第１メモリセルと第２メモリセルとの電気的な接続を切り離すように制御することができる。
【００４８】
本発明の第２の半導体記憶装置において、複数の第２メモリセルは、各ワード線又は各ビット線の少なくとも一方に、それぞれが互いに直列するように複数ずつ配置されていることが好ましい。
【００４９】
このようにすると、ディスターブ試験において、印加されたストレスが正常か否かを判定する際に、複数ずつ配置された第２メモリセルのしきい値電圧をそれぞれに測定することにより、第２メモリセルにおける特性のばらつきの影響を低減することができる。
【００５０】
本発明の第２の半導体記憶装置において、複数ずつ設けられた第２メモリセルのそれぞれに保持された電荷量が平均化されたデータを出力する平均化回路をさらに備えていることが好ましい。
【００５１】
このようにすると、ワード線又はビット線のそれぞれに直列に配置された複数の第２メモリセルのそれぞれに対してしきい値電圧を測定する必要が無く、第２メモリセルにおける特性のばらつきの影響を低減する場合の工程が簡略化される。
【００５２】
本発明の第２の半導体記憶装置において、複数の第２メモリセルは、各ワード線及び各ビット線の少なくとも一方に、それぞれが互いに並列するように複数ずつ配置されていることが好ましい。
【００５３】
このようにすると、互いに並列する複数の第２メモリセルのそれぞれのしきい値電圧を測定することにより、より精密なディスターブ試験を行うことができる。
【００５４】
本発明の第２の半導体記憶装置において、複数の第２メモリセルと各ワード線及び各ビット線の少なくとも一方と接続を制御するスイッチトランジスタをさらに備えていることが好ましい。
【００５５】
このようにすると、互いに並列に設けられた複数の第２メモリセルのそれぞれを、ストレスの印加時間が異なるように制御することができ、より精密なディスターブ試験が可能となる。
【００５６】
本発明の第２の半導体記憶装置において、各第１メモリセルに対する書き込み動作又は消去動作が正常に行われたか否かを判定する第１ベリファイ回路と、各第２メモリセルに対する書き込み動作又は消去動作が正常に行われたか否かを判定する第２ベリファイ回路をさらに備えていることが好ましい。
【００５７】
このようにすると、第１ベリファイ回路と第２ベリファイ回路とを用いて第１メモリセルと第２メモリセルとの電荷保持部が保持する電荷量を独立に調整することができるため、書き込み状態又は消去状態である場合の電電荷量と、ニュートラル状態の保持する電荷量との差が、第１メモリセルよりも第２メモリセルの方が大きくなるように制御することができる。これにより、第２メモリセルのしきい値電圧が第１メモリセルよりも変化し易くなるので、第２メモリセルを用いてワード線及びビット線に印加されたストレスをモニターすることができる。
【００５８】
本発明の第２の半導体記憶装置において、各第１メモリセルのソース電極と接続された第１ソース線と、各第２メモリセルの第２ソース線と接続された第２ソース線とをさらに備えていることが好ましい。
【００５９】
このようにすると、第２メモリセルのみに対して消去動作が可能となるため、バーンイン工程よりも前に第２メモリセルのみに対して書き込み動作及び消去動作を繰り返すことにより、第２メモリセルのエンデュランス特性を第１メモリセルよりも低下させることができる。これにより、第２メモリセルのストレスを第１メモリセルよりも大きくすることができるため、第２メモリセルのしきい値電圧が第１メモリセルよりも変化し易くなるので、第２メモリセルを用いてワード線及びビット線に印加されたストレスをモニターすることができる。
【００６０】
本発明の第２の半導体記憶装置において、各第１メモリセルと各第２メモリセルとは同一の部材を用いて構成されていることが好ましい。
【００６１】
このようにすると、第２メモリセルを形成するために特別な工程が必要とされないため、半導体記憶装置の製造コストを低減できる。
【００６２】
本発明の第２の半導体記憶装置において、各ワード線又は各ビット線の少なくとも一方に、それぞれが互いに直列するように各第２メモリセルが２つ以上ずつ設けられており、互いに直列する複数の第２メモリセルは、各第１メモリセルと同一の部材を用いて構成された同型セルと、各第１のメモリセルと異なる部材を用いて構成された異型セルとを含むことが好ましい。
【００６３】
このようにすると、異型セルと同型セルとを用いることにより２種類の方法でストレスをモニターできるため、ディスターブ試験をより精密に行うことができる。
【００６４】
【発明の実施の形態】
（第１の実施形態）
本発明の第１の実施形態について図面を参照しながら説明する。
【００６５】
図１は本発明の第１の実施形態に係る半導体記憶装置のブロック構成を示している。図１に示すように、第１の実施形態の半導体記憶装置は、複数のメモリセルが行列状に配列されたメモリセルアレイ１０を備えており、該メモリセルアレイは、データを保持するためのメモリセル領域１１と、ディスターブ試験において印加されたストレスをモニターするためのサンプルセル領域１２とを有している。また、メモリセルアレイ１０を駆動する周辺回路として、メモリセル領域１１のワード線及びサンプルセル領域１２のワード線（以下、サンプルワード線と称する）を駆動するワード線ドライバ１３と、メモリセル領域１１のビット線及びサンプルセル領域１２のビット線（以下、サンプルビット線と称する）を駆動するビット線ドライバ１４と、メモリセル領域１１及びサンプルセル領域１２に共通のソース線を駆動するソース線ドライバ１５とを備えている。
【００６６】
ここで、メモリセルアレイ１０を構成する各メモリセル及びサンプルセルは、それぞれが周囲を絶縁されたフローティングゲート電極に電荷を蓄積し、コントロールゲート電極によりソースとドレインとの間を流れる電流量を調節してデータを読み出すスタック型のＥＥＰＲＯＭセルとして形成されている。
【００６７】
図２はメモリセルアレイ１０の回路構成を示している。図２に示すように、メモリセル領域１１は、行数がｍ（但し、ｍは正の整数である）であり、列数がｎ（但し、ｎは正の整数である）の行列状に配列された複数のメモリセルＭＣ11〜ＭＣmnからなり、行方向に並ぶｍ個のメモリセルは、それぞれのコントロールゲート電極がワード線ＷＬ1 〜ＷＬm により互いに接続されていると共に、列方向に並ぶｎ個のメモリセルは、それぞれのドレイン電極がビット線ＢＬ1 〜ＢＬn により互いに接続されている。
【００６８】
また、サンプルセル領域１２は、それぞれのコントロールゲート電極がワード線ＷＬ1 〜ＷＬm と接続されたｍ個のワード線サンプルセルＳＣＷ11〜ＳＣＷm1と、それぞれのドレイン電極がビット線ＢＬ1 〜ＢＬn と接続されたｎ個のビット線サンプルセルＳＣＢ11〜ＳＣＢ1nとを有しており、ワード線サンプルセルＳＣＷ11〜ＳＣＷm1は、それぞれのドレイン電極がサンプルビット線ＳＢＬ1 により互いに接続されていると共に、ビット線サンプルセルＳＣＢ11〜ＳＣＢ1nは、それぞれのコントロールゲート電極がサンプルワード線ＳＷＬ1 により互いに接続されている。
【００６９】
さらに、メモリセル領域１１の各メモリセルＭＣ11〜ＭＣmn及びサンプルセル領域１２の各サンプルセル（即ちワード線サンプルセルＳＣＷ11〜ＳＣＷm1及びビット線サンプルセルＳＣＢ11〜ＳＣＢ1n）は、それぞれのソース電極が１つのソース線ＳＬにより互いに接続されている。
【００７０】
また、サンプルセル領域１２において、サンプルワード線ＳＷＬ1 とサンプルビット線ＳＢＬ1 とが交差する領域には、ダミーセルＳＣＤ11が形成されている。なお、ダミーセルＳＣＤ11は、サンプルセルを行列状に配列する上で形式的に配置されているのであって、バーンイン工程でのストレスをモニターする上では必要とされないため、省略されていてもよい。
【００７１】
第１の実施形態の特徴として、メモリセルではフローティングゲート電極に蓄積された電荷が移動し難いように構成されており、サンプルセルではフローティングゲート電極に蓄積された電荷が移動し易いように構成されている。
【００７２】
以下に、第１の実施形態に係るメモリセルアレイ１０におけるメモリセルとサンプルセルとの違いについて図面を参照しながら説明する。
【００７３】
図３（ａ）及び図３（ｂ）は、第１の実施形態に係る半導体記憶装置におけるメモリセル及びサンプルセルのしきい値電圧の分布を示すグラフであり、図３（ａ）はワード線及びビット線にストレスが印加される前のしきい値電圧の分布を示し、図３（ｂ）はビット線又はワード線にストレスが印加された後のしきい値電圧の分布を示している。図３（ａ）及び図３（ｂ）において、横軸はメモリセル及びサンプルセルのしきい値電圧Ｖｔを表し、縦軸はメモリセル及びサンプルセルの個数を表している。なお、図３（ａ）と図３（ｂ）とにおいて、横軸及び縦軸は共に同一のスケールである。
【００７４】
図３（ａ）に示すように、ストレスを印加される前において、メモリセル及びサンプルセルに書き込まれたデータにより、しきい値が高い状態（メモリセル“０”及びサンプルセル“０”）と、しきい値電圧が低い状態（メモリセル“１”及びサンプルセル“１”）との２つの状態に分かれている。このとき、メモリセル及びサンプルセルの特性のばらつきにより、しきい値電圧は所定の広がりを持って分布している。ストレス印加前において、メモリセル“０”及びサンプルセル“０”のしきい値電圧の平均値はほぼ同一の値Ｍ0 であり、また、メモリセル“１”及びサンプルセルのしきい値電圧の平均値はほぼ同一の値Ｍ1 である。
【００７５】
図３（ｂ）に示すように、バーンイン装置を用いてストレスとなる電圧を印加することにより、メモリセル及びサンプルセルの各フローティングゲート電極に保持された電荷が移動してそれぞれのしきい値電圧が変化する。ここで、図３（ｂ）において、横向きの矢印は、メモリセル及びサンプルセルにおけるストレス印加によるしきい値電圧の変化量を示している。メモリセルではフローティングゲート電極に蓄積された電荷が移動し難いように構成されており、サンプルセルではフローティングゲート電極に蓄積された電荷が移動し易いように構成されているため、ストレス印加により、メモリセル“１”ではしきい値電圧がわずかに上昇する程度であるのに対して、サンプルセル“１”ではしきい値電圧が大きく上昇する。同様に、メモリセル“０”ではしきい値電圧がわずかに下降する程度であるのに対してサンプルセル“０”ではしきい値電圧が大きく下降する。
【００７６】
第１の実施形態において、半導体記憶装置に対するディスターブ試験では、サンプルセルのしきい値電圧の変化量を調べることにより、規定された通りのストレスが印加されたか否かを判定する。
【００７７】
即ち、バーンイン工程の後に、テスタを用いて各サンプルセルのしきい値電圧を調べ、“１”データを保持するサンプルセルのしきい値電圧がＶS1よりも大きい値を有し、且つ“０”データを保持するサンプルセルのしきい値電圧がＶS0よりも大きい値を有する場合には正常なストレスが印加されたと判定する。
【００７８】
正常なストレスが印加されなかったと判定された場合には、バーンイン装置のから入力する電圧を調整して再びストレスを印加する。また、正常なストレスが印加されたと判定された場合には、テスタ等を用いて各メモリセルのしきい値電圧を調べ、“１”データを保持するメモリセルのしきい値電圧がＶM1よりも小さく、且つ“０”データを保持するメモリセルのしきい値電圧がＶM0よりも大きい場合にはディスターブ不良がないと判定する。
【００７９】
以上説明したように、第１の実施形態に係る半導体記憶装置によると、メモリセルにおけるしきい値電圧の変化量に比べてサンプルセルにおけるしきい値電圧の変化量が大きくなるように設定されているため、サンプルセルにおいてバーンイン工程後のしきい値電圧の変化量を調べることにより、正しいストレスが印加された否かを判定することが可能となる。従って、規定された通りの正常なストレスが印加された場合に、メモリセルにおいて、バーンイン工程後のしきい値電圧の変化量を調べてディスターブ不良の有無を確実に検査することができる。
【００８０】
なお、第１の実施形態において、メモリセル及びサンプルセルの構成として、スタック型のＥＥＰＲＯＭセルを用いた構成について説明したが、メモリセル及びサンプルセルは、スタック型のＥＥＰＲＯＭセルに限られず、フローティングゲート電極の側方にコントロールゲート電極を併設したスプリット型のＥＥＰＲＯＭセル、又は、電荷を蓄積する強誘電体キャパシタと、読み出し用のトランジスタとによって構成されたＦｅＲＡＭセルを用いても同様に実施可能である。
【００８１】
また、第１の実施形態において、サンプルセル領域は、ワード線サンプルセルとビット線サンプルセルとの両方が形成されている必要はない。即ち、メモリセルアレイの構成又は駆動方法によっては、ワード線又はビット線に印加されるストレスは、半導体記憶装置の信頼性にほとんど影響を与えるない場合もある。このような半導体記憶装置では、ディスターブ試験においてワード線及びビット線のうちの一方にストレスを印加しなくてもよいため、ワード線サンプルセル及びビット線サンプルセルのうちの一方を省略してもよい。
【００８２】
以下に、第１の実施形態に係る半導体記憶装置において、前述したようなしきい値電圧の変化特性の違いを実現するメモリセル及びサンプルセルの具体的な構成について図面を参照しながら説明する。
【００８３】
−メモリセル及びサンプルセルの具体例−
図４（ａ）は第１の実施形態に係る半導体記憶装置のメモリセル及びサンプルセルの断面構成をビット線が延びる方向に沿って示している。図４（ａ）に示すように、メモリセル２０は、例えば、シリコンからなる半導体基板２１には、フィールド絶縁膜により区画された活性領域に不純物拡散により形成されたソース拡散領域２１ａ及びドレイン拡散領域２１ｂと、半導体基板２１上に形成された酸化シリコンからなるトンネル絶縁膜２２と、ポリシリコンからなるフローティングゲート電極２３と、第１のシリコン酸化膜、シリコン窒化膜及び第２のシリコン酸化膜が順次積層された容量絶縁膜となるＯＮＯ膜２４と、ポリシリコンからなるコントロールゲート電極２５とによって構成されている。
【００８４】
ここで、コントロールゲート電極２５は、行方向に並ぶメモリセル同士で共有されてワード線となる。また、ソース拡散領域２１ａはソース線と接続されてソース電極となり、ドレイン拡散領域２１ｂはビット線と接続されてドレイン電極となる。コントロールゲート電極２５にはゲート電圧Ｖｇが印加され、ソース拡散領域２１ａ及びドレイン拡散領域２１ｂにはそれぞれソース電圧Ｖｓ及びドレイン電圧Ｖｄが印加される。
【００８５】
また、サンプルセル３０は、フローティングゲート電極２３とコントロールゲート電極２５との間に、容量絶縁膜として第１のシリコン酸化膜及び第２のシリコン酸化膜が順次積層されたシリコン酸化膜（ＯＯ膜）２４Ａが設けられている。なお、サンプルセル３０において、容量絶縁膜以外の構成要素はメモリセル２０と同一であるため説明を省略する。
【００８６】
このようなサンプルセル３０を実現するには、メモリセル形成領域及びサンプルセル形成領域において、まず、容量絶縁膜形成工程のうちの第１のシリコン酸化膜及びシリコン窒化膜を順次積層する工程までを同一の工程により行う。その後、メモリセル形成領域をマスクし且つサンプルセル形成領域を開口するマスクを用いて、サンプルセル領域のシリコン窒化膜を選択的に除去する。続いて、第２のシリコン酸化膜を堆積することにより、メモリセル形成領域には第１のシリコン酸化膜、シリコン窒化膜及び第２のシリコン酸化膜が順次積層された積層膜が形成され、サンプルセル形成領域には第１のシリコン酸化膜及び第２のシリコン酸化膜が積層された積層膜が形成される。その後、コントロールゲート電極となるポリシリコン膜を堆積し、所定の形状にパターニングしてメモリセル２０にはＯＮＯ膜２４が形成され、サンプルセル３０には第１のシリコン酸化膜及び第２のシリコン酸化膜が積層された積層膜としてシリコン酸化膜２４Ａが形成される。
【００８７】
図４（ｂ）は図４（ａ）のメモリセル２０及びサンプルセル３０に対してストレスを印加した場合の電荷の移動の様子を模式的に示している。
【００８８】
図４（ｂ）に示すように、ゲート電極にストレスとして約５Ｖの電圧を印加し、ソース電圧及びドレイン電圧をそれぞれ０Ｖとする。メモリセル２０では電荷が絶縁性の大きいＯＮＯ膜２４を用いているため、容量絶縁膜を介した電荷の移動がほとんど生じない。これ対して、サンプルセル３０ではＯＮＯ膜２４とくらべて絶縁性が小さいシリコン酸化膜２４Ａを用いているため、容量絶縁膜を通ってコントロールゲート電極２５へと電荷が移動してしまう。
【００８９】
このように、メモリセル２０の容量絶縁膜にはＯＮＯ膜２４を用い、サンプルセル３０の容量絶縁膜には、ＯＮＯ膜２４よりも抵抗率が小さいシリコン酸化膜２４Ａを用いることにより、ディスターブ試験におけるストレスの印加の際にサンプルセル３０における電荷の変化量がメモリセル２０における電荷の変化量よりも大きくなるようにメモリセル２０とサンプルセル３０とを形成することができる。
【００９０】
なお、第１の実施形態において、シリコン酸化膜２４Ａは、ＯＮＯ膜２４を構成する第１のシリコン酸化膜及び第２のシリコン酸化膜が順次積層された積層膜として説明したが、ＯＮＯ膜２４よりも抵抗率が小さくなるように構成されていればよく、第１のシリコン酸化膜又は第２のシリコン酸化膜の単層膜であってもよい。
【００９１】
（第１の実施形態の第１変形例）
以下に、第１の実施形態の第１変形例に係る半導体記憶装置について図面を参照しながら説明する。
【００９２】
第１の実施形態の第１変形例に係る半導体記憶装置では、サンプルセルの断面構成が図４（ａ）に示す第１の実施形態のサンプルセルと異なっており、半導体記憶装置のブロック構成及びメモリセルアレイの回路構成はそれぞれ図１及び図２に示した半導体記憶装置及びメモリセルアレイと同一であるため説明を省略する。
【００９３】
図５（ａ）は第１の実施形態の半導体記憶装置におけるサンプルセル３０の断面構成を示している。なお、メモリセルの構成は図４（ａ）に示すメモリセル２０と同一であるため図示と説明とを省略する。図５（ａ）に示すように、第１変形例のサンプルセル３０は、フローティングゲート電極２３の上部に、突起部（スパイク）２３ａが設けられている点がメモリセル２０と異なっている。
【００９４】
このようなサンプルセル３０を実現するには、メモリセル形成領域及びサンプルセル形成領域において、フローティングゲート電極形成用の第１のポリシリコン膜を堆積する工程までは、同一の工程を用いて行う。このとき、第１のポリシリコン膜は、平滑な半導体基板２１上にトンネル絶縁膜２２を介して堆積により形成されるので、その上面はほぼ平滑である。その後、メモリセル形成領域をマスクし且つサンプルセル形成領域を開口するマスクパターンを用いて、サンプルセル形成領域の第１ポリシリコン膜を、例えば、表面凹凸状の押圧部材により第１のポリシリコン膜におけるサンプルセル領域に露出した部分を押圧すること等により、サンプルセル形成領域の第１ポリシリコン膜上部に突起部を形成する。その後、ＯＮＯ膜２４及びコントロールゲート電極２５となる第２ポリシリコン膜を順次堆積し、所定の形状にパターニングする。これにより、メモリセル２０のフローティングゲート電極２３は上面が平滑に形成され、サンプルセル３０のフローティングゲート電極２３は上部に突起部２３ａが形成される。
【００９５】
図５（ｂ）は第１変形例のサンプルセルにおける電荷の移動を説明するための断面図である。図５（ｂ）に示すように、サンプルセル３０において、ゲート電極に５Ｖの電圧を印加すると、フローティングゲート電極２３の突起部２３ａに電界が集中するため、フローティングゲート電極２３に蓄積された電荷が突起部２３ａからＯＮＯ膜２４を通ってコントロールゲート電極２５へと移動してしまう。
【００９６】
このように、メモリセル２０のフローティングゲート電極２３の上面は平滑に形成し、サンプルセルのフローティングゲート電極２３には上部に突起部２３ａを設けて上面を凹凸状に形成することにより、ディスターブ試験におけるストレスの印加の際にサンプルセル３０における電荷の変化量がメモリセル２０における電荷の変化量よりも大きくなるようにメモリセル２０とサンプルセル３０とを形成することができる。
【００９７】
（第１の実施形態の第２変形例）
以下に、第１の実施形態の第２変形例に係る半導体記憶装置について図面を参照しながら説明する。
【００９８】
第１の実施形態の第２変形例に係る半導体記憶装置では、サンプルセルの断面構成が図４（ａ）に示す第１の実施形態のサンプルセルと異なっており、半導体記憶装置のブロック構成及びメモリセルアレイの回路構成はそれぞれ図１及び図２に示した半導体記憶装置及びメモリセルアレイと同一であるため説明を省略する。
【００９９】
図６（ａ）及び（ｂ）は第２変形例のサンプルセルについて説明する断面図であって、（ａ）はメモリセル２０及びサンプルセル３０におけるコントロールゲート電極が延びる方向に沿った断面構成を示し、（ｂ）はコントロールゲート電極が延びる方向と直交する方向の断面構成を示している。
【０１００】
図６（ａ）に示すように、第２変形例では、メモリセル２０とサンプルセル３０とにおいて、それぞれのフローティングゲート電極２３のワード線方向の長さ寸法が異なっており、メモリセル２０では、フローティングゲート電極２３がトンネル絶縁膜２２と同じ程度の長さ寸法に形成されているのに対して、サンプルセル３０では、フローティングゲート電極２３は、トンネル絶縁膜２２が形成された領域からフィールド絶縁膜２６の上にまで延びるようにワード線方向に沿って長く形成されている。
【０１０１】
即ち、メモリセル２０では、フローティングゲート電極２３と半導体基板２１とが対向する面積は、フローティングゲート電極２３とコントロールゲート電極２５とが対向する面積とほぼ等しいのに対し、サンプルセル３０では、フローティングゲート電極２３と半導体基板２１との対向面積が、フローティングゲート電極２３とコントロールゲート電極２５とが対向する面積よりも小さくなるように形成されている。
【０１０２】
このようなサンプルセル３０を実現するには、トンネル絶縁膜２２及びフィールド絶縁膜を形成して活性領域及び素子分離領域を形成する工程においては、メモリセル形成領域とサンプルセル形成領域とに同じ大きさのマスクパターンを用い、フローティングゲート電極２３を形成する工程において、メモリセル形成領域では活性領域を開口し、サンプルセル領域では、活性領域から素子分離領域の上までを開口するように、異なる大きさの開口パターンを用いる。これにより、フローティングゲート電極２３は、サンプルセル３０ではフィールド絶縁膜２６の上側にまで延びるように形成される。
【０１０３】
このように、第２変形例のサンプルセル３０を形成するために特別なマスクを用いる必要が無く、メモリセル２０のみを形成する場合と比べて工程数が増大しない。
【０１０４】
図６（ｂ）は、前述のように構成された第２変形例に係るメモリセル２０及びサンプルセル３０における動作時の電荷の様子を、ビット線が延びる方向に沿った断面図として示している。
【０１０５】
図６（ｂ）に示すように、第２変形例のメモリセル２０は、第１の実施形態と同様に電荷がほとんど移動しない。これに対して、第２変形例のサンプルセル３０では、フローティングゲート電極２３からトンネル絶縁膜２２を介してソース電極へと電荷が移動してしまう。これは、容量カップリング比が、メモリセル２０のよりもサンプルセル３０の方が大きくされていることによる。即ち、フローティングゲート電極２３とコントロールゲート電極２５とが容量絶縁膜を介して対向する対向面積は、メモリセル２０と比べてサンプルセル３０の方が大きく形成されていることにより、ディスターブ試験におけるストレスの印加の際にサンプルセル３０における電荷の変化量がメモリセル２０における電荷の変化量よりも大きくなるようにメモリセル２０とサンプルセル３０とを形成することができる。
【０１０６】
（第１の実施形態の第３変形例）
以下に、第１の実施形態の第３変形例に係る半導体記憶装置について図面を参照しながら説明する。
【０１０７】
第１の実施形態の第３変形例に係る半導体記憶装置では、メモリセルアレイ１０においてメモリセル領域１１の間にサンプルセル領域１２が配置されている点が第１の実施形態と異なっている。
【０１０８】
図７は第１の実施形態の第３変形例に係る半導体記憶装置を示すブロック図である。図７に示すように、メモリセル領域１１は４つのブロックに分割されており、サンプルセル領域１２は各メモリセル領域１１同士の間に形成されている。つまり、図１及び図２に示すメモリセルアレイ１０ではｍ行ｎ列に配列されたメモリセルにおけるｍ行目及びｎ列目のメモリセルと接続しているが、図７のメモリセルアレイ１０では、ｉ行目とｉ＋１行目（但し、ｉ＜ｍである）との間にビット線サンプルセルＳＣＢ11〜ＳＣＢ1nを配置し、ｊ行目とｊ＋１行目（但し、ｊ＜ｎである）との間にワード線サンプルセルＳＣＷ11〜ＳＣＷm1が配置されている。
【０１０９】
このように、メモリセルアレイ１０において、サンプルセルが設けられる位置は、ワード線ＷＬ1 〜ＷＬm 及びビット線ＢＬ1 〜ＢＬn の端部に限られず、メモリセル同士の間に設けられていてもよい。
【０１１０】
しかし、ディスターブ試験をより精密に行うためには、図１に示したサンプルセル領域１２のように、ワード線サンプルセルＳＣＷ11〜ＳＣＷm1はワード線ドライバ１３と反対側に設けられ、ビット線サンプルセルＳＣＢ11〜ＳＣＢ1nはビット線ドライバ１４の反対側に設けられることが好ましい。各サンプルセルを電圧の供給源となるドライバからより離れた位置に配置することにより、ワード線抵抗及びビット線抵抗による電圧降下の影響を含めた場合に、すべてのメモリセルに対して規定された通りのストレスが印加されたか否かをサンプルセルにより検査することができる。
【０１１１】
（第２の実施形態）
以下に、本発明の第２の実施形態に係る半導体記憶装置について図面を参照しながら説明する。
【０１１２】
第２の実施形態に係る半導体記憶装置のブロック構成は図１と同様であり、メモリセルアレイ１０において、メモリセル領域１１とサンプルセル領域１２との間の接続を切り離すスイッチ手段を設けている点が第１の実施形態と異なっている。
【０１１３】
図８は第２の実施形態に係る半導体記憶装置のメモリセルアレイの回路構成を示している。図８に示すように、メモリセルアレイ１０において、メモリセル領域１１とサンプルセル領域１２との間の接続を制御するスイッチ手段として、ワード線サンプルセルＳＣＷ11〜ＳＣＷm1とメモリセルＭＣ1n〜ＭＣmnとの各コントロールゲート電極同士の間をそれぞれに接続するヒューズＦＷ1 〜ＦＷm が設けられると共に、ビット線サンプルセルＳＣＢ11〜ＳＣＢ1nとメモリセルＭＣm1〜ＭＣmnとの各ドレイン同士の間をそれぞれに接続するヒューズＦＢ1 〜ＦＢn が設けられている。
【０１１４】
ここで、ディスターブ試験が終了した後に、各ヒューズＦＷ1 〜ＦＷm ，ＦＢ1〜ＦＢnを、レーザトリマ等を用いて切断するか、又はメモリセルアレイにおける各ワード線及び各ビット線に大電流を印加することにより切断する。
【０１１５】
ここで、サンプルセルは、ディスターブ特性を劣化して形成されているため、例えば、トンネル絶縁膜はメモリセルと比べて破壊耐性が劣化し易い等、データを読み書きする動作に関しては信頼性が低い。
【０１１６】
従って、第１の実施形態に係る半導体記憶装置では、サンプルセル領域１２をワード線ＷＬ1 〜ＷＬm 及びビット線ＢＬ1 〜ＢＬn と切り離す手段が設けられていないため、メモリセルＭＣ1n〜ＭＣmnに対するデータの読み書きを行う通常動作の際に、サンプルセルのコントロールゲート電極とソース電極又はドレイン電極とが短絡してワード線の電位を制御できなくなる等の不具合が発生する虞がある。
【０１１７】
これに対し、第２の実施形態に係る半導体記憶装置では、ディスターブ試験が終了した後に各ヒューズＦＷ1 〜ＦＷm ，ＦＢ1 〜ＦＢn を切断して、サンプルセル領域１２をワード線ＷＬ1 〜ＷＬm 及びビット線ＢＬ1 〜ＢＬn と切り離すことができるため、サンプルセルによる通常動作時の不具合を防止して信頼性を向上することができる。
【０１１８】
（第２の実施形態の一変形例）
以下に、本発明の第２の実施形態の一変形例に係る半導体記憶装置について図面を参照しながら説明する。
【０１１９】
図９は第２の実施形態の一変形例に係る半導体記憶装置のメモリセルアレイの回路構成を示している。
【０１２０】
図９に示すように、メモリセルアレイ１０において、メモリセル領域１１とサンプルセル領域１２との間の接続を切り離すスイッチ手段として、ワード線サンプルセルＳＣＷ11〜ＳＣＷm1とメモリセルＭＣ1n〜ＭＣmnとの各コントロールゲート電極同士の間をそれぞれに接続するスイッチトランジスタＳＴＷ1 〜ＳＴＷm が設けられると共に、ビット線サンプルセルＳＣＢ11〜ＳＣＢ1nとメモリセルＭＣm1〜ＭＣmnとの各ドレイン同士の間をそれぞれに接続するスイッチトランジスタＳＴＢ1 〜ＳＴＷＢn が設けられている。
【０１２１】
スイッチトランジスタＳＴＷ1 〜ＳＴＷn ，ＳＴＢ1 〜ＳＴＷＢn の各ゲート電極には、それぞれ制御信号ＳＳＷ，ＳＳＢが接続されており、バーンイン工程には制御信号ＳＳＢ，ＳＳＴによりそれぞれスイッチトランジスタＳＴＷ1 〜ＳＴＷn ，ＳＴＢ1 〜ＳＴＷＢn がオンされる。
【０１２２】
ここで、制御信号ＳＳＢ，ＳＳＴとして、バーンイン時にワード線及びビット線に印加される電圧値よりも十分に大きい電圧値を用いてスイッチトランジスタＳＴＷ1 〜ＳＴＷn ，ＳＴＢ1 〜ＳＴＷＢn を制御する。このようにすると、スイッチトランジスタＳＴＷ1 〜ＳＴＷn ，ＳＴＢ1 〜ＳＴＷＢn の抵抗が十分に小さくされるため、ビット線及びワード線に印加された電圧が降下されることなく対応するサンプルセルにも印加されるので、正常なストレスが印加されたか否かを確実に検出することができる。
【０１２３】
さらに、第２の実施形態の第１変形例に係る半導体記憶装置において、制御信号ＳＳＢ，ＳＳＴを“Ｈ”レベルにするか“Ｌ”レベルにするかをメモリセル領域１１の所定の領域に記憶させている。
【０１２４】
具体的には、制御信号ＳＳＢ，ＳＳＴは、メモリセル領域１１の所定メモリセルが“１”データであれば“Ｈ”レベルとなり、当該メモリセルが“０”データであれば“Ｌ”レベルとなるようにする。
【０１２５】
このようにすると、バーンイン工程の前にはメモリセル領域１１の所定のメモリセルに“１”データを記憶させることにより、制御信号ＳＳＢ，ＳＳＴを“Ｈ”レベルとしてスイッチトランジスタＳＴＷ1 〜ＳＴＷn ，ＳＴＢ1 〜ＳＴＷＢn をオン制御し、ディスターブ試験終了後に当該メモリセルを“０”データとして制御信号ＳＳＢ，ＳＳＴを“Ｌ”レベルとしてスイッチトランジスタＳＴＷ1 〜ＳＴＷn ，ＳＴＢ1 〜ＳＴＷＢn をオフ制御する。このようにすると、ディスターブ試験終了後には確実にサンプルセル領域が不活性化される。
【０１２６】
第２の実施形態の第１変形例によると、ヒューズを切断するよりも低コストにサンプルセル領域をメモリセル領域から切り離すことができる。
【０１２７】
（第３の実施形態）
以下に、本発明の第３の実施形態に係る半導体記憶装置について図面を参照しながら説明する。
【０１２８】
図１０は第３の実施形態に係る半導体記憶装置のブロック構成を示している。
【０１２９】
図１０に示すように、ビット線ドライバ１４には、読み出し回路３１を介して平均化回路３２が設けられている。なお、読み出し回路３１は、第１の実施形態において説明したように、読み出し動作を行う制御回路のことである。
【０１３０】
第３の実施形態に係る半導体記憶装置の特徴は、メモリセルアレイ１０のサンプルセル領域１２において、１つのビット線又はワード線のそれぞれに複数のサンプルセルが設けられており、平均化回路３２において、複数のサンプルセルにおけるしきい値電圧の変化量を平均化して読み出すことを特徴としている。
【０１３１】
図１１は第３の実施形態に係る半導体記憶装置のメモリセルアレイを示す回路図である。図１１に示すように、ワード線ＷＬ1 〜ＷＬm に印加されたストレスをモニターするためのサンプルセルとして、ワード線ＷＬ1 〜ＷＬm のそれぞれに、互いに直列に接続された３つのワード線サンプルセルＳＣＷ11〜ＳＣＷm1，ＳＣＷ12〜ＳＣＷm2，ＳＣＷ13〜ＳＣＷm3が設けられている。また、ビット線ＢＬ1 〜ＢＬn に印加されたストレスをモニターするためのサンプルセルとして、ビット線ＢＬ1 〜ＢＬn のそれぞれに、互いに直列に接続された３つのビット線サンプルセルＳＣＢ11〜ＳＣＢ1n，ＳＣＢ21〜ＳＣＢ2n，ＳＣＢ31〜ＳＣＢ3nとを有している。
【０１３２】
ここで、ワード線サンプルセルＳＣＷ11〜ＳＣＷm1はそれぞれのドレイン電極がサンプルビット線ＳＢＬ1 により互いに接続され、ワード線サンプルセルＳＣＷ12〜ＳＣＷm2はそれぞれのドレイン電極がサンプルビット線ＳＢＬ2 により互いに接続され、ワード線サンプルセルＳＣＷ13〜ＳＣＷm3はそれぞれのドレイン電極がサンプルビット線ＳＢＬ3 により互いに接続されている。同様に、ビット線サンプルセルＳＣＢ11〜ＳＣＢ1nはそれぞれのコントロールゲート電極がサンプルワード線ＳＷＬ1 により互いに接続され、ビット線サンプルセルＳＣＢ21〜ＳＣＢ2nはそれぞれのコントロールゲート電極がサンプルワード線ＳＷＬ2 により互いに接続され、ビット線サンプルセルＳＣＢ31〜ＳＣＢ3nはそれぞれのコントロールゲート電極がサンプルワード線ＳＷＬ3 により互いに接続されている。
【０１３３】
なお、第３の実施形態のサンプルセル領域１２において、各サンプルワード線と各サンプルビット線とが交差する領域には、ダミーセルＳＣＤ11〜ＳＣＤ33が形成されているが、これらのダミーセルＳＣＤ11〜ＳＣＤ33はサンプルセルを行列状に配列する上で形式的に配置されているのであって、省略されていてもよい。
【０１３４】
第３の実施形態に係る半導体記憶装置において、ディスターブ試験を行う場合には、バーンイン工程により各ビット線に印加されたストレスは、３つのビット線サンプルセルに印加される。
【０１３５】
１つのビット線ＢＬ1 に印加されたストレスを調べる場合には、読み出し回路３１により、コントロールゲート電圧を図３のＶS1レベル又はＶS0レベルとして３つのビット線サンプルセルＳＣＢ11，ＳＣＢ21，ＳＣＢ31に対する読み出し動作を行い、しきい値電圧がＶS1以下又はＶS0以上である場合にはパス信号を平均化回路３２に入力し、しきい値電圧がＶS1より大きいか又はＶS0より小さいある場合にはフェイル信号を平均化回路３２に入力する。平均化回路３２においては、読み出し回路３１から入力されるパス信号又はフェイル信号のうちのいずれか多い方を判定結果として出力する。
【０１３６】
このようにビット線及びワード線に対して複数のサンプルセルを用いてストレス印加の良否を判定することにより、各サンプルセルの特性にばらつきがある場合でも、そのばらつきの影響を低減してストレス印加の良否を判定することができる。
【０１３７】
なお、第３の実施形態において、１つのビット線又はワード線と接続されるサンプルセルの数は３つに限られず、２つ以上であればよい。
【０１３８】
また、第３の実施形態において、サンプルセルの配置は、メモリセル領域の外周部に限られず、サンプルセルをメモリセル同士の間に配置してもよい。
【０１３９】
また、第３の実施形態において、メモリセル領域１１とサンプルセル領域１２との間の接続を制御するスイッチ手段として図８に示すヒューズ又は図９に示すスイッチトランジスタを設けてもよい。
【０１４０】
（第４の実施形態）
以下に、本発明の第４の実施形態に係る半導体記憶装置について図面を参照しながら説明する。
【０１４１】
第４の実施形態に係る半導体記憶装置では、サンプルセル領域において、ビット線及びワード線のそれぞれに、互いに独立に制御可能な複数のサンプルセルが設けらている点が第１の実施形態と異なっており、その他の各部材の構成は図１と同様であるため図示と説明とを省略する。
【０１４２】
図１２は第４の実施形態に係る半導体記憶装置のメモリセルアレイを示す回路図である。図１２に示すように、ワード線ＷＬ1 〜ＷＬm に印加されたストレスをモニターするためのサンプルセルとして、それぞれがスイッチトランジスタＳＴＷ11〜ＳＴＷm1，ＳＴＷ12〜ＳＴＷm2，ＳＴＷ13〜ＳＴＷm3を介して互いに並列に接続された３つのワード線サンプルセルＳＣＷ11〜ＳＣＷm1，ＳＣＷ12〜ＳＣＷm2，ＳＣＷ13〜ＳＣＷm3が設けられている。また、ビット線ＢＬ1 〜ＢＬn に印加されたストレスをモニターするためのサンプルセルとして、それぞれがスイッチトランジスタＳＴＢ11〜ＳＴＢ1n，ＳＴＢ21〜ＳＴＢ2n，ＳＴＢ31〜ＳＴＢ3n，を介して互いに並列に接続された３つのビット線サンプルセルＳＣＢ11〜ＳＣＢ1n，ＳＣＢ21〜ＳＣＢ2n，ＳＣＢ21〜ＳＣＢ2nが設けられている。
【０１４３】
ここで、ワード線サンプルセルＳＣＷ11〜ＳＣＷm1はそれぞれのドレイン電極がサンプルビット線ＳＢＬ1 により互いに接続され、ワード線サンプルセルＳＣＷ12〜ＳＣＷm2はそれぞれのドレイン電極がサンプルビット線ＳＢＬ2 により互いに接続され、ワード線サンプルセルＳＣＷ13〜ＳＣＷm3はそれぞれのドレイン電極がサンプルビット線ＳＢＬ3 により互いに接続されている。同様に、ビット線サンプルセルＳＣＢ11〜ＳＣＢ1nはそれぞれのコントロールゲート電極がサンプルワード線ＳＷＬ1 により互いに接続され、ビット線サンプルセルＳＣＢ21〜ＳＣＢ2nはそれぞれのコントロールゲート電極がサンプルワード線ＳＷＬ2 により互いに接続され、ビット線サンプルセルＳＣＢ31〜ＳＣＢ3nはそれぞれのコントロールゲート電極がサンプルワード線ＳＷＬ3 により互いに接続されている。
【０１４４】
また、スイッチトランジスタＳＴＷ11〜ＳＴＷm1，ＳＴＷ12〜ＳＴＷm2，ＳＴＷ13〜ＳＴＷm3はそれぞれのゲート電極が制御信号ＳＳＷ1 ，ＳＳＷ2 ，ＳＳＷ3 により互いに接続されている。同様に、スイッチトランジスタＳＴＢ11〜ＳＴＢ1n，ＳＴＢ21〜ＳＴＢ2n，ＳＴＢ31〜ＳＴＢ3nはそれぞれのゲート電極が制御信号ＳＳＢ1 ，ＳＳＢ2 ，ＳＳＢ3 により互いに接続されている。
【０１４５】
なお、第４の実施形態のサンプルセル領域１２において、各サンプルワード線と各サンプルビット線とが交差する領域には、ダミーセルＳＣＤ11〜ＳＣＤ33が形成されているが、これらのダミーセルＳＣＤ11〜ＳＣＤ33はサンプルセルを行列状に配列する上で形式的に配置されているのであって、省略されていてもよい。
【０１４６】
第４の実施形態に係る半導体記憶装置において、ディスターブ試験を行う際に、例えばビット線ＢＬ1 〜ＢＬn にストレスを印加する場合であれば、制御信号ＳＳＢ1 ，ＳＳＢ2 ，ＳＳＢ3 により、３つのスイッチトランジスタＳＴＢ11〜ＳＴＢ1n，ＳＴＢ21〜ＳＴＢ2n，ＳＴＢ31〜ＳＴＢ3nを独立して制御することにより、３つのビット線サンプルセルＳＣＢ11〜ＳＣＢ1n，ＳＣＢ21〜ＳＣＢ2n，ＳＣＢ31〜ＳＣＢ3nのいずれかを選択してストレスを印加することができる。
【０１４７】
従って、例えばビット線ＢＬ1 〜ＢＬn にストレスを印加する時間を切り換えて、ビット線サンプルセルＳＣＢ11〜ＳＣＢ1nにストレスを印加する時間と、ビット線サンプルセルＳＣＢ21〜ＳＣＢ2nにストレスを印加する時間と、ビット線サンプルセルＳＣＢ31〜ＳＣＢ3nにストレスを印加する時間とをそれぞれに独立して制御することができる。
【０１４８】
このように、第４の実施形態に係る半導体記憶装置によると、ストレスを印加する時間を変更しながらディスターブ試験を行う場合に、バーンイン装置を用いたバーンイン工程とテスタ等によりサンプルセルのしきい値電圧を測定する工程とを繰り返して行う必要が無く、ストレス条件を詳細に設定しながらもディスターブ試験を容易に且つ確実に実施することができる。
【０１４９】
（第５の実施形態）
以下に、本発明の第５の実施形態に係る半導体記憶装置について図面を参照しながら説明する。
【０１５０】
図１３は第５の実施形態に係る半導体記憶装置を示すブロック図である。図１３に示すように、メモリセルアレイ１０は、データを保持するためのメモリセル領域１１と、ディスターブ試験において印加されたストレスをモニターするためのサンプルセル領域１２Ａとを有している。また、メモリセルアレイ１０を駆動する周辺回路として、ワード線及びサンプルセルワード線を駆動するワード線ドライバ１３と、ビット線及びサンプルビット線を駆動するビット線ドライバ１４と、ソース線ドライバ１５とを備えている。また、読み出し回路３１の後段には、各メモリセル及び各リファレンスセルに対して書き込み又は消去動作の後のしきい値電圧が所定のレベルに達しているか否かを検証するためのメモリセルリファレンス回路３３及びサンプルセルリファレンス回路３４が設けられている。
【０１５１】
ここで、メモリセルアレイ１０において、メモリセル領域１１の各メモリセル及びサンプルセル領域１２Ａの各サンプルセルは、図４（ａ）に示したメモリセル２０と同一の部材により構成されている。
【０１５２】
第５の実施形態では、メモリセルに対してはメモリセルリファレンス回路３３を用いてベリファイ動作を行い、サンプルセルとに対してはサンプルセルリファレンス回路３４を用いてベリファイ動作を行う。ここで、サンプルセルリファレンス回路３４は、“０”データと判定するリファレンス電圧としてサンプルセルにメモリセルよりも大きい電圧値を設定し、“１”データと判定するリファレンス電圧としてサンプルセルにメモリセルよりも小さい電圧値を設定する。
【０１５３】
これにより、ニュートラル状態（即ち、“０”データを保持する状態と“１”データを保持する状態との中間の状態）のフローティングゲート電極に保持された電荷量を基準として、“０”データ又は“１”データを保持するサンプルセルの電荷量の差が、メモリセルよりもサンプルセルの方が大きくなる。
【０１５４】
ここで、メモリセル及びサンプルセルにおいて、フローティングゲート電極に保持された電荷は、ニュートラル状態に保持されている電荷量と、書き込み状態又は消去状態に保持されている電荷量との差が大きい程、ストレスの印加により移動しやすくなる。
【０１５５】
従って、バーンイン工程により、サンプルセルは、メモリセルと比べて、しきい値電圧が大きく変動するため、バーンイン工程の後、各サンプルセルのしきい値電圧をテスタ等を用いて調べることにより、“０”データを保持するサンプルセルではしきい値電圧がＶS0よりも小さく、“１”データを保持するサンプルセルではしきい値電圧がＶS1よりも大きいことにより、正常なストレスが印加されたと判定することができる。
【０１５６】
以上説明したように、第５の実施形態によると、バーンイン工程を行う前のデータの書き込み動作又は消去動作とそのベリファイ動作を行うことにより、メモリセルとサンプルセルとのしきい値電圧に差を設けることができるため、バーンイン工程におけるメモリセルとサンプルセルとのディスターブ特性に差を設ける上で異なる部材を用いる必要がなく、メモリセルアレイ１０の製造工程を第１の実施形態よりも簡略化することができる。
【０１５７】
なお、図１３において、読み出し回路３１とメモリセルリファレンス回路３３及びサンプルセルリファレンス回路３４とを別の回路として図示しているが、このような構成に限られず、メモリセルに対するベリファイ動作とサンプルセルに対するベリファイ動作とにおいて、それぞれに異なる基準電圧を設定できるように構成されていればよい。
【０１５８】
（第６の実施形態）
以下に、本発明の第６の実施形態に係る半導体記憶装置について図面を参照しながら説明する。
【０１５９】
図１４は第６の実施形態に係る半導体記憶装置を示すブロック図である。図１４に示すように、メモリセルアレイ１０は、メモリセル領域１１とサンプルセル領域１２Ａとを有し、メモリセル領域１１の各メモリセルとサンプルセル領域１２Ａのサンプルセルとは、同一の部材により構成されている。また、メモリセルアレイ１０を駆動する周辺回路として、ワード線及びサンプルセルワード線を駆動するワード線ドライバ１３と、ビット線及びサンプルビット線を駆動するビット線ドライバ１４と、メモリセル領域１１のソース線を駆動するソース線ドライバ１５と、サンプルセル領域のサンプルソース線を駆動するサンプルソース線ドライバ３５，３６とを備えている。
【０１６０】
図１５は第６の実施形態に係る半導体記憶装置のメモリセルアレイ１０を示す回路図である。図１５に示すように、メモリセル領域１１において、メモリセルＭＣ11〜ＭＣmnのソース電極はそれぞれ１つのソース線ＳＬと接続されている。また、ワード線サンプルセルＳＣＷ11〜ＳＣＷm1のソース電極はサンプルソース線ＳＳＬＷと接続されており、ビット線プルセルＳＣＢ11〜ＳＣＢ1nのソース電極はそれぞれサンプルソース線ＳＳＬＢと接続されている。また、サンプルソース線ＳＳＬＷはサンプルソース線ドライバ３５と接続され、サンプルソース線ＳＳＬＢはそれぞれサンプルソース線ドライバ３６と接続されている。
【０１６１】
第６の実施形態に係る半導体記憶装置によると、サンプルソース線ＳＳＬＷ，ＳＳＬＢをサンプルソース線ドライバ３５，３６により、メモリセルと接続されたソース線とは独立して制御できるため、ディスターブ試験において、サンプルセルにのみソース電極に、ワード線又はビット線に印加されるストレスとは逆方向のストレスを与えることができる。これにより、サンプルセルとメモリセルとが同一の部材により構成されている場合であっても、メモリセルにおけるしきい値電圧の変化量とサンプルセルにおけるしきい値電圧の変化量とに差を設けることができる。
【０１６２】
（第７の実施形態）
以下に、本発明の第７の実施形態に係る半導体記憶装置について図面を参照しながら説明する。
【０１６３】
図１６は第７の実施形態に係る半導体記憶装置のメモリセルアレイを示す回路図である。
【０１６４】
図１６に示すように、メモリセルアレイ１０は、メモリセル領域１１と、第１のサンプルセル領域１２ａと、第２のサンプルセル領域１２ｂとを有し、メモリセル領域１１のメモリセル及び第１のサンプルセル領域１２ａのサンプルセルは、図５（ａ）のメモリセル２０と同一の部材により構成され、第２のサンプルセル領域１２ｂは図５（ａ）のサンプルセル３０と同一の部材により構成されている。
【０１６５】
ここで、第７の実施形態に係る半導体記憶装置は、図１３に示す第５の実施形態と同等のブロック構成を有しており、第１のサンプルセル領域１２ａに対してはサンプルセルリファレンス回路３４を用いてベリファイ動作を行い、第２のサンプルセル領域１２ｂに対しては、メモリセルリファレンス回路３３を用いてベリファイ動作を行う。
【０１６６】
第１のサンプルセル領域１２ａの各サンプルセルは、“０”データと判定する判定電圧としてサンプルセルにメモリセルよりも大きい電圧値を設定し、“１”データと判定する判定電圧としてサンプルセルにメモリセルよりも小さい電圧値を設定してベリファイ動作が行われることにより、ニュートラルな状態を基準として、“０”データ又は“１”データを保持するサンプルセルの電荷量が、メモリセルよりもサンプルセルの方が大きくなる。
【０１６７】
なお、第２のサンプルセル領域１２ｂにおいて、メモリセル領域１１のメモリセルと異なるしきい値電圧の変動特性を有していればよく、サンプルセルの構成は図５（ａ）のサンプルセル３０に換えて、図６（ａ）に示すサンプルセル又は図７（ａ）のサンプルセル３０と同一の部材により構成されていてもよい。
【０１６８】
以上説明したように、第７の実施形態に係る半導体記憶装置によると、サンプルセルに、メモリセルと異なる部材を用いることによりしきい値電圧が調節されたサンプルセル（ワード線サンプルセルＳＣＷ11〜ＳＣＷm2及びビット線サンプルセルＳＣＢ11〜ＳＣＢ2n）と、メモリセルと異なる制御を行うことによりしきい値電圧が調節されたサンプルセル（ワード線サンプルセルＳＣＷ13〜ＳＣＷm3及びビット線サンプルセルＳＣＢ31〜ＳＣＢ3n）とを用いることにより、２種類の方法を用いてストレスをモニターできるため、ディスターブ試験をより精密に行うことができる。
【０１６９】
【発明の効果】
本発明の第１の半導体記憶装置及び第２の半導体記憶装置によると、ディスターブ試験におけるバーンイン工程の後に、サンプルセルのしきい値電圧をテスタ等を用いて測定することにより、サンプルセルのしきい値電圧の変化量が規定された以上であれば、バーンイン工程において十分なストレスが印加されたと判定し、しきい値電圧の変化量が規定された変化量よりも小さければ十分なストレスが印加されなかったと判定することができる。また、サンプルセルはメモリセルアレイの一部分として形成されるため、ディスターブ試験の際に規定した通りのストレスが印加されたか否かを判定チップ面積を増大させることなく低コストに実現することができる。
【図面の簡単な説明】
【図１】本発明の第１の実施形態に係る半導体記憶装置を示すブロック図である。
【図２】本発明の第１の実施形態に係る半導体記憶装置のメモリセルアレイを示す回路図である。
【図３】（ａ）及び（ｂ）は、本発明の第１の実施形態に係る半導体記憶装置におけるメモリセルとサンプルセルとのしきい値電圧の分布を示すグラフであって、（ａ）はストレスを印加する前の状態におけるしきい値電圧の分布を示すグラフであり、（ｂ）はストレスを印加した後の状態におけるしきい値電圧の分布を示すグラフである。
【図４】（ａ）は本発明の第１の実施形態に係る半導体記憶装置におけるメモリセル及びサンプルセルを示す構成断面図であり、（ｂ）は（ａ）に示すメモリセル及びサンプルセルに対してストレスを印加した場合の電荷の様子を模式的に示す構成断面図である。
【図５】（ａ）は本発明の第１の実施形態の第１変形例に係る半導体記憶装置におけるサンプルセルを示す構成断面図であり、（ｂ）は（ａ）に示すサンプルセルに対してストレスを印加した場合の電荷の様子を模式的に示す構成断面図である。
【図６】（ａ）は本発明の第１の実施形態の第２変形例に係る半導体記憶装置におけるメモリセル及びサンプルセルを示す構成断面図であり、（ｂ）は（ａ）に示すメモリセル及びサンプルセルに対してストレスを印加した場合の電荷の様子を模式的に示す構成断面図である。
【図７】本発明の第１の実施形態の第３変形例に係る半導体記憶装置を示すブロック図である。
【図８】本発明の第２の実施形態に係る半導体記憶装置におけるメモリセルアレイを示す回路図である。
【図９】本発明の第２の実施形態の一変形例に係る半導体記憶装置におけるメモリセルアレイを示す回路図である。
【図１０】本発明の第３の実施形態に係る半導体記憶装置を示すブロック図である。
【図１１】本発明の第３の実施形態に係る半導体記憶装置におけるメモリセルアレイを示す回路図である。
【図１２】本発明の第４の実施形態に係る半導体記憶装置におけるメモリセルアレイを示す回路図である。
【図１３】本発明の第５の実施形態に係る半導体記憶装置を示すブロック図である。
【図１４】本発明の第６の実施形態に係る半導体記憶装置を示すブロック図である。
【図１５】本発明の第６の実施形態に係る半導体記憶装置におけるメモリセルアレイの構成を示す回路図である。
【図１６】本発明の第７の実施形態に係る半導体記憶装置におけるメモリセルアレイの構成を示す回路図である。
【図１７】第１の従来例に係るフラッシュＥＥＰＲＯＭ装置を示すブロック図である。
【図１８】第２の従来例に係るフラッシュＥＥＰＲＯＭ装置に対するディスターブ試験の様子を示すブロック図である。
【符号の説明】
１０ メモリセルアレイ
１１ メモリセル領域（第１メモリセル）
１２ サンプルセル領域（第２メモリセル）
１２Ａ サンプルセル領域（第２メモリセル）
１２ａ 第１のサンプルセル領域（同型セル）
１２ｂ 第２のサンプルセル領域（異型セル）
１３ ワード線ドライバ
１４ ビット線ドライバ
１５ ソース線ドライバ
２０ メモリセル
３０ サンプルセル
２１ 半導体基板
２２ トンネル絶縁膜
２３ フローティングゲート電極
２３ａ 突起部
２３Ａ フローティングゲート電極
２４ ＯＮＯ膜
２４Ａ シリコン酸化膜
２５ コントロールゲート電極
２６ フィールド絶縁膜
３１ 読み出し回路
３２ 平均化回路
３３ メモリセル用リファレンス回路
３４ サンプルセル用リファレンス回路
３５ サンプルソース線ドライバ
３６ サンプルソース線ドライバ
ＭＣ11〜ＭＣmn メモリセル（第１メモリセル）
ＳＣＷ11〜ＳＣＷm3 ワード線サンプルセル（第２メモリセル）
ＳＣＢ11〜ＳＣＢ3n ビット線サンプルセル（第２メモリセル）
ＳＣＤ11〜ＳＣＤ33 ダミーセル
ＷＬ1 〜ＷＬm ワード線
ＢＬ1 〜ＢＬn ビット線
ＳＬ ソース線（第１ソース線）
ＳＷＬ1 〜ＳＷＬ3 サンプルワード線
ＳＢＬ1 〜ＳＢＬ3 サンプルビット線
ＳＳＬＷ サンプルソース線（第２ソース線）
ＳＳＬＢ サンプルソース線（第２ソース線）
ＦＷ1 〜ＦＷm ヒューズ（スイッチ手段）
ＦＢ1 〜ＦＢn ヒューズ（スイッチ手段）
ＳＴＷ1 〜ＳＴＷm スイッチトランジスタ（スイッチ手段）
ＳＴＢ1 〜ＳＴＢn スイッチトランジスタ（スイッチ手段）
ＳＳＷ 制御信号
ＳＳＢ 制御信号
ＳＴＷ11〜ＳＴＷm3 スイッチトランジスタ
ＳＴＢ11〜ＳＴＢ3n スイッチトランジスタ
ＳＳＷ1 〜ＳＳＷ3 制御信号
ＳＳＢ1 〜ＳＳＢ3 制御信号
Claims (16)
- 行列状に配置された複数の第１メモリセルと、
前記複数の第１メモリセルのうち、行方向に並ぶ前記各第１メモリセル同士を接続する複数のワード線と、
前記複数の第１メモリセルのうち、列方向に並ぶ前記各第１メモリセル同士を接続する複数のビット線と、
それぞれが、前記各ワード線及び前記各ビット線の少なくとも一方と接続された複数の第２メモリセルとを備え、
前記複数の第１メモリセル及び前記複数の第２メモリセルは、それぞれが電荷を保持する電荷保持部を有し、
前記各第１メモリセル及び前記各第２メモリセルにおいて、前記各ワード線又は前記各ビット線に電圧が印加されることによって前記各第１メモリセル及び前記各第２メモリセルのそれぞれに同一のバイアス電圧が印加され、それぞれの前記電荷保持部が保持する電荷の量が変化する場合に、前記各第２メモリセルにおける電荷の変化量は、前記第１メモリセルにおける電荷の変化量よりも大きく、
前記複数の第１メモリセル及び前記複数の第２メモリセルは、それぞれが、半導体基板上にトンネル絶縁膜を介して形成された前記電荷保持部となるフローティングゲート電極と、フローティングゲート電極の上に容量絶縁膜を介して形成されたコントロールゲート電極と、前記半導体基板における前記フローティングゲート電極の下側部分を挟んで設けられたソース電極及びドレイン電極とを有し、
前記複数の第１メモリセルと前記複数の第２メモリセルとにおいて、前記トンネル絶縁膜、前記フローティングゲート電極、前記容量絶縁膜及び前記コントロールゲート電極のうちの少なくとも１つは、その組成又は形状が互いに異なることを特徴とする半導体記憶装置。 - 前記各第２メモリセルの前記容量絶縁膜は、前記各第１メモリセルの前記容量絶縁膜よりも抵抗率が小さいことを特徴とする請求項１に記載の半導体記憶装置。
- 前記容量絶縁膜は、前記各第１メモリセルにおいてはシリコン酸化膜とシリコン窒化膜とを含む積層膜として形成され、前記各第２メモリセルにおいてはシリコン酸化膜からなる単層膜又は積層膜として形成されていることを特徴とする請求項２に記載の半導体記憶装置。
- 前記フローティングゲート電極は、前記各第１メモリセルにおいては上面が平滑に形成されており、前記各第２メモリセルにおいては上面が凹凸状に形成されていることを特徴とする請求項１に記載の半導体記憶装置。
- 前記各第１メモリセル及び前記各第２メモリセルにおいて、前記半導体基板と前記フローティングゲート電極とが前記トンネル絶縁膜を介して対向する対向面積に対する、前記フローティングゲート電極と前記コントロールゲート電極とが前記容量絶縁膜を介して対向する対向面積の比の値は、前記各第１メモリセルよりも前記各第２メモリセルの方が大きいことを特徴とする請求項１に記載の半導体記憶装置。
- 前記各ワード線又は前記各ビット線と前記各第２メモリセルとの接続を切り離すスイッチ手段をさらに備えていることを特徴とする請求項１〜５のうちのいずれか１項に記載の半導体記憶装置。
- 前記スイッチ手段はヒューズ素子であることを特徴とする請求項６に記載の半導体記憶装置。
- 前記スイッチ手段はＭＩＳ型トランジスタであることを特徴とする請求項６に記載の半導体記憶装置。
- 前記複数の第１メモリセルのうちの少なくとも１つに、前記ＭＩＳ型トランジスタのオン又はオフを制御する制御情報が保持されていることを特徴とする請求項８に記載の半導体記憶装置。
- 前記複数の第２メモリセルは、前記各ワード線又は前記各ビット線の少なくとも一方に、それぞれが互いに直列に複数ずつ配置されていることを特徴とする請求項１に記載の半導体記憶装置。
- 前記互いに直列に配置された各第２メモリセルが保持するデータを平均化して出力する平均化回路をさらに備えていることを特徴とする請求項１０に記載の半導体記憶装置。
- 前記複数の第２メモリセルは、前記各ワード線及び前記各ビット線の少なくとも一方に、それぞれが互いに並列に複数ずつ配置されていることを特徴とする請求項１に記載の半導体記憶装置。
- 前記複数の第２メモリセルと前記各ワード線及び前記各ビット線の少なくとも一方との接続を制御するスイッチトランジスタをさらに備えていることを特徴とする請求項１２に記載の半導体記憶装置。
- 前記各第１メモリセルに対する書き込み動作又は消去動作が正常に行われたか否かを判定する第１ベリファイ回路と、
前記各第２メモリセルに対する書き込み動作又は消去動作が正常に行われたか否かを判定する第２ベリファイ回路とをさらに備えていることを特徴とする請求項１に記載の半導体記憶装置。 - 前記各第１メモリセルのソース電極と接続された第１ソース線と、
前記各第２メモリセルのソース電極と接続された第２ソース線とをさらに備えていることを特徴とする請求項１に記載の半導体記憶装置。 - 前記複数の第２メモリセルは、前記各ワード線及び前記各ビット線の少なくとも一方に、それぞれが互いに直列するように複数ずつ配置されており、
前記互いに直列する複数の第２メモリセルは、前記各第１メモリセルと同一の部材を用いて構成された同型セルと、前記各第１のメモリセルと異なる部材を用いて構成された異型セルとを含むことを特徴とする請求項１に記載の半導体記憶装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003112576A JP4314056B2 (ja) | 2003-04-17 | 2003-04-17 | 半導体記憶装置 |
| US10/821,983 US7075839B2 (en) | 2003-04-17 | 2004-04-12 | Semiconductor memory device |
| CN2004100329617A CN1538459B (zh) | 2003-04-17 | 2004-04-19 | 半导体存储装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003112576A JP4314056B2 (ja) | 2003-04-17 | 2003-04-17 | 半導体記憶装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004319021A JP2004319021A (ja) | 2004-11-11 |
| JP4314056B2 true JP4314056B2 (ja) | 2009-08-12 |
Family
ID=33157012
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003112576A Expired - Fee Related JP4314056B2 (ja) | 2003-04-17 | 2003-04-17 | 半導体記憶装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7075839B2 (ja) |
| JP (1) | JP4314056B2 (ja) |
| CN (1) | CN1538459B (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7006392B2 (en) * | 2004-01-26 | 2006-02-28 | Micron Technology, Inc. | Memory redundancy programming |
| KR100659502B1 (ko) * | 2005-02-04 | 2006-12-20 | 삼성전자주식회사 | 플래쉬 셀로 구현한 퓨즈 어레이 회로 |
| KR100827695B1 (ko) * | 2006-11-03 | 2008-05-07 | 삼성전자주식회사 | 연약 셀을 표식자로서 활용하는 불휘발성 반도체 메모리장치 |
| US7577036B2 (en) * | 2007-05-02 | 2009-08-18 | Micron Technology, Inc. | Non-volatile multilevel memory cells with data read of reference cells |
| JP5328525B2 (ja) * | 2009-07-02 | 2013-10-30 | ルネサスエレクトロニクス株式会社 | 半導体装置 |
| US7856528B1 (en) | 2009-08-11 | 2010-12-21 | Texas Memory Systems, Inc. | Method and apparatus for protecting data using variable size page stripes in a FLASH-based storage system |
| US7818525B1 (en) | 2009-08-12 | 2010-10-19 | Texas Memory Systems, Inc. | Efficient reduction of read disturb errors in NAND FLASH memory |
| US8189379B2 (en) | 2009-08-12 | 2012-05-29 | Texas Memory Systems, Inc. | Reduction of read disturb errors in NAND FLASH memory |
| US8416609B2 (en) | 2010-02-15 | 2013-04-09 | Micron Technology, Inc. | Cross-point memory cells, non-volatile memory arrays, methods of reading a memory cell, methods of programming a memory cell, methods of writing to and reading from a memory cell, and computer systems |
| US8823405B1 (en) * | 2010-09-10 | 2014-09-02 | Xilinx, Inc. | Integrated circuit with power gating |
| US9606889B1 (en) * | 2015-09-04 | 2017-03-28 | Dell Products L.P. | Systems and methods for detecting memory faults in real-time via SMI tests |
| WO2021092830A1 (en) * | 2019-11-14 | 2021-05-20 | Yangtze Memory Technologies Co., Ltd. | Memory device capable of reducing program disturbance and erasing method thereof |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB8923037D0 (en) * | 1989-10-12 | 1989-11-29 | Inmos Ltd | Timing control for a memory |
| JP2725571B2 (ja) * | 1993-10-06 | 1998-03-11 | 日本電気株式会社 | 不揮発性半導体メモリ装置 |
| US5434815A (en) * | 1994-01-19 | 1995-07-18 | Atmel Corporation | Stress reduction for non-volatile memory cell |
| KR0119887B1 (ko) * | 1994-06-08 | 1997-10-30 | 김광호 | 반도체 메모리장치의 웨이퍼 번-인 테스트 회로 |
| JPH10302498A (ja) | 1997-04-21 | 1998-11-13 | Ricoh Co Ltd | 半導体メモリーのテスト方法およびその装置 |
| JP4012350B2 (ja) * | 1999-10-06 | 2007-11-21 | 株式会社ルネサステクノロジ | 半導体集積回路装置およびその製造方法 |
| US6414890B2 (en) * | 1999-12-27 | 2002-07-02 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor memory device capable of reliably performing burn-in test at wafer level |
| US6646911B2 (en) * | 2001-10-26 | 2003-11-11 | Mitsubishi Denki Kabushiki Kaisha | Thin film magnetic memory device having data read current tuning function |
| JP2004234729A (ja) * | 2003-01-29 | 2004-08-19 | Renesas Technology Corp | 半導体記憶装置 |
-
2003
- 2003-04-17 JP JP2003112576A patent/JP4314056B2/ja not_active Expired - Fee Related
-
2004
- 2004-04-12 US US10/821,983 patent/US7075839B2/en not_active Expired - Fee Related
- 2004-04-19 CN CN2004100329617A patent/CN1538459B/zh not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| CN1538459A (zh) | 2004-10-20 |
| US7075839B2 (en) | 2006-07-11 |
| US20040208071A1 (en) | 2004-10-21 |
| JP2004319021A (ja) | 2004-11-11 |
| CN1538459B (zh) | 2010-05-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6684173B2 (en) | System and method of testing non-volatile memory cells | |
| US7050344B1 (en) | Failure test method for split gate flash memory | |
| JP4314056B2 (ja) | 半導体記憶装置 | |
| US7339827B2 (en) | Non-volatile semiconductor memory device and writing method thereof | |
| US20050201140A1 (en) | Memory device, circuits and methods for operating a memory device | |
| JP4921953B2 (ja) | 半導体集積回路装置及び半導体記憶装置のテスト方法 | |
| US5604699A (en) | Method of evaluating the dielectric layer of nonvolatile EPROM, EEPROM and flash-EEPROM memories | |
| US5793675A (en) | Method of evaluating the gate oxide of non-volatile EPROM, EEPROM and flash-EEPROM memories | |
| US7480180B2 (en) | Semiconductor memory device comprising plural source lines | |
| US10768222B1 (en) | Method and apparatus for direct testing and characterization of a three dimensional semiconductor memory structure | |
| KR100451598B1 (ko) | 반도체 비휘발성 메모리의 시험 방법 | |
| JP3267301B2 (ja) | 検査回路を有する回路装置 | |
| US6989551B2 (en) | Test structure for determining a minimum tunnel opening size in a non-volatile memory | |
| TWI797281B (zh) | 具有改善讀取效能的分離閘快閃記憶體單元 | |
| JP6335895B2 (ja) | 漏れ低減書き込みライン荷電保護回路 | |
| JP2009004005A (ja) | 不揮発性半導体記憶装置及びそのテスト方法 | |
| JP3596414B2 (ja) | 不揮発性半導体記憶装置の評価用装置 | |
| US6903995B2 (en) | Test structure for the measurement of contact to gate distance in non-volatile memory devices and corresponding test method | |
| JPH1084025A (ja) | トンネル絶縁膜の膜質評価方法および半導体装置のスクリーニング方法 | |
| CN115527599A (zh) | 存储器件失效测试结构及测试方法 | |
| KR20240019354A (ko) | 제어 다이에 접합된 메모리 다이를 갖는 메모리 디바이스에서의 비트 라인 개방 회로 및 단락 회로 검출 | |
| JPH11126814A (ja) | 半導体評価装置および不揮発性メモリの特性評価方法 | |
| KR100583130B1 (ko) | 불휘발성 강유전체 메모리의 웨이퍼 레벨 번인 테스트 방법 | |
| JPH10199299A (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060412 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080912 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080924 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081118 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090203 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090326 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090421 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090518 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120522 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| LAPS | Cancellation because of no payment of annual fees |