JP3596414B2 - 不揮発性半導体記憶装置の評価用装置 - Google Patents
不揮発性半導体記憶装置の評価用装置 Download PDFInfo
- Publication number
- JP3596414B2 JP3596414B2 JP2000068452A JP2000068452A JP3596414B2 JP 3596414 B2 JP3596414 B2 JP 3596414B2 JP 2000068452 A JP2000068452 A JP 2000068452A JP 2000068452 A JP2000068452 A JP 2000068452A JP 3596414 B2 JP3596414 B2 JP 3596414B2
- Authority
- JP
- Japan
- Prior art keywords
- floating gate
- insulating layer
- semiconductor memory
- nonvolatile semiconductor
- evaluation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
- Tests Of Electronic Circuits (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は不揮発性半導体記憶装置の評価用装置に関する。
【０００２】
【背景技術】
不揮発性半導体記憶装置の一つとして、電気的にデータの書き換えができ、電源を切ってもデータを保持できるＥＥＰＲＯＭがある。ＥＥＰＲＯＭの動作について、データの一括消去が可能なフラッシュＥＥＰＲＯＭを例にとり説明する。
【０００３】
フラッシュＥＥＰＲＯＭでは、たとえば、データの書き込み時には、コントロールゲートとドレインに高電圧を与え、ソースを接地することにより、ソース−ドレイン間にチャネル電流を流し、電荷（ホットエレクトロン）をフローティングゲートに注入する。また、データの消去時には、所定の高電圧をコントロールゲートに印加し、ファウラー・ノルドハイムトンネル（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）伝導（ＦＮ伝導）によってフローティングゲートに蓄積された電荷を、トンネル絶縁層を介してコントロールゲートに移動させる。
【０００４】
また、データの読み出し時においては、ソースに対してドレインを高電位とし、コントロールゲートに所定の電圧を印加することにより、チャネルの形成の有無によって書き込まれたデータの判定がなされる。すなわち、フローティングゲートに電荷が注入されていると、フローティングゲートの電位が低くなるため、チャネルが形成されず、電流が流れない。逆に、フローティングゲートに電荷が注入されていないと、フローティングゲートの電位が高くなるため、チャネルが形成されて電流が流れる。このように、ドレインから流れる電流の有無を検出することにより、データが読み出される。
【０００５】
不揮発性半導体記憶装置の開発段階において、上述した書き換え動作や消去動作のサイクリング耐久特性の評価やフローティングゲート−コントロールゲート間のリーク電流等の測定を行う場合、一般に、試験評価の対象となる不揮発性半導体記憶装置と近似した構造を有する評価用装置（ＴＥＧ；ｔｅｓｔ ｅｌｅｍｅｎｔ ｇｒｏｕｐ）を用いて試験を行う。一例として、スプリットゲート構造を有するフラッシュＥＥＰＲＯＭの試験評価に用いる一般的な評価用装置の断面を図４に示す。また、図４に示される評価用装置３００を含むメモリセルアレイ３０００の平面図を図５に示す。図４は、図５に示される評価用装置３００のＢ−Ｂ線に沿った断面図である。
【０００６】
評価用装置３００は、図５に示すように、複数のメモリセル（フラッシュＥＥＰＲＯＭ）３１０が形成されたメモリセルアレイ３０００内の所定の位置に設置される。評価用装置３００は、メモリセル３１０の動作を評価するために設けられたものであり、フラッシュＥＥＰＲＯＭであるメモリセル３１０とほぼ同様の構造を有する。すなわち、メモリセル３１０と近似した構造を有する評価用装置３００に対して各種の評価試験を行なうことでメモリセル３１０の特性を評価する。
【０００７】
評価用装置３００は、図４に示すように、Ｐ型のシリコン基板１０内に形成されたＮ＋型不純物拡散層からなるソース領域１１４およびドレイン領域１１６と、シリコン基板１０の表面に形成された第１の絶縁層１２１とを有し、第１の絶縁層１２１上には、フローティングゲート１２２と、いわゆるトンネル絶縁層として機能する第２の絶縁層１２３と、コントロールゲート１２８とが順次積層されて形成されている。フローティングゲート１２２の上には、第３の絶縁層１２５が形成されている。
【０００８】
前述したように、メモリセル３１０もこれらと同様の構造を含む。
【０００９】
さらに、評価用装置３００においては、フローティングゲート１２２に電極を接続するために、フローティングゲート１２２に配線部１２２ｂが設けられている。配線部１２２ｂは、フローティングゲート１２２と同様にポリシリコン等から形成される。配線部１２２ｂの先端には電極設置用のパッド１２２ａが形成されている。配線部１２２ｂはフローティングゲート１２２と電極とを接続させるために形成されたものであり、メモリセル３１０には形成されていない。
【００１０】
また、コントロールゲート１２８の先端には、フローティングゲート１２２と同様に電極設置用のパッド１２８ａが形成されている。
【００１１】
評価用装置３００に対して評価を行なう場合、パッド１２２ａおよびパッド１２８ａ上にそれぞれ電極を設けてフローティングゲート１２２とコントロールゲート１２８との間に電圧を印加することにより、フローティングゲート１２２とコントロールゲート１２８との間の耐圧、リーク電流、あるいは第２の絶縁層１２３の膜質等の評価を行なう。
【００１２】
一方、近年、不揮発性半導体記憶装置の微細化・高集積化が強く求められている。一般に、装置が微細になるほど、わずかな形状の変化によって測定結果に影響が生じやすくなる。特に、フローティングゲートのようにもともと微細な部分は微細化が進むにつれて、微妙な形状の違いが測定結果に大きな影響を与えるようになる。したがって、より微細化された不揮発性半導体記憶装置の動作特性等をより正確に評価することが要求されている。
【００１３】
【発明が解決しようとする課題】
前述した評価用装置３００の場合、フローティングゲート１２２に直接電極を接続するために、フローティングゲート１２２に配線部１２２ｂが形成され、かつ配線部１２２ｂの先端にパッド１２２ａが設置されている。このため、評価用装置３００とメモリセル３１０とではフローティングゲートの形状が大きく異なる。ところが、メモリセルアレイ３０００においては、メモリセル３１０と近似した構造を有する評価用装置３００に対して各種の評価試験を行なうことでメモリセル３１０の特性を評価している。したがって、評価用装置３００とメモリセル３１０とでフローティングゲートの形状が大きく異なると、特に、より微細化された不揮発性半導体記憶装置に対して特性を評価する場合には、かかる形状の違いが測定結果に与える影響が大きく、装置の動作特性等をより正確に評価することが困難であることがあった。
【００１４】
本発明の目的は、不揮発性半導体記憶装置について、より正確な特性評価を行うことができる不揮発性半導体記憶装置の評価用装置を提供することにある。
【００１５】
【課題を解決するための手段】
本発明の不揮発性半導体記憶装置の評価用装置は、半導体基板に形成された不純物拡散層と、
前記半導体基板上に形成された第１の絶縁層と、
前記第１の絶縁層を介在させて配置され、底面部の少なくとも一部が前記不純物拡散層と連続するフローティングゲートと、
前記フローティングゲートと第２の絶縁層を介して分離されたコントロールゲートと、を含み、
前記不純物拡散層および前記コントロールゲートにそれぞれ電極が接続されている。
【００１６】
この構成によれば、不揮発性半導体記憶装置の評価用装置と、特性を知りたい不揮発性半導体記憶装置とをほぼ同様の大きさおよび形状を有する構造にすることができる。このため、不揮発性半導体記憶装置の特性について、より正確な評価結果を得ることができる。
【００１７】
この場合、本発明の不揮発性半導体記憶装置の評価用装置は、前記フローティングゲート上に配置された第３の絶縁層を含み、
前記第２の絶縁層は、前記フローティングゲートの少なくとも一部と接触し、前記コントロールゲートは、前記第２の絶縁層および前記第３の絶縁層を介して前記フローティングゲートと分離させて形成することができる。
【００１８】
この構成によれば、本発明の不揮発性半導体記憶装置の評価用装置は、スプリットゲート構造を有する不揮発性半導体記憶装置についても評価を行なうことができる。
【００１９】
また、この場合、本発明の不揮発性半導体記憶装置の評価用装置は、前記第２の絶縁層を、フローティングゲート上に配置させることができる。
【００２０】
この構成によれば、本発明の不揮発性半導体記憶装置の評価用装置は、スタックトゲート構造を有する不揮発性半導体記憶装置についても評価を行なうことができる。
【００２１】
また、本発明の不揮発性半導体記憶装置の評価方法は、前述した不揮発性半導体記憶装置の評価用装置を用い、前記コントロールゲートおよび前記不純物拡散層をそれぞれ電極と接続させ、該不純物拡散層を介して前記フローティングゲートと前記コントロールゲートとの間に電圧を印加することにより、不揮発性半導体記憶装置の評価を行なう。
【００２２】
この評価方法によれば、前述した効果を奏することができる。
【００２３】
【発明の実施の形態】
以下、本発明の好適な実施の形態について、図面を参照しながら説明する。
【００２４】
（第１の実施の形態）
（デバイスの構造）
図１は、本発明の第１の実施の形態にかかる半導体装置１００を模式的に示す断面図であり、図２に示される評価用装置１００のＡ−Ａ線に沿った断面図である。図２は、図１に示される評価用装置１００を含むメモリセルアレイ１０００の平面図である。
【００２５】
本実施の形態にかかる不揮発性半導体記憶装置の評価用装置（以下、「評価用装置」とする）１００は、スプリットゲート構造を有する不揮発性半導体メモリセル１１０に対する試験評価用に用いられる。評価用装置１００は、メモリセル１１０が複数個配列して構成されるメモリセルアレイ１０００中の所定の位置に形成されている。
【００２６】
評価用装置１００は、メモリセル１１０の動作を評価するために設けられたものであり、フラッシュＥＥＰＲＯＭであるメモリセル１１０とほぼ同様の構造を有する。すなわち、メモリセル１１０と近似した構造を有する評価用装置１００に対して各種の評価試験を行なうことでメモリセル１１０の特性を評価している。
【００２７】
評価用装置１００は、図１に示すように、Ｎ型トランジスタを例にとると、Ｐ型のシリコン基板１０内に形成されたＮ＋型不純物拡散層からなるソース領域１４およびドレイン領域１６と、シリコン基板１０の表面に形成された第１の絶縁層１１とを有する。さらに、第１の絶縁層１１上には、フローティングゲート１２と、いわゆるトンネル絶縁層として機能する第２の絶縁層１３と、コントロールゲート１８とが順次形成されている。
【００２８】
さらに、フローティングゲート１２の上には、第３の絶縁層１５が形成されている。この第３の絶縁層１５は、フローティングゲート１２となるポリシリコン層の一部に選択酸化によって形成された絶縁層をパターニングして形成される。また、フローティングゲート１２の一方の上縁部２２０は鋭角に形成され、この上縁部２２０で電界集中が起きやすいようになっている。
【００２９】
第２の絶縁層１３は、第３の絶縁層１５の上面からフローティングゲート１２の側面に連続し、さらにシリコン基板１０の表面に沿ってドレイン領域１６の一端に至るように形成されている。
【００３０】
フローティングゲート１２は、図１に示すように、少なくとも一部がシリコン基板１０の不純物拡散層（図１においてはソース領域１４）と連続して形成され、かつ、残りの部分が第１の絶縁層１１上に形成されている。すなわち、フローティングゲート１２の一部が、ソース領域１４と開口部１２ａにて接している。
【００３１】
開口部１２ａは、第１の絶縁層１１を形成する際に、シリコン基板１０上に酸化シリコン層を形成した後、酸化シリコン層上に所定のパターンのレジストを形成し、続いて酸化シリコン層をエッチングすることにより形成される。
【００３２】
ソース領域１４は電極Ｖｓに接続されており、コントロールゲート１８は電極Ｖｃに接続されている。図２に示すように、ソース領域１４には電極接続用のパッド１４ａが形成されており、パッド１４ａには電極が設置される。また、ソース領域１４と同様に、コントロールゲート１８には電極接続用のパッド１８ａが形成されており、パッド１８ａには電極が設置される。
【００３３】
フローティングゲート１２とコントロールゲート１８との間の耐圧、リーク電流、リーク電流の経時変化、および電荷の捕獲度合い等の信頼性に関わる特性、あるいは第２の絶縁層１３の膜質等の評価は、パッド１４ａおよびパッド１８ａ上にそれぞれ電極を設けて、ソース領域１４を介してフローティングゲート１２とコントロールゲート１８との間に電圧を印加することにより実施される。
【００３４】
評価用装置１００は、メモリセル１１０とほぼ同様の大きさおよび形状を有する構造からなる。したがって、評価用装置１００に対して評価を行なうことにより、メモリセル１１０の特性に関して、より正確な評価結果を得ることができる。
【００３５】
なお、本実施の形態においては、Ｎ型トランジスタを例にとり説明したが、Ｐ型トランジスタであっても同様の構成とすることにより、同様の作用および効果を得ることができる。
【００３６】
（第２の実施の形態）
（デバイスの構造）
図３は、本発明の第２の実施の形態にかかる半導体装置を模式的に示す断面図である。
【００３７】
本実施の形態においては、スタックトゲート構造を有するメモリトランジスタの試験評価用に用いられる評価用装置２００について説明する。すなわち、第２の実施の形態にかかる評価用装置２００は、第１の実施の形態にかかる評価用装置１００を、スタックトゲート構造を有するメモリトランジスタの試験評価用装置として用いたものである。
【００３８】
評価用装置２００は、図３に示すように、ソース領域１４およびドレイン領域１６と、シリコン基板１０の表面に形成された第１の絶縁層２１とを有する。さらに、第１の絶縁層２１上には、フローティングゲート２２と、第２の絶縁層２３と、コントロールゲート２８とが順次形成されている。
【００３９】
図３に示すように、第２の実施の形態にかかる評価用装置２００においても、第１の実施の形態にかかる評価用装置１００と同様に、フローティングゲート２２の一部が、開口部２２ａにてシリコン基板１０の不純物拡散層（図３に示すソース領域１４）と連続して形成され、かつ残りの部分が第１の絶縁層２１上に形成されている。開口部２２ａは、第１の実施の形態にかかる評価用装置１００に形成された開口部１２ａを形成する工程と同様の工程にて形成される。
【００４０】
さらに、ソース領域１４およびコントロールゲート２８がそれぞれ電極Ｖｓおよび電極Ｖｃに接続されている。ソース領域１４およびコントロールゲート２８には、第１の実施の形態にかかる評価用装置１００と同様に、それぞれに電極パッド（図示せず）が形成されており、これらの電極パッドにそれぞれ電極が設置される。
【００４１】
本実施の形態にかかる評価用装置２００を用いた耐圧、リーク電流、膜質等の評価は、第１の実施の形態にかかる評価用装置１００と同様の方法により行なう。すなわち、評価用装置２００において、ソース領域１４を介してフローティングゲート２２とコントロールゲート２８との間に電圧を印加することにより前記評価を行なう。以上の方法により評価を行なうことにより、本実施の形態にかかる評価用装置２００は第１の実施の形態にかかる評価用装置１００と同様の効果を奏する。
【００４２】
なお、本発明は、上記実施の形態に限定されず、発明の要旨の範囲内で各種の態様を取り得る。本発明の範囲は上記の説明でなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかる不揮発性半導体記憶装置の評価用装置を模式的に示す断面図である。
【図２】図１に示す不揮発性半導体記憶装置の評価用装置を模式的に示す平面図である。
【図３】本発明の第２の実施の形態にかかる不揮発性半導体記憶装置の評価用装置を模式的に示す断面図である。
【図４】一般的な不揮発性半導体記憶装置の評価用装置を模式的に示す断面図である。
【図５】図４に示す不揮発性半導体記憶装置の評価用装置を模式的に示す平面図である。
【符号の説明】
１０ シリコン基板
１１，２１ 第１の絶縁層
１２，２２ フローティングゲート
１２ａ，２２ａ 開口部
１３，２３ 第２の絶縁層
１４ ソース領域
１４ａ，１８ａ パッド
１６ ドレイン領域
１８，２８ コントロールゲート
２５ 第３の絶縁層
１００，２００ 不揮発性半導体記憶装置の評価用装置
１１８ 素子分離領域
２２０ 上縁部
１０００ メモリセル
【発明の属する技術分野】
本発明は不揮発性半導体記憶装置の評価用装置に関する。
【０００２】
【背景技術】
不揮発性半導体記憶装置の一つとして、電気的にデータの書き換えができ、電源を切ってもデータを保持できるＥＥＰＲＯＭがある。ＥＥＰＲＯＭの動作について、データの一括消去が可能なフラッシュＥＥＰＲＯＭを例にとり説明する。
【０００３】
フラッシュＥＥＰＲＯＭでは、たとえば、データの書き込み時には、コントロールゲートとドレインに高電圧を与え、ソースを接地することにより、ソース−ドレイン間にチャネル電流を流し、電荷（ホットエレクトロン）をフローティングゲートに注入する。また、データの消去時には、所定の高電圧をコントロールゲートに印加し、ファウラー・ノルドハイムトンネル（Ｆｏｗｌｅｒ−Ｎｏｒｄｈｅｉｍ）伝導（ＦＮ伝導）によってフローティングゲートに蓄積された電荷を、トンネル絶縁層を介してコントロールゲートに移動させる。
【０００４】
また、データの読み出し時においては、ソースに対してドレインを高電位とし、コントロールゲートに所定の電圧を印加することにより、チャネルの形成の有無によって書き込まれたデータの判定がなされる。すなわち、フローティングゲートに電荷が注入されていると、フローティングゲートの電位が低くなるため、チャネルが形成されず、電流が流れない。逆に、フローティングゲートに電荷が注入されていないと、フローティングゲートの電位が高くなるため、チャネルが形成されて電流が流れる。このように、ドレインから流れる電流の有無を検出することにより、データが読み出される。
【０００５】
不揮発性半導体記憶装置の開発段階において、上述した書き換え動作や消去動作のサイクリング耐久特性の評価やフローティングゲート−コントロールゲート間のリーク電流等の測定を行う場合、一般に、試験評価の対象となる不揮発性半導体記憶装置と近似した構造を有する評価用装置（ＴＥＧ；ｔｅｓｔ ｅｌｅｍｅｎｔ ｇｒｏｕｐ）を用いて試験を行う。一例として、スプリットゲート構造を有するフラッシュＥＥＰＲＯＭの試験評価に用いる一般的な評価用装置の断面を図４に示す。また、図４に示される評価用装置３００を含むメモリセルアレイ３０００の平面図を図５に示す。図４は、図５に示される評価用装置３００のＢ−Ｂ線に沿った断面図である。
【０００６】
評価用装置３００は、図５に示すように、複数のメモリセル（フラッシュＥＥＰＲＯＭ）３１０が形成されたメモリセルアレイ３０００内の所定の位置に設置される。評価用装置３００は、メモリセル３１０の動作を評価するために設けられたものであり、フラッシュＥＥＰＲＯＭであるメモリセル３１０とほぼ同様の構造を有する。すなわち、メモリセル３１０と近似した構造を有する評価用装置３００に対して各種の評価試験を行なうことでメモリセル３１０の特性を評価する。
【０００７】
評価用装置３００は、図４に示すように、Ｐ型のシリコン基板１０内に形成されたＮ＋型不純物拡散層からなるソース領域１１４およびドレイン領域１１６と、シリコン基板１０の表面に形成された第１の絶縁層１２１とを有し、第１の絶縁層１２１上には、フローティングゲート１２２と、いわゆるトンネル絶縁層として機能する第２の絶縁層１２３と、コントロールゲート１２８とが順次積層されて形成されている。フローティングゲート１２２の上には、第３の絶縁層１２５が形成されている。
【０００８】
前述したように、メモリセル３１０もこれらと同様の構造を含む。
【０００９】
さらに、評価用装置３００においては、フローティングゲート１２２に電極を接続するために、フローティングゲート１２２に配線部１２２ｂが設けられている。配線部１２２ｂは、フローティングゲート１２２と同様にポリシリコン等から形成される。配線部１２２ｂの先端には電極設置用のパッド１２２ａが形成されている。配線部１２２ｂはフローティングゲート１２２と電極とを接続させるために形成されたものであり、メモリセル３１０には形成されていない。
【００１０】
また、コントロールゲート１２８の先端には、フローティングゲート１２２と同様に電極設置用のパッド１２８ａが形成されている。
【００１１】
評価用装置３００に対して評価を行なう場合、パッド１２２ａおよびパッド１２８ａ上にそれぞれ電極を設けてフローティングゲート１２２とコントロールゲート１２８との間に電圧を印加することにより、フローティングゲート１２２とコントロールゲート１２８との間の耐圧、リーク電流、あるいは第２の絶縁層１２３の膜質等の評価を行なう。
【００１２】
一方、近年、不揮発性半導体記憶装置の微細化・高集積化が強く求められている。一般に、装置が微細になるほど、わずかな形状の変化によって測定結果に影響が生じやすくなる。特に、フローティングゲートのようにもともと微細な部分は微細化が進むにつれて、微妙な形状の違いが測定結果に大きな影響を与えるようになる。したがって、より微細化された不揮発性半導体記憶装置の動作特性等をより正確に評価することが要求されている。
【００１３】
【発明が解決しようとする課題】
前述した評価用装置３００の場合、フローティングゲート１２２に直接電極を接続するために、フローティングゲート１２２に配線部１２２ｂが形成され、かつ配線部１２２ｂの先端にパッド１２２ａが設置されている。このため、評価用装置３００とメモリセル３１０とではフローティングゲートの形状が大きく異なる。ところが、メモリセルアレイ３０００においては、メモリセル３１０と近似した構造を有する評価用装置３００に対して各種の評価試験を行なうことでメモリセル３１０の特性を評価している。したがって、評価用装置３００とメモリセル３１０とでフローティングゲートの形状が大きく異なると、特に、より微細化された不揮発性半導体記憶装置に対して特性を評価する場合には、かかる形状の違いが測定結果に与える影響が大きく、装置の動作特性等をより正確に評価することが困難であることがあった。
【００１４】
本発明の目的は、不揮発性半導体記憶装置について、より正確な特性評価を行うことができる不揮発性半導体記憶装置の評価用装置を提供することにある。
【００１５】
【課題を解決するための手段】
本発明の不揮発性半導体記憶装置の評価用装置は、半導体基板に形成された不純物拡散層と、
前記半導体基板上に形成された第１の絶縁層と、
前記第１の絶縁層を介在させて配置され、底面部の少なくとも一部が前記不純物拡散層と連続するフローティングゲートと、
前記フローティングゲートと第２の絶縁層を介して分離されたコントロールゲートと、を含み、
前記不純物拡散層および前記コントロールゲートにそれぞれ電極が接続されている。
【００１６】
この構成によれば、不揮発性半導体記憶装置の評価用装置と、特性を知りたい不揮発性半導体記憶装置とをほぼ同様の大きさおよび形状を有する構造にすることができる。このため、不揮発性半導体記憶装置の特性について、より正確な評価結果を得ることができる。
【００１７】
この場合、本発明の不揮発性半導体記憶装置の評価用装置は、前記フローティングゲート上に配置された第３の絶縁層を含み、
前記第２の絶縁層は、前記フローティングゲートの少なくとも一部と接触し、前記コントロールゲートは、前記第２の絶縁層および前記第３の絶縁層を介して前記フローティングゲートと分離させて形成することができる。
【００１８】
この構成によれば、本発明の不揮発性半導体記憶装置の評価用装置は、スプリットゲート構造を有する不揮発性半導体記憶装置についても評価を行なうことができる。
【００１９】
また、この場合、本発明の不揮発性半導体記憶装置の評価用装置は、前記第２の絶縁層を、フローティングゲート上に配置させることができる。
【００２０】
この構成によれば、本発明の不揮発性半導体記憶装置の評価用装置は、スタックトゲート構造を有する不揮発性半導体記憶装置についても評価を行なうことができる。
【００２１】
また、本発明の不揮発性半導体記憶装置の評価方法は、前述した不揮発性半導体記憶装置の評価用装置を用い、前記コントロールゲートおよび前記不純物拡散層をそれぞれ電極と接続させ、該不純物拡散層を介して前記フローティングゲートと前記コントロールゲートとの間に電圧を印加することにより、不揮発性半導体記憶装置の評価を行なう。
【００２２】
この評価方法によれば、前述した効果を奏することができる。
【００２３】
【発明の実施の形態】
以下、本発明の好適な実施の形態について、図面を参照しながら説明する。
【００２４】
（第１の実施の形態）
（デバイスの構造）
図１は、本発明の第１の実施の形態にかかる半導体装置１００を模式的に示す断面図であり、図２に示される評価用装置１００のＡ−Ａ線に沿った断面図である。図２は、図１に示される評価用装置１００を含むメモリセルアレイ１０００の平面図である。
【００２５】
本実施の形態にかかる不揮発性半導体記憶装置の評価用装置（以下、「評価用装置」とする）１００は、スプリットゲート構造を有する不揮発性半導体メモリセル１１０に対する試験評価用に用いられる。評価用装置１００は、メモリセル１１０が複数個配列して構成されるメモリセルアレイ１０００中の所定の位置に形成されている。
【００２６】
評価用装置１００は、メモリセル１１０の動作を評価するために設けられたものであり、フラッシュＥＥＰＲＯＭであるメモリセル１１０とほぼ同様の構造を有する。すなわち、メモリセル１１０と近似した構造を有する評価用装置１００に対して各種の評価試験を行なうことでメモリセル１１０の特性を評価している。
【００２７】
評価用装置１００は、図１に示すように、Ｎ型トランジスタを例にとると、Ｐ型のシリコン基板１０内に形成されたＮ＋型不純物拡散層からなるソース領域１４およびドレイン領域１６と、シリコン基板１０の表面に形成された第１の絶縁層１１とを有する。さらに、第１の絶縁層１１上には、フローティングゲート１２と、いわゆるトンネル絶縁層として機能する第２の絶縁層１３と、コントロールゲート１８とが順次形成されている。
【００２８】
さらに、フローティングゲート１２の上には、第３の絶縁層１５が形成されている。この第３の絶縁層１５は、フローティングゲート１２となるポリシリコン層の一部に選択酸化によって形成された絶縁層をパターニングして形成される。また、フローティングゲート１２の一方の上縁部２２０は鋭角に形成され、この上縁部２２０で電界集中が起きやすいようになっている。
【００２９】
第２の絶縁層１３は、第３の絶縁層１５の上面からフローティングゲート１２の側面に連続し、さらにシリコン基板１０の表面に沿ってドレイン領域１６の一端に至るように形成されている。
【００３０】
フローティングゲート１２は、図１に示すように、少なくとも一部がシリコン基板１０の不純物拡散層（図１においてはソース領域１４）と連続して形成され、かつ、残りの部分が第１の絶縁層１１上に形成されている。すなわち、フローティングゲート１２の一部が、ソース領域１４と開口部１２ａにて接している。
【００３１】
開口部１２ａは、第１の絶縁層１１を形成する際に、シリコン基板１０上に酸化シリコン層を形成した後、酸化シリコン層上に所定のパターンのレジストを形成し、続いて酸化シリコン層をエッチングすることにより形成される。
【００３２】
ソース領域１４は電極Ｖｓに接続されており、コントロールゲート１８は電極Ｖｃに接続されている。図２に示すように、ソース領域１４には電極接続用のパッド１４ａが形成されており、パッド１４ａには電極が設置される。また、ソース領域１４と同様に、コントロールゲート１８には電極接続用のパッド１８ａが形成されており、パッド１８ａには電極が設置される。
【００３３】
フローティングゲート１２とコントロールゲート１８との間の耐圧、リーク電流、リーク電流の経時変化、および電荷の捕獲度合い等の信頼性に関わる特性、あるいは第２の絶縁層１３の膜質等の評価は、パッド１４ａおよびパッド１８ａ上にそれぞれ電極を設けて、ソース領域１４を介してフローティングゲート１２とコントロールゲート１８との間に電圧を印加することにより実施される。
【００３４】
評価用装置１００は、メモリセル１１０とほぼ同様の大きさおよび形状を有する構造からなる。したがって、評価用装置１００に対して評価を行なうことにより、メモリセル１１０の特性に関して、より正確な評価結果を得ることができる。
【００３５】
なお、本実施の形態においては、Ｎ型トランジスタを例にとり説明したが、Ｐ型トランジスタであっても同様の構成とすることにより、同様の作用および効果を得ることができる。
【００３６】
（第２の実施の形態）
（デバイスの構造）
図３は、本発明の第２の実施の形態にかかる半導体装置を模式的に示す断面図である。
【００３７】
本実施の形態においては、スタックトゲート構造を有するメモリトランジスタの試験評価用に用いられる評価用装置２００について説明する。すなわち、第２の実施の形態にかかる評価用装置２００は、第１の実施の形態にかかる評価用装置１００を、スタックトゲート構造を有するメモリトランジスタの試験評価用装置として用いたものである。
【００３８】
評価用装置２００は、図３に示すように、ソース領域１４およびドレイン領域１６と、シリコン基板１０の表面に形成された第１の絶縁層２１とを有する。さらに、第１の絶縁層２１上には、フローティングゲート２２と、第２の絶縁層２３と、コントロールゲート２８とが順次形成されている。
【００３９】
図３に示すように、第２の実施の形態にかかる評価用装置２００においても、第１の実施の形態にかかる評価用装置１００と同様に、フローティングゲート２２の一部が、開口部２２ａにてシリコン基板１０の不純物拡散層（図３に示すソース領域１４）と連続して形成され、かつ残りの部分が第１の絶縁層２１上に形成されている。開口部２２ａは、第１の実施の形態にかかる評価用装置１００に形成された開口部１２ａを形成する工程と同様の工程にて形成される。
【００４０】
さらに、ソース領域１４およびコントロールゲート２８がそれぞれ電極Ｖｓおよび電極Ｖｃに接続されている。ソース領域１４およびコントロールゲート２８には、第１の実施の形態にかかる評価用装置１００と同様に、それぞれに電極パッド（図示せず）が形成されており、これらの電極パッドにそれぞれ電極が設置される。
【００４１】
本実施の形態にかかる評価用装置２００を用いた耐圧、リーク電流、膜質等の評価は、第１の実施の形態にかかる評価用装置１００と同様の方法により行なう。すなわち、評価用装置２００において、ソース領域１４を介してフローティングゲート２２とコントロールゲート２８との間に電圧を印加することにより前記評価を行なう。以上の方法により評価を行なうことにより、本実施の形態にかかる評価用装置２００は第１の実施の形態にかかる評価用装置１００と同様の効果を奏する。
【００４２】
なお、本発明は、上記実施の形態に限定されず、発明の要旨の範囲内で各種の態様を取り得る。本発明の範囲は上記の説明でなく特許請求の範囲によって示され、特許請求の範囲と均等の意味および範囲内でのすべての変更が含まれることが意図される。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態にかかる不揮発性半導体記憶装置の評価用装置を模式的に示す断面図である。
【図２】図１に示す不揮発性半導体記憶装置の評価用装置を模式的に示す平面図である。
【図３】本発明の第２の実施の形態にかかる不揮発性半導体記憶装置の評価用装置を模式的に示す断面図である。
【図４】一般的な不揮発性半導体記憶装置の評価用装置を模式的に示す断面図である。
【図５】図４に示す不揮発性半導体記憶装置の評価用装置を模式的に示す平面図である。
【符号の説明】
１０ シリコン基板
１１，２１ 第１の絶縁層
１２，２２ フローティングゲート
１２ａ，２２ａ 開口部
１３，２３ 第２の絶縁層
１４ ソース領域
１４ａ，１８ａ パッド
１６ ドレイン領域
１８，２８ コントロールゲート
２５ 第３の絶縁層
１００，２００ 不揮発性半導体記憶装置の評価用装置
１１８ 素子分離領域
２２０ 上縁部
１０００ メモリセル
Claims (4)
- 不揮発性半導体記憶装置とともにメモリセルアレイに含まれる該不揮発性半導体記憶装置の評価用装置であって、
半導体基板に形成された不純物拡散層と、
前記半導体基板上に形成された第１の絶縁層と、
前記第１の絶縁層を介在させて配置され、底面部の少なくとも一部が前記不純物拡散層と連続するフローティングゲートと、
前記フローティングゲートと第２の絶縁層を介して分離されたコントロールゲートと、を含み、
前記評価用装置は、前記不揮発性半導体記憶装置と同様の大きさおよび形状を有し、
前記不純物拡散層および前記コントロールゲートにそれぞれ電極が接続されている、不揮発性半導体記憶装置の評価用装置。 - 請求項１において、
前記フローティングゲート上に配置された第３の絶縁層を含み、
前記第２の絶縁層は、前記フローティングゲートの少なくとも一部と接触し、
前記コントロールゲートは、前記第２の絶縁層および前記第３の絶縁層を介して前記フローティングゲートと分離されている、不揮発性半導体記憶装置の評価用装置。 - 請求項１において、
前記第２の絶縁層は、前記フローティングゲート上に配置される、不揮発性半導体記憶装置の評価用装置。 - 請求項１〜３のいずれかの不揮発性半導体記憶装置の評価用装置を用い、前記コントロールゲートおよび前記不純物拡散層をそれぞれ電極と接続させ、該不純物拡散層を介して前記フローティングゲートと前記コントロールゲートとの間に電圧を印加することにより、不揮発性半導体記憶装置の評価を行なう、不揮発性半導体記憶装置の評価方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000068452A JP3596414B2 (ja) | 2000-03-13 | 2000-03-13 | 不揮発性半導体記憶装置の評価用装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000068452A JP3596414B2 (ja) | 2000-03-13 | 2000-03-13 | 不揮発性半導体記憶装置の評価用装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2001257278A JP2001257278A (ja) | 2001-09-21 |
| JP3596414B2 true JP3596414B2 (ja) | 2004-12-02 |
Family
ID=18587506
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000068452A Expired - Fee Related JP3596414B2 (ja) | 2000-03-13 | 2000-03-13 | 不揮発性半導体記憶装置の評価用装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3596414B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002043384A (ja) * | 2000-07-24 | 2002-02-08 | Mitsubishi Electric Corp | 層間絶縁膜の評価用ｔｅｇを含む半導体装置とその製造方法及び層間絶縁膜の評価方法 |
| JP2008288479A (ja) * | 2007-05-21 | 2008-11-27 | Nec Electronics Corp | 不揮発性メモリセル用の評価素子及びこれを含む半導体チップ、ウェハ、及び、これらの製造方法 |
-
2000
- 2000-03-13 JP JP2000068452A patent/JP3596414B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2001257278A (ja) | 2001-09-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7339827B2 (en) | Non-volatile semiconductor memory device and writing method thereof | |
| JP3951443B2 (ja) | 不揮発性半導体記憶装置及びその書き込み方法 | |
| US20030074152A1 (en) | System and method of testing non-volatile memory cells | |
| KR20070106923A (ko) | 반도체 장치 및 그 제조 방법 | |
| JP2003017600A (ja) | ２ビット作動の２トランジスタを備えた不揮発性メモリ素子並びにその駆動方法及び製造方法 | |
| JP4504518B2 (ja) | フイールドプログラム可能ゲートアレイの不揮発性メモリセルを消去する方法 | |
| US6339557B1 (en) | Charge retention lifetime evaluation method for nonvolatile semiconductor memory | |
| JP3596414B2 (ja) | 不揮発性半導体記憶装置の評価用装置 | |
| JP3524793B2 (ja) | 不揮発性半導体記憶装置とその製造方法 | |
| JP3868906B2 (ja) | 半導体素子を用いた時間検出装置および時間検出方法 | |
| US20090201739A1 (en) | Method for driving semiconductor device, and semiconductor device | |
| JPH11126494A (ja) | 不揮発性半導体記憶装置のデータ消去方法 | |
| US5636168A (en) | Method for testing a nonvolatile semiconductor memory device | |
| KR100426488B1 (ko) | 플래시 메모리 셀과 그 제조 방법 및 프로그램/소거/독출방법 | |
| US9852801B1 (en) | Method for determining a leakage current through an inter-gate dielectric structure of a flash memory cell | |
| JP3264365B2 (ja) | 不揮発性記憶素子 | |
| US20050232051A1 (en) | Dual-level stacked flash memory cell with a MOSFET storage transistor | |
| US5901080A (en) | Nonvolatile semiconductor memory device | |
| JPH11145312A (ja) | 不揮発性半導体記憶装置 | |
| JPH11162181A (ja) | 不揮発性半導体記憶装置 | |
| KR100317497B1 (ko) | 플래쉬 메모리 소자의 테스트 패턴 및 테스트 방법 | |
| JP2577383B2 (ja) | 不揮発性半導体メモリ装置の製造方法 | |
| JP3971196B2 (ja) | 半導体不揮発性記憶装置 | |
| JP2817781B2 (ja) | 不揮発性メモリ装置及びそのテスト方法 | |
| JP2006157050A (ja) | 不揮発性半導体記憶装置と、その書き込みおよび動作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040506 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040518 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040714 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040817 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040830 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080917 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090917 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100917 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110917 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120917 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130917 Year of fee payment: 9 |
|
| LAPS | Cancellation because of no payment of annual fees |