JP3868906B2 - 半導体素子を用いた時間検出装置および時間検出方法 - Google Patents
半導体素子を用いた時間検出装置および時間検出方法 Download PDFInfo
- Publication number
- JP3868906B2 JP3868906B2 JP2002568323A JP2002568323A JP3868906B2 JP 3868906 B2 JP3868906 B2 JP 3868906B2 JP 2002568323 A JP2002568323 A JP 2002568323A JP 2002568323 A JP2002568323 A JP 2002568323A JP 3868906 B2 JP3868906 B2 JP 3868906B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor element
- gate electrode
- layer
- floating gate
- nitride layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 239000004065 semiconductor Substances 0.000 title claims description 31
- 238000000034 method Methods 0.000 title claims description 16
- 150000004767 nitrides Chemical class 0.000 claims abstract description 46
- 238000002347 injection Methods 0.000 claims abstract description 31
- 239000007924 injection Substances 0.000 claims abstract description 31
- 230000005540 biological transmission Effects 0.000 claims abstract description 8
- 238000001514 detection method Methods 0.000 claims description 28
- 230000008859 change Effects 0.000 claims description 6
- CZMRCDWAGMRECN-UGDNZRGBSA-N Sucrose Chemical compound O[C@H]1[C@H](O)[C@@H](CO)O[C@@]1(CO)O[C@@H]1[C@H](O)[C@@H](O)[C@H](O)[C@@H](CO)O1 CZMRCDWAGMRECN-UGDNZRGBSA-N 0.000 claims 1
- 229930006000 Sucrose Natural products 0.000 claims 1
- 239000005720 sucrose Substances 0.000 claims 1
- 210000004027 cell Anatomy 0.000 description 60
- 239000002800 charge carrier Substances 0.000 description 13
- 238000012546 transfer Methods 0.000 description 9
- 230000000694 effects Effects 0.000 description 8
- 210000000352 storage cell Anatomy 0.000 description 7
- 230000005684 electric field Effects 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- 230000006870 function Effects 0.000 description 3
- 238000002513 implantation Methods 0.000 description 3
- 238000005259 measurement Methods 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 230000007423 decrease Effects 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000001627 detrimental effect Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 239000002784 hot electron Substances 0.000 description 1
- 238000011835 investigation Methods 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000000691 measurement method Methods 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 230000002269 spontaneous effect Effects 0.000 description 1
- 230000036962 time dependent Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F1/00—Apparatus which can be set and started to measure-off predetermined or adjustably-fixed time intervals without driving mechanisms, e.g. egg timers
- G04F1/005—Apparatus which can be set and started to measure-off predetermined or adjustably-fixed time intervals without driving mechanisms, e.g. egg timers using electronic timing, e.g. counting means
-
- G—PHYSICS
- G04—HOROLOGY
- G04F—TIME-INTERVAL MEASURING
- G04F10/00—Apparatus for measuring unknown time intervals by electric means
- G04F10/10—Apparatus for measuring unknown time intervals by electric means by measuring electric or magnetic quantities changing in proportion to time
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
- H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
- H01L29/42312—Gate electrodes for field effect devices
- H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
- H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
- H01L29/42324—Gate electrodes for transistors with a floating gate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/788—Field effect transistors with field effect produced by an insulated gate with floating gate
- H01L29/7881—Programmable transistors with only two possible levels of programmation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Computer Hardware Design (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Measurement Of Unknown Time Intervals (AREA)
- Burglar Alarm Systems (AREA)
- Electrochromic Elements, Electrophoresis, Or Variable Reflection Or Absorption Elements (AREA)
- Recording Measured Values (AREA)
- Electrotherapy Devices (AREA)
- Branch Pipes, Bends, And The Like (AREA)
- Solid State Image Pick-Up Elements (AREA)
Description
本発明は、時間検出装置および時間検出方法に関するものであり、特に、例えば、集積回路（Chip）へのアクセス時間（Zugriffszeit）を遅延できるように、電流によらない（stromlosen）時間基準（Zeitnormals）を実現するために使用できる時間検出装置および時間検出方法に関するものである。
【０００１】
チップカードＩＣ（Chipkarten-ICs）のような電子回路では、非認可アクセス（nicht−autorisierten Zugriffen）を拒否することが特に必要である。非認可アクセスを防止するために安全性に関する機能を備えた電子回路、例えば、チップカードＩＣは、暗号化方法を用いて保護されている。このような暗号化方法は、（例えば、ＤＰＡ（差動出力解析（differential power analysis））の範囲内でほんのわずかに変化する信号パターン（Signalmustern）を電子回路に送ることにより、調べることができる。電子回路は、このような試行（Angriff）に反応してオンとオフが周期的に切り替えられる（周期的にスイッチオンまたはスイッチオフされる）。試行が成功して電子回路もしくはチップカードＩＣを非認可アクセスに対して無防備にするには、ある程度の数のスイッチオン発生（Einschaltvorgaengen）が必要である。スイッチオン発生の時間間隔を増加させること、あるいは所定の時間間隔内に所定の数のスイッチオン発生が生じたもののみを許可することにより、この試行を、困難にするか、あるいは、防止できる。
【０００２】
上記のような処置を、非認可アクセスに対して講じることができるように、電子回路または集積回路において時間検出を行うことが必要不可欠であり、この時間検出は、スイッチオフ（ausgeschalteten）状態でも、すなわち、エネルギーが供給されていなくても行われていることが好ましい。さらに、このような時間検出は、温度と本質的に無関係であるべきであり、外部からの影響を受けないべきである。
【０００３】
米国特許公報第５，７６０，６４４号（ＵＳ-５,７６０,６４４）に、時間の経過を記録できる集積半導体回路が記載されている。米国特許公報第５，７６０，６４４号では、時間の経過を記録するために、電荷キャリア（Ladungstraeger）が、記憶誘導体（Speicherdielektrikum）に注入され、この誘電体に注入される電荷から発生する電界の変化が時間検出のために使用される。この電界は、誘電性物質内で電荷が自然に減少するのに伴って変化する。その結果、時間と同様に電界を測定することによっても、経過時間の情報を得ることができる。記憶誘電体として、米国特許公報第５，７６０，６４４号では、ＳＯＮＯＳトランジスタ（シリコン-ＯＮＯ-シリコントランジスタ）のＯＮＯ構造（酸化物-窒化物-酸化物構造）、または、ＳＮＯＳトランジスタ（シリコン-ＮＯ-シリコン-トランジスタ）のＮＯ構造（窒化物-酸化物構造）が使用される。上述の記憶トランジスタのＯＮＯ誘電体、または、ＮＯ誘電体を使用する場合、窒化物に蓄積されている、時間に応じた電子の電荷喪失が、セルにおいて変化した境界電圧（Einsatzspannung）によって検出される。
【０００４】
本発明の目的は、温度とは本質的に無関係であり、外部からの影響を受けない方法で実現することができる時間基準によって時間を記録する装置および方法を提供することである。
【０００５】
この目的は、請求項１に記載の時間検出装置、および、請求項６に記載の方法により達成される。
【０００６】
本発明では、時間検出装置が、トランジスタ構造を有する半導体素子を備えている。この半導体素子は、例えば、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）セルの形状である。このようなＥＥＰＲＯＭセルでは、記憶トランジスタのチャネル領域に、ゲート誘電体が配置されており、その上に、浮遊ゲート電極が配置されている。この浮遊ゲート電極は、ＮＯ層連続体（窒化物-酸化物-層連続体）または、ＯＮＯ層連続体（酸化物-窒化物-酸化物-層連続体）により、制御ゲート電極から隔離されている。
【０００７】
本発明では、時間検出、あるいは、時間基準の実現のために、電荷が、まず、浮遊ゲート電極に注入され、そこから、浮遊ゲート電極と制御ゲート電極の間を隔離する窒化物層に注入される。このような注入後、窒化物層に注入された電荷の電荷濃度の中心（Ladungsschwerpunkt）は、浮遊ゲート電極と制御ゲート電極との間にあるＯＮ構造またはＯＮＯ構造における、浮遊ゲート電極に面する酸化物層と、窒化物層との間の界面に沿って存在する。
【０００８】
本発明では、注入された電荷の電荷濃度の中心が移動して界面から放れることを、時間検出のために利用する。この移動は、記憶セルのチャネル領域における伝送特性に影響を与える。
【０００９】
記憶セルに用いられるドーピング（dotierungsarten）の種類に応じて、電子または正孔を、ＯＮ層連続体またはＯＮＯ層連続体に注入できる。この場合、電荷キャリアは、初めはそれらが注入された付近、すなわち、浮遊ゲート電極に面する酸化物層と窒化物層との間の界面における窒化物層に集中している。その後、電荷キャリアは、ホッピング伝導としてよく知られている、トラップ支援された伝導機構（Trap-unterstuetzten Leitungsmechanismus）により、窒化物を通って流動し始める。その結果、電荷濃度の中心の移動が生じる。このとき、電荷濃度の中心の移動は、適切な方法、つまり、記憶セルのチャネル領域における伝送特性の変化に基づいて検出できる。その結果、要求される時間基準が実現される。
【００１０】
本発明によれば、時間検出のために使用されるＥＥＰＲＯＭ記憶セルなどの通常の動作中に、情報を格納するための電荷が、浮遊ゲート電極に注入される。ＯＮ絶縁層連続体またはＯＮＯ絶縁層連続体への電荷注入は、ここでは単に有害な副作用である。本発明では、この副作用を時間測定のために使用する。この副作用は、より多くの電荷がＥＥＰＲＯＭ記憶セルに注入されると、比例して増大する。この効果を、時間測定セルにより多くの電荷を注入し、基準セルにより少ない数の電荷を注入することにより、時間検出のために利用できる。この場合、時間測定セルに注入される電荷量は、窒化物層への電荷の注入を引き起こすのに十分である必要がある。このような基準セルを使用する場合、指定された経過時間の経過を、基準セルの境界電圧と時間測定セルの境界電圧とが、適切な電荷キャリア注入後、例えば、同じ値に下降しているというような、特定の関係を相互に有する場合に示すことができる。ただし、境界電圧とは、特定の電流を、それぞれのセルのチャネル領域に流すために制御ゲートに印加されなければならない電圧である。
【００１１】
本発明の好ましい実施例を、添付した図を参照してさらに詳しく説明する。
図１は、ＥＥＰＲＯＭ記憶セルの概略構造図である。
図２は、異なる注入電圧の値に対して、時間によって境界電圧ＶEがどのように変化するかを示すグラフである。
図３は、本発明に基づく時間検出装置の実施例の概略図である。
【００１２】
本発明の時間検出の基礎となる、トランジスタ構造を有する半導体素子の窒化物層において電荷濃度の中心が移動することの効果を、図２および図３に関連して説明する前に、本発明の好ましい実施例におけるトランジスタ構造を有する半導体素子であるＥＥＰＲＯＭ記憶セルの構造についてまず簡単に述べる。
【００１３】
図１は、このようなＥＥＰＲＯＭ記憶セルの概略断面図を示している。この図では、ソース／ドレイン領域２は、適切な注入（Implantationen）により、半導体基板６のドーピング領域(dotierten Wanne)４に形成される。ソース／ドレイン領域の間に配置されている、記憶セルのチャネル領域８に、ゲート酸化物１０が備えられており、その上に、浮遊ゲート電極１２が備えられている。浮遊ゲート電極１２と、制御ゲート電極１４との間に、下部酸化物層１６、窒化物層１８、および、上部酸化物層２０により構成されるＯＮＯ層連続体が備えられている。
【００１４】
ゲート酸化物１０、または、ゲート酸化物層は、トンネル窓（Tunnelfenster）を構成する、厚さのより薄い領域２２を備えている。トンネル窓２２の下側に、注入埋め込み部２４が、ドーピング領域４内に備えられている。最後に、ソース／ドレイン端子２６を有するソース／ドレイン領域、および、制御ゲート端子２８を有する制御ゲート電極が備えられている。
【００１５】
図１に記載のＥＥＰＲＯＭ記憶セル、すなわちＦＬＯＴＯＸ記憶セル（ＦＬＯＴＯＸ＝浮遊ゲートトンネル酸化物（FLOating Gate Tunnel Oxide））の設計は、寸法決定（Dimensionierung）、ドーピング濃度、プログラム電圧、消去電圧（Loesch-Spannungen）などに関して、従来の浮遊ゲートセルの構造と同様に選択すればよい。ここに記載されているＦＬＯＴＯＸセル以外に、浮遊ゲート（例えば、高温の電子を注入することにより、電子を浮遊ゲートにもたらす既知のフラッシュセル）を備える他のトランジスタ構造を使用してもよい。
【００１６】
図１に示すＥＥＰＲＯＭ記憶セルの論理値状態（logische Zustand）は、ＥＥＰＲＯＭ記憶セルを記憶装置（Speicherzelle）として使用する場合、浮遊ゲート１２の電荷状態により決定される。電荷を浮遊ゲート電極１２にもたらすため、すなわち、浮遊ゲート電極１２に注入するために、適切な注入電圧を制御ゲート端子２８に印加する。これにより、トンネル窓２２を通って、浮遊ゲート電極１２上へ、電荷キャリアのファウラー−ノルドハイムトンネル（Fowler-Nordheim-Tunnel）が生じる。このように浮遊ゲート電極１２にもたらされた電荷は、チャネル領域８の伝送特性に影響を与える。その結果、境界電圧ＶE、すなわち、ソース／ドレイン領域２の間における所定のチャネル電流（端子２６を介して流れる（Abgegriffen）ことができる）を得るために制御ゲート端子２８において必要な電圧が変更される。電子を浮遊ゲート電極１２に注入するようなドーピングおよび電圧の場合、境界電圧は、浮遊ゲート電極にある電荷の数が増えるのに伴って、ますます正の電圧へと変化する。
【００１７】
記憶セル（Speicherzelle）を読み取るため、すなわち、セルの論理値状態を検出するために、通常、所定の電圧を、制御ゲート電極２８に印加する。従って、この場合、チャネル電流は、セルの論理値状態のための基準である。読み取り水準、すなわち、セルを読み取るために制御ゲート電極に印加されるべき電圧は、セルを部分的にプログラム（Anprogrammieren）してしまうことを避けられるように選択されなければならない。
【００１８】
上述のように、電荷キャリアは、通常の動作中に、記憶セルの浮遊ゲート電極内に注入される。しかし、この浮遊ゲート電極内への電荷キャリアの注入のほかに、注入電圧が十分に高い場合、あるいは、十分に多数の電圧パルス（Spannungspulsen）を使用する場合にも、トンネル効果により、下部酸化物層１６を通り、窒化物層１８に、電荷キャリアが注入される。このように窒化物層１８に注入される電荷キャリアは、初めは、その注入部の近くに、すなわち、下部酸化物層１６と窒化物層１８との間の界面に集中している。電荷キャリア注入が終了した後、外部電圧を印加しない場合、電荷濃度の中心は、時間が経つにつれて、制御ゲート電極１４の方向に移動する。この場合、電荷濃度の中心の移動は、基本的にホッピング機構（Hopping-Mechanismen）（プール−フレンケル電子ホッピング（Poole-Frenkel Electron Hopping））により引き起こされる。この移動機構は、図１の窒化物層１８における矢印により示され、引き起こされる電界（Gesamtfeld）によって、電荷キャリアまたは電子をもう動かすことができなくなるまで持続する。従って、窒化物に充填される電荷の大部分は、窒化物層１８と上部酸化物層２０との間の界面に存在している。
【００１９】
窒化物層１８に注入された電荷は、浮遊ゲート１２に注入される電荷と同じように、セルのチャネル特性に対する影響を及ぼす。電荷がセルのチャネル領域８に近いほど、チャネルの反転、つまり伝導性チャネル（leitenden Kanals）の成立を防止できる。つまり、チャネルに対する電荷の近さは、トランジスタもしくは記憶セルの境界電圧に直接影響を及ぼす。それゆえ、この境界電圧は、窒化物における電荷の電荷濃度の中心の位置に依存する。この濃度の中心が、制御ゲート電極１４に近いほど、セルの境界電圧はより高い。
【００２０】
窒化物層１８における上述の電荷の移動が時間に依存するので、セルの境界電圧の観察を通して電荷の移動を管理することにより、時間検出のため、あるいは、時間基準の実現のために使用できる。
【００２１】
図２に、上述のようなＥＥＰＲＯＭセルの境界電圧ＶEを時間の関数として示す。この場合、曲線４０は、パルスの高さがより高い注入電圧に対する境界電圧を表し、一方曲線４２は、パルスの高さがより低い注入電圧に対する境界電圧を示している。一般的なＥＥＰＲＯＭセルの場合に、曲線４０の型になる一般的な注入電圧は、例えば、１７Ｖのパルスの高さを有し、一方、曲線４２の型になる注入電圧は、例えば、パルスの高さ１４Ｖを備えている。この曲線４０，４２は、下部酸化物層１６の厚さが、５ｎｍであり、窒化物層１８の厚さが２０ｎｍであるＥＥＰＲＯＭセルを使用する場合に得られる。
【００２２】
図２に示す曲線４０および４２は、時間とともに減少する境界電圧を示し、この場合、境界電圧の喪失は、２段階に分類される。第１段階は、境界電圧が急速に降下することを示し、その後に、境界電圧が連続的に下降し、図２に示す点線４４の領域において終了する。第１段階における急速な降下は、窒化物層１６における上述の電荷移動により引き起こされ、一方、第２段階における連続的な下降の原因は漏電電流である。本発明では、特性曲線４０および４２の第１段階における境界電圧の急速な降下を、時間検出のために利用する。この場合、図２の曲線４０および４２から、境界電圧の下降の効果は、注入電圧のパルスの高さが高くなるのに比例して増幅されて現れるということが分かる。その理由は、使用される注入電圧のパルスの高さが、浮遊電極に注入される電荷と、窒化物層に注入される電荷との比率を変更するからである。パルスの高さが大きければ大きいほど、窒化物層に注入される電荷の割合は大きくなる。窒化物に注入される電荷の割合が増加するのに伴い、窒化物層における上記の電荷移動が、境界電圧の経過に与える影響は、例えば図２に示したように増加する。
【００２３】
本発明に基づき、トンネル窓２２を通る電荷キャリアトンネルのほかに、さらに窒化物層１８の下部酸化物層１６を通るトンネルに作用する注入電圧を使用する必要があることが明らかである。実際に使用される注入電圧の高さは、この場合、記憶セルのそれぞれの設計に応じている。
【００２４】
適切な注入電圧が使用される場合、時間検出は、上記電荷移動により引き起こされる境界電圧の変化に基づいて簡単に行うことができる。本発明に基づき、所定時間の経過を検出できるような実施例を、以下に図３を参照して説明する。この実施例では、時間尺度セル５０と基準セル５２が使用されている。時間尺度セル５０と基準セル５２との双方は、例えば、上述の、ＯＮＯ構造を有する浮遊ゲートセルの経過を、補間誘電体（Interpolydielektrikum）として、すなわち、浮遊ゲートと制御ゲートとの間の誘電体として備えている。時間記録装置は、制御装置５４を備え、この制御装置５４は、一方に電荷キャリア注入装置５６、他方にこのような浮遊ゲートセルに電荷を注入してからの経過時間を検出するための装置５８を備えている。制御装置５４は、適切な形状で、時間尺度セル５０および基準セル５２と接続されている。
【００２５】
２つのセル５０，５２の浮遊ゲートセルは、例えば１７Ｖの高さを有する正の電圧パルスによって、制御ゲートにおいて、負に帯電される。その結果、セルの境界電圧は、正すなわち、例えば、４Ｖの値を有している。時間尺度セルの浮遊ゲートは、１つあるいはそれ以上のほかの電圧パルスにより、さらに負、例えば、５Ｖの境界電圧に帯電される。セルに電圧が印加されなくなった場合、時間尺度セル５０におけるより強い電界により、窒化物層におけるその電荷濃度の中心は、セルの境界電圧が低くなるように移動する。他の電圧パルスを使用することは、電荷濃度の分布（Ladungsverteilung）に関して、浮遊ゲートと窒化物層との間に高い電圧パルスを使用することと、同様の効果がある。そのため、電荷移動による境界電圧の変化は、基準セルよりも時間尺度セルの方が大きい。２つのセルの境界電圧を装置５８において比較することによって得られる、時間尺度セルの境界電圧が基準セルの境界電圧と等しくなるまでの時間は、時間基準として用いることができる。従って、本発明に基づく時間記録装置が非認可アクセスから保護するための機構として使用される場合、集積回路は、例えば、両者の境界電圧がこのように一致するまで、あるいは、両者の境界電圧間で所定の比率が算出されるまで、無効なままとなる。
【００２６】
従って、例えば、米国特許公報第５，７６０，６４４号に記載されている、ＳＯＮＯＳセルの記憶誘電体における電荷の自然な放出を時間検出のために利用する既知の方法とは異なり、本発明では、ＯＮ層、または、ＯＮＯ層における電荷移動が時間基準として使用される。従って、本発明によれば、公知の方法と比較して、より改善された解決法が可能となる。なぜなら、上述のように、適切な注入電圧パルスを使用することによって引き起こされる上記の電荷移動に比例して、境界電圧の降下が起こるからである。
さらに、本発明により、温度とは本質的に無関係で、外部からの影響を受けない時間測定方法を提供できる。
【００２７】
時間測定のための本発明の場合に利用される、ＥＥＰＲＯＭセルの窒化物層における電荷移動の効果に関連して、エーリッヒ−ローガー・ブリュックルマイヤー（Eric-Roger Brucklmeier）氏の学位論文、「補間誘電体としてＯＮＯを用いるＦＬＯＴＯＸ−ＥＥＰＲＯＭセルにおける、データ保持のための調査」提出期日１９９８年５月１日（"Untersuchungen zur Datenhaltungan FLOTOX-EEPROM-Zellen mit ONO als Interpolydielektrikum" mit Abgabetermin vom １. Mai １９９８）を参照した。
【図面の簡単な説明】
【図１】 ＥＥＰＲＯＭ-記憶セルの概略構造図である。
【図２】 異なる注入電圧に対して、時間によって境界電圧ＶEがどのように変化するかを示すグラフである。
【図３】 本発明に基づく時間検出装置の実施例の概略図である。
【符号の説明】
２ ソース／ドレイン領域
４ ドーピング領域
６ 半導体基板
８ チャネル領域
１０ ゲート酸化物
１２ 浮遊ゲート電極
１４ 制御ゲート電極
１６ 下部酸化物層
１８ 窒化物層
２０ 上部酸化物層
２２ トンネル窓
２４ 注入埋め込み部
２６ ソース／ドレイン端子
２８ 制御ゲート端子
４０ 大きなパルスの高さ境界電圧曲線
４２ 小さなパルスの高さに対する境界電圧曲線
４４ 第１段階の終了を示す線
５０ 時間尺度セル
５２ 基準セル
５４ 制御装置
５６ 電荷注入装置
５８ 時間検出装置
【０００１】
チップカードＩＣ（Chipkarten-ICs）のような電子回路では、非認可アクセス（nicht−autorisierten Zugriffen）を拒否することが特に必要である。非認可アクセスを防止するために安全性に関する機能を備えた電子回路、例えば、チップカードＩＣは、暗号化方法を用いて保護されている。このような暗号化方法は、（例えば、ＤＰＡ（差動出力解析（differential power analysis））の範囲内でほんのわずかに変化する信号パターン（Signalmustern）を電子回路に送ることにより、調べることができる。電子回路は、このような試行（Angriff）に反応してオンとオフが周期的に切り替えられる（周期的にスイッチオンまたはスイッチオフされる）。試行が成功して電子回路もしくはチップカードＩＣを非認可アクセスに対して無防備にするには、ある程度の数のスイッチオン発生（Einschaltvorgaengen）が必要である。スイッチオン発生の時間間隔を増加させること、あるいは所定の時間間隔内に所定の数のスイッチオン発生が生じたもののみを許可することにより、この試行を、困難にするか、あるいは、防止できる。
【０００２】
上記のような処置を、非認可アクセスに対して講じることができるように、電子回路または集積回路において時間検出を行うことが必要不可欠であり、この時間検出は、スイッチオフ（ausgeschalteten）状態でも、すなわち、エネルギーが供給されていなくても行われていることが好ましい。さらに、このような時間検出は、温度と本質的に無関係であるべきであり、外部からの影響を受けないべきである。
【０００３】
米国特許公報第５，７６０，６４４号（ＵＳ-５,７６０,６４４）に、時間の経過を記録できる集積半導体回路が記載されている。米国特許公報第５，７６０，６４４号では、時間の経過を記録するために、電荷キャリア（Ladungstraeger）が、記憶誘導体（Speicherdielektrikum）に注入され、この誘電体に注入される電荷から発生する電界の変化が時間検出のために使用される。この電界は、誘電性物質内で電荷が自然に減少するのに伴って変化する。その結果、時間と同様に電界を測定することによっても、経過時間の情報を得ることができる。記憶誘電体として、米国特許公報第５，７６０，６４４号では、ＳＯＮＯＳトランジスタ（シリコン-ＯＮＯ-シリコントランジスタ）のＯＮＯ構造（酸化物-窒化物-酸化物構造）、または、ＳＮＯＳトランジスタ（シリコン-ＮＯ-シリコン-トランジスタ）のＮＯ構造（窒化物-酸化物構造）が使用される。上述の記憶トランジスタのＯＮＯ誘電体、または、ＮＯ誘電体を使用する場合、窒化物に蓄積されている、時間に応じた電子の電荷喪失が、セルにおいて変化した境界電圧（Einsatzspannung）によって検出される。
【０００４】
本発明の目的は、温度とは本質的に無関係であり、外部からの影響を受けない方法で実現することができる時間基準によって時間を記録する装置および方法を提供することである。
【０００５】
この目的は、請求項１に記載の時間検出装置、および、請求項６に記載の方法により達成される。
【０００６】
本発明では、時間検出装置が、トランジスタ構造を有する半導体素子を備えている。この半導体素子は、例えば、ＥＥＰＲＯＭ（Electrically Erasable Programmable Read Only Memory）セルの形状である。このようなＥＥＰＲＯＭセルでは、記憶トランジスタのチャネル領域に、ゲート誘電体が配置されており、その上に、浮遊ゲート電極が配置されている。この浮遊ゲート電極は、ＮＯ層連続体（窒化物-酸化物-層連続体）または、ＯＮＯ層連続体（酸化物-窒化物-酸化物-層連続体）により、制御ゲート電極から隔離されている。
【０００７】
本発明では、時間検出、あるいは、時間基準の実現のために、電荷が、まず、浮遊ゲート電極に注入され、そこから、浮遊ゲート電極と制御ゲート電極の間を隔離する窒化物層に注入される。このような注入後、窒化物層に注入された電荷の電荷濃度の中心（Ladungsschwerpunkt）は、浮遊ゲート電極と制御ゲート電極との間にあるＯＮ構造またはＯＮＯ構造における、浮遊ゲート電極に面する酸化物層と、窒化物層との間の界面に沿って存在する。
【０００８】
本発明では、注入された電荷の電荷濃度の中心が移動して界面から放れることを、時間検出のために利用する。この移動は、記憶セルのチャネル領域における伝送特性に影響を与える。
【０００９】
記憶セルに用いられるドーピング（dotierungsarten）の種類に応じて、電子または正孔を、ＯＮ層連続体またはＯＮＯ層連続体に注入できる。この場合、電荷キャリアは、初めはそれらが注入された付近、すなわち、浮遊ゲート電極に面する酸化物層と窒化物層との間の界面における窒化物層に集中している。その後、電荷キャリアは、ホッピング伝導としてよく知られている、トラップ支援された伝導機構（Trap-unterstuetzten Leitungsmechanismus）により、窒化物を通って流動し始める。その結果、電荷濃度の中心の移動が生じる。このとき、電荷濃度の中心の移動は、適切な方法、つまり、記憶セルのチャネル領域における伝送特性の変化に基づいて検出できる。その結果、要求される時間基準が実現される。
【００１０】
本発明によれば、時間検出のために使用されるＥＥＰＲＯＭ記憶セルなどの通常の動作中に、情報を格納するための電荷が、浮遊ゲート電極に注入される。ＯＮ絶縁層連続体またはＯＮＯ絶縁層連続体への電荷注入は、ここでは単に有害な副作用である。本発明では、この副作用を時間測定のために使用する。この副作用は、より多くの電荷がＥＥＰＲＯＭ記憶セルに注入されると、比例して増大する。この効果を、時間測定セルにより多くの電荷を注入し、基準セルにより少ない数の電荷を注入することにより、時間検出のために利用できる。この場合、時間測定セルに注入される電荷量は、窒化物層への電荷の注入を引き起こすのに十分である必要がある。このような基準セルを使用する場合、指定された経過時間の経過を、基準セルの境界電圧と時間測定セルの境界電圧とが、適切な電荷キャリア注入後、例えば、同じ値に下降しているというような、特定の関係を相互に有する場合に示すことができる。ただし、境界電圧とは、特定の電流を、それぞれのセルのチャネル領域に流すために制御ゲートに印加されなければならない電圧である。
【００１１】
本発明の好ましい実施例を、添付した図を参照してさらに詳しく説明する。
図１は、ＥＥＰＲＯＭ記憶セルの概略構造図である。
図２は、異なる注入電圧の値に対して、時間によって境界電圧ＶEがどのように変化するかを示すグラフである。
図３は、本発明に基づく時間検出装置の実施例の概略図である。
【００１２】
本発明の時間検出の基礎となる、トランジスタ構造を有する半導体素子の窒化物層において電荷濃度の中心が移動することの効果を、図２および図３に関連して説明する前に、本発明の好ましい実施例におけるトランジスタ構造を有する半導体素子であるＥＥＰＲＯＭ記憶セルの構造についてまず簡単に述べる。
【００１３】
図１は、このようなＥＥＰＲＯＭ記憶セルの概略断面図を示している。この図では、ソース／ドレイン領域２は、適切な注入（Implantationen）により、半導体基板６のドーピング領域(dotierten Wanne)４に形成される。ソース／ドレイン領域の間に配置されている、記憶セルのチャネル領域８に、ゲート酸化物１０が備えられており、その上に、浮遊ゲート電極１２が備えられている。浮遊ゲート電極１２と、制御ゲート電極１４との間に、下部酸化物層１６、窒化物層１８、および、上部酸化物層２０により構成されるＯＮＯ層連続体が備えられている。
【００１４】
ゲート酸化物１０、または、ゲート酸化物層は、トンネル窓（Tunnelfenster）を構成する、厚さのより薄い領域２２を備えている。トンネル窓２２の下側に、注入埋め込み部２４が、ドーピング領域４内に備えられている。最後に、ソース／ドレイン端子２６を有するソース／ドレイン領域、および、制御ゲート端子２８を有する制御ゲート電極が備えられている。
【００１５】
図１に記載のＥＥＰＲＯＭ記憶セル、すなわちＦＬＯＴＯＸ記憶セル（ＦＬＯＴＯＸ＝浮遊ゲートトンネル酸化物（FLOating Gate Tunnel Oxide））の設計は、寸法決定（Dimensionierung）、ドーピング濃度、プログラム電圧、消去電圧（Loesch-Spannungen）などに関して、従来の浮遊ゲートセルの構造と同様に選択すればよい。ここに記載されているＦＬＯＴＯＸセル以外に、浮遊ゲート（例えば、高温の電子を注入することにより、電子を浮遊ゲートにもたらす既知のフラッシュセル）を備える他のトランジスタ構造を使用してもよい。
【００１６】
図１に示すＥＥＰＲＯＭ記憶セルの論理値状態（logische Zustand）は、ＥＥＰＲＯＭ記憶セルを記憶装置（Speicherzelle）として使用する場合、浮遊ゲート１２の電荷状態により決定される。電荷を浮遊ゲート電極１２にもたらすため、すなわち、浮遊ゲート電極１２に注入するために、適切な注入電圧を制御ゲート端子２８に印加する。これにより、トンネル窓２２を通って、浮遊ゲート電極１２上へ、電荷キャリアのファウラー−ノルドハイムトンネル（Fowler-Nordheim-Tunnel）が生じる。このように浮遊ゲート電極１２にもたらされた電荷は、チャネル領域８の伝送特性に影響を与える。その結果、境界電圧ＶE、すなわち、ソース／ドレイン領域２の間における所定のチャネル電流（端子２６を介して流れる（Abgegriffen）ことができる）を得るために制御ゲート端子２８において必要な電圧が変更される。電子を浮遊ゲート電極１２に注入するようなドーピングおよび電圧の場合、境界電圧は、浮遊ゲート電極にある電荷の数が増えるのに伴って、ますます正の電圧へと変化する。
【００１７】
記憶セル（Speicherzelle）を読み取るため、すなわち、セルの論理値状態を検出するために、通常、所定の電圧を、制御ゲート電極２８に印加する。従って、この場合、チャネル電流は、セルの論理値状態のための基準である。読み取り水準、すなわち、セルを読み取るために制御ゲート電極に印加されるべき電圧は、セルを部分的にプログラム（Anprogrammieren）してしまうことを避けられるように選択されなければならない。
【００１８】
上述のように、電荷キャリアは、通常の動作中に、記憶セルの浮遊ゲート電極内に注入される。しかし、この浮遊ゲート電極内への電荷キャリアの注入のほかに、注入電圧が十分に高い場合、あるいは、十分に多数の電圧パルス（Spannungspulsen）を使用する場合にも、トンネル効果により、下部酸化物層１６を通り、窒化物層１８に、電荷キャリアが注入される。このように窒化物層１８に注入される電荷キャリアは、初めは、その注入部の近くに、すなわち、下部酸化物層１６と窒化物層１８との間の界面に集中している。電荷キャリア注入が終了した後、外部電圧を印加しない場合、電荷濃度の中心は、時間が経つにつれて、制御ゲート電極１４の方向に移動する。この場合、電荷濃度の中心の移動は、基本的にホッピング機構（Hopping-Mechanismen）（プール−フレンケル電子ホッピング（Poole-Frenkel Electron Hopping））により引き起こされる。この移動機構は、図１の窒化物層１８における矢印により示され、引き起こされる電界（Gesamtfeld）によって、電荷キャリアまたは電子をもう動かすことができなくなるまで持続する。従って、窒化物に充填される電荷の大部分は、窒化物層１８と上部酸化物層２０との間の界面に存在している。
【００１９】
窒化物層１８に注入された電荷は、浮遊ゲート１２に注入される電荷と同じように、セルのチャネル特性に対する影響を及ぼす。電荷がセルのチャネル領域８に近いほど、チャネルの反転、つまり伝導性チャネル（leitenden Kanals）の成立を防止できる。つまり、チャネルに対する電荷の近さは、トランジスタもしくは記憶セルの境界電圧に直接影響を及ぼす。それゆえ、この境界電圧は、窒化物における電荷の電荷濃度の中心の位置に依存する。この濃度の中心が、制御ゲート電極１４に近いほど、セルの境界電圧はより高い。
【００２０】
窒化物層１８における上述の電荷の移動が時間に依存するので、セルの境界電圧の観察を通して電荷の移動を管理することにより、時間検出のため、あるいは、時間基準の実現のために使用できる。
【００２１】
図２に、上述のようなＥＥＰＲＯＭセルの境界電圧ＶEを時間の関数として示す。この場合、曲線４０は、パルスの高さがより高い注入電圧に対する境界電圧を表し、一方曲線４２は、パルスの高さがより低い注入電圧に対する境界電圧を示している。一般的なＥＥＰＲＯＭセルの場合に、曲線４０の型になる一般的な注入電圧は、例えば、１７Ｖのパルスの高さを有し、一方、曲線４２の型になる注入電圧は、例えば、パルスの高さ１４Ｖを備えている。この曲線４０，４２は、下部酸化物層１６の厚さが、５ｎｍであり、窒化物層１８の厚さが２０ｎｍであるＥＥＰＲＯＭセルを使用する場合に得られる。
【００２２】
図２に示す曲線４０および４２は、時間とともに減少する境界電圧を示し、この場合、境界電圧の喪失は、２段階に分類される。第１段階は、境界電圧が急速に降下することを示し、その後に、境界電圧が連続的に下降し、図２に示す点線４４の領域において終了する。第１段階における急速な降下は、窒化物層１６における上述の電荷移動により引き起こされ、一方、第２段階における連続的な下降の原因は漏電電流である。本発明では、特性曲線４０および４２の第１段階における境界電圧の急速な降下を、時間検出のために利用する。この場合、図２の曲線４０および４２から、境界電圧の下降の効果は、注入電圧のパルスの高さが高くなるのに比例して増幅されて現れるということが分かる。その理由は、使用される注入電圧のパルスの高さが、浮遊電極に注入される電荷と、窒化物層に注入される電荷との比率を変更するからである。パルスの高さが大きければ大きいほど、窒化物層に注入される電荷の割合は大きくなる。窒化物に注入される電荷の割合が増加するのに伴い、窒化物層における上記の電荷移動が、境界電圧の経過に与える影響は、例えば図２に示したように増加する。
【００２３】
本発明に基づき、トンネル窓２２を通る電荷キャリアトンネルのほかに、さらに窒化物層１８の下部酸化物層１６を通るトンネルに作用する注入電圧を使用する必要があることが明らかである。実際に使用される注入電圧の高さは、この場合、記憶セルのそれぞれの設計に応じている。
【００２４】
適切な注入電圧が使用される場合、時間検出は、上記電荷移動により引き起こされる境界電圧の変化に基づいて簡単に行うことができる。本発明に基づき、所定時間の経過を検出できるような実施例を、以下に図３を参照して説明する。この実施例では、時間尺度セル５０と基準セル５２が使用されている。時間尺度セル５０と基準セル５２との双方は、例えば、上述の、ＯＮＯ構造を有する浮遊ゲートセルの経過を、補間誘電体（Interpolydielektrikum）として、すなわち、浮遊ゲートと制御ゲートとの間の誘電体として備えている。時間記録装置は、制御装置５４を備え、この制御装置５４は、一方に電荷キャリア注入装置５６、他方にこのような浮遊ゲートセルに電荷を注入してからの経過時間を検出するための装置５８を備えている。制御装置５４は、適切な形状で、時間尺度セル５０および基準セル５２と接続されている。
【００２５】
２つのセル５０，５２の浮遊ゲートセルは、例えば１７Ｖの高さを有する正の電圧パルスによって、制御ゲートにおいて、負に帯電される。その結果、セルの境界電圧は、正すなわち、例えば、４Ｖの値を有している。時間尺度セルの浮遊ゲートは、１つあるいはそれ以上のほかの電圧パルスにより、さらに負、例えば、５Ｖの境界電圧に帯電される。セルに電圧が印加されなくなった場合、時間尺度セル５０におけるより強い電界により、窒化物層におけるその電荷濃度の中心は、セルの境界電圧が低くなるように移動する。他の電圧パルスを使用することは、電荷濃度の分布（Ladungsverteilung）に関して、浮遊ゲートと窒化物層との間に高い電圧パルスを使用することと、同様の効果がある。そのため、電荷移動による境界電圧の変化は、基準セルよりも時間尺度セルの方が大きい。２つのセルの境界電圧を装置５８において比較することによって得られる、時間尺度セルの境界電圧が基準セルの境界電圧と等しくなるまでの時間は、時間基準として用いることができる。従って、本発明に基づく時間記録装置が非認可アクセスから保護するための機構として使用される場合、集積回路は、例えば、両者の境界電圧がこのように一致するまで、あるいは、両者の境界電圧間で所定の比率が算出されるまで、無効なままとなる。
【００２６】
従って、例えば、米国特許公報第５，７６０，６４４号に記載されている、ＳＯＮＯＳセルの記憶誘電体における電荷の自然な放出を時間検出のために利用する既知の方法とは異なり、本発明では、ＯＮ層、または、ＯＮＯ層における電荷移動が時間基準として使用される。従って、本発明によれば、公知の方法と比較して、より改善された解決法が可能となる。なぜなら、上述のように、適切な注入電圧パルスを使用することによって引き起こされる上記の電荷移動に比例して、境界電圧の降下が起こるからである。
さらに、本発明により、温度とは本質的に無関係で、外部からの影響を受けない時間測定方法を提供できる。
【００２７】
時間測定のための本発明の場合に利用される、ＥＥＰＲＯＭセルの窒化物層における電荷移動の効果に関連して、エーリッヒ−ローガー・ブリュックルマイヤー（Eric-Roger Brucklmeier）氏の学位論文、「補間誘電体としてＯＮＯを用いるＦＬＯＴＯＸ−ＥＥＰＲＯＭセルにおける、データ保持のための調査」提出期日１９９８年５月１日（"Untersuchungen zur Datenhaltungan FLOTOX-EEPROM-Zellen mit ONO als Interpolydielektrikum" mit Abgabetermin vom １. Mai １９９８）を参照した。
【図面の簡単な説明】
【図１】 ＥＥＰＲＯＭ-記憶セルの概略構造図である。
【図２】 異なる注入電圧に対して、時間によって境界電圧ＶEがどのように変化するかを示すグラフである。
【図３】 本発明に基づく時間検出装置の実施例の概略図である。
【符号の説明】
２ ソース／ドレイン領域
４ ドーピング領域
６ 半導体基板
８ チャネル領域
１０ ゲート酸化物
１２ 浮遊ゲート電極
１４ 制御ゲート電極
１６ 下部酸化物層
１８ 窒化物層
２０ 上部酸化物層
２２ トンネル窓
２４ 注入埋め込み部
２６ ソース／ドレイン端子
２８ 制御ゲート端子
４０ 大きなパルスの高さ境界電圧曲線
４２ 小さなパルスの高さに対する境界電圧曲線
４４ 第１段階の終了を示す線
５０ 時間尺度セル
５２ 基準セル
５４ 制御装置
５６ 電荷注入装置
５８ 時間検出装置
Claims (10)
- 時間検出装置において、
トランジスタ構造を有する半導体素子（５０）と、
電荷注入装置（５６）と、
電荷を注入してからの経過時間を検出するための装置とを備え、
上記半導体素子（５０）が、ソース／ドレイン領域（２）、ソース／ドレイン領域の間に位置するチャネル領域（８）、チャネル領域（８）の上に配置されたゲート誘電体（１０)、ゲート誘電体（１０)の上に配置されている浮遊ゲート電極（１２)、浮遊ゲート電極（１２)上に配置される酸化物層（１６）と上記酸化物層(１６)上に配置される窒化物層(１８)とからなり、浮遊ゲート電極（１２)の上に配置される層連続体、および、上記層連続体の上に配置される制御ゲート電極(１４)を有し、
上記電荷注入装置（５６）が、制御ゲート電極（１４）に電圧または電圧パルスを印加することにより、浮遊ゲート電極（１２）および窒化物層（１８）に電荷を注入するためのものであり、窒化物層（１８）に注入される電荷濃度の中心が、層連続体の酸化物層（１６）と窒化物層（１８）との間の界面に位置し、
経過時間を検出するための上記装置は、窒化物層（１８）における電荷濃度の中心が界面から離れるように移動することにより引き起こされる、チャネル領域（８）の伝送特性の変化に基づいて、電荷を注入してからの経過時間を検出することを特徴とする、時間検出装置。 - 上記層連続体は、窒化物層（１８）上に配置される酸化物層（２０）をさらに備えている、請求項１に記載の時間検出装置。
- 半導体素子（５０）と同一の構造を有する基準半導体素子（５２）をさらに備え、
半導体素子（５０）の浮遊ゲート電極（１２）と窒化物層（１８）とに電荷を注入すると同時に、基準半導体素子（５２）の浮遊ゲート電極に電荷を注入するための装置をさらに備え、
経過時間を検出するための装置（５８）が、半導体素子（５０）と基準半導体素子（５２）とのチャネル領域の伝送特性を比較するための装置を備えている、請求項１または２に記載の時間検出装置。 - 所定の電流を半導体素子（５０）のチャネル領域（８）に流すために、制御ゲート電極（１４）に印加する必要のある電圧を検出するための装置をさらに備えている、請求項１または２に記載の時間検出装置。
- 所定の電流を半導体素子（５０）および基準半導体素子（５２）のそれぞれのチャネル領域に流すために、半導体素子（５０）および基準半導体素子（５２）の制御ゲート電極に印加する必要のある電圧を検出するための装置をさらに備えている、請求項３に記載の時間検出装置。
- 経過時間を検出するための方法において、
ソース／ドレイン領域（２）、ソース／ドレイン領域の間に位置するチャネル領域（８）、チャネル領域（８）の上に配置されているゲート誘電体(１０)、ゲート誘電体(１０)の上に配置されている浮遊ゲート電極(１２)、浮遊ゲート電極（１２)上に配置された酸化物層（１６）と上記酸化物層（１６）上に配置された窒化物層(１８)とからなり、浮遊ゲート電極（１２)の上に配置される層連続体、および、上記層連続体の上に配置される制御ゲート電極（１４）を有し、上記窒化物層（１８）に注入される電荷の濃度の中心が、上記層連続体の酸化物層（１６）と窒化物層（１８）との間の界面に位置するように、浮遊ゲート電極（１２）および窒化物層（１８）に電荷を注入する、トランジスタ構造を有する半導体素子（５０）の制御ゲート電極（１４）に、電圧または電圧パルスを印加する工程と、
上記窒化物層（１８)における電荷濃度の中心が界面から離れるように移動することによって引き起こされる、チャネル領域（８）の伝送特性の変化に基づいて、電荷を注入してからの経過時間を検出する工程とを含む方法。 - 上記層連続体が、窒化物層（１８）上に酸化物層（２０）をさらに備えている半導体素子が用いられる、請求項６に記載の方法。
- 半導体素子（５０）と同一の構造を有する基準半導体素子（５２）の浮遊ゲート電極に電荷を同時注入する工程をさらに含み、経過時間検出工程において、半導体素子（５０）と基準半導体素子（５２）とのチャネル領域の伝送特性を比較する、請求項６または７に記載の方法。
- 所定の電流をチャネル領域（８）に流すために、制御ゲート電極（１４）に印加する必要がある電圧を検出する工程をさらに含む請求項６または７に記載の方法。
- 所定の電流を半導体素子（５０）および基準半導体素子（５２）のそれぞれのチャネル領域に流すために、半導体素子（５０）および基準半導体素子（５２）の制御ゲート電極に印加する必要がある電圧を検出する工程をさらに含む、請求項８に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE10108913A DE10108913A1 (de) | 2001-02-23 | 2001-02-23 | Zeiterfassungsvorrichtung und Zeiterfassungsverfahren unter Verwendung eines Halbleiterelements |
| PCT/EP2002/001013 WO2002069284A1 (de) | 2001-02-23 | 2002-01-31 | Zeiterfassungsvorrichtung und zeiterfassungsverfahren unter verwendung eines halbleiterelements |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004534938A JP2004534938A (ja) | 2004-11-18 |
| JP3868906B2 true JP3868906B2 (ja) | 2007-01-17 |
Family
ID=7675344
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002568323A Expired - Fee Related JP3868906B2 (ja) | 2001-02-23 | 2002-01-31 | 半導体素子を用いた時間検出装置および時間検出方法 |
Country Status (9)
| Country | Link |
|---|---|
| US (1) | US6909294B2 (ja) |
| EP (1) | EP1362332B1 (ja) |
| JP (1) | JP3868906B2 (ja) |
| CN (1) | CN1228739C (ja) |
| AT (1) | ATE290243T1 (ja) |
| AU (1) | AU2002233313A1 (ja) |
| DE (2) | DE10108913A1 (ja) |
| TW (1) | TW580611B (ja) |
| WO (1) | WO2002069284A1 (ja) |
Families Citing this family (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7075284B2 (en) * | 2002-07-08 | 2006-07-11 | Kabushiki Kaisha Toshiba | Time limit function utilization |
| KR100885910B1 (ko) * | 2003-04-30 | 2009-02-26 | 삼성전자주식회사 | 게이트 적층물에 ｏｈａ막을 구비하는 비 휘발성 반도체메모리 장치 및 그 제조방법 |
| JP4239944B2 (ja) * | 2004-09-28 | 2009-03-18 | セイコーエプソン株式会社 | プロジェクタ、及びプロジェクタ等に用いられる偏光部材 |
| KR100731058B1 (ko) * | 2005-12-26 | 2007-06-22 | 동부일렉트로닉스 주식회사 | 이중 터널 산화막을 포함하는 플래시 메모리 셀 및 그 제조방법 |
| FR2900479B1 (fr) * | 2006-04-27 | 2008-10-17 | St Microelectronics Crolles 2 | Circuit d'horloge pour circuit integre et procede d'elaboration d'une valeur de comptage d'un tel circuit d'horloge |
| FR2904464A1 (fr) * | 2006-07-27 | 2008-02-01 | St Microelectronics Sa | Circuit eeprom de retention de charges pour mesure temporelle |
| DE102006055618B4 (de) * | 2006-11-24 | 2011-05-12 | Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. | Mobiler elektrostatischer Trägerwafer mit elektrisch isoliertem Ladungsspeicher, Anordnung zur Halterung und Verfahren zum Halten und Lösen eines scheibenförmigen Bauteils |
| JP4469877B2 (ja) * | 2007-07-12 | 2010-06-02 | 株式会社東芝 | 電子装置 |
| FR2926400A1 (fr) * | 2008-01-11 | 2009-07-17 | St Microelectronics Rousset | Cellule eeprom a perte de charges |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04294292A (ja) * | 1991-03-22 | 1992-10-19 | Citizen Watch Co Ltd | 時間測定回路および時間測定方法 |
| JP2877642B2 (ja) * | 1992-12-25 | 1999-03-31 | ローム株式会社 | 半導体記憶装置およびその駆動方式 |
| US6006304A (en) * | 1993-06-25 | 1999-12-21 | Hitachi, Ltd. | Apparatus and method for calculating an erasure time for data stored in a flash memory |
| JP3710507B2 (ja) * | 1994-01-18 | 2005-10-26 | ローム株式会社 | 不揮発性メモリ |
| US5760644A (en) * | 1995-10-25 | 1998-06-02 | Nvx Corporation | Integrated circuit timer function using natural decay of charge stored in a dielectric |
| US6087885A (en) * | 1997-09-11 | 2000-07-11 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device allowing fast and stable transmission of signals |
| US6040996A (en) * | 1998-11-16 | 2000-03-21 | Chartered Semiconductor Manufacturing, Ltd. | Constant current programming waveforms for non-volatile memories |
| DE19941684B4 (de) * | 1999-09-01 | 2004-08-26 | Infineon Technologies Ag | Halbleiterbauelement als Verzögerungselement |
-
2001
- 2001-02-23 DE DE10108913A patent/DE10108913A1/de not_active Withdrawn
-
2002
- 2002-01-31 AT AT02700209T patent/ATE290243T1/de active
- 2002-01-31 CN CNB028047923A patent/CN1228739C/zh not_active Expired - Fee Related
- 2002-01-31 JP JP2002568323A patent/JP3868906B2/ja not_active Expired - Fee Related
- 2002-01-31 AU AU2002233313A patent/AU2002233313A1/en not_active Abandoned
- 2002-01-31 EP EP02700209A patent/EP1362332B1/de not_active Expired - Lifetime
- 2002-01-31 DE DE50202374T patent/DE50202374D1/de not_active Expired - Lifetime
- 2002-01-31 WO PCT/EP2002/001013 patent/WO2002069284A1/de active IP Right Grant
- 2002-02-20 TW TW091102910A patent/TW580611B/zh active
-
2003
- 2003-08-11 US US10/638,598 patent/US6909294B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| DE10108913A1 (de) | 2002-09-12 |
| EP1362332B1 (de) | 2005-03-02 |
| CN1491406A (zh) | 2004-04-21 |
| JP2004534938A (ja) | 2004-11-18 |
| DE50202374D1 (de) | 2005-04-07 |
| US6909294B2 (en) | 2005-06-21 |
| WO2002069284A1 (de) | 2002-09-06 |
| TW580611B (en) | 2004-03-21 |
| CN1228739C (zh) | 2005-11-23 |
| US20040032244A1 (en) | 2004-02-19 |
| AU2002233313A1 (en) | 2002-09-12 |
| WO2002069284A8 (de) | 2002-11-14 |
| ATE290243T1 (de) | 2005-03-15 |
| EP1362332A1 (de) | 2003-11-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5768192A (en) | Non-volatile semiconductor memory cell utilizing asymmetrical charge trapping | |
| US6011725A (en) | Two bit non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping | |
| US6266281B1 (en) | Method of erasing non-volatile memory cells | |
| US6566699B2 (en) | Non-volatile electrically erasable and programmable semiconductor memory cell utilizing asymmetrical charge trapping | |
| US6243300B1 (en) | Substrate hole injection for neutralizing spillover charge generated during programming of a non-volatile memory cell | |
| US6438031B1 (en) | Method of programming a non-volatile memory cell using a substrate bias | |
| US6618290B1 (en) | Method of programming a non-volatile memory cell using a baking process | |
| US6583479B1 (en) | Sidewall NROM and method of manufacture thereof for non-volatile memory cells | |
| US6456536B1 (en) | Method of programming a non-volatile memory cell using a substrate bias | |
| US6490205B1 (en) | Method of erasing a non-volatile memory cell using a substrate bias | |
| JP3868906B2 (ja) | 半導体素子を用いた時間検出装置および時間検出方法 | |
| US6456531B1 (en) | Method of drain avalanche programming of a non-volatile memory cell | |
| US6331953B1 (en) | Intelligent ramped gate and ramped drain erasure for non-volatile memory cells | |
| US6331952B1 (en) | Positive gate erasure for non-volatile memory cells | |
| US6477083B1 (en) | Select transistor architecture for a virtual ground non-volatile memory cell array | |
| US20090201739A1 (en) | Method for driving semiconductor device, and semiconductor device | |
| KR100426488B1 (ko) | 플래시 메모리 셀과 그 제조 방법 및 프로그램/소거/독출방법 | |
| US20060050565A1 (en) | Method and apparatus for operating nonvolatile memory in a parallel arrangement | |
| US20060050554A1 (en) | Method and apparatus for operating nonvolatile memory cells in a series arrangement | |
| KR20060002337A (ko) | 부분 소노스 게이트를 갖는 플래시메모리 셀의 구동 방법 | |
| KR100253959B1 (ko) | 반도체 장치, 비휘발성 반도체 메모리 장치, 및 비휘발성 반도체 메모리 장치 판독 방법(a semiconductor device using quantum effect and a method of using the same) | |
| US20060050555A1 (en) | Method and apparatus for operating nonvolatile memory cells in a series arrangement | |
| US7327611B2 (en) | Method and apparatus for operating charge trapping nonvolatile memory | |
| Bottini et al. | Passivation scheme impact on retention reliability of non volatile memory cells | |
| JP3285412B2 (ja) | 不揮発性半導体記憶装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060912 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20061011 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091020 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101020 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111020 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121020 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131020 Year of fee payment: 7 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |