JPH04294292A - 時間測定回路および時間測定方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、時間測定回路とこの時
間測定回路を用いた時間測定方法に関する。

【０００２】

【従来の技術】機械装置の保守期間の測定、部品交換時
間の測定、部品の経年変化の補正のための時間測定等は
数カ月以上の長い時間を測定することが必要とされる。 従来はこの時間測定を図４に示す時間測定回路により行
っている。この時間測定回路を図４を参照して説明する
。

【０００３】時間測定回路は、基準周波数発生回路５１
と、カウンタ５７と、プリセット回路５９とから構成す
る。基準周波数発生回路５１は、水晶振動子５２と発振
回路５３とから構成する。カウンタ５７は、複数のフリ
ップフロップ回路５５から構成する。基準周波数発生回
路５１の出力パルスは、カウンタ５７を構成する第１番
目のフリップフロップ回路５５のφ入力５４に入力し、
カウンタ５７を構成する各々のフリップフロップ回路の
Ｑ出力５８は、次のフリップフロップ回路のφ入力５６
に順次接続すると同時に、プリセット回路５９の入力６
０にも接続している。カウンタ５７は、基準周波数発生
回路５１の出力パルスを計数し、その計数値を２進数と
してプリセット回路５９に入力している。カウンタ５７
で計数した値が、あらかじめプリセット回路５９へ設定
してある値に等しくなると、プリセット回路５９の出力
６１から論理信号の「１」、あるいは論理信号の「０」
を出力して、時間測定終了信号を、この時間測定回路に
接続する他の装置へ出力する。

【０００４】

【発明が解決しようとする課題】しかしながら数カ月以
上の長い時間を測定しようとした場合、プリセット回路
５９に設定する数値が大きくなり、カウンタ５７の桁数
を増加させることが必要となり、必然的にカウンタ５７
を構成するフリップフロップ回路５５の数が増大すると
いう課題を有する。さらに時間測定中は時間測定回路を
構成する基準周波数発生回路５１と、カウンタ５７と、
プリセット回路５９との全てに絶えず電源の供給をして
いなければならないという課題がある。

【０００５】本発明の目的は上記課題を解決し、従来に
比べて構成が簡単で、時間測定中に電源の供給を中断し
ても時間測定が可能な時間測定回路を提供することにあ
る。

【０００６】

【課題を解決するための手段】上記目的を達成するため
に本発明は、下記記載の構成と方法とを採用する。

【０００７】本発明の時間測定回路は、一導電型の半導
体基板に互いに離間して形成するこの半導体基板と逆導
電型のソース領域およびドレイン領域と、このソース領
域とドレイン領域との間のチャネル領域上に複数の絶縁
膜とこの絶縁膜上に導電膜とを順次形成したゲート部よ
りなり、複数の絶縁膜の少なくとも１つに電荷を捕獲す
る準位を有する不揮発性メモリトランジスタと、この不
揮発性メモリトランジスタのゲート端子に一定の電圧を
供給する第１の定電圧源と、不揮発性メモリトランジス
タのドレイン端子に抵抗素子を介して一定の電圧を供給
する第２の定電圧源と、ドレイン端子の電圧と参照電圧
とを比較するコンパレータとを備える。

【０００８】本発明の時間測定方法は、不揮発性メモリ
トランジスタのゲート端子に正あるいは負のパルス電圧
を印加した後、あらかじめ設定した参照電圧と不揮発性
メモリトランジスタのドレイン端子の電圧とを比較する
ことにより時間を測定する。

【０００９】

【作用】電荷を捕獲する準位を有する複数の絶縁膜で構
成したゲート膜をもつ不揮発性メモリトランジスタは、
ゲート膜中の準位に捕獲した電荷を時間と共に徐々に失
って行く。この時不揮発性メモリトランジスタのスレシ
ョールド電圧も、同様に徐々に変化して行く。このスレ
ショールド電圧の変化の時間に対する依存性は実験的に
求めることができ、さらに再現性も良好なことから、不
揮発性メモリトランジスタのスレショールド電圧の初期
値が分かれば、このスレショールド電圧を直接的、ある
いは間接的に測定することにより時間を測定することが
できる。

【００１０】

【実施例】次に図面を用いて本発明の実施例における時
間測定回路および時間測定方法を説明する。

【００１１】図１は本発明の時間測定回路を示す回路図
である。　　本発明の時間測定回路は導電型がＮ型の不
揮発性メモリトランジスタ１１と、切り替えスイッチ１
６と、パルス発生源１４と、第１の定電圧源１５と、第
２の定電圧源２１と、抵抗素子１８と、スイッチ１９と
、コンパレ−タ２７とから構成する。

【００１２】第１の定電圧源１５とパルス発生源１４と
は、それぞれ切り替えスイッチ１６を介して不揮発性メ
モリトランジスタ１１のゲート端子１３に接続する。不
揮発性メモリトランジスタ１１のドレイン端子１７は、
抵抗素子１８とスイッチ１９とを介して第２の定電流源
２１に接続し、さらにドレイン端子１７はコンパレータ
２７の第１の入力端子２９にも接続する。コンパレータ
２７の第２の入力端子３１は、参照電源２３（電圧Ｖｒ
ｅｆ）に接続する。

【００１３】不揮発性メモリトランジスタ１１のゲート
膜は、電荷を捕獲する準位を有する複数の絶縁膜で構成
する。ゲート端子１３に負のパルス電圧を印加すると、
Ｎ型の不揮発性メモリトランジスタ１１のゲート膜中の
準位へ正の電荷を持った正孔が注入される。正孔の注入
と同時に、この準位から負の電荷を持った電子が放出さ
れ、Ｎ型の不揮発性メモリトランジスタ１１のスレショ
ールド電圧は、負の値となる。Ｎ型の不揮発性メモリト
ランジスタ１１は、デプレッション型のＮ型のＭＯＳ（
Ｍｅｔａｌ　　Ｏｘｉｄｅ　　Ｓｉｌｉｃｏｎ）トラン
ジスタと同じ特性となる。一方前述とは逆に、不揮発性
メモリトランジスタ１１のゲート端子１３に正のパルス
電圧を印加すると、Ｎ型の不揮発性メモリトランジスタ
１１のゲート膜中の準位に、負の電荷を持った電子が注
入される。この電子の注入と同時に、この準位から正の
電荷を持った正孔が放出され、Ｎ型の不揮発性メモリト
ランジスタ１１のスレショールド電圧は正の値となる。 この結果、Ｎ型の不揮発性メモリトランジスタ１１は、
エンハンスメント型のＮ型のＭＯＳトランジスタと同じ
特性となる。

【００１４】コンパレータ２７は、第１の入力端子２９
の入力電圧が第２の入力端子３１の入力電圧より高けれ
ば、出力端子３３に正の電圧を出力し、逆に第１の入力
端子２９の入力電圧が第２の入力端子３１の入力電圧よ
り低ければ、出力端子３３に負の電圧を出力する。

【００１５】次に本発明の時間測定方法を図１を用いて
説明する。切り替えスイッチ１６により、パルス発生源
１４と不揮発性メモリトランジスタ１１のゲート端子１
３とを接続状態にして、第１の定電圧源１５を不揮発性
メモリトランジスタ１１のゲート端子１３から切り離す
。切り替えスイッチ１６の切り替えと同時に、スイッチ
１９を開放状態にする。さらにパルス発生源１４から、
１０ｍ秒から１００ｍ秒のパルス幅を持つマイナス１０
Ｖ程度の負のパルス電圧をＮ型の不揮発性メモリトラン
ジスタ１１のゲート端子１３に印加し、Ｎ型の不揮発性
メモリトランジスタ１１のスレショールド電圧を負の値
とする。

【００１６】次に切り替えスイッチ１６を切り替えるこ
とにより、パルス発生源１４を不揮発性メモリトランジ
スタ１１のゲート端子１３から切り離して、第１の定電
圧源１５と不揮発性メモリトランジスタ１１のゲート端
子１３とを接続状態にする。さらに、第１の定電流源１
５から、不揮発性メモリトランジスタ１１のゲート端子
１３に前述のスレショールド電圧より高い一定電圧を供
給する。このとき不揮発性メモリトランジスタ１１のゲ
ート端子１３へ供給する一定電圧を０Ｖとした場合には
、第１の定電流源１５を省略することができる。さらに
、スイッチ１９を接続状態にして、抵抗素子１８を介し
て第２の定電流源２１から、Ｎ型の不揮発性メモリトラ
ンジスタ１１のドレイン端子１７に一定電圧を供給する
。

【００１７】Ｎ型の不揮発性メモリトランジスタ１１の
スレショールド電圧（Ｖｔ）は、図２に示すように、初
期の負の値（Ｖｔｉ）から時間（Ｔ）の対数に対して、
正の値の方向へ直線的に変化し、製造された直後のスレ
ショールド電圧（Ｖｔａｓ）の値へと近づく。この変化
は不揮発性メモリトランジスタ１１に電源の供給を停止
しても、全く影響を受けずに進行する。

【００１８】Ｎ型の不揮発性メモリトランジスタ１１の
ゲート端子１３は、第１の定電流源１５から一定の電圧
を供給している。したがって前述のように、Ｎ型の不揮
発性メモリトランジスタ１１のスレショールド電圧が、
時間と共に正の方向へ変化して行くと、Ｎ型の不揮発性
メモリトランジスタ１１のドレインに流れる電流は、時
間と共に減少する。その結果、抵抗素子１８を介して第
２の定電流源２１から一定電圧を供給しているＮ型の不
揮発性メモリトランジスタ１１のドレイン端子１７の電
圧が、時間と共に高くなる。したがって、図２に示すス
レショールド電圧と時間との関係から、測定する時間が
経過した後のＮ型の不揮発性メモリトランジスタ１１の
スレショールド電圧を予測することができる。さらにこ
の予測したスレショールド電圧を基にして、Ｎ型の不揮
発性メモリトランジスタ１１のドレイン端子１７の電圧
を予測することができる。

【００１９】この予測する電圧値を参照電源２３の電圧
に等しく設定しておけば、前述の測定すべき時間に到達
する前は、コンパレータ２７の第１の入力端子２９の入
力電圧は第２の入力端子３１の入力電圧よりも低い。こ
れに対して測定すべき時間に到達した後は、逆に第１の
入力端子２９の入力電圧は、第２の入力端子３１の入力
電圧よりも高くなる。したがって、コンパレータ２７の
出力端子３３の出力電圧は、測定すべき時間の前後で負
の値から正の値へと変化し時間を測定することができる
。

【００２０】この時間測定中においては、不揮発性メモ
リトランジスタ１１のスレショールド電圧の時間に対す
る変化は、前述のように、Ｎ型の不揮発性メモリトラン
ジスタ１１に電源を供給していなくても何等影響なく進
行する。したがって、時間測定中に第１の定電圧源１５
と第２の定電圧源２１からの一定電圧の供給、コンパレ
ータ２７への電源の供給、および参照電源２３からの参
照電圧の供給を中断しても、時間測定は何等影響を受け
ること無く遂行できる。

【００２１】図３に不揮発性メモリトランジスタの断面
図を示す。Ｐ型の半導体基板４１にＮ型のソース領域４
２と、Ｎ型のドレイン領域４３とを設ける。このソース
領域４２とドレイン領域４３との間のチャネル領域４４
の上に、絶縁膜として、第１のシリコン酸化膜４５と、
シリコン窒化膜４６と、第２のシリコン酸化膜４７とを
順次形成し、第２のシリコン酸化膜４７の上にポリシリ
コン導電膜４８を形成し、ゲート部４０とし、このゲー
ト部４０がゲート電極として作用する。

【００２２】

【発明の効果】以上のように本発明の時間測定回路は多
数のフリップフロップ回路を必要とせずに、簡単な構成
で長時間の時間測定ができる。そのうえ、時間測定の途
中において、第１の定電圧源と第２の定電圧源からの一
定電圧の供給、コンパレータへの電源の供給、および参
照電源からの参照電圧の供給を中断することができると
いう利点を有する。なお、以上の実施例ではＮ型の不揮
発性メモリトランジスタを用い、さらにこの不揮発性メ
モリトランジスタのゲート端子に印加するパルス電圧と
して、マイナス１０Ｖのパルス電圧を用いたが、不揮発
性メモリトランジスタの導電型（Ｎ型あるいはＰ型）と
、パルス電圧の極性（正あるいは負）に関しては、全て
の組み合わせにおいて全く同じ効果を得ることができる
。第１の定電圧源および第２の定電圧源は、不定の電圧
を入力して一定の電圧を出力する定電圧回路に置き換え
ても、全く同じ効果を得ることができる。さらに以上の
実施例においては、絶縁膜として第１のシリコン酸化膜
とシリコン窒化膜と第２のシリコン酸化膜との三層膜を
用いる例で説明したが、絶縁膜として、半導体基板側か
らシリコン酸化膜とシリコン窒化膜との二層膜でも良い
。

【図面の簡単な説明】

【図１】本発明の時間測定回路を示す回路図である。

【図２】不揮発性メモリトランジスタのスレショールド
電圧と時間との関係を示すグラフである。

【図３】本発明の時間測定回路に用いる不揮発性メモリ
トランジスタを示す断面図である。

【図４】従来の時間測定回路を示す回路図である。

【符号の説明】

１１　　不揮発性メモリトランジスタ １５　　第１の定電圧源 １８　　抵抗素子 ２１　　第２の定電圧源 ２７　　コンパレータ ４２　　ソース領域 ４３　　ドレイン領域 ４４　　チャネル領域

Claims (2)

【特許請求の範囲】
1. 【請求項１】　　一導電型の半導体基板に互いに離間し
   て形成する逆導電型のソース領域およびドレイン領域と
   、前記ソース領域とドレイン領域との間のチャネル領域
   上に複数の絶縁膜と該絶縁膜上の導電膜とを順次形成し
   たゲート部よりなり、前記の複数の絶縁膜の少なくとも
   １つに電荷を捕獲する準位を有する不揮発性メモリトラ
   ンジスタと、該不揮発性メモリトランジスタのゲート端
   子に一定の電圧を供給する第１の定電圧源と、前記不揮
   発性メモリトランジスタのドレイン端子に抵抗素子を介
   して一定の電圧を供給する第２の定電圧源と、前記ドレ
   イン端子の電圧と参照電圧とを比較するコンパレータと
   を備えることを特徴とする時間測定回路。
2. 【請求項２】　　不揮発性メモリトランジスタのゲート
   端子に正あるいは負のパルス電圧を印加した後、設定し
   た参照電圧と前記不揮発性メモリトランジスタのドレイ
   ン端子との電圧を比較することにより時間を測定するこ
   とを特徴とする時間測定方法。