JPH03214779A - 閾値が調整可能なmos集積回路 - Google Patents
閾値が調整可能なmos集積回路Info
- Publication number
- JPH03214779A JPH03214779A JP2192828A JP19282890A JPH03214779A JP H03214779 A JPH03214779 A JP H03214779A JP 2192828 A JP2192828 A JP 2192828A JP 19282890 A JP19282890 A JP 19282890A JP H03214779 A JPH03214779 A JP H03214779A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- cell
- charge
- floating gate
- transistor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000007667 floating Methods 0.000 claims abstract description 27
- 230000005684 electric field Effects 0.000 claims description 5
- 230000005641 tunneling Effects 0.000 claims description 4
- 238000002347 injection Methods 0.000 claims 1
- 239000007924 injection Substances 0.000 claims 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 5
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 5
- 238000000034 method Methods 0.000 abstract description 2
- 230000006870 function Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 5
- 238000009825 accumulation Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 238000001514 detection method Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- UGFAIRIUMAVXCW-UHFFFAOYSA-N Carbon monoxide Chemical compound [O+]#[C-] UGFAIRIUMAVXCW-UHFFFAOYSA-N 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 230000008030 elimination Effects 0.000 description 1
- 238000003379 elimination reaction Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
- G11C11/5635—Erasing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5692—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency read-only digital stores using storage elements with more than two stable states
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、MOS(金属一酸化物一半導体)集積回路に
関するものであり、更に詳述するならば、正確に閾値電
圧が調整できる集積回路に関するものである。
関するものであり、更に詳述するならば、正確に閾値電
圧が調整できる集積回路に関するものである。
従来の技術
MOS集積回路は、回路の全機能を実現するために1つ
または2つの形式のトランジスタを使用している。最近
の技術では、それらトランジスタは、N型トランジスタ
及びP型トランジスタである。それら2つの型のトラン
ジスタを使用すれば、全ての論理機能、すなわち、論理
ゲートとプログラマブルロジックアレー(PLA)のみ
を使用する機能を実現することが非常に容易にできる。
または2つの形式のトランジスタを使用している。最近
の技術では、それらトランジスタは、N型トランジスタ
及びP型トランジスタである。それら2つの型のトラン
ジスタを使用すれば、全ての論理機能、すなわち、論理
ゲートとプログラマブルロジックアレー(PLA)のみ
を使用する機能を実現することが非常に容易にできる。
しかし、実現されねばならない機能が標準ロジックの範
囲以外にあるとき、問題を解決することが困難になる。
囲以外にあるとき、問題を解決することが困難になる。
今日の回路のほとんどは、可変アナログ機能をすくなと
も1つ必要としている。これは、例えば、電圧レベル検
出器、メモリ読み出し増幅器、作動増幅器、アナログ/
デジタル変換器、デジタル/アナログ変換器などを具備
している場合である。これら回路は全て、アナログ基準
電圧を必要としており、問題は、その基準電圧の精度に
ある。
も1つ必要としている。これは、例えば、電圧レベル検
出器、メモリ読み出し増幅器、作動増幅器、アナログ/
デジタル変換器、デジタル/アナログ変換器などを具備
している場合である。これら回路は全て、アナログ基準
電圧を必要としており、問題は、その基準電圧の精度に
ある。
汎用集積回路(標準集積回路)の場合、製造ハッチが異
なることによるトランジスタのパラメータの変動のため
に、その精度を得ることが非常に困難である。例えば、
飽和モードでのトランジスタの動作は、ゲート/ソース
間電圧V。S及びトランジスi−の閾値VTの関数とし
てのドレイン電流IDを規定する式により表すことがで
きる。こられパラメータは全て、製造バッチにより変動
する。
なることによるトランジスタのパラメータの変動のため
に、その精度を得ることが非常に困難である。例えば、
飽和モードでのトランジスタの動作は、ゲート/ソース
間電圧V。S及びトランジスi−の閾値VTの関数とし
てのドレイン電流IDを規定する式により表すことがで
きる。こられパラメータは全て、製造バッチにより変動
する。
従って、ゲート/ソース間制御電圧の関数としてドレイ
ン電流の値を正確に制御するこ−とは不可能である。
ン電流の値を正確に制御するこ−とは不可能である。
正確な精度を必要とする回路が2つの形式のトランジス
タ、すなわち、N型トランジスタ及びP型トランジスタ
を使用している場合には、問題が更に難しくなる。例え
ば、これら2つの形式のトランジスタの電気的なパラメ
ータは、反対の方向に変化する。これは、この形式の回
路の動作の大きなバラッキの原因である。そして、トラ
ンジスタの特性に最も大きく影響するパラメータは、ト
ランジスタの閾値電圧である。この闇値電圧は、トラン
ジスタのソース電圧の変動で変動ずる。その結果、ソー
スが接地されているとき、閾値電圧V,。が正確に調整
できたとしても、動作モードにおいて安定した動作値を
得ることは非常に困難である。
タ、すなわち、N型トランジスタ及びP型トランジスタ
を使用している場合には、問題が更に難しくなる。例え
ば、これら2つの形式のトランジスタの電気的なパラメ
ータは、反対の方向に変化する。これは、この形式の回
路の動作の大きなバラッキの原因である。そして、トラ
ンジスタの特性に最も大きく影響するパラメータは、ト
ランジスタの閾値電圧である。この闇値電圧は、トラン
ジスタのソース電圧の変動で変動ずる。その結果、ソー
スが接地されているとき、閾値電圧V,。が正確に調整
できたとしても、動作モードにおいて安定した動作値を
得ることは非常に困難である。
発明が解決しようとする課題
そこで、本発明の目的は、トランジスタの闇値3
電圧が調整できるMOSセルを提供することである。
課題を解決するための手段
本発明によるならば、強電界でトンネル効果によってフ
ローティングゲートの下に電荷を蓄積することにより電
気的に消去及びプログラム可能なメモリ形式のセルで構
成され、校正操作においてフローティングゲートの下に
所定量の電荷を蓄積することにより閾値電圧が調整でき
ることを特徴とするMOSセルが提供される。
ローティングゲートの下に電荷を蓄積することにより電
気的に消去及びプログラム可能なメモリ形式のセルで構
成され、校正操作においてフローティングゲートの下に
所定量の電荷を蓄積することにより閾値電圧が調整でき
ることを特徴とするMOSセルが提供される。
添付図面を参照しての以下の説明から、本発明の上記及
びその他の特徴は明らかになろう。
びその他の特徴は明らかになろう。
実施例
第1図は、トランジスタの閾値の3倍の基準電圧V r
e fを発生する従来技術による回路を示すものであ
り、3つのトランジスタT1、T2、T3を使用してい
る。これら3つのトランシスクは、アースと、出力トラ
ンジスタTのソースとの間に直4 列に接続されており、その出力トランジスタ↑のドレイ
ンは電源電圧に接続され、出力トランジスタTのゲート
は接地されている。トランジスタT1、T2、T3の各
々のドレインはそれぞれのゲートに接続されている。
e fを発生する従来技術による回路を示すものであ
り、3つのトランジスタT1、T2、T3を使用してい
る。これら3つのトランシスクは、アースと、出力トラ
ンジスタTのソースとの間に直4 列に接続されており、その出力トランジスタ↑のドレイ
ンは電源電圧に接続され、出力トランジスタTのゲート
は接地されている。トランジスタT1、T2、T3の各
々のドレインはそれぞれのゲートに接続されている。
%うな条件において、ゲート/ソース間電圧が零である
ときの閾値電圧が3つのトランジスタ共等しくV,。で
あると仮定するならば、出力基準電圧は、3つのトラン
ジスタの閾値の和VTI +VT2+V.3に等しい。
ときの閾値電圧が3つのトランジスタ共等しくV,。で
あると仮定するならば、出力基準電圧は、3つのトラン
ジスタの閾値の和VTI +VT2+V.3に等しい。
トランジスタT,のソース電圧は零であるので、その閾
値V T lは、■,。に等しい。トランジスタT2の
ソース電圧はVTIに等゛しく、同様に、トランジスタ
T3のソース電圧は電圧V T 2 +V T lに等
しい。その結果、基準電圧V r e rは、以下のよ
うになる。
値V T lは、■,。に等しい。トランジスタT2の
ソース電圧はVTIに等゛しく、同様に、トランジスタ
T3のソース電圧は電圧V T 2 +V T lに等
しい。その結果、基準電圧V r e rは、以下のよ
うになる。
Vrer ” VTO + (Vto + A VT[
])+ [Vro+B(VTO+AVTO))従って Vrer=VTo(3+A+B+AB)ここで、A及び
Bは、ソース電圧の関数としてのトランジスタの閾値の
変動係数である。この変動係数は、基板効果に関係する
ものであり、上述したように、製造バッチごとに大きく
異なる可能性がある。その結果、出力電圧も同様に変動
し、基準としてみなすべき電圧が、集積回路ごとに異な
る。安定した基準電圧を得るためには、直列に接続する
3つのトランジスタを、3倍の閾値を有する単一のトラ
ンジスタと置き換えねばならないであろう。そして、そ
の閾値は安定したものでなければならないであろう。
])+ [Vro+B(VTO+AVTO))従って Vrer=VTo(3+A+B+AB)ここで、A及び
Bは、ソース電圧の関数としてのトランジスタの閾値の
変動係数である。この変動係数は、基板効果に関係する
ものであり、上述したように、製造バッチごとに大きく
異なる可能性がある。その結果、出力電圧も同様に変動
し、基準としてみなすべき電圧が、集積回路ごとに異な
る。安定した基準電圧を得るためには、直列に接続する
3つのトランジスタを、3倍の閾値を有する単一のトラ
ンジスタと置き換えねばならないであろう。そして、そ
の閾値は安定したものでなければならないであろう。
本発明の目的は、広い電圧範囲内で調整可能であり且つ
完全に知ることができる闇値を有するトランジスタが“
作り込まれた″集積回路を提供することである。かかる
目的のために、本発明によるMOS集積回路は、電気的
に消去可能なプログラマブルメモリセルの基本構造を利
用する。
完全に知ることができる闇値を有するトランジスタが“
作り込まれた″集積回路を提供することである。かかる
目的のために、本発明によるMOS集積回路は、電気的
に消去可能なプログラマブルメモリセルの基本構造を利
用する。
第2a図は、本発明に特に適したこの形式の電気的に消
去可能なプログラマブルメモリセルの基本構造を図解し
たものである。図示のメモリセルは、P型基板に形成さ
れ、そのP型基板には、ソ一スS及びドレインDを形成
するようにN” ドープ領域がイオン注入により形成
されている。そのようにソースS及びドレインDが形成
された基板は、シリコン酸化物層で被覆され、更に、ポ
リシリコンゲートFG(どれにも接続されていないので
、フローティングゲートと呼ばれている)が形成されて
いる。更に、フローティングゲートFGから第2のシリ
コン酸化物層で別れている第2のポリシリコンゲートG
が設けられている。コンタクトは、そのゲートGに対し
て設けられる。か《して、フローティングゲートFCと
ゲートGとは、互いに重ねられている一方、ドレインD
を部分的に覆っている。フローティングゲー}FGは、
トンネル窓を形成するよう薄くされたシリコン酸化物層
だけによりドレインから別れている。
去可能なプログラマブルメモリセルの基本構造を図解し
たものである。図示のメモリセルは、P型基板に形成さ
れ、そのP型基板には、ソ一スS及びドレインDを形成
するようにN” ドープ領域がイオン注入により形成
されている。そのようにソースS及びドレインDが形成
された基板は、シリコン酸化物層で被覆され、更に、ポ
リシリコンゲートFG(どれにも接続されていないので
、フローティングゲートと呼ばれている)が形成されて
いる。更に、フローティングゲートFGから第2のシリ
コン酸化物層で別れている第2のポリシリコンゲートG
が設けられている。コンタクトは、そのゲートGに対し
て設けられる。か《して、フローティングゲートFCと
ゲートGとは、互いに重ねられている一方、ドレインD
を部分的に覆っている。フローティングゲー}FGは、
トンネル窓を形成するよう薄くされたシリコン酸化物層
だけによりドレインから別れている。
かかるセルは以下のように動作する。ドレインとゲート
との間に高い電圧を印加することにより、電荷がトンネ
ル窓においてシリコン酸化物を通り抜け、フローティン
グゲー}FGの下に蓄積される。第2b図に示す等価電
気回路は、ソースS′と、゛t ドレインDと、トランジスタの容量C2と、フローティ
ングゲー}FCとゲートせとの間の容量Cとを図示して
いる。従って、トランジスタの闇値がVToに等しいな
らば、メモリセルの閾値は、Vrc−(C++C2)/
CtXto=KVr。
との間に高い電圧を印加することにより、電荷がトンネ
ル窓においてシリコン酸化物を通り抜け、フローティン
グゲー}FGの下に蓄積される。第2b図に示す等価電
気回路は、ソースS′と、゛t ドレインDと、トランジスタの容量C2と、フローティ
ングゲー}FCとゲートせとの間の容量Cとを図示して
いる。従って、トランジスタの闇値がVToに等しいな
らば、メモリセルの閾値は、Vrc−(C++C2)/
CtXto=KVr。
に等しい。
上述したように、閾値V,。は、変更できない技術的な
パラメータである。
パラメータである。
上記したようなセルは、電荷の蓄積、すなわち、セルの
消去(読み取り電圧vLに対してトランジスタがオン状
態となる状態” 1 ” )と、セルのプログラミング
によるフローティングゲートFGの電荷の除去(読み取
り電圧V,に対してトランジスタがオフ状態となる状態
゛0゛″)とをできる性質を有している。電荷の蓄積は
、フローティングゲー}FGに対する初期電圧の印加と
等価であり、特性曲線1。S一F(VG)を移動させる
。例えば、蓄積される電荷が負であるならば、正の電圧
を制御ゲートGに対して印加して、負の電荷を注入させ
ねばならない。闇値は、その場合、以下のよう8 るなる。
消去(読み取り電圧vLに対してトランジスタがオン状
態となる状態” 1 ” )と、セルのプログラミング
によるフローティングゲートFGの電荷の除去(読み取
り電圧V,に対してトランジスタがオフ状態となる状態
゛0゛″)とをできる性質を有している。電荷の蓄積は
、フローティングゲー}FGに対する初期電圧の印加と
等価であり、特性曲線1。S一F(VG)を移動させる
。例えば、蓄積される電荷が負であるならば、正の電圧
を制御ゲートGに対して印加して、負の電荷を注入させ
ねばならない。闇値は、その場合、以下のよう8 るなる。
■,。一K(V.。+V)
ここで、■は、制御ゲート電圧が零であるときのフロー
ティングゲートの電圧である。そして、この電圧Vは、
フローティングゲートの下に蓄積された電荷による。
ティングゲートの電圧である。そして、この電圧Vは、
フローティングゲートの下に蓄積された電荷による。
この結果、フローティングゲートの下に蓄積する電荷を
制御することにより、装置の閾値電圧を正確に制御する
ことができる。
制御することにより、装置の閾値電圧を正確に制御する
ことができる。
セルの゛消去″すなわちフローティングゲートの下への
電荷の蓄積は、ゲートとドレインとの間に高い電界を印
加して、ドレインとフローティングゲートとの間にその
ために設けられた窓を介してのトンネル効果により電荷
を転送する。
電荷の蓄積は、ゲートとドレインとの間に高い電界を印
加して、ドレインとフローティングゲートとの間にその
ために設けられた窓を介してのトンネル効果により電荷
を転送する。
例えば、プログラミングは、制御ゲートを接地し、ドレ
インに20ボルトの電圧を印加することにより、実行さ
れる。そのとき、ソースは、フローティング電位にある
。一方、除去は、ソースを接地し、ゲートを高い電圧(
20ボルト)にし、ドレインを接続しない状態に置く。
インに20ボルトの電圧を印加することにより、実行さ
れる。そのとき、ソースは、フローティング電位にある
。一方、除去は、ソースを接地し、ゲートを高い電圧(
20ボルト)にし、ドレインを接続しない状態に置く。
その結果、既に蓄積されていた電荷が除去され、トラン
ジスタはオフ状態となる。
ジスタはオフ状態となる。
閾値を変えることができる回路を実現するためには、上
記した手順に多少似た手順を2段階で実施する。第1の
段階では、ソースを接地してゲートに高し)電圧(20
ボルト)を印加する(第3a図)。
記した手順に多少似た手順を2段階で実施する。第1の
段階では、ソースを接地してゲートに高し)電圧(20
ボルト)を印加する(第3a図)。
その結果、フローティングゲートに蓄積されている電荷
があれば、電荷が除去され、閾値は5ボルト程度の電圧
V,。となる。
があれば、電荷が除去され、閾値は5ボルト程度の電圧
V,。となる。
第2の段階で、ソースを接地したままで、ゲートに基準
電圧V r e fを印加し、ドレインに高いプログラ
ミング電圧Vppを印加する(第3b図)。
電圧V r e fを印加し、ドレインに高いプログラ
ミング電圧Vppを印加する(第3b図)。
その基準電圧は、得たい閾値に等しくする。
電圧Vppは、トンネル効果が起きる瞬間までゆっとり
と上昇させる。電荷は、そのとき、フローティングゲー
トの下に集められる。閾値電圧がV r e fに到達
するような電荷の量になると、トランジスタは導通しは
じめる。ドレインに現れる電流が、プログラミング電圧
V ppを降下させ、その電圧の上昇が止まる。かくし
て、電荷がトラソプされ、セルの両端間は遮断される。
と上昇させる。電荷は、そのとき、フローティングゲー
トの下に集められる。閾値電圧がV r e fに到達
するような電荷の量になると、トランジスタは導通しは
じめる。ドレインに現れる電流が、プログラミング電圧
V ppを降下させ、その電圧の上昇が止まる。かくし
て、電荷がトラソプされ、セルの両端間は遮断される。
このようにして得られた閾値電圧値は、非常に正確であ
り、集積回路の製造方法に関する技術的なパラメータと
独立している。
り、集積回路の製造方法に関する技術的なパラメータと
独立している。
第4図は、セルの特性を示すグラフである。曲線1は、
V.一V。でフローティングゲートの下に電荷が全く蓄
積されていない場合の初期閾値電圧VTO=5ボルトを
示し、曲線2は、ゲートに印加する基準電圧Vr8f=
2ボルトの場合の閾値電圧VTC=2ボルトを示し、曲
線3は、ゲートに印加する基準電圧V−or− 2ボル
トの場合の閾値電圧VTC− 2ボルトを示している。
V.一V。でフローティングゲートの下に電荷が全く蓄
積されていない場合の初期閾値電圧VTO=5ボルトを
示し、曲線2は、ゲートに印加する基準電圧Vr8f=
2ボルトの場合の閾値電圧VTC=2ボルトを示し、曲
線3は、ゲートに印加する基準電圧V−or− 2ボル
トの場合の閾値電圧VTC− 2ボルトを示している。
上記したような閾値電圧が調整可能なMOS集積回路は
、非常に多くの分野で使用できる。その例を第5図及び
第6図に示す。第5図は、闇値電圧が調整可能なセルを
、固定基準電圧の発生のために使用した例を図示してい
る。図示の例では、闇値電圧VT−2ボルトとなるよう
に電荷が蓄積されたセルCLが、出力MOS}ランジス
タTのソースとアースとの間に接続されていろ。セルの
11 ゲートはドレインに接続されている。出力MOSトラン
ジスタのゲートは接地され、ドレインは電源電圧に接続
されている。かくして、出力MOSトランジスタTのド
レインでの出力電圧Vsは、セルの閾値電圧V1−2ボ
ルトに等しい。基準電圧を設定するために、上述したよ
うに、使用前に、2つの段階からなる事前校正によりセ
ルを調整する。
、非常に多くの分野で使用できる。その例を第5図及び
第6図に示す。第5図は、闇値電圧が調整可能なセルを
、固定基準電圧の発生のために使用した例を図示してい
る。図示の例では、闇値電圧VT−2ボルトとなるよう
に電荷が蓄積されたセルCLが、出力MOS}ランジス
タTのソースとアースとの間に接続されていろ。セルの
11 ゲートはドレインに接続されている。出力MOSトラン
ジスタのゲートは接地され、ドレインは電源電圧に接続
されている。かくして、出力MOSトランジスタTのド
レインでの出力電圧Vsは、セルの閾値電圧V1−2ボ
ルトに等しい。基準電圧を設定するために、上述したよ
うに、使用前に、2つの段階からなる事前校正によりセ
ルを調整する。
第6図は、上述した閾値電圧が調整可能なセルを電圧検
知回路に使用した例を示す。図示の回路は、例えば闇値
電圧V,=2ボルトとなるようにフローティングゲート
に電荷を蓄積してプログラミングしたセルCLを使用す
る。セルCLのドレインは、出力トランジスタTのドレ
インに接続され、セルCLのソースは接地されている。
知回路に使用した例を示す。図示の回路は、例えば闇値
電圧V,=2ボルトとなるようにフローティングゲート
に電荷を蓄積してプログラミングしたセルCLを使用す
る。セルCLのドレインは、出力トランジスタTのドレ
インに接続され、セルCLのソースは接地されている。
出力トランジスタTのソースは電源電圧に接続されてい
る。そして、セルCLと出力トランジスタTの両方のゲ
ートは、検知すべき電圧VINを受ける入力端子に接続
されている。
る。そして、セルCLと出力トランジスタTの両方のゲ
ートは、検知すべき電圧VINを受ける入力端子に接続
されている。
この回路は以下のように動作する。
人力電圧VIN
12
が閾値V,以下である間は、セルは非導通状態であり、
出力電圧Vsは回路の電源電圧である。人力電圧VIN
が閾値VTより大きくなると、セルは導通状態となり、
出力電圧V,はセロとなる。この回路動作は、人力電圧
が閾値電圧V,以下になると出力が反転するインハ゛−
クと同様であると考えることができる。この回路は、ア
ナログ/デジタル変換器や電圧レベルシフト回路を構成
するために使用できる。
出力電圧Vsは回路の電源電圧である。人力電圧VIN
が閾値VTより大きくなると、セルは導通状態となり、
出力電圧V,はセロとなる。この回路動作は、人力電圧
が閾値電圧V,以下になると出力が反転するインハ゛−
クと同様であると考えることができる。この回路は、ア
ナログ/デジタル変換器や電圧レベルシフト回路を構成
するために使用できる。
上述した閾値電圧が調整可能なセルの第3の使用例は、
マスクや付加製造ステップを必要とすることなく、負の
闇値電圧VTを有するデプレション型トランジスタを製
造することである。例えば、CMOS集積回路では、デ
プレション型トランジスタを使用することにより回路構
成を相当に単純化できる。しかし、数千のトランジスタ
からなる回路において、たった1つのデプレション型ト
ランジスタが必要とされることもある。上述した閾値電
圧が調整可能なセルは、閾値を正の値と同様に負の値に
調整することもできる。
マスクや付加製造ステップを必要とすることなく、負の
闇値電圧VTを有するデプレション型トランジスタを製
造することである。例えば、CMOS集積回路では、デ
プレション型トランジスタを使用することにより回路構
成を相当に単純化できる。しかし、数千のトランジスタ
からなる回路において、たった1つのデプレション型ト
ランジスタが必要とされることもある。上述した閾値電
圧が調整可能なセルは、閾値を正の値と同様に負の値に
調整することもできる。
本発明の大きな効果は、閾値が非常に正確であることと
、閾値が完全なアナログ値であり、例えば−4ボルトか
ら+5ボルットの範囲内で自由な値に調整できることで
ある。
、閾値が完全なアナログ値であり、例えば−4ボルトか
ら+5ボルットの範囲内で自由な値に調整できることで
ある。
以上、本発明を説明したが、本発明は、上記した実施例
に限定されるものではない。特に、或る人力レベルの検
知に基づいて機能の制御を必要とする全ての回路は、本
発明による闇値電圧が調整可能なセルを使用することが
できる。
に限定されるものではない。特に、或る人力レベルの検
知に基づいて機能の制御を必要とする全ての回路は、本
発明による闇値電圧が調整可能なセルを使用することが
できる。
第1図は、従来技術による簡単な基準電圧源の回路図で
あり、第2a図及び第2b図は、電気的の消去可能なプ
ログラマブルセルの断面図及び等価回路であり、第3a
図及び第3b図は、閾値電圧を調整するために必要な2
つの段階におけるバイアスを図解する図であり、第4図
は、異なる閾値電圧でのセルの■。s=f(vc)特性
曲線を示すグラフであり、第5図は、本発明による基準
電圧発生回路の回路であり、第6図は、本発明による入
力レベル検出回路の回路である。 〔主な参照符号〕 T1、T2、T3・・・トランジスタ T・・・出力トランジスタ CL・・・閾値電圧が調整可能なMOSセル代 理 人
あり、第2a図及び第2b図は、電気的の消去可能なプ
ログラマブルセルの断面図及び等価回路であり、第3a
図及び第3b図は、閾値電圧を調整するために必要な2
つの段階におけるバイアスを図解する図であり、第4図
は、異なる閾値電圧でのセルの■。s=f(vc)特性
曲線を示すグラフであり、第5図は、本発明による基準
電圧発生回路の回路であり、第6図は、本発明による入
力レベル検出回路の回路である。 〔主な参照符号〕 T1、T2、T3・・・トランジスタ T・・・出力トランジスタ CL・・・閾値電圧が調整可能なMOSセル代 理 人
Claims (2)
- (1)強電界でトンネル効果によってフローティングゲ
ートの下に電荷を蓄積することにより電気的に消去及び
プログラム可能なメモリ形式のセルで構成され、校正操
作においてフローティングゲートの下に所定量の電荷を
蓄積することにより閾値電圧が調整できることを特徴と
するMOSセル。 - (2)前記セルの閾値電圧の調整が 前記セルのソースを接地し制御電極に高電位を接続して
、トンネル効果による注入に必要な電界に少なくとも等
しい電界を、前記制御電極と前記ドレインとの間の窓に
印加して、前記フローティングゲートの下に所定量の電
荷を蓄積する第1の操作と、 前記セルの前記ソースを接地し、前記制御電極に所望な
閾値と等しい基準電圧を接続し、前記ドレインに前記高
電位を接続する第2の操作とにより実施できることを特
徴とする請求項(1)記載のMOSセル。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR8909780 | 1989-07-20 | ||
FR8909780A FR2650109B1 (fr) | 1989-07-20 | 1989-07-20 | Circuit integre mos a tension de seuil ajustable |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH03214779A true JPH03214779A (ja) | 1991-09-19 |
JP2860308B2 JP2860308B2 (ja) | 1999-02-24 |
Family
ID=9383970
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP19282890A Expired - Fee Related JP2860308B2 (ja) | 1989-07-20 | 1990-07-20 | Mos集積回路の閾値を調整する方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US5394359A (ja) |
EP (1) | EP0409697B1 (ja) |
JP (1) | JP2860308B2 (ja) |
CA (1) | CA2021585C (ja) |
DE (1) | DE69003321T2 (ja) |
ES (1) | ES2047286T3 (ja) |
FR (1) | FR2650109B1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2016038986A1 (ja) * | 2014-09-11 | 2016-03-17 | 株式会社 東芝 | 撮像装置 |
JP2016131258A (ja) * | 2010-09-03 | 2016-07-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
JP2022008656A (ja) * | 2017-03-31 | 2022-01-13 | 旭化成エレクトロニクス株式会社 | 不揮発性記憶素子および基準電圧生成回路 |
Families Citing this family (50)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5103160A (en) * | 1991-04-25 | 1992-04-07 | Hughes Aircraft Company | Shunt regulator with tunnel oxide reference |
US6222762B1 (en) * | 1992-01-14 | 2001-04-24 | Sandisk Corporation | Multi-state memory |
US5657332A (en) * | 1992-05-20 | 1997-08-12 | Sandisk Corporation | Soft errors handling in EEPROM devices |
US5828601A (en) * | 1993-12-01 | 1998-10-27 | Advanced Micro Devices, Inc. | Programmed reference |
JP2848223B2 (ja) * | 1993-12-01 | 1999-01-20 | 日本電気株式会社 | 不揮発性半導体記憶装置の消去方法及び製造方法 |
US5440505A (en) * | 1994-01-21 | 1995-08-08 | Intel Corporation | Method and circuitry for storing discrete amounts of charge in a single memory element |
RU2190260C2 (ru) * | 1994-06-02 | 2002-09-27 | Интел Корпорейшн | Считывающая схема для флэш-памяти с многоуровневыми ячейками |
US5508958A (en) * | 1994-09-29 | 1996-04-16 | Intel Corporation | Method and apparatus for sensing the state of floating gate memory cells by applying a variable gate voltage |
US5495453A (en) * | 1994-10-19 | 1996-02-27 | Intel Corporation | Low power voltage detector circuit including a flash memory cell |
GB9424598D0 (en) * | 1994-12-06 | 1995-01-25 | Philips Electronics Uk Ltd | Semiconductor memory with non-volatile memory transistor |
US5550772A (en) * | 1995-02-13 | 1996-08-27 | National Semiconductor Corporation | Memory array utilizing multi-state memory cells |
EP0823115B1 (en) * | 1995-04-21 | 1999-08-25 | Advanced Micro Devices, Inc. | Reference for cmos memory cell having pmos and nmos transistors with a common floating gate |
JP3562043B2 (ja) * | 1995-07-19 | 2004-09-08 | ソニー株式会社 | 不揮発性記憶装置 |
FR2739706B1 (fr) * | 1995-10-09 | 1997-11-21 | Inside Technologies | Perfectionnements aux cartes a memoire |
FR2739737B1 (fr) * | 1995-10-09 | 1997-11-21 | Inside Technologies | Perfectionnements aux cartes a memoire |
US5737265A (en) * | 1995-12-14 | 1998-04-07 | Intel Corporation | Programming flash memory using data stream analysis |
US5677869A (en) * | 1995-12-14 | 1997-10-14 | Intel Corporation | Programming flash memory using strict ordering of states |
US5729489A (en) * | 1995-12-14 | 1998-03-17 | Intel Corporation | Programming flash memory using predictive learning methods |
US5701266A (en) * | 1995-12-14 | 1997-12-23 | Intel Corporation | Programming flash memory using distributed learning methods |
DE69628165D1 (de) * | 1996-09-30 | 2003-06-18 | St Microelectronics Srl | Digital-Analog-Wandler des Stromtyps mit IG-MOS-Transistoren |
EP0840452B1 (en) * | 1996-10-30 | 2001-07-18 | STMicroelectronics S.r.l. | Voltage comparator including at least an insulated gate MOS transistor and analogic/digital converters using the same |
JP3460170B2 (ja) * | 1997-02-03 | 2003-10-27 | シャープ株式会社 | 薄膜トランジスタ及びその製造方法 |
US5909449A (en) | 1997-09-08 | 1999-06-01 | Invox Technology | Multibit-per-cell non-volatile memory with error detection and correction |
JP4252183B2 (ja) * | 2000-02-17 | 2009-04-08 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置、該不揮発性半導体記憶装置からのデータの読み出し方法及び、該不揮発性半導体記憶装置へのデータの書き込み方法 |
US6856568B1 (en) | 2000-04-25 | 2005-02-15 | Multi Level Memory Technology | Refresh operations that change address mappings in a non-volatile memory |
US6396744B1 (en) | 2000-04-25 | 2002-05-28 | Multi Level Memory Technology | Flash memory with dynamic refresh |
US7079422B1 (en) | 2000-04-25 | 2006-07-18 | Samsung Electronics Co., Ltd. | Periodic refresh operations for non-volatile multiple-bit-per-cell memory |
US7055007B2 (en) * | 2003-04-10 | 2006-05-30 | Arm Limited | Data processor memory circuit |
US7012835B2 (en) * | 2003-10-03 | 2006-03-14 | Sandisk Corporation | Flash memory data correction and scrub techniques |
US7173852B2 (en) * | 2003-10-03 | 2007-02-06 | Sandisk Corporation | Corrected data storage and handling methods |
JP4519713B2 (ja) * | 2004-06-17 | 2010-08-04 | 株式会社東芝 | 整流回路とこれを用いた無線通信装置 |
US7315916B2 (en) * | 2004-12-16 | 2008-01-01 | Sandisk Corporation | Scratch pad block |
US7395404B2 (en) * | 2004-12-16 | 2008-07-01 | Sandisk Corporation | Cluster auto-alignment for storing addressable data packets in a non-volatile memory array |
US7716538B2 (en) * | 2006-09-27 | 2010-05-11 | Sandisk Corporation | Memory with cell population distribution assisted read margining |
US7886204B2 (en) * | 2006-09-27 | 2011-02-08 | Sandisk Corporation | Methods of cell population distribution assisted read margining |
US7573773B2 (en) * | 2007-03-28 | 2009-08-11 | Sandisk Corporation | Flash memory with data refresh triggered by controlled scrub data reads |
US7477547B2 (en) * | 2007-03-28 | 2009-01-13 | Sandisk Corporation | Flash memory refresh techniques triggered by controlled scrub data reads |
FR2927732B1 (fr) | 2008-02-19 | 2011-05-27 | Commissariat Energie Atomique | Procede d'ajustement de la tension de seuil d'un transistor par une couche de piegeage enterree |
US8878511B2 (en) * | 2010-02-04 | 2014-11-04 | Semiconductor Components Industries, Llc | Current-mode programmable reference circuits and methods therefor |
US8188785B2 (en) | 2010-02-04 | 2012-05-29 | Semiconductor Components Industries, Llc | Mixed-mode circuits and methods of producing a reference current and a reference voltage |
US8680840B2 (en) * | 2010-02-11 | 2014-03-25 | Semiconductor Components Industries, Llc | Circuits and methods of producing a reference current or voltage |
US8687421B2 (en) | 2011-11-21 | 2014-04-01 | Sandisk Technologies Inc. | Scrub techniques for use with dynamic read |
JP5779162B2 (ja) | 2012-09-28 | 2015-09-16 | 株式会社東芝 | 整流回路とこれを用いた無線通信装置 |
US9230689B2 (en) | 2014-03-17 | 2016-01-05 | Sandisk Technologies Inc. | Finding read disturbs on non-volatile memories |
DE102014112001A1 (de) * | 2014-08-21 | 2016-02-25 | Infineon Technologies Austria Ag | Integrierte Schaltung mit einem Eingangstransistor einschließlich einer Ladungsspeicherstruktur |
US9552171B2 (en) | 2014-10-29 | 2017-01-24 | Sandisk Technologies Llc | Read scrub with adaptive counter management |
US9978456B2 (en) | 2014-11-17 | 2018-05-22 | Sandisk Technologies Llc | Techniques for reducing read disturb in partially written blocks of non-volatile memory |
US9349479B1 (en) | 2014-11-18 | 2016-05-24 | Sandisk Technologies Inc. | Boundary word line operation in nonvolatile memory |
US9449700B2 (en) | 2015-02-13 | 2016-09-20 | Sandisk Technologies Llc | Boundary word line search and open block read methods with reduced read disturb |
US9653154B2 (en) | 2015-09-21 | 2017-05-16 | Sandisk Technologies Llc | Write abort detection for multi-state memories |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57159056A (en) * | 1981-03-07 | 1982-10-01 | Itt | Reference voltage source for monolithic integrated circuit |
JPS5984398A (ja) * | 1982-11-08 | 1984-05-16 | Hitachi Ltd | Eeprom装置 |
JPS6032363A (ja) * | 1983-08-02 | 1985-02-19 | Nec Corp | 不揮発性半導体記憶装置の製造方法 |
JPS6084836A (ja) * | 1983-10-17 | 1985-05-14 | Hitachi Ltd | 半導体装置 |
JPS63221415A (ja) * | 1987-03-11 | 1988-09-14 | Sony Corp | 基準電圧発生装置 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE2514582C2 (de) * | 1975-04-03 | 1977-05-26 | Siemens Ag | Schaltung zur erzeugung von leseimpulsen |
US4357571A (en) * | 1978-09-29 | 1982-11-02 | Siemens Aktiengesellschaft | FET Module with reference source chargeable memory gate |
IT1224062B (it) * | 1979-09-28 | 1990-09-26 | Ates Componenti Elettron | Metodo di programmazione per una memoria a semiconduttore non volatile elettricamente alterabile |
US4336603A (en) * | 1980-06-18 | 1982-06-22 | International Business Machines Corp. | Three terminal electrically erasable programmable read only memory |
US4542485A (en) * | 1981-01-14 | 1985-09-17 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor integrated circuit |
US4495602A (en) * | 1981-12-28 | 1985-01-22 | Mostek Corporation | Multi-bit read only memory circuit |
US4577215A (en) * | 1983-02-18 | 1986-03-18 | Rca Corporation | Dual word line, electrically alterable, nonvolatile floating gate memory device |
US4442447A (en) * | 1982-03-09 | 1984-04-10 | Rca Corporation | Electrically alterable nonvolatile floating gate memory device |
JPH0638318B2 (ja) * | 1985-02-15 | 1994-05-18 | 株式会社リコー | Epromの書込み方法 |
JPH0772996B2 (ja) * | 1987-01-31 | 1995-08-02 | 株式会社東芝 | 不揮発性半導体メモリ |
JPH01113999A (ja) * | 1987-10-28 | 1989-05-02 | Toshiba Corp | 不揮発性メモリのストレステスト回路 |
US4888630A (en) * | 1988-03-21 | 1989-12-19 | Texas Instruments Incorporated | Floating-gate transistor with a non-linear intergate dielectric |
-
1989
- 1989-07-20 FR FR8909780A patent/FR2650109B1/fr not_active Expired - Fee Related
-
1990
- 1990-07-12 EP EP90402010A patent/EP0409697B1/fr not_active Expired - Lifetime
- 1990-07-12 DE DE90402010T patent/DE69003321T2/de not_active Expired - Fee Related
- 1990-07-12 ES ES90402010T patent/ES2047286T3/es not_active Expired - Lifetime
- 1990-07-19 CA CA002021585A patent/CA2021585C/fr not_active Expired - Fee Related
- 1990-07-20 JP JP19282890A patent/JP2860308B2/ja not_active Expired - Fee Related
-
1992
- 1992-09-14 US US07/944,811 patent/US5394359A/en not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS57159056A (en) * | 1981-03-07 | 1982-10-01 | Itt | Reference voltage source for monolithic integrated circuit |
JPS5984398A (ja) * | 1982-11-08 | 1984-05-16 | Hitachi Ltd | Eeprom装置 |
JPS6032363A (ja) * | 1983-08-02 | 1985-02-19 | Nec Corp | 不揮発性半導体記憶装置の製造方法 |
JPS6084836A (ja) * | 1983-10-17 | 1985-05-14 | Hitachi Ltd | 半導体装置 |
JPS63221415A (ja) * | 1987-03-11 | 1988-09-14 | Sony Corp | 基準電圧発生装置 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016131258A (ja) * | 2010-09-03 | 2016-07-21 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
US9704960B2 (en) | 2010-09-03 | 2017-07-11 | Semiconductor Energy Laboratory Co., Ltd. | Field effect transistor and method for manufacturing semiconductor device |
WO2016038986A1 (ja) * | 2014-09-11 | 2016-03-17 | 株式会社 東芝 | 撮像装置 |
JP2022008656A (ja) * | 2017-03-31 | 2022-01-13 | 旭化成エレクトロニクス株式会社 | 不揮発性記憶素子および基準電圧生成回路 |
Also Published As
Publication number | Publication date |
---|---|
ES2047286T3 (es) | 1994-02-16 |
DE69003321D1 (de) | 1993-10-21 |
DE69003321T2 (de) | 1994-01-13 |
EP0409697B1 (fr) | 1993-09-15 |
CA2021585C (fr) | 1994-02-22 |
EP0409697A1 (fr) | 1991-01-23 |
US5394359A (en) | 1995-02-28 |
JP2860308B2 (ja) | 1999-02-24 |
FR2650109A1 (fr) | 1991-01-25 |
CA2021585A1 (fr) | 1991-01-21 |
FR2650109B1 (fr) | 1993-04-02 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPH03214779A (ja) | 閾値が調整可能なmos集積回路 | |
US5253196A (en) | MOS analog memory with injection capacitors | |
Hasler et al. | Adaptive circuits using pFET floating-gate devices | |
Harrison et al. | A CMOS programmable analog memory-cell array using floating-gate circuits | |
KR101517270B1 (ko) | 선택적/차동 역치 전압 특성을 갖는 비휘발성 메모리 감지 시스템들 및 방법들 | |
US20070189069A1 (en) | Precision Non-Volatile CMOS Reference Circuit | |
US6970037B2 (en) | Programmable analog bias circuits using floating gate CMOS technology | |
US8076707B1 (en) | Pseudo-nonvolatile direct-tunneling floating-gate device | |
Bandyopadhyay et al. | Adaptive algorithm using hot-electron injection for programming analog computational memory elements within 0.2% of accuracy over 3.5 decades | |
JP4865537B2 (ja) | 差動デュアル・フローティング・ゲート回路及びプログラミング方法 | |
WO2004040658A1 (en) | Floating gate transistors | |
US6268623B1 (en) | Apparatus and method for margin testing single polysilicon EEPROM cells | |
US6252802B1 (en) | Floating gate MOS transistor charge injection circuit and computation devices incorporating it | |
US5942936A (en) | Offset compensating method and circuit for MOS differential stages | |
EP0292895B1 (en) | Charge transfer device | |
KR920001405B1 (ko) | 승압회로를 갖춘 전하전송장치 | |
US9679654B2 (en) | Continuous-time floating gate memory cell programming | |
Harrison et al. | Floating-gate CMOS analog memory cell array | |
Lanzoni et al. | Automatic and continuous offset compensation of MOS operational amplifiers using floating-gate transistors | |
US8269287B2 (en) | Floating gate memory device with increased coupling coefficient | |
US7132878B2 (en) | Charge pump current source | |
Millard et al. | Calibration and matching of floating gate devices | |
CN100407576C (zh) | 双传导编程期间的模拟浮动栅电压检测 | |
JP4629653B2 (ja) | フローティング・ゲート・アナログ電圧フィードバック回路 | |
WO2004075260A2 (en) | Differential floating gate circuit and method for programming |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |