KR200407598Y1 - 아날로그 메모리를 구비하여 기준전압을 제공하는아날로그-디지털 변환기 - Google Patents

아날로그 메모리를 구비하여 기준전압을 제공하는아날로그-디지털 변환기 Download PDF

Info

Publication number
KR200407598Y1
KR200407598Y1 KR2020050025365U KR20050025365U KR200407598Y1 KR 200407598 Y1 KR200407598 Y1 KR 200407598Y1 KR 2020050025365 U KR2020050025365 U KR 2020050025365U KR 20050025365 U KR20050025365 U KR 20050025365U KR 200407598 Y1 KR200407598 Y1 KR 200407598Y1
Authority
KR
South Korea
Prior art keywords
analog
injector
floating gate
reference voltage
voltage
Prior art date
Application number
KR2020050025365U
Other languages
English (en)
Inventor
채용웅
Original Assignee
채용웅
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 채용웅 filed Critical 채용웅
Priority to KR2020050025365U priority Critical patent/KR200407598Y1/ko
Application granted granted Critical
Publication of KR200407598Y1 publication Critical patent/KR200407598Y1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/18—Automatic control for modifying the range of signals the converter can handle, e.g. gain ranging
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/002—Provisions or arrangements for saving power, e.g. by allowing a sleep mode, using lower supply voltage for downstream stages, using multiple clock domains or by selectively turning on stages when needed
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 고안은 아날로그 메모리를 구비하여 기준전압을 제공하는 아날로그-디지털 변환기에 관한 것으로서, 인젝터와 모스 트랜지스터로 구성되어 소정의 기준전압을 제공하는 다수개의 아날로그 메모리들; 외부 신호와 상기 다수개의 아날로그 메모리들 중 하나로부터 공급되는 기준전압을 입력하고 상기 외부 신호를 상기 기준전압과 비교하는 다수개의 비교기들; 및 상기 다수개의 비교기들로부터 출력되는 신호들을 조합하여 디지털 신호를 출력하는 디코더를 구비함으로써 아날로그-디지털 변환기의 면적이 감소되며, 불필요한 전력 소모를 방지한다.
아날로그 디지털 변환기

Description

아날로그 메모리를 구비하여 기준전압을 제공하는 아날로그-디지털 변환기{Analog-digital converter for generating reference voltage by using analog memory}
본 고안의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 종래의 아날로그-디지털 변환기의 블록도이다.
도 2는 본 고안에 따른 아날로그-디지털 변환기의 블록도이다.
도 3은 도 2에 도시된 아날로그 메모리들 중 하나의 구조를 보여준다.
본 고안은 아날로그-디지털 변환기에 관한 것으로서, 특히 기존의 저항 대신 아날로그 메모리를 구비하여 기준전압을 제공하는 아날로그-디지털 변환기에 관한 것이다.
아날로그-디지털 변환기는 입력되는 아날로그 신호를 디지털 신호로 변환하여 출력하는 장치이다.
도 1에 종래의 아날로그-디지털 변환기가 도시되어 있다. 도 1을 참조하면, 종래의 아날로그-디지털 변환기(101)는 저항부(111)와 다수개의 비교기들(comp1～compn)을 구비한다.
저항부(111)는 다수개의 직렬 저항들(R1～Rn)로 구성된다. 직렬 저항들(R1～Rn)은 저항부에 인가되는 직류 전압(Vref)을 분할하기 위한 것이다. 분할된 전압들은 각각의 크기에 따라 비교기들(comp1～compn)의 기준 전압들(V1～Vn)로 설정된다. 즉, 저항들(R1～Rn)의 저항값의 크기에 따라 저항들(R1～Rn)로부터 출력되는 기준전압들(V1～Vn)의 크기가 달라진다.
비교기들(comp1～compn)은 각각 외부에서 인가되는 신호(Vin)를 기준전압들(V1～Vn)과 비교하고, 그 결과에 따라 논리적인 1과 0을 출력한다. 즉, 외부 신호(Vin)가 기준전압(V1)보다 크면 비교기(comp1)는 논리적인 1을 출력하고, 외부 신호(Vin)가 기준전압(V1)보다 작으면 비교기(comp1)는 논리적인 0을 출력한다.
그런데, 종래의 아날로그-디지털 변환기(101)에 의하면, 아날로그-디지털 변환기(101)가 동작하는 동안 저항부(111)에는 전압이 계속해서 인가되며, 이 때 비교기들(comp1～compn) 중 동작하지 않는 비교기가 있을지라도 그에 상관없이 모든 직렬 저항들(R1～Rn)에는 전류가 계속해서 흐르므로 직렬 저항들(R1～Rn)에 의해 불필요한 전력 소모가 많게 된다.
뿐만 아니라 아날로그-디지털 변환기(101)가 반도체 칩에 구현될 경우, 직렬 저항들(R1～Rn)은 넓은 면적을 차지하게 되어 상기 반도체 칩의 크기가 커지며, 그에 따라 반도체 칩의 제조 원가도 늘어나게 된다.
본 고안이 이루고자하는 기술적 과제는 크기가 작아지고, 전력 소모가 감소되는 아날로그-디지털 변환기를 제공하는 것이다.
상기 기술적 과제를 이루기 위하여 본 고안은
인젝터와 모스 트랜지스터로 구성되어 소정의 기준전압을 제공하는 다수개의 아날로그 메모리들; 외부 신호와 상기 다수개의 아날로그 메모리들 중 하나로부터 공급되는 기준전압을 입력하고 상기 외부 신호를 상기 기준전압과 비교하는 다수개의 비교기들; 및 상기 다수개의 비교기들로부터 출력되는 신호들을 조합하여 디지털 신호를 출력하는 디코더를 구비하는 것을 특징으로 하는 아날로그-디지털 변환기를 제공한다.
바람직하기는, 상기 다수개의 모스 트랜지스터들은 각각 제어 전압이 인가되는 제어 게이트와, 상기 제어 게이트의 하부에 형성된 부유 게이트 및 상기 부유 게이트에 의해 분리된 소오스와 드레인을 구비하며, 상기 다수개의 인젝터들은 각각 그 일부가 상기 각 부유 게이트의 하부에 형성된다.
바람직하기는 또한, 상기 제어 게이트에 높은 프로그래밍 전압을 인가하고, 상기 인젝터를 접지시키면 상기 인젝터로부터 전자가 이동하여 상기 부유 게이트에 트랩되어 상기 모스 트랜지스터는 정보를 갖게되며, 상기 제어 게이트를 접지시키고 상기 인젝터에 높은 프로그래밍 전압을 인가하면 상기 부유 게이트에 트랩된 전자는 상기 인젝터로 이동되어 상기 모스 트랜지스터는 정보를 잃게된다.
바람직하기는 또한, 상기 드레인들은 각각 상기 비교기들 중 하나에 연결되며, 상 기 부유 게이트들에 전자가 트랩된 상태에서 상기 제어 게이트들과 상기 소오스들에 전압을 인가하면 상기 아날로그 메모리들로부터 기준전압들이 출력되어 상기 비교기들로 공급된다.
상기 본 고안에 의하여 불필요한 전력 소모가 방지된다.
이하, 첨부한 도면을 참조하여 본 고안의 바람직한 실시예를 설명함으로써, 본 고안을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 2는 본 고안에 따른 아날로그-디지털 변환기의 블록도이다. 도 2를 참조하면, 아날로그-디지털 변환기(201)는 다수개의 아날로그 메모리들(M1～Mn), 다수개의 비교기들(comp1～compn) 및 디코더(211)를 구비한다.
아날로그 메모리들(M1～Mn)은 각각 인젝터(Injector)와 모스(MOS; Metal Oxide Semiconductor) 트랜지스터(Transistor)로 구성되어 소정의 기준전압을 비교기들(comp1～compn)에게 공급한다.
비교기들(comp1～compn)은 각각 외부 신호(Vin)와 다수개의 아날로그 메모리들(M1～Mn) 중 하나로부터 공급되는 기준전압들(Va～Vb)을 입력한다. 비교기들(comp1～compn)은 각각 외부 신호(Vin)를 비반전 단자(+)로 입력하고, 대응되는 기준전압은 반전단자(-)로 입력한다. 비교기들(comp1～compn)은 각각 외부 신호(Vin)를 대응되는 기준전압과 비교하고 그 결과를 논리적인 1 또는 논리 0으로써 출력한다. 즉, 비교기들(comp1～compn)은 각각 외부 신호(Vin)가 대응되는 기준전압보다 크면 논리적인 1을 출력하고, 외부 신호(Vin)가 대응되는 기준전압보다 작으면 논리적인 0 을 출력한다.
디코더(Decoder)(211)는 비교기들(comp1～compn)로부터 출력되는 신호들을 조합하여 하나의 디지털 신호(Vo)를 출력한다.
도 3은 도 2에 도시된 아날로그 메모리들 중 하나의 구조를 보여준다. 도 3을 참조하면, 아날로그 메모리(M1)는 인젝터(311)와 모스 트랜지스터(315)를 구비한다. 즉, 아날로그 메모리(M1)는 EEPROM(Electrically Erasable Programmable Read Only Memory) 셀(cell)의 구조를 갖는다.
모스 트랜지스터(315)는 제어 전압이 인가되는 제어 게이트(321)와, 제어 게이트(321)의 하부에 형성된 부유 게이트(331), 및 부유 게이트(331)에 의해 분리된 소오스(341)와 드레인(351)을 구비한다.
인젝터(311)는 그 일부가 부유 게이트(331)의 하부에 형성된다. 부유 게이트(331)와 인젝터(311)의 겹친 부분은 실리콘 옥사이드층(미도시)에 의해 절연된다.
참조 번호(361)는 아날로그 메모리(M1)가 외부 소자와 물리적으로 콘택되는 부분을 나타낸다.
아날로그 메모리(M1)가 기준전압(Va)을 발생하는 기준전압 발생기로서 동작하기 위해서는 아날로그 메모리(M1)는 프로그래밍 과정을 거쳐야 한다. 그러기 위해서는 제어 게이트(321)에 높은 프로그래밍 전압을 인가하고, 인젝터(311)를 접지시킨다. 그러면, 인젝터(311)로부터 전자가 이동하여 부유 게이트(331)에 트랩(trap)된다. 즉, 아날로그 메모리(M1)는 정보를 저장한 상태가 된다. 이 상태에서, 제어 게이트(321)를 접지시키고 인젝터(311)에 높은 프로그래밍 전압을 인가하면 부유 게이트 (331)에 트랩된 전자는 인젝터(311)로 이동하게 되며, 따라서 아날로그 메모리(M1)는 정보를 잃게된다.
드레인(351)은 비교기(도 2의 comp1)에 연결되며, 부유 게이트(331)에 전자가 트랩된 상태에서 제어 게이트(321)와 소오스(341)에 전압을 인가하면 드레인(351)으로부터 기준전압(Va)이 출력되어 비교기(comp1)로 공급된다. 비교기(comp1)가 동작하지 않을 경우에는 제어 게이트(321)에 인가된 전압을 제거한다. 그러면, 모스 트랜지스터(315)는 동작하지 않게 되며, 따라서, 아날로그 메모리(M1)에서는 전력 소모가 일어나지 않는다.
이를 구체적으로 설명하기로 한다.
아날로그 메모리(M1)에 정보를 저장하는 것은 부유 게이트(331)의 전하량 조절을 통해 이루어진다. 이 때, 부유 게이트(331)에서 인젝터로 흐르는 이동 전류의 크기는 수학식 1에 나타난 파울러-노다임 터널링 함수에 의해 정의된다.
Figure 112005072803492-utm00004
여기서, A와 B는 상수이고, V는 부유 게이트(331)와 인젝터(311)간의 전위차를 나타낸다.
수학식 1에 의해 제한되는 터널링 인젝션을 통하여 부유 게이트(331)의 전하량이 조절되며, 이 과정에 쓰기와 소거라는 두가지 프로그래밍 동작이 있다. 부유 게이트(331)에 전자를 트랩시키는 동작을 쓰기 동작이라 하며, 이것은 제어 게이트(321)에 높은 프로그래밍 전압을 인가하고 인젝터(311)를 접지시킴으로써 이루어진 다. 쓰기 동작에서 전기장은 인젝터(311)에 있는 전자를 실리콘 옥사이드층(부유 게이트와 인젝터 사이에 형성된 절연층)을 통해 부유 게이트(331)로 보내며, 부유 게이트(331)로 이동된 전자는 외부의 전위 즉, 제어 게이트(321)에 인가된 프로그래밍 전압이 제거될 경우 실리콘 기판(아날로그 메모리의 하부에 형성된 벌크) 및 제어 게이트(321) 양쪽의 높은 에너지 장벽으로 인해 부유 게이트(331)에 트랩된다.
반대로 소거 동작은 제어 게이트(321)를 접지시키고, 인젝터(311)에 높은 프로그래밍 전압을 인가함으로써 이루어진다. 이 과정에서 부유 게이트(331)에 트랩되어있던 전자는 상기 실리콘 옥사이드층을 통해 인젝터(311)로 이동하며, 이에 따라, 아날로그 메모리(M1)는 정보를 잃게된다.
이와 같이, 부유 게이트(331)의 전하량은 쓰기와 소거라는 두 개의 프로그래밍 동작에 의해 조절된다. 즉, 부유 게이트(331)에 특정 양의 전하가 유기되면 모스 트랜지스터(315)의 채널에는 같은 크기의 양전하가 유기되고, 이것은 모스 트랜지스터(315)의 문턱 전압을 양의 방향으로 이동시키게 된다. 반대로, 부유 게이트(331)의 전자가 빠져나가면 모스 트랜지스터(315)의 문턱전압은 음의 방향으로 이동된다. 이와 같이, 부유 게이트(331)에 있는 전자의 양을 조절함으로써 모스 트랜지스터(315)의 문턱전압은 좌우로 이동된다.
상기 실리콘 옥사이드층을 통해 인젝터(311)에 있는 전자를 부유 게이트(331)로 이동시키기 위해서는 것은 매우 높은 프로그래밍 전압, 예컨대 3.2[V]이 요구되며, 이와 같이 높은 프로그래밍 전압은 정션(junction)이나 옥사이드 블랙다운, 및 터 널 옥사이드 층에 차지 트랩핑 등의 문제를 발생시킬 수가 있다. 이것을 극복하기 위해 지역전기장 강화를 이용하여 상기 실리콘 옥사이드층에 가하여지는 전기장을 높이는 방법이 있다. 이것은 인젝터(311)의 팁의 모양을 단순 변형시키는 것이다. 이와 같이 인젝터(311)의 단순한 형태의 변화와 인젝터(311)의 접합부인 폴리실리콘의 거친 표면을 이용하게 되면 터널 전류가 흐르게 되는 곳에서 전기장의 크기가 극대화되며, 이것은 쓰기와 소거 동작에서의 프로그래밍 전압을 낮추는 효과를 가져다준다.
이와 같이, 쓰기와 소거 동작을 통하여 원하는 양만큼의 전자를 부유 게이트(331)에 존속시켜 둠으로써 부유 게이트(331)를 게이트로 하고 있는 모스 트랜지스터(315)는 상기 전자의 양에 따라 특정한 문턱전압을 유지하게 된다. 이러한 특정한 문턱전압의 특성으로 인해 모스 트랜지스터(315)는 고유의 특성을 가지게 되는 것이며, 이것은 앞서 언급한 것과 같이 부유 게이트(331)의 전하량에 의해 결정되는 것이다. 모스 트랜지스터(315)의 특성이 결정되고 나서 프로그래밍 전압을 제거하게 되면 앞서 언급한 바와 같이 부유 게이트(331)에 잔류하고 있는 전자는 움직이지 못하고 고정되게 된다. 이것은 부유 게이트(331)를 둘러싸고 있는 실리콘 옥사이드층의 에너지 준위가 부유 게이트(331)를 구성하는 폴리실리콘에 비해 상대적으로 월등히 높기 때문이다. 따라서 아날로그 메모리(M1)에 인가되는 외부 전원이 제거되면 모스 트랜지스터(315)의 채널의 특성은 변하지 않고 고정되는 것이며 이러한 특성은 아날로그 메모리(M1)를 불활성 특성을 나타내는 메모리가 가능하게 하는 것이다.
도면과 명세서에서 최적 실시예들이 개시되었다. 여기서 아날로그 메모리들(M1～Mn)) 대신 정보를 저장하는 메모리 셀의 구조를 갖는 것들로써 대체가 가능하며, 모스 트랜지스터(315)는 NMOS 트랜지스터로 구성이 가능하다. 그러므로 본 기술 분야의 통상의 지식을 가진 자라면 본 고안의 실시예로부터 다양한 변형 및 균등한 타 실시예가 가능할 것이다. 따라서, 본 고안의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
상술한 바와 같이, 본 고안에 따라 기준전압 발생기로서 종래의 직렬 저항들(R1～Rn) 대신에 아날로그 메모리들(M1～Mn)을 이용하여 기준전압들(Va～Vn)을 설정하게 되면 저항과 같은 패씨브(passive) 소자를 사용함에 따라 많은 부피를 차지하던 문제가 해결되고, 전력 소모를 최적화할 수 있다. 즉, 본 고안의 아날로그 메모리들(M1～Mn)은 능동 소자들이므로 반도체 칩에 구현될 경우 면적을 적게 차지하며, 비교기들(comp1～compn) 중 동작하지 않는 비교기가 있을 경우에는 대응되는 아날로그 메모리를 동작시키지 않게 함으로써 불필요한 전력 소모를 방지할 수 있다.

Claims (4)

  1. 인젝터와 모스 트랜지스터로 구성되어 소정의 기준전압을 제공하는 다수개의 아날로그 메모리들;
    외부 신호와 상기 다수개의 아날로그 메모리들 중 하나로부터 공급되는 기준전압을 입력하고 상기 외부 신호를 상기 기준전압과 비교하는 다수개의 비교기들; 및
    상기 다수개의 비교기들로부터 출력되는 신호들을 조합하여 디지털 신호를 출력하는 디코더를 구비하는 것을 특징으로 하는 아날로그-디지털 변환기.
  2. 제1 항에 있어서, 상기 다수개의 모스 트랜지스터들은 각각 제어 전압이 인가되는 제어 게이트와, 상기 제어 게이트의 하부에 형성된 부유 게이트 및 상기 부유 게이트에 의해 분리된 소오스와 드레인을 구비하며, 상기 다수개의 인젝터들은 각각 그 일부가 상기 각 부유 게이트의 하부에 형성된 것을 특징으로 하는 아날로그-디지털 변환기.
  3. 제2 항에 있어서, 상기 제어 게이트에 높은 프로그래밍 전압을 인가하고, 상기 인젝터를 접지시키면 상기 인젝터로부터 전자가 이동하여 상기 부유 게이트에 트랩되어 상기 모스 트랜지스터는 정보를 갖게되며, 상기 제어 게이트를 접지시키고 상기 인젝터에 높은 프로그래밍 전압을 인가하면 상기 부유 게이트에 트랩된 전자는 상기 인젝터로 이동되어 상기 모스 트랜지스터는 정보를 잃게되는 것을 특징 으로 하는 아날로그-디지털 변환기.
  4. 제3 항에 있어서, 상기 드레인들은 각각 상기 비교기들 중 하나에 연결되며, 상기 부유 게이트들에 전자가 트랩된 상태에서 상기 제어 게이트들과 상기 소오스들에 전압을 인가하면 상기 아날로그 메모리들로부터 기준전압들이 출력되어 상기 비교기들로 공급되는 것을 특징으로 하는 아날로그-디지털 변환기.
KR2020050025365U 2005-09-02 2005-09-02 아날로그 메모리를 구비하여 기준전압을 제공하는아날로그-디지털 변환기 KR200407598Y1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR2020050025365U KR200407598Y1 (ko) 2005-09-02 2005-09-02 아날로그 메모리를 구비하여 기준전압을 제공하는아날로그-디지털 변환기

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR2020050025365U KR200407598Y1 (ko) 2005-09-02 2005-09-02 아날로그 메모리를 구비하여 기준전압을 제공하는아날로그-디지털 변환기

Publications (1)

Publication Number Publication Date
KR200407598Y1 true KR200407598Y1 (ko) 2006-02-01

Family

ID=44480959

Family Applications (1)

Application Number Title Priority Date Filing Date
KR2020050025365U KR200407598Y1 (ko) 2005-09-02 2005-09-02 아날로그 메모리를 구비하여 기준전압을 제공하는아날로그-디지털 변환기

Country Status (1)

Country Link
KR (1) KR200407598Y1 (ko)

Similar Documents

Publication Publication Date Title
US4630085A (en) Erasable, programmable read-only memory device
KR100458409B1 (ko) 전압 발생 회로
US20040004861A1 (en) Differential EEPROM using pFET floating gate transistors
JPH03214779A (ja) 閾値が調整可能なｍｏｓ集積回路
US7164606B1 (en) Reverse fowler-nordheim tunneling programming for non-volatile memory cell
US11127469B2 (en) Nonvolatile semiconductor storage device
JP5280660B2 (ja) 低電圧、低キャパシタンスのフラッシュメモリアレイ
JP2009151902A (ja) 半導体記憶装置
JPS5833638B2 (ja) メモリ装置
US6775171B2 (en) Method of utilizing voltage gradients to guide dielectric breakdowns for non-volatile memory elements and related embedded memories
JP6506968B2 (ja) 電圧検出器
JPH0323997B2 (ko)
US20040085815A1 (en) Gate voltage reduction in a memory read
US5117392A (en) Non-volatile semiconductor memory device
US20090052259A1 (en) Non-volatile semiconductor memory device
US8134859B1 (en) Method of sensing a programmable non-volatile memory element
US20040100849A1 (en) Method of utilizing a plurality of voltage pulses to program non-volatile memory elements and related embedded memories
US7773423B1 (en) Low power, CMOS compatible non-volatile memory cell and related method and memory array
KR200407598Y1 (ko) 아날로그 메모리를 구비하여 기준전압을 제공하는아날로그-디지털 변환기
US5973967A (en) Page buffer having negative voltage level shifter
US6157577A (en) Memory device voltage steering technique
JP5627624B2 (ja) プログラマブルロジックデバイス
Millard et al. Calibration and matching of floating gate devices
KR100490605B1 (ko) 비휘발성 반도체기억장치
KR20040098206A (ko) 아날로그 메모리를 구비하여 기준전압을 제공하는아날로그-디지털 변환기

Legal Events

Date Code Title Description
REGI Registration of establishment
LAPS Lapse due to unpaid annual fee