JPS5984398A - Ｅｅｐｒｏｍ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 この発明ね、電、包的に宵込みおよび消去司能な半ン７
′？体ＦＥ１．４Ｈ装Ｖ１°ｆするＦ、ＭＰＲＯＭ装Ｆ
、　Ｋ　ｔｌ’ｌ　−ｊ−ル。

従来のＥ円ＦＲＯＭ装置として、第１ドうおよび２−２
図に示すようなフローティングゲート型トンネル汀入方
式の１４０８ＦＦ３Ｔケメモリ駆子匠用いたものがある
。

Ｆ２Ｆｌけ、そのＦｉ　Ｆｔ　Ｐ　ＲＯ丞（装０￥のメ
モリセルの断面柄端を示す二図中右側の）４０８７ＥＴ
Ｑ、、。

Ｖ」、コントロールケ−＋・００とフローティンフケ−
）　（）ｐ　トｉ有ｔ、、ＦＡＭＯＥｌ［ｉ住１すル構
造ｒ−形成さ第１１′ｃメモリ累子で、このＭＯＦＩＦ
Ｆ！テＱＩＴけゲート絶縁Ｉｌｑが他の部分よりも薄く
さ１また符号Ａの部分におけるトンネル効果ＫＪ：す、
フローｉイングゲー）（ｉｐにド１／イン領域１）から
電子が注入さｔｌ、あるいは逆に引き抜かｔ′２ること
ＩＣ，ｔ：つて、情報の書込の、と消去が行なわｔする
ようにさｔｌでいる。

このようなタイプのメモリ素子においては、コントロー
ルゲートＯｏとド１／イン領域りとの間に−１■込み時
とは逆の霜、ＦＪ：’；ｒ：かけてフローディングゲー
トＧＦから電子を引＠抜いてやＺ）ことにエリ、悄■φ
を消去することができる、この点において、紫外＃”！
たけＸ線表照射１１．てフローデイングゲー）Ｇｌｒの
電荷を引き抜いて情報の消去を行なうＦＡ　Ｍ　ＯＲと
性質を！％圧する。

上ｉ（１’、　Ｆｊ　Ｅ　Ｐ　ＲＯＭ装置ｆｆ、テは、
従来、１１１込みｒｃ７ｒメモリ朱子のコントロールゲ
ートＧ、に２１ｖ１またドレイン匠Ｏｖのような電圧を
印加して市、子を注入＋、Ｖた消去時にはそｔｌぞれ逆
の電圧をかけて宿、子を引き抜いていた。これに工って
、従来のＥＥＦＲＯＭ装置は、書込み状仲“０”のメモ
リ素子の１．きい値電圧Ｖ　ｔ　ｈが、ワード糾の選択
レベル（＋５’Ｖ）よりも高い＋８ｖのｘ５六レベルに
され、また消去状ＢＳ％　Ｉ　ＩＩのメモリ素子でｉＪ
、　−４Ｖの工らな負のしきい値電圧にさｔｌていた。

従ってＦＡＭＯＢの様にメモリ素子のコントロールゲー
ト全ワード線として用いようとすると、選折り、たメモ
リ素子とデータＩＲを共有する非選択のメモリ素子に１
つ以上消去状釣の素子が有ると、その消去状態のメモリ
素子のしきい値電圧が負であるために、選択したメモリ
素子の状態と関係なくデータ糾に電流が流れてし１う。

そこで、従来は、メモリ素子Ｑ＝ＦＴと直列圧しきい値
電圧が正の選択用ＭＯ８ＦＩＩ＋ＴＱ、ｏを入ｎ、１ｃ
のゲートをワード絆とすることに」こり、非選択のメモ
リ素子に電流が流７’ｌ外い、ｔうにさ第１ていた、こ
のように、従ｑ！−のＴｌｊＦ！ＦＲＯＭ装芦にカ）つ
゛（は、各メモリセルを２個の）４０日ＦＥＴＱ、ｙＴ
とＱ、Ｏとで構成する必ｐがシ）るたＷ）、ＦＡＭＯＢ
の１うな１素子のメモリ七ルｆ使ったＦＲＯＭ装置〃に
比べて回路面積が太きぐなり高隼私化が雇ｔしいという
問題慶があった、 そこでこの発明し」、各データ紳に高枦抗を設けてこの
高抵抗を介して唐込み電圧を供給さ・ぜ−るとともに消
去時にメモリ素子のゲート電Ｆ′Ｆ：を適当に設定して
やることにより、選択されたメモリ素子のフローティン
グゲートの電荷が徐ｈＫ抜かれで高いしきいイ（（＋重
任がし７だいに下がってゲート市、圧より低くなった時
ＩｉＴ軍、流が流オ）、上ｉ■゛高抵抗の電圧ドロップ
によシ１．”　ｌ、−イン電ｎ−が下がシ、これによっ
て選択されたメモリ素子のしきい値Ｌ１″、川がそれ以
上佃くされなくなって正の一定仙にされるようにするこ
とによって、メモリセル’、ｒ　１　素子で構成゛Ｊ−
ることができ、高隼積化がｒ＋ｌ能にされるようにする
ことを目的とする。

ｕ１下図ｔ？ｉ′ｉ’６用いてこの発明を説明する。

第３図は本発明に係るＫＥＦＲＯＭ装癩の一実施例を示
す。図において、ｌけマ）　ＩＪソックス状配設されｆ
　ｍ　×ｎ個のメモリ素子Ｍｌｌ　０Ｍ＋２゜・・・・
・・Ｍｌｎ’〜Ｍｍ＋　”　ｍｓ　’　・旧”　’ｍｎ
からなるメモリアレイである。各メモリ素子社、フロー
ティングゲート型４ｆｔ　Ｇ　ＩＦとコントロールゲー
ト型棒ｏ（、どを有し１、第２図右側に示Ｔ　Ｍ　ＯＲ
Ｆ　ＦＵＴ”ＦＴと回じ構造にされたフローティングゲ
ート型トンネル注入方式のＭＯＳＦＥＴから外る。

そして、これらのメモリ素子のうち、同一列に配信され
’／１Ｍ＋＋　・Ｍａし〜Ｍｍ、　：　Ｍ１２．　Ｍ、
、　。

〜ＭＹｒｌ、オよび）４　ｒ　ｎ＋　’　ｌｆｉ　〜’
　ｍ　ｎのド１／イｙ　ｉｊ、、それぞれ１木のデータ
糾Ｄ　Ｌｌ　、　Ｄ　Ｌ＠　、・・・・・・ＤＬｎに共
通に接続されている。また、同一行に配信されたメモリ
素子Ｍｌｌ　１Ｍ１ｌ　＊　〜”＠ｎ”　ＭａしＭａ９
．〜Ｍ１１およびＭｒｎｌ　’　”ｍｓ　’〜λ〜。の
コントロールゲート端子は、それぞれ１木のワード晶！
ＷＬ、　、　ＷＩＪｔ、・・・・・・Ｗ　Ｌ　ｍ　　に
共通に接ｈ゛されている。

さらに１　回−行ｒ配買された７モリ素子のソースは、
共通のソースライン日ＬＨ、ＲＬＩ　、・・・・・・ｇ
Ｌｍｖｃ接続され、この：ＩＣｉｌ’ｆｌソースラ・イ
ン８Ｌ１゜日ＩＩ、　、　・−、−１’ｌ　Ｅｌｍ　ｔ
Ｊ：それぞわ、スーｆッグ°ＭＯ日ＰＦ！ＴＥＩ、　　
　日ワ　、・・・・５ＩＴｌを弁＋、−ｔ’回路の接ｔ
ｔｈ点に接続可能にされている。そし−℃、−１：、Ｈ
ｉ：　ｔｓ　ｏ　ｓ　−ｐ　Ｂ’ｒｓ、、ｅ、　　・・
・・・・”ｎのゲート端イはそれぞれ対応するワードＩ
Ｐｐに接続ア】れ、ワード紳のレベルによってオン、オ
フされる。

′！Ｆた、」」１コ各データ１４；Ｉ　Ｉ）Ｉ」ｌ　、
　Ｔ）　Ｔｉ２　、　　・・・・・１１　ＴＪ。

の一端にはそれぞれ高担抗末イｒｔ、、ｒｔ、、・・・
・・Ｒｎが接続され、ている。

２　ａ　ＶｉＸデコーダ回路で、このＸデコーダ回路２
ａによって　ワード糾Ｗ　１．＋１．　Ｗ　Ｌ２　、−
　・−ＷＬｍのうちアドレス信号ＡＸ１に対人「９、さ
れた１つに選択レベルの信号が供給される。３ａは甲；
込み・消去回路で、この〒１込み消去回路３８．　＆；
１．メモリのデータ書込み時に十Ｈ１，＋　Ｘデコーダ
１０１路２ａＫＪ：つて選択されたワードＩｆｌ　［！
＋“込−！／−￥Ｆｉ−消去に応じて２１Ｖのような高
飛、圧または２ｖのような低電圧を供給り１、また非選
択のワード線にはＩＯＶのような中間の電Ｆ″Ｆを供給
するようにされている。

次に、２ｂはＹデコーダ回路、３ｂは■込み・消去回路
、４ｉｉＹセレクタ回路である。Ｙ士しクタ回路４は、
Ｙデコーダ回路２ｂＫよって制御されて、アドレス信号
Ａｙ、に対応する１つのデータ線を選択する。■込み・
情夫回路３ｂは、データ書込み時に上記Ｙセレクタ回路
４によって選択されたデータ線に高抵抗素子（Ｒ＋〜Ｒ
ｏ）を弁Ｌ２て、書込みまたけ消去に応じてＯｖのよう
な低電）］：または２１Ｖのような高電圧を供給する。

１だ、省込み・消去回路３ｂは非選択のデータ線に対し
ては、■込み消去時にｔＯＶのような中間の電圧を供給
する。

なお、データ線に対して高電圧が４１ｔ−給される■込
み消去時には、Ｙセレクタ回路４によってセンスアンプ
５とデータ線とが切り離される。一方、データ鯖出し時
には、Ｙセレクタ回路４によって高抵抗Ｒ，−Ｒｎを介
することなくデータ線が駆ｐｈ　サレ、チー　４１１ｉ
１　／）レベルがセンスアンプ５によってセンスされる
。

また、６は制御回路で、この制御回路６け外部から供給
されるライトイネーフＡ信号ｗＰ！やプログラムｆｆｉ
’甲１１イｈ号Ｐ（ＪＭ′ｆＬ：受けて、上ＨＩ３雫）
込み・消去回路３ａ、３ｂ［適当な制御１１１１ｔ送っ
て、所定の電圧全発生させる。

上１１４実施例の回路においマ、データ季１込み時に、
例えはメモリ素子Ｍ１１が選択されたとするつこのとき
、メモリ素子Ｍ目［、ｉｑき込１１べきデータがゝ（）
″ならば、ワード線Ｗ　］、＋　１にｔｊ：　２１　Ｖ
のような高箪任が、またデータ＊Ｉ＋’　Ｉ）　Ｌ　１
　ＩＦはＯＶののような低電圧が併給ネれる、すると、
メモリ零了Ｍ目のコントロールゲートＧ。ンま２１Ｖに
寧１１、またドレインはＯＶｒされる。そのｆｒ−Ｗ＋
、メモリ才子Ｍ。

はフローティングゲート（１ｐ　ｊｆ！ｌ電−丁がトン
ネル注入され、コントロールゲートに対するしきい値π
１゜汗が８ｖのような値にされる。

なお、このとき、非選択のワード’ｆｆＪｄ　Ｗ　Ｌ　
２〜ｗ■Ｊｒｌｌとデータ線ＤＬ、〜１）　Ｌ　ｎに１
１、−１べて選択されたワード線に加える高電圧（２１
Ｖ）の約ソ１′″分の再、圧、例メげ１０ｖの霜、圧が
供給される。その１ｖν）、非選択のメモリ素子のコン
トロールゲートとドレ・イン間にｉｌ、ｊ＋’！大ｉｔ
ｖの電圧が印加されるｆ丁ぎないの１″、フローライン
グゲートに対１−も箱、了−のトンネル注入は生じない
。

つ１す、非選択のメモリ素子にトンネル＊＃是’ｆｔ：
生じさせないように、非選択のワード１１’とデータ紗
には例えば１ｎＶのような中間の１１１．圧が伊゛給さ
れるようにされているのである。

しかも、このとき非選択の行の共通ソースライン上のＭ
Ｏ日ＦＩ！ｉＴ８．〜Ｂｍはオフされ、非選択のメモリ
才子のコントロールゲートに１０ｖの電圧が’ＦＩＪ加
されても電流が流れないようにされる。

一方、選択されたメモリ素子Ｍ＋＋に省き込むべきデー
タが１１″の場合ＶＣ，は、ワード線ＷＬ１には２Ｖの
ような低電圧、データ１＃ｉＤＬ、に、け抵抗Ｒｔ’ｔ
ブ目ヅｔ　２１　Ｖのような高電圧が供給される。する
と、メモリ素子Ｍ目のコントロールゲートｔｊ−２Ｖに
、１７ｔドレインは２１Ｖ＆Ｃされる。その大め、メモ
リ零子Ｍ目がフローラ・イングゲートに注入された電子
により高いしきい値電圧を持つようにされていた場合ニ
１０、フローティングゲート内の電子力トンネルｉｈ　
北に」−リドレインｆ１．１１　Ｋ引き抜かれる。その
結呆、メモリ素子）４．、のしきい値市用がしだいに下
がり始める。

しかして、しきい値ｔｌｉ、ｆｆ：が２ｖ以下に下がる
と、ワードＩＮ　Ｗ　Ｌ　ｔのレベルすなわちチーＳ−
ＶＳ、圧が２ｖにされているため、メモリ素子Ｍ１１は
オン状態にされる。また　選ｖ＜された行の共通ソース
ラ・ｆンＥＩＬ、上のＭＯＥＩＦＦＴＦ！、もオンされ
ているので、データ線ＤＬ、からメモリ素子Ｍｌｌ　を
通って共通ソースライン日１・１に向かって電流が流さ
れる、これによって、高抵抗ｒｔｌに電か［が流れて電
圧ドロップが生じ、選択されたメモリ素子Ｍ目のＬ゛レ
イン電圧下がり、ゲートとドレイン間の電圧差が小さく
なる。そのため、トンネル効果による［−７の引き抜き
が止１す、メモリ素子ＭＩ楓のし、きい値電圧はそれ以
上下がらなくなる。このとき、メモリ素子の寸法等に応
じてゲート電圧（ワード線しペル）を２ｖのような適当
な電圧にしておくことによって、断出し時のしきい値電
圧を＋１ｖのよらな正の一定値にさせてやることができ
る。

この際、メモリ素子のしきい値電圧ｖｔｈｔ”　、ドレ
イン電圧Ｖｊ依存性を有し、ｖＴ、ｈ＝ａ＋ｂ−ｖｌ。

（ａ　、　ｂ　ｆ：１’、定数）のように表わされる。

従って、消去時のデータ線レベル（２１Ｖ）と、読出し
時のデータＷ）ｐレベル（２ｖ）では、メモリ素子のし
きい値市、圧が異なる。そこで、このｆ３？４　（’ｆ
−ｆｆｉ予め考磨に入れて、消去時のワード線のレベル
ヶ決定してやる必要がある。メモリ素子の寸法等にょυ
適正なレベルは異なってくるが、実施例では一応２Ｖと
されている。

なお、この場合にも、非選択の行の共通ソースライン」
二のスイッチＭＯ８ＦＦ！Ｔはオフされているので、選
択されたデータ線に接紛されている非鉛択のメモリ素子
に電流が流されること＃′Ｊ′、ｌλい。

従って、非選択のメモリ素子によって、選択されたデー
タ線のレベル（２１Ｖ）が下げられることもない。

データ読出し時には、選択されたワード線に対して、メ
モリ素子の高いしきい＃電圧（８ｖ）と伊いし、きい＃
電圧（斗ＩＶ）の中間の５ｖのようなレベルのワード線
駆動１６号が供給される。ブた、非選択のワード１ｆｐ
はＯｖのような低いレベルにされる。

従って、選択されたメモリ赤子にゝ０“が書き込１れて
高い［７きい値電圧（８ｖ）にされていると、ワード線
の選択レベルの信号によって、コントロールゲートが５
ｖにされても、そのメモリ素子Ｑ、ｖオンされず、雷、
流が雌れないので、選択されたデータ線はハイ１／ベル
にされる。一方、選択されたメモＩＪ　ｌ子にゞＩＮが
省き込１れて低いしきい値電圧にされていると、ワー　
ド揶の選択レベルの信号によってそのメモリ素子がオン
されて電流が流れ、データ線のレベルケ」ロウ１／ペル
Ｋｉ化される。このデータ線のレベルは高抵抗ｉ’ｔｉ
　〜Ｒ，を弁することなくセンクアンブに送られてセン
スされる。

ワード線が非選択レベル（Ｏｖ）にされているメモリ素
子では、メモリ素子のデータ（しきい値電圧）のいかん
にかかわらずメモ＋３　ｆｆｉ子はオフ状ｇＫされるの
で、データは読み出されない。

以上散開したように、従来の１！！Ｉ！！ＰＲＯ！装偽
”においては、メモリのデータ書″込み消去時に非選択
のメモリ素子に電流が渡されてデータ純レベルが下がっ
てし１うσ）會防止するたｋｔ）に、各メモリ赤子どと
に１１４Ｎカツト用のＭ　０８ＦＦ！Ｔが設けられてお
り、２累子によってメモリセルが構成されて（ハた。こ
れに対し、本発明のｍｐｒｔｏｕ装置でね、メモリセル
を１素子で構成し、メモリアレイの各行の共通ソースラ
インごとに一つだけスイッチＭ　（ｌ　Ｓ　’Ｆ　１！
！　Ｔ　ｔ−設けてやればよいので、各データ線ごとに
新たに高抵抗素子ｆ：設けても、回路全体の占有面稍は
大幅に減少され、高集積化が可能となる。また、使用す
るトランジスタの斂も少なくて済むので歩留１シも向上
されるという効果がある。

【図面の簡単な説明】

第１１ネ１は従来のＦｉＦＩＦＲＯＭ装置に用いられて
いるメモリセルの一例を示す回路図、 ｐＰ、２　［ｋ　ｉｔ　Ｉｉ’ｉｌじくその）壬リセル
のプ（子の措造ケ示す断面説明図、 第３図ｔＪ木発明匠、係るＩ！！１′！ＰＦＩＯ）ぺ装
置の一実施例を示１回路惜成図で、？）る。 ＯＦ・・・フローテイングゲー　ト、ＧＯ・・・コント
ロールゲー）、Ｎｉｌ〜’ｍｎ・・・メモリ素子、　１
・・・メモリアレイ、ｗＬ、〜Ｗ　Ｔ、＋　ｍ””八−
ド薪、Ｊ）Ｔ、＋＋〜ＤＬｎ・・・データ線、８１〜８
ｒ１１・・・　スイッチトランジスタ（ＭＯ日ＦＦ！Ｔ
　）、Ｒ，−Ｒｍ・・・高抵抗ψ子。

Claims (1)

【特許請求の範囲】
1. １、　フローティングゲート電罹およびこのゲート１１
   １、極の上にコントロールゲート［％を有するトンネル
   注入方式の不揮発性メモリ素子からなるメモリアレイを
   （Ｉｆｆλ、該メモリア１／イ内の名行のメモリ素子の
   ソースを共通に接続する共通ソースラインにそれぞ第１
   スイツチトランジスタが設けられ、１穴上ｔ−ｒメモリ
   アレイ内の各列のメモリ素子のドレインが接続されてい
   るデータ紳ごとに高抵抗素子が接続さｉｌ、データ書込
   み治去時ｆ遇折さｉまたデータ絢匠−ｈ％２高抵抗素子
   を介して■込み町、圧が（Ｊｔ＆￥さｔするようにさ才
   １てなることを特徴とするＥ］！！ＦＲＯＭ装釣。