JP2860308B2 - Ｍｏｓ集積回路の閾値を調整する方法 - Google Patents
Ｍｏｓ集積回路の閾値を調整する方法Info
- Publication number
- JP2860308B2 JP2860308B2 JP19282890A JP19282890A JP2860308B2 JP 2860308 B2 JP2860308 B2 JP 2860308B2 JP 19282890 A JP19282890 A JP 19282890A JP 19282890 A JP19282890 A JP 19282890A JP 2860308 B2 JP2860308 B2 JP 2860308B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- floating gate
- transistor
- gate transistor
- drain
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 title claims description 10
- 230000000694 effects Effects 0.000 claims description 9
- 230000005684 electric field Effects 0.000 claims description 3
- 230000006870 function Effects 0.000 description 8
- 238000004519 manufacturing process Methods 0.000 description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 4
- 229910052814 silicon oxide Inorganic materials 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000009825 accumulation Methods 0.000 description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5621—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency using charge storage in a floating gate
- G11C11/5628—Programming or writing circuits; Data input circuits
- G11C11/5635—Erasing circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/56—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency
- G11C11/5692—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using storage elements with more than two stable states represented by steps, e.g. of voltage, current, phase, frequency read-only digital stores using storage elements with more than two stable states
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C16/00—Erasable programmable read-only memories
- G11C16/02—Erasable programmable read-only memories electrically programmable
- G11C16/06—Auxiliary circuits, e.g. for writing into memory
- G11C16/10—Programming or data input circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Read Only Memory (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Description
【発明の詳細な説明】 産業上の利用分野 本発明は、MOS（金属−炭化物−半導体）集積回路に
関するものであり、更に詳述するならば、正確に閾値電
圧が調整できる集積回路に関するものである。
関するものであり、更に詳述するならば、正確に閾値電
圧が調整できる集積回路に関するものである。
従来の技術 MOS集積回路は、回路の全機能を実現するために１つ
または２つの形式のトランジスタを使用している。最近
の技術では、それらトランジスタは、Ｎ型トランジスタ
及びＰ型トランジスタである。それら２つの型のトラン
ジスタを使用すれば、全ての論理機能、すなわち、論理
ゲートとプログラマブルロジックアレー（PLA）のみを
使用する機能を実現することが非常に容易にできる。
または２つの形式のトランジスタを使用している。最近
の技術では、それらトランジスタは、Ｎ型トランジスタ
及びＰ型トランジスタである。それら２つの型のトラン
ジスタを使用すれば、全ての論理機能、すなわち、論理
ゲートとプログラマブルロジックアレー（PLA）のみを
使用する機能を実現することが非常に容易にできる。
しかし、実現されねばならない機能が標準ロジックの
範囲以外にあるとき、問題を解決することが困難にな
る。今日の回路のほとんどは、可変アナログ機能をすく
なとも１つ必要としている。これは、例えば、電圧レベ
ル検出器、メモリ読み出し増幅器、作動増幅器、アナロ
グ／デジタル変換器、デジタル／アナログ変換器などを
具備している場合である。これら回路は全て、アナログ
基準電圧を必要としており、問題は、その基準電圧の精
度にある。
範囲以外にあるとき、問題を解決することが困難にな
る。今日の回路のほとんどは、可変アナログ機能をすく
なとも１つ必要としている。これは、例えば、電圧レベ
ル検出器、メモリ読み出し増幅器、作動増幅器、アナロ
グ／デジタル変換器、デジタル／アナログ変換器などを
具備している場合である。これら回路は全て、アナログ
基準電圧を必要としており、問題は、その基準電圧の精
度にある。
汎用集積回路（標準集積回路）の場合、製造バッチが
異なることになるトランジスタのパラメータの変動のた
めに、その精度を得ることが非常に困難である。例え
ば、飽和モードでのトランジスタの動作は、ゲート／ソ
ース間電圧VGS及びトランジスタの閾値VTの関数として
のドレイン電流IDを規定する式により表すことができ
る。こられパラメータは全て、製造バッチにより変動す
る。従って、ゲート／ソース間制御電圧の関数としてド
レイン電流の値を正確に制御することは不可能である。
異なることになるトランジスタのパラメータの変動のた
めに、その精度を得ることが非常に困難である。例え
ば、飽和モードでのトランジスタの動作は、ゲート／ソ
ース間電圧VGS及びトランジスタの閾値VTの関数として
のドレイン電流IDを規定する式により表すことができ
る。こられパラメータは全て、製造バッチにより変動す
る。従って、ゲート／ソース間制御電圧の関数としてド
レイン電流の値を正確に制御することは不可能である。
正確な精度を必要とする回路が２つの形式のトランジ
スタ、すなわち、Ｎ型トランジスタ及びＰ型トランジス
タを使用している場合には、問題が更に難しくなる。例
えば、これら２つの形式のトランジスタの電気的なパラ
メータは、反対の方向に変化する。これは、この形式の
回路の動作の大きなバラツキの原因である。そして、ト
ランジスタの特性に最も大きく影響するパラメータは、
トランジスタの閾値電圧である。この閾値電圧は、トラ
ンジスタのソース電圧の変動で変動する。その結果、ソ
ースが接地されているとき、閾値電圧VT0が正確に調整
できたとしても、動作モードにおいて安定した動作値を
得ることは非常に困難である。
スタ、すなわち、Ｎ型トランジスタ及びＰ型トランジス
タを使用している場合には、問題が更に難しくなる。例
えば、これら２つの形式のトランジスタの電気的なパラ
メータは、反対の方向に変化する。これは、この形式の
回路の動作の大きなバラツキの原因である。そして、ト
ランジスタの特性に最も大きく影響するパラメータは、
トランジスタの閾値電圧である。この閾値電圧は、トラ
ンジスタのソース電圧の変動で変動する。その結果、ソ
ースが接地されているとき、閾値電圧VT0が正確に調整
できたとしても、動作モードにおいて安定した動作値を
得ることは非常に困難である。
発明が解決しようとする課題 そこで、本発明の目的は、トランジスタの閾値電圧が
調整できるMOSセルを提供することである。
調整できるMOSセルを提供することである。
課題を解決するための手段 本発明によるならば、電源電圧と接地電圧との間に接
続されている集積回路内に配置されており、強電界下で
のトンネル効果によってフローティングゲート内に電荷
を蓄積することにより電気的に消去及びプログラム可能
なフローティングゲートトランジスタ型式であって、端
子の１つに読み出し電圧を印加することにより読み出し
可能であり、且つ、フローティングゲートトランジスタ
が導通状態にあるかどうかにより読み出し状態が決定さ
れる型式の、フローティングゲートトランジスタの閾値
電圧を調整する方法において、 上記フローティングゲートトランジスタのソースを上
記接地電圧に、制御ゲートを所望の閾値電圧に等しい基
準電圧に、そして、ドレインを高電圧のプログラミング
電圧にし、 上記プログラミング電圧を上記トンネル効果が生じる
まで上昇させて、上記トンネル効果により上記フローテ
ィングゲートトランジスタのフローティングゲートに電
荷を適宜蓄積させることにより当該フローティングゲー
トトランジスタを導通状態にし、ドレイン電流が流れる
ことにより上記プログラミング電圧がその上昇を止めて
降下し、その結果、上記フローティングゲートトランジ
スタの閾値を上記所望の閾値電圧に調整することを特徴
とする方法が提供される。
続されている集積回路内に配置されており、強電界下で
のトンネル効果によってフローティングゲート内に電荷
を蓄積することにより電気的に消去及びプログラム可能
なフローティングゲートトランジスタ型式であって、端
子の１つに読み出し電圧を印加することにより読み出し
可能であり、且つ、フローティングゲートトランジスタ
が導通状態にあるかどうかにより読み出し状態が決定さ
れる型式の、フローティングゲートトランジスタの閾値
電圧を調整する方法において、 上記フローティングゲートトランジスタのソースを上
記接地電圧に、制御ゲートを所望の閾値電圧に等しい基
準電圧に、そして、ドレインを高電圧のプログラミング
電圧にし、 上記プログラミング電圧を上記トンネル効果が生じる
まで上昇させて、上記トンネル効果により上記フローテ
ィングゲートトランジスタのフローティングゲートに電
荷を適宜蓄積させることにより当該フローティングゲー
トトランジスタを導通状態にし、ドレイン電流が流れる
ことにより上記プログラミング電圧がその上昇を止めて
降下し、その結果、上記フローティングゲートトランジ
スタの閾値を上記所望の閾値電圧に調整することを特徴
とする方法が提供される。
添付図面を参照しての以下の説明から、本発明の上記
及びその他の特徴は明らかになろう。
及びその他の特徴は明らかになろう。
実施例 第１図は、トランジスタの閾値の３倍の基準電圧Vref
を発生する従来技術による回路を示すものであり、３つ
のトランジスタT1、T2、T3を使用している。これら３つ
のトランジスタは、アースと、出力トランジスタＴのソ
ースとの間に直列に接続されており、その出力トランジ
スタＴのドレインは電源電圧に接続され、出力トランジ
スタＴのゲートは接地されている。トランジスタT1、
T2、T3の各々のドレインはそれぞれのゲートに接続され
ている。
を発生する従来技術による回路を示すものであり、３つ
のトランジスタT1、T2、T3を使用している。これら３つ
のトランジスタは、アースと、出力トランジスタＴのソ
ースとの間に直列に接続されており、その出力トランジ
スタＴのドレインは電源電圧に接続され、出力トランジ
スタＴのゲートは接地されている。トランジスタT1、
T2、T3の各々のドレインはそれぞれのゲートに接続され
ている。
このような条件において、ゲート／ソース間電圧が零
であるときの閾値電圧が３つのトランジスタ共等しくV
T0であると仮定するならば、出力基準電圧は、３つのト
ランジスタの閾値の和VT1＋VT2＋VT3に等しい。トラン
ジスタT1のソース電圧は零であるので、その閾値V
T1は、VT0に等しい。トランジスタT2のソース電圧はVT1
に等しく、同様に、トランジスタT3のソース電圧は電圧
VT2＋VT1に等しい。その結果、基準電圧Vrefは、以下の
ようになる。
であるときの閾値電圧が３つのトランジスタ共等しくV
T0であると仮定するならば、出力基準電圧は、３つのト
ランジスタの閾値の和VT1＋VT2＋VT3に等しい。トラン
ジスタT1のソース電圧は零であるので、その閾値V
T1は、VT0に等しい。トランジスタT2のソース電圧はVT1
に等しく、同様に、トランジスタT3のソース電圧は電圧
VT2＋VT1に等しい。その結果、基準電圧Vrefは、以下の
ようになる。
Vref＝VT0＋（VT0＋AVT0） ＋〔VT0＋Ｂ（VT0＋AVT0）〕 従って Vref＝VT0（３＋Ａ＋Ｂ＋AB） ここで、Ａ及びＢは、ソース電圧の関数としてのトラン
ジスタの閾値の変動係数である。この変動係数は、基板
効果に関係するものであり、上述したように、製造バッ
チごとに大きく異なる可能性がある。その結果、出力電
圧も同様に変動し、基準としてみなすべき電圧が、集積
回路ごとに異なる。安定した基準電圧を得るためには、
直列に接続する３つのトランジスタを、３倍の閾値を有
する単一のトランジスタと置き換えねばならないであろ
う。そして、その閾値は安定したものでなければならな
いであろう。
ジスタの閾値の変動係数である。この変動係数は、基板
効果に関係するものであり、上述したように、製造バッ
チごとに大きく異なる可能性がある。その結果、出力電
圧も同様に変動し、基準としてみなすべき電圧が、集積
回路ごとに異なる。安定した基準電圧を得るためには、
直列に接続する３つのトランジスタを、３倍の閾値を有
する単一のトランジスタと置き換えねばならないであろ
う。そして、その閾値は安定したものでなければならな
いであろう。
本発明の目的は、広い電圧範囲内で調整可能であり且
つ完全に知ることができる閾値を有するトランジスタが
“作り込まれた”集積回路を提供することである。かか
る目的のために、本発明によるMOS集積回路は、電気的
に消去可能なプログラマブルメモリセルの基本構造を利
用する。
つ完全に知ることができる閾値を有するトランジスタが
“作り込まれた”集積回路を提供することである。かか
る目的のために、本発明によるMOS集積回路は、電気的
に消去可能なプログラマブルメモリセルの基本構造を利
用する。
第2a図は、本発明に特に適したこの形式の電気的に消
去可能なプログラマブルメモリセルの基本構造を図解し
たものである。図示のメモリセルは、Ｐ型基板に形成さ
れ、そのＰ型基板には、ソースＳ及びドレインＤを形成
するようにN+ドープ領域がイオン注入により形成されて
いる。そのようにソースＳ及びドレインＤが形成された
基板は、シリコン酸化物層で被覆され、更に、ポリシリ
コンゲートFG（どれにも接続されていないので、フロー
ティングゲートと呼ばれている）が形成されている。更
に、フローティングゲートFGから第２のシリコン酸化物
層で別れている第２のポリシリコンゲートＧが設けられ
ている。コンタクトは、そのゲートＧに対して設けられ
る。かくして、フローティングゲートFGとゲートＧと
は、互いに重ねられている一方、ドレインＤを部分的に
覆っている。フローティングゲートFGは、トンネル窓を
形成するよう薄くされたシリコン酸化物層だけによりド
レインから別れている。
去可能なプログラマブルメモリセルの基本構造を図解し
たものである。図示のメモリセルは、Ｐ型基板に形成さ
れ、そのＰ型基板には、ソースＳ及びドレインＤを形成
するようにN+ドープ領域がイオン注入により形成されて
いる。そのようにソースＳ及びドレインＤが形成された
基板は、シリコン酸化物層で被覆され、更に、ポリシリ
コンゲートFG（どれにも接続されていないので、フロー
ティングゲートと呼ばれている）が形成されている。更
に、フローティングゲートFGから第２のシリコン酸化物
層で別れている第２のポリシリコンゲートＧが設けられ
ている。コンタクトは、そのゲートＧに対して設けられ
る。かくして、フローティングゲートFGとゲートＧと
は、互いに重ねられている一方、ドレインＤを部分的に
覆っている。フローティングゲートFGは、トンネル窓を
形成するよう薄くされたシリコン酸化物層だけによりド
レインから別れている。
かかるセルは以下のように動作する。ドレインとゲー
トとの間に高い電圧を印加することにより、電荷がトン
ネル窓においてシリコン酸化物を通り抜け、フローティ
ングゲートFGの下に、すなわち、フローティングゲート
FGが上述のようにポリシリコンで形成された場合には、
フローティングゲートFG内に蓄積される。第2b図に示す
等価電気回路は、ソースＳと、ドレインＤと、トランジ
スタの容量C2と、フローティングゲートFGとゲートＧと
の間の容量C1とを図示している。従って、トランジスタ
の閾値がVT0に等しいならば、メモリセルの閾値は、 VTC＝（C1＋C2）/C1×VT0＝KVT0 に等しい。
トとの間に高い電圧を印加することにより、電荷がトン
ネル窓においてシリコン酸化物を通り抜け、フローティ
ングゲートFGの下に、すなわち、フローティングゲート
FGが上述のようにポリシリコンで形成された場合には、
フローティングゲートFG内に蓄積される。第2b図に示す
等価電気回路は、ソースＳと、ドレインＤと、トランジ
スタの容量C2と、フローティングゲートFGとゲートＧと
の間の容量C1とを図示している。従って、トランジスタ
の閾値がVT0に等しいならば、メモリセルの閾値は、 VTC＝（C1＋C2）/C1×VT0＝KVT0 に等しい。
上述したように、閾値VT0は、変更できない技術的な
パラメータである。
パラメータである。
上記したようなセルは、電荷の蓄積、すなわち、セル
の消去（読み取り電圧VLに対してトランジスタがオン状
態となる状態“1"）と、セルのプログラミングによるフ
ローティングゲートFGの電荷の除去（読み取り電圧VLに
対してトランジスタがオフ状態となる状態“0"）とをで
きる性質を有している。電荷の蓄積は、フローティング
ゲートFGに対する初期電圧の印加と等価であり、特性曲
線IDS＝Ｆ（VG）を移動させる。例えば、蓄積される電
荷が負であるならば、正の電圧を制御ゲートＧに対して
印加して、負の電荷を注入させねばならない。閾値は、
その場合、以下のようるなる。
の消去（読み取り電圧VLに対してトランジスタがオン状
態となる状態“1"）と、セルのプログラミングによるフ
ローティングゲートFGの電荷の除去（読み取り電圧VLに
対してトランジスタがオフ状態となる状態“0"）とをで
きる性質を有している。電荷の蓄積は、フローティング
ゲートFGに対する初期電圧の印加と等価であり、特性曲
線IDS＝Ｆ（VG）を移動させる。例えば、蓄積される電
荷が負であるならば、正の電圧を制御ゲートＧに対して
印加して、負の電荷を注入させねばならない。閾値は、
その場合、以下のようるなる。
VTC＝Ｋ（VT0＋Ｖ） ここで、Ｖは、制御ゲート電圧が零であるときのフロ
ーティングゲートの電圧である。そして、この電圧Ｖ
は、フローティングゲート内に蓄積された電荷による。
ーティングゲートの電圧である。そして、この電圧Ｖ
は、フローティングゲート内に蓄積された電荷による。
この結果、フローティングゲート内に蓄積する電荷を
制御することにより、装置の閾値電圧を正確に制御する
ことができる。
制御することにより、装置の閾値電圧を正確に制御する
ことができる。
セルの“消去”すなわちフローティングゲート内への
電荷の蓄積は、ゲートとドレインとの間に高い電界を印
加して、ドレインとフローティングゲートとの間にその
ために設けられた窓を介してのトンネル効果により電荷
を転送する。
電荷の蓄積は、ゲートとドレインとの間に高い電界を印
加して、ドレインとフローティングゲートとの間にその
ために設けられた窓を介してのトンネル効果により電荷
を転送する。
例えば、プログラミングは、制御ゲートを接地し、ド
レインに20ボルトの電圧を印加することにより、実行さ
れる。そのとき、ソースは、フローティング電位にあ
る。一方、除去は、ドレインを接地し、ゲートを高い電
圧（20ボルト）にし、ソースを接続しない状態に置く。
その結果、既に蓄積されていた電荷が除去され、トラン
ジスタはオフ状態となる。
レインに20ボルトの電圧を印加することにより、実行さ
れる。そのとき、ソースは、フローティング電位にあ
る。一方、除去は、ドレインを接地し、ゲートを高い電
圧（20ボルト）にし、ソースを接続しない状態に置く。
その結果、既に蓄積されていた電荷が除去され、トラン
ジスタはオフ状態となる。
閾値を変えることができる回路を実現するためには、
上記した手順に多少似た手順を２段階で実施する。第１
の段階では、ドレインを接地してゲートに高い電圧（20
ボルト）を印加する（第3a図）。その結果、フローティ
ングゲートに蓄積されている電荷があれば、電荷が除去
され、閾値は５ボルト程度の電圧VT0となる。
上記した手順に多少似た手順を２段階で実施する。第１
の段階では、ドレインを接地してゲートに高い電圧（20
ボルト）を印加する（第3a図）。その結果、フローティ
ングゲートに蓄積されている電荷があれば、電荷が除去
され、閾値は５ボルト程度の電圧VT0となる。
第２の段階で、ソースを接地して、ゲートに基準電圧
Vrefを印加し、ドレインに高いプログラミング電圧VPP
を印加する（第3b図）。その基準電圧は、得たい閾値に
等しくする。
Vrefを印加し、ドレインに高いプログラミング電圧VPP
を印加する（第3b図）。その基準電圧は、得たい閾値に
等しくする。
電圧VPPは、トンネル効果が定きる瞬間までゆっとり
と上昇させる。電荷は、そのとき、フローティングゲー
ト内に集められる。閾値電圧がVrefに到達するような電
荷の量になると、トランジスタは導通しはじめる。ドレ
インに現れる電流が、プログラミング電圧VPPを降下さ
せ、その電圧の上昇が止まる。かくして、電荷がトラッ
プされ、セルの両端間は遮断される。このようにして得
られた閾値電圧値は、非常に正確であり、集積回路の製
造方法に関する技術的なパラメータと独立している。
と上昇させる。電荷は、そのとき、フローティングゲー
ト内に集められる。閾値電圧がVrefに到達するような電
荷の量になると、トランジスタは導通しはじめる。ドレ
インに現れる電流が、プログラミング電圧VPPを降下さ
せ、その電圧の上昇が止まる。かくして、電荷がトラッ
プされ、セルの両端間は遮断される。このようにして得
られた閾値電圧値は、非常に正確であり、集積回路の製
造方法に関する技術的なパラメータと独立している。
第４図は、セルの特性を示すグラフである。曲線１
は、VG＝V0でフローティングゲート内に電荷が全く蓄積
されていない場合の初期閾値電圧VT0＝５ボルトを示
し、曲線２は、ゲートに印加する基準電圧Vref＝２ボル
トの場合の閾値電圧VTC＝２ボルトを示し、曲線３は、
ゲートに印加する基準電圧Vref＝−２ボルトの場合の閾
値電圧VTC＝−２ボルトを示している。
は、VG＝V0でフローティングゲート内に電荷が全く蓄積
されていない場合の初期閾値電圧VT0＝５ボルトを示
し、曲線２は、ゲートに印加する基準電圧Vref＝２ボル
トの場合の閾値電圧VTC＝２ボルトを示し、曲線３は、
ゲートに印加する基準電圧Vref＝−２ボルトの場合の閾
値電圧VTC＝−２ボルトを示している。
上記したような閾値電圧が調整可能なMOS集積回路
は、非常に多くの分野で使用できる。その例を第５図及
び第６図に示す。第５図は、閾値電圧が調整可能なセル
を、固定基準電圧の発生のために使用した例を図示して
いる。図示の例では、閾値電圧VT＝２ボルトとなるよう
に電荷が蓄積されたセルCLが、出力MOSトランジスタＴ
のソースとアースとの間に接続されている。セルのゲー
トはドレインに接続されている。出力MOSトランジスタ
のゲートは接地され、ドレインは電源電圧に接続されて
いる。かくして、出力MOSトランジスタＴのドレインで
の出力電圧VSは、セルの閾値電圧VT＝２ボルトに等し
い。基準電圧を設定するために、上述したように、使用
前に、２つの段階からなる事前校正によりセルを調整す
る。
は、非常に多くの分野で使用できる。その例を第５図及
び第６図に示す。第５図は、閾値電圧が調整可能なセル
を、固定基準電圧の発生のために使用した例を図示して
いる。図示の例では、閾値電圧VT＝２ボルトとなるよう
に電荷が蓄積されたセルCLが、出力MOSトランジスタＴ
のソースとアースとの間に接続されている。セルのゲー
トはドレインに接続されている。出力MOSトランジスタ
のゲートは接地され、ドレインは電源電圧に接続されて
いる。かくして、出力MOSトランジスタＴのドレインで
の出力電圧VSは、セルの閾値電圧VT＝２ボルトに等し
い。基準電圧を設定するために、上述したように、使用
前に、２つの段階からなる事前校正によりセルを調整す
る。
第６図は、上述した閾値電圧が調整可能なセルを電圧
検知回路に使用した例を示す。図示の回路は、例えば閾
値電圧VT＝２ボルトとなるようにフローティングゲート
に電荷を蓄積してプログラミングしたセルCLを使用す
る。セルCLのドレインは、出力トランジスタＴのドレイ
ンに接続され、セルCLのソースは接地されている。出力
トランジスタＴのソースは電源電圧に接続されている。
そして、セルCLと出力トランジスタＴの両方のゲート
は、検知すべく電圧VINを受ける入力端子に接続されて
いる。
検知回路に使用した例を示す。図示の回路は、例えば閾
値電圧VT＝２ボルトとなるようにフローティングゲート
に電荷を蓄積してプログラミングしたセルCLを使用す
る。セルCLのドレインは、出力トランジスタＴのドレイ
ンに接続され、セルCLのソースは接地されている。出力
トランジスタＴのソースは電源電圧に接続されている。
そして、セルCLと出力トランジスタＴの両方のゲート
は、検知すべく電圧VINを受ける入力端子に接続されて
いる。
この回路は以下のように動作する。入力電圧VINが閾
値VT以下である間は、セルは非導通状態であり、出力電
圧VSは回路の電源電圧である。入力電圧VINが閾値VTよ
り大きくなると、セルは導通状態となり、出力電圧VSは
ゼロとなる。この回路動作は、入力電圧が閾値電圧VT以
下になると出力が反転するインバータと同様であると考
えることができる。この回路は、アナログ／デジタル変
換器や電圧レベルシフト回路を構成するために使用でき
る。
値VT以下である間は、セルは非導通状態であり、出力電
圧VSは回路の電源電圧である。入力電圧VINが閾値VTよ
り大きくなると、セルは導通状態となり、出力電圧VSは
ゼロとなる。この回路動作は、入力電圧が閾値電圧VT以
下になると出力が反転するインバータと同様であると考
えることができる。この回路は、アナログ／デジタル変
換器や電圧レベルシフト回路を構成するために使用でき
る。
上述した閾値電圧が調整可能なセルの第３の使用例
は、マスクや付加製造ステップを必要とすることなく、
負の閾値電圧VTを有するデプレション型トランジスタを
製造することである。例えば、CMOS集積回路では、デプ
レション型トランジスタを使用することにより回路構成
を相当に単純化できる。しかし、数千のトランジスタか
らなる回路において、たった１つのデプレション型トラ
ンジスタが必要とされることもある。上述した閾値電圧
が調整可能なセルは、閾値を正の値と同様に負の値に調
整することもできる。
は、マスクや付加製造ステップを必要とすることなく、
負の閾値電圧VTを有するデプレション型トランジスタを
製造することである。例えば、CMOS集積回路では、デプ
レション型トランジスタを使用することにより回路構成
を相当に単純化できる。しかし、数千のトランジスタか
らなる回路において、たった１つのデプレション型トラ
ンジスタが必要とされることもある。上述した閾値電圧
が調整可能なセルは、閾値を正の値と同様に負の値に調
整することもできる。
本発明の大きな効果は、閾値が非常に正確であること
と、閾値が完全なアナログ値であり、例えば−４ボルト
から＋５ボルツトの範囲内で自由な値に調整できること
である。
と、閾値が完全なアナログ値であり、例えば−４ボルト
から＋５ボルツトの範囲内で自由な値に調整できること
である。
以上、本発明を説明したが、本発明は、上記した実施
例に限定されるものではない。特に、或る入力レベルの
検知に基づいて機能の制御を必要とする全ての回路は、
本発明による閾値電圧が調整可能なセルを使用すること
ができる。
例に限定されるものではない。特に、或る入力レベルの
検知に基づいて機能の制御を必要とする全ての回路は、
本発明による閾値電圧が調整可能なセルを使用すること
ができる。
第１図は、従来技術による簡単な基準電圧源の回路図で
あり、第2a図及び第2b図は、電気的の消去可能なプログ
ラマブルセルの断面図及び等価回路であり、第3a図及び
第3b図は、閾値電圧を調整するために必要な２つの段階
におけるバイアスを図解する図であり、第４図は、異な
る閾値電圧でのセルのIDS＝ｆ（VG）特性曲線を示すグ
ラフであり、第５図は、本発明による基準電圧発生回路
の回路であり、第６図は、本発明による入力レベル検出
回路の回路である。 〔主な参照符号〕 T1、T2、T3……トランジスタ Ｔ……出力トランジスタ CL……閾値電圧が調整可能なMOSセル
あり、第2a図及び第2b図は、電気的の消去可能なプログ
ラマブルセルの断面図及び等価回路であり、第3a図及び
第3b図は、閾値電圧を調整するために必要な２つの段階
におけるバイアスを図解する図であり、第４図は、異な
る閾値電圧でのセルのIDS＝ｆ（VG）特性曲線を示すグ
ラフであり、第５図は、本発明による基準電圧発生回路
の回路であり、第６図は、本発明による入力レベル検出
回路の回路である。 〔主な参照符号〕 T1、T2、T3……トランジスタ Ｔ……出力トランジスタ CL……閾値電圧が調整可能なMOSセル
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−84398（ＪＰ，Ａ) 特開 昭60−84836（ＪＰ，Ａ) 特開 昭63−221415（ＪＰ，Ａ) 特開 昭57−159056（ＪＰ，Ａ) 特開 昭60−32363（ＪＰ，Ａ)
Claims (4)
- 【請求項１】電源電圧と接地電圧との間に接続されてい
る集積回路内に配置されており、強電界下でのトンネル
効果によってフローティングゲート内に電荷を蓄積する
ことにより電気的に消去及びプログラム可能なフローテ
ィングゲートトランジスタ型式であって、端子の１つに
読み出し電圧を印加することにより読み出し可能であ
り、且つ、フローティングゲートトランジスタが導通状
態にあるかどうかにより読み出し状態が決定される型式
の、フローティングゲートトランジスタの閾値電圧を調
整する方法において、 上記フローティングゲートトランジスタのソースを上記
接地電圧に、制御ゲートを所望の閾値電圧に等しい基準
電圧に、そして、ドレインを高電圧のプログラミング電
圧にし、 上記プログラミング電圧を上記トンネル効果が生じるま
で上昇させて、上記トンネル効果により上記フローティ
ングゲートトランジスタのフローティングゲートに電荷
を適宜蓄積させることにより当該フローティングゲート
トランジスタを導通状態にし、ドレイン電流が流れるこ
とにより上記プログラミング電圧がその上昇を止めて降
下し、その結果、上記フローティングゲートトランジス
タの閾値を上記所望の閾値電圧に調整することを特徴と
する方法。 - 【請求項２】請求項１に記載された方法により閾値電圧
が調整された上記フローティングゲートトランジスタの
上記制御ゲートを上記フローティングゲートトランジス
タ自体の上記ドレインに接続し、且つ上記フローティン
グゲートトランジスタを、上記接地電圧と上記電源電圧
との間にトランジスタと直列に接続して、当該トランジ
スタと上記フローティングゲートトランジスタとの間の
接続点から基準電圧を発生することを特徴する方法。 - 【請求項３】請求項１に記載された方法により閾値電圧
が調整された上記フローティングゲートトランジスタの
上記制御ゲートを、別のトランジスタの制御ゲートに接
続し、上記フローティングゲートトランジスタの上記ド
レインを、上記別のトランジスタのドレインに接続し
て、上記フローティングゲートトランジスタと上記別の
トランジスタとを、上記接地電圧と上記電源電圧との間
に直列に接続し、 入力電圧を上記フローティングゲートトランジスタと上
記別のトランジスタのそれぞれの制御ゲートに印加し、
上記フローティングゲートトランジスタの上記ドレイン
と上記別のトランジスタの上記ドレインとの間の接続点
から、上記閾値電圧と上記入力電圧との比較結果を示す
信号を出力することを特徴とする方法。 - 【請求項４】上記フローティングゲートトランジスタの
閾値を上記所望の閾値電圧に調整する操作に先立ち、 上記フローティングゲートトランジスタの上記ドレイン
を接地し、上記制御ゲートを高い電圧に接続して、トン
ネル効果によって、上記フローティングゲート内に蓄積
されている電荷があれば除去する操作を実施することを
特徴とする請求項１〜３の何れか１項に記載の方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| FR8909780 | 1989-07-20 | ||
| FR8909780A FR2650109B1 (fr) | 1989-07-20 | 1989-07-20 | Circuit integre mos a tension de seuil ajustable |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03214779A JPH03214779A (ja) | 1991-09-19 |
| JP2860308B2 true JP2860308B2 (ja) | 1999-02-24 |
Family
ID=9383970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19282890A Expired - Fee Related JP2860308B2 (ja) | 1989-07-20 | 1990-07-20 | Ｍｏｓ集積回路の閾値を調整する方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US5394359A (ja) |
| EP (1) | EP0409697B1 (ja) |
| JP (1) | JP2860308B2 (ja) |
| CA (1) | CA2021585C (ja) |
| DE (1) | DE69003321T2 (ja) |
| ES (1) | ES2047286T3 (ja) |
| FR (1) | FR2650109B1 (ja) |
Families Citing this family (53)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5103160A (en) * | 1991-04-25 | 1992-04-07 | Hughes Aircraft Company | Shunt regulator with tunnel oxide reference |
| US6222762B1 (en) * | 1992-01-14 | 2001-04-24 | Sandisk Corporation | Multi-state memory |
| US5657332A (en) * | 1992-05-20 | 1997-08-12 | Sandisk Corporation | Soft errors handling in EEPROM devices |
| JP2848223B2 (ja) * | 1993-12-01 | 1999-01-20 | 日本電気株式会社 | 不揮発性半導体記憶装置の消去方法及び製造方法 |
| US5828601A (en) * | 1993-12-01 | 1998-10-27 | Advanced Micro Devices, Inc. | Programmed reference |
| US5440505A (en) * | 1994-01-21 | 1995-08-08 | Intel Corporation | Method and circuitry for storing discrete amounts of charge in a single memory element |
| AU2593595A (en) * | 1994-06-02 | 1996-01-04 | Intel Corporation | Sensing schemes for flash memory with multilevel cells |
| US5508958A (en) * | 1994-09-29 | 1996-04-16 | Intel Corporation | Method and apparatus for sensing the state of floating gate memory cells by applying a variable gate voltage |
| US5495453A (en) * | 1994-10-19 | 1996-02-27 | Intel Corporation | Low power voltage detector circuit including a flash memory cell |
| GB9424598D0 (en) * | 1994-12-06 | 1995-01-25 | Philips Electronics Uk Ltd | Semiconductor memory with non-volatile memory transistor |
| US5550772A (en) * | 1995-02-13 | 1996-08-27 | National Semiconductor Corporation | Memory array utilizing multi-state memory cells |
| EP0823115B1 (en) * | 1995-04-21 | 1999-08-25 | Advanced Micro Devices, Inc. | Reference for cmos memory cell having pmos and nmos transistors with a common floating gate |
| JP3562043B2 (ja) * | 1995-07-19 | 2004-09-08 | ソニー株式会社 | 不揮発性記憶装置 |
| FR2739737B1 (fr) * | 1995-10-09 | 1997-11-21 | Inside Technologies | Perfectionnements aux cartes a memoire |
| FR2739706B1 (fr) * | 1995-10-09 | 1997-11-21 | Inside Technologies | Perfectionnements aux cartes a memoire |
| US5701266A (en) * | 1995-12-14 | 1997-12-23 | Intel Corporation | Programming flash memory using distributed learning methods |
| US5737265A (en) * | 1995-12-14 | 1998-04-07 | Intel Corporation | Programming flash memory using data stream analysis |
| US5729489A (en) * | 1995-12-14 | 1998-03-17 | Intel Corporation | Programming flash memory using predictive learning methods |
| US5677869A (en) * | 1995-12-14 | 1997-10-14 | Intel Corporation | Programming flash memory using strict ordering of states |
| DE69628165D1 (de) * | 1996-09-30 | 2003-06-18 | St Microelectronics Srl | Digital-Analog-Wandler des Stromtyps mit IG-MOS-Transistoren |
| DE69613983T2 (de) * | 1996-10-30 | 2002-04-04 | Stmicroelectronics S.R.L., Agrate Brianza | Spannungsvergleicher mit mindestens einem Isolierschicht-MOS-Transistor und damit ausgerüstete Analog-Digital-Wandler |
| JP3460170B2 (ja) * | 1997-02-03 | 2003-10-27 | シャープ株式会社 | 薄膜トランジスタ及びその製造方法 |
| US5909449A (en) | 1997-09-08 | 1999-06-01 | Invox Technology | Multibit-per-cell non-volatile memory with error detection and correction |
| JP4252183B2 (ja) * | 2000-02-17 | 2009-04-08 | 株式会社ルネサステクノロジ | 不揮発性半導体記憶装置、該不揮発性半導体記憶装置からのデータの読み出し方法及び、該不揮発性半導体記憶装置へのデータの書き込み方法 |
| US6396744B1 (en) | 2000-04-25 | 2002-05-28 | Multi Level Memory Technology | Flash memory with dynamic refresh |
| US7079422B1 (en) | 2000-04-25 | 2006-07-18 | Samsung Electronics Co., Ltd. | Periodic refresh operations for non-volatile multiple-bit-per-cell memory |
| US6856568B1 (en) | 2000-04-25 | 2005-02-15 | Multi Level Memory Technology | Refresh operations that change address mappings in a non-volatile memory |
| US7055007B2 (en) * | 2003-04-10 | 2006-05-30 | Arm Limited | Data processor memory circuit |
| US7173852B2 (en) * | 2003-10-03 | 2007-02-06 | Sandisk Corporation | Corrected data storage and handling methods |
| US7012835B2 (en) * | 2003-10-03 | 2006-03-14 | Sandisk Corporation | Flash memory data correction and scrub techniques |
| JP4519713B2 (ja) | 2004-06-17 | 2010-08-04 | 株式会社東芝 | 整流回路とこれを用いた無線通信装置 |
| US7395404B2 (en) * | 2004-12-16 | 2008-07-01 | Sandisk Corporation | Cluster auto-alignment for storing addressable data packets in a non-volatile memory array |
| US7315916B2 (en) * | 2004-12-16 | 2008-01-01 | Sandisk Corporation | Scratch pad block |
| US7716538B2 (en) * | 2006-09-27 | 2010-05-11 | Sandisk Corporation | Memory with cell population distribution assisted read margining |
| US7886204B2 (en) * | 2006-09-27 | 2011-02-08 | Sandisk Corporation | Methods of cell population distribution assisted read margining |
| US7477547B2 (en) * | 2007-03-28 | 2009-01-13 | Sandisk Corporation | Flash memory refresh techniques triggered by controlled scrub data reads |
| US7573773B2 (en) * | 2007-03-28 | 2009-08-11 | Sandisk Corporation | Flash memory with data refresh triggered by controlled scrub data reads |
| FR2927732B1 (fr) | 2008-02-19 | 2011-05-27 | Commissariat Energie Atomique | Procede d'ajustement de la tension de seuil d'un transistor par une couche de piegeage enterree |
| US8188785B2 (en) | 2010-02-04 | 2012-05-29 | Semiconductor Components Industries, Llc | Mixed-mode circuits and methods of producing a reference current and a reference voltage |
| US8878511B2 (en) * | 2010-02-04 | 2014-11-04 | Semiconductor Components Industries, Llc | Current-mode programmable reference circuits and methods therefor |
| US8680840B2 (en) * | 2010-02-11 | 2014-03-25 | Semiconductor Components Industries, Llc | Circuits and methods of producing a reference current or voltage |
| KR20130102581A (ko) | 2010-09-03 | 2013-09-17 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 전계 효과 트랜지스터 및 반도체 장치의 제조 방법 |
| US8687421B2 (en) | 2011-11-21 | 2014-04-01 | Sandisk Technologies Inc. | Scrub techniques for use with dynamic read |
| JP5779162B2 (ja) | 2012-09-28 | 2015-09-16 | 株式会社東芝 | 整流回路とこれを用いた無線通信装置 |
| US9230689B2 (en) | 2014-03-17 | 2016-01-05 | Sandisk Technologies Inc. | Finding read disturbs on non-volatile memories |
| DE102014112001A1 (de) * | 2014-08-21 | 2016-02-25 | Infineon Technologies Austria Ag | Integrierte Schaltung mit einem Eingangstransistor einschließlich einer Ladungsspeicherstruktur |
| JP2016058633A (ja) * | 2014-09-11 | 2016-04-21 | 株式会社東芝 | 撮像装置 |
| US9552171B2 (en) | 2014-10-29 | 2017-01-24 | Sandisk Technologies Llc | Read scrub with adaptive counter management |
| US9978456B2 (en) | 2014-11-17 | 2018-05-22 | Sandisk Technologies Llc | Techniques for reducing read disturb in partially written blocks of non-volatile memory |
| US9349479B1 (en) | 2014-11-18 | 2016-05-24 | Sandisk Technologies Inc. | Boundary word line operation in nonvolatile memory |
| US9449700B2 (en) | 2015-02-13 | 2016-09-20 | Sandisk Technologies Llc | Boundary word line search and open block read methods with reduced read disturb |
| US9653154B2 (en) | 2015-09-21 | 2017-05-16 | Sandisk Technologies Llc | Write abort detection for multi-state memories |
| US10446567B2 (en) * | 2017-03-31 | 2019-10-15 | Asahi Kasei Microdevices Corporation | Nonvolatile storage element and reference voltage generation circuit |
Family Cites Families (17)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2514582C2 (de) * | 1975-04-03 | 1977-05-26 | Siemens Ag | Schaltung zur erzeugung von leseimpulsen |
| US4357571A (en) * | 1978-09-29 | 1982-11-02 | Siemens Aktiengesellschaft | FET Module with reference source chargeable memory gate |
| IT1224062B (it) * | 1979-09-28 | 1990-09-26 | Ates Componenti Elettron | Metodo di programmazione per una memoria a semiconduttore non volatile elettricamente alterabile |
| US4336603A (en) * | 1980-06-18 | 1982-06-22 | International Business Machines Corp. | Three terminal electrically erasable programmable read only memory |
| US4542485A (en) * | 1981-01-14 | 1985-09-17 | Tokyo Shibaura Denki Kabushiki Kaisha | Semiconductor integrated circuit |
| DE3108726A1 (de) * | 1981-03-07 | 1982-09-16 | Deutsche Itt Industries Gmbh, 7800 Freiburg | Monolithisch integrierte referenzspannungsquelle |
| US4495602A (en) * | 1981-12-28 | 1985-01-22 | Mostek Corporation | Multi-bit read only memory circuit |
| US4577215A (en) * | 1983-02-18 | 1986-03-18 | Rca Corporation | Dual word line, electrically alterable, nonvolatile floating gate memory device |
| DE3334295T1 (de) * | 1982-03-09 | 1984-03-22 | RCA Corp., 08540 Princeton, N.J. | Permanente Schwebe-Gate-Speicherzelle |
| JPS5984398A (ja) * | 1982-11-08 | 1984-05-16 | Hitachi Ltd | Ｅｅｐｒｏｍ装置 |
| JPS6032363A (ja) * | 1983-08-02 | 1985-02-19 | Nec Corp | 不揮発性半導体記憶装置の製造方法 |
| JPS6084836A (ja) * | 1983-10-17 | 1985-05-14 | Hitachi Ltd | 半導体装置 |
| JPH0638318B2 (ja) * | 1985-02-15 | 1994-05-18 | 株式会社リコー | Ｅｐｒｏｍの書込み方法 |
| JPH0772996B2 (ja) * | 1987-01-31 | 1995-08-02 | 株式会社東芝 | 不揮発性半導体メモリ |
| JPS63221415A (ja) * | 1987-03-11 | 1988-09-14 | Sony Corp | 基準電圧発生装置 |
| JPH01113999A (ja) * | 1987-10-28 | 1989-05-02 | Toshiba Corp | 不揮発性メモリのストレステスト回路 |
| US4888630A (en) * | 1988-03-21 | 1989-12-19 | Texas Instruments Incorporated | Floating-gate transistor with a non-linear intergate dielectric |
-
1989
- 1989-07-20 FR FR8909780A patent/FR2650109B1/fr not_active Expired - Fee Related
-
1990
- 1990-07-12 ES ES90402010T patent/ES2047286T3/es not_active Expired - Lifetime
- 1990-07-12 EP EP90402010A patent/EP0409697B1/fr not_active Expired - Lifetime
- 1990-07-12 DE DE90402010T patent/DE69003321T2/de not_active Expired - Fee Related
- 1990-07-19 CA CA002021585A patent/CA2021585C/fr not_active Expired - Fee Related
- 1990-07-20 JP JP19282890A patent/JP2860308B2/ja not_active Expired - Fee Related
-
1992
- 1992-09-14 US US07/944,811 patent/US5394359A/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| EP0409697A1 (fr) | 1991-01-23 |
| FR2650109B1 (fr) | 1993-04-02 |
| DE69003321D1 (de) | 1993-10-21 |
| US5394359A (en) | 1995-02-28 |
| CA2021585A1 (fr) | 1991-01-21 |
| DE69003321T2 (de) | 1994-01-13 |
| ES2047286T3 (es) | 1994-02-16 |
| CA2021585C (fr) | 1994-02-22 |
| FR2650109A1 (fr) | 1991-01-25 |
| JPH03214779A (ja) | 1991-09-19 |
| EP0409697B1 (fr) | 1993-09-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2860308B2 (ja) | Ｍｏｓ集積回路の閾値を調整する方法 | |
| US5898335A (en) | High voltage generator circuit | |
| US7245536B1 (en) | Precision non-volatile CMOS reference circuit | |
| EP0321226B1 (en) | Intermediate potential generation circuit for generating a potential intermediate between a power source potential and ground potential | |
| US6970037B2 (en) | Programmable analog bias circuits using floating gate CMOS technology | |
| US4435652A (en) | Threshold voltage control network for integrated circuit field-effect trransistors | |
| JPH0528777A (ja) | 不揮発性半導体記憶装置 | |
| US5208488A (en) | Potential detecting circuit | |
| US4635002A (en) | Metal oxide semiconductor logarithmic voltage controlled oscillator | |
| JPS5833638B2 (ja) | メモリ装置 | |
| US6266276B1 (en) | Non-volatile semiconductor memory device and internal operation method for said non-volatile semiconductor memory device | |
| EP0661716B1 (en) | Voltage regulator for non-volatile semiconductor memory devices | |
| JP4865537B2 (ja) | 差動デュアル・フローティング・ゲート回路及びプログラミング方法 | |
| EP0661715B1 (en) | Non-volatile electrically programmable semiconductor memory device comprising a voltage regulator | |
| US7245529B2 (en) | Dynamically tunable resistor or capacitor using a non-volatile floating gate memory cell | |
| EP0292895B1 (en) | Charge transfer device | |
| KR920001405B1 (ko) | 승압회로를 갖춘 전하전송장치 | |
| Lanzoni et al. | Automatic and continuous offset compensation of MOS operational amplifiers using floating-gate transistors | |
| US6829164B2 (en) | Differential floating gate circuit and method for programming | |
| US6278327B1 (en) | Negative voltage detector | |
| JP4629653B2 (ja) | フローティング・ゲート・アナログ電圧フィードバック回路 | |
| US6621737B2 (en) | Circuit and associated method for the erasure or programming of a memory cell | |
| KR200407598Y1 (ko) | 아날로그 메모리를 구비하여 기준전압을 제공하는아날로그-디지털 변환기 | |
| WO2004064291A2 (en) | Method and apparatus for dual conduction analog programming | |
| SU1697118A1 (ru) | Способ считывани информации из элементов пам ти на полевых транзисторах и формирователь сигналов считывани |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |