KR100641664B1 - 시측 장치로서 사용가능한 무배터리 무발진기형 2진 시간 셀, 그 셀의 프로그래밍 방법, 장치 및 그에 관련된 컴퓨터 판독가능 기록 매체 - Google Patents

시측 장치로서 사용가능한 무배터리 무발진기형 2진 시간 셀, 그 셀의 프로그래밍 방법, 장치 및 그에 관련된 컴퓨터 판독가능 기록 매체 Download PDF

Info

Publication number
KR100641664B1
KR100641664B1 KR1020010067205A KR20010067205A KR100641664B1 KR 100641664 B1 KR100641664 B1 KR 100641664B1 KR 1020010067205 A KR1020010067205 A KR 1020010067205A KR 20010067205 A KR20010067205 A KR 20010067205A KR 100641664 B1 KR100641664 B1 KR 100641664B1
Authority
KR
South Korea
Prior art keywords
time
charge
fgfet
viewing device
programming
Prior art date
Application number
KR1020010067205A
Other languages
English (en)
Other versions
KR20020033580A (ko
Inventor
버스티스빅토스
클림피터쥬어겐
램청
Original Assignee
인터내셔널 비지네스 머신즈 코포레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 인터내셔널 비지네스 머신즈 코포레이션 filed Critical 인터내셔널 비지네스 머신즈 코포레이션
Publication of KR20020033580A publication Critical patent/KR20020033580A/ko
Application granted granted Critical
Publication of KR100641664B1 publication Critical patent/KR100641664B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q20/00—Payment architectures, schemes or protocols
    • G06Q20/38—Payment protocols; Details thereof
    • G06Q20/40—Authorisation, e.g. identification of payer or payee, verification of customer or shop credentials; Review and approval of payers, e.g. check credit lines or negative lists
    • G—PHYSICS
    • G04—HOROLOGY
    • G04C—ELECTROMECHANICAL CLOCKS OR WATCHES
    • G04C10/00—Arrangements of electric power supplies in time pieces
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/10—Apparatus for measuring unknown time intervals by electric means by measuring electric or magnetic quantities changing in proportion to time
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F1/00—Apparatus which can be set and started to measure-off predetermined or adjustably-fixed time intervals without driving mechanisms, e.g. egg timers
    • G04F1/005—Apparatus which can be set and started to measure-off predetermined or adjustably-fixed time intervals without driving mechanisms, e.g. egg timers using electronic timing, e.g. counting means
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06Q—INFORMATION AND COMMUNICATION TECHNOLOGY [ICT] SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES; SYSTEMS OR METHODS SPECIALLY ADAPTED FOR ADMINISTRATIVE, COMMERCIAL, FINANCIAL, MANAGERIAL OR SUPERVISORY PURPOSES, NOT OTHERWISE PROVIDED FOR
    • G06Q30/00—Commerce
    • G06Q30/02—Marketing; Price estimation or determination; Fundraising
    • G06Q30/0207—Discounts or incentives, e.g. coupons or rebates

Landscapes

  • Business, Economics & Management (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Accounting & Taxation (AREA)
  • Strategic Management (AREA)
  • Finance (AREA)
  • Development Economics (AREA)
  • Theoretical Computer Science (AREA)
  • General Business, Economics & Management (AREA)
  • Marketing (AREA)
  • Economics (AREA)
  • Game Theory and Decision Science (AREA)
  • Entrepreneurship & Innovation (AREA)
  • Computer Security & Cryptography (AREA)
  • Power Engineering (AREA)
  • Measurement Of Unknown Time Intervals (AREA)
  • Electronic Switches (AREA)
  • Storage Device Security (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Memories (AREA)

Abstract

시간 셀이라 불리는 본 발명의 단순한 전자 시측 장치는 관련된 방법, 시스템, 및 컴퓨터 프로그램 제품으로써 개시되고 있다. 시간 셀은 절연재를 통해 정전하를 수용하는 절연된 전하 축적 소자를 갖는다(즉, 이것은 프로그램 식이다). 이어서, 시간의 경과에 따라서, 전하 축적 소자는 절연재를 통해 정전하를 소실한다. 프로그램식 전하 축적 소자의 전위가 실질적으로 공지된 방전율로 감소하는 경우, 프로그램식 전하 축적 소자의 전위를 소정의 시점에 관측함으로써, 경과 기간이 결정될 수 있다. 따라서, 시간 셀은 연속 전원 없이 경과 기간을 측정할 수 있다. 어떤 타입의 시간 셀은 비휘발성 메모리 셀과 비슷한 형태를 가질 수 있는 2진 시간 셀이다. 2진 시간 셀이 프로그램된 후의 소정의 시점에서, 판독 동작은 시간 셀의 2개의 가능한 상태를 관측함으로써 특정한 기간이 경과되었는 지에 관하여 2진 판정을 가능하게 한다. 여기서 2개의 가능한 상태란, 시간 셀이 프로그램식 시간 셀로 보이도록 그 시간 셀이 충분한 전하를 유지하는 상태와, 시간 셀이 비프로그램식 시간 셀로 보이도록 그 시간 셀이 경과 시간 중에 방전된 상태를 말한다. 시간 셀은 측정해야 할 특정 기간을 선택하도록 설계 및/또는 프로그램될 수 있다.

Description

시측 장치로서 사용가능한 무배터리 무발진기형 2진 시간 셀, 그 셀의 프로그래밍 방법, 장치 및 그에 관련된 컴퓨터 판독가능 기록 매체{BATTERYLESS, OSCILLATORLESS, BINARY TIME CELL USABLE AS AN HOROLOGICAL DEVICE WITH ASSOCIATED PROGRAMMING METHODS AND DEVICES}
도 1a는 전형적인 플로팅 게이트 전계 효과 트랜지스터(FGFET)로서 실현된 전하 축적 소자를 포함하는 전형적인 비휘발성 메모리 셀을 도시하는 도면.
도 1b는 FGFET의 심벌 표현을 나타내는 도면.
도 1c 및 도 1d는 n형 플로팅 게이트 전계 효과 트랜지스터의 프로그램식 플로팅 게이트가 임계치 전압에 미치는 효과를 도시하는 도면.
도 1e 내지 도 1j는 종래의 치수 및 기하형상을 갖는 비휘발성 메모리 장기간에 걸친 임계치 전압 유지 특성을 도시한 스프레드시트 모델 및 그래프.
도 1k는 그 프로그램식 플로팅 게이트가 전하를 잃을 때의 n형 FGFET의 임계치 전압의 변화를 도시하는 1조의 임계치 전압 응답 그래프를 도시하는 도면.
도 1l 내지 도 1q는 터널 산화물이 얇아진 시간 셀 내의 n형 FGFET의 임계치 전압 유지 특성을 도시하는 스프레드시트 모델 및 그래프.
도 2a는 본 발명의 일 실시예에 따른 시측(時測) 장치로서 사용 가능한 절연된 전하 축적 소자를 도시하는 도면.
도 2b 및 도 2c는 본 발명에 따른 시측 장치를 사용하는 컴퓨터 또는 전자 장치 내에 실행될 수 있는 단순한 프로세스를 도시하는 도면.
도 3a는 본 발명의 일 실시예에 따른 시간 1조의 시간 셀을 도시하는 도면.
도 3b는 복수 조의 시간 셀 세트로 분할된 시간 셀의 어레이를 도시하는 도면.
도 3c는 복수의 기간을 측정하기 위한 시간 셀의 어레이를 도시하는 도면.
도 3d는 본 발명과 함께 사용 가능한 스마트 카드의 그래픽 도시도.
도 3e는 본 발명의 시간 셀 어레이와 함께 사용 가능한 스마트 카드 내의 하드웨어 커넥션을 도시하는 도면.
도 3f는 본 발명의 일 실시예에 따른 프로그래밍 장치, 감지 장치 및 시측 장치 간의 관계를 도시하는 도면.
도 4a 및 도 4b는 공통 플로팅 게이트와 함께 프로그래밍 FGFET 및 전하손실 감지 FGFET를 도시하는 본 발명의 일 실시예의 심벌도.
도 4c는 프로그래밍 동작 중에 장치의 다양한 단자에 인가되는 전압을 도시하는 도면.
도 4d는 본 발명의 일 실시예에 따른 장치의 감지 동작 중에 각 단자에 인가되는 전압을 도시하는 도면.
도 4e는 본 발명의 일 실시예에 따른 결합 게이트와 협력하여 공통 플로팅 게이트에 의해 전하손실 감지 FGFET에 결합한 프로그래밍 FGFET를 포함하는 물리적인 장치를 도시하는 도면.
도 4f는 본 발명의 일 실시예에 따른 프로그램가능한 전하손실 감지 FGFET의 공통 플로팅 게이트 및 결합 게이트의 위치 관계를 도시하는 단순화된 횡단면도.
도 4g는 본 발명의 일 실시예에 따른 임계치 전압 검출 회로를 도시하는 회로도.
도 4h 내지 도 4j는 감시기간 중에 PCSFET 내의 전압 및 전류가 변화하는 모습을 도시하는 그래프.
도 4k 및 도 4l은 본 발명의 일 실시예에 따른 프로그래밍 장치, 감지 장치 및 시측 장치 간의 관계를 도시하는 블록도.
도 4m 내지 도 4o는 아날로그 시간 셀로서 사용해야 할 프로그램가능한 전하손실 감지 FGFET의 다른 실시예의 심벌도.
도 4p는 본 발명의 일 실시예에 따른 결합 게이트를 갖는 PCSFET를 포함하는 물리적인 장치를 도시하는 도면.
<도면의 주요 부분에 대한 부호의 설명>
116: 제어 게이트
208: 전하 발생기
220: 절연재
326: 시간 검출 유닛
389: 시간 셀 인터페이스 유닛
420: 결합 게이트
본 출원은 미국 특허상표청에 "Batteryless Oscillatorless, Analog Time Cell Usable as an Horological Device with Associated Programming Methods and Devices"를 명칭으로 2000년10월31일자 출원된 출원 번호 제09/703,335호; "Sensing Methods and Devices for Batteryless, Oscillatorless, Binary Time Cell Usable as an Horological Device"를 명칭으로 2000년10월31일자 출원된 출원 번호 제09/703,340호; "Sensing Methods and Devices for Batteryless, Oscillatorless, Analog Time Cell Usable as an Horological Device"를 명칭으로 2000년10월31일자 출원된 출원 번호 제09/703,334호의 출원과 관련되어 있다.
본 발명은 시측법(時測法)에 관한 것이고, 특히 전기 타이밍 베이스를 사용하는 시간 측정용 방법 및 장치에 관한 것이다. 특히, 본 발명은 발진기, 발진 소자 또는 발진 회로 및 연속 전원 없이 시간을 측정하기 위한 장치로서, 고체 상태 디바이스로도 할 수 있는 장치와, 그것에 관련된 방법 및 시스템을 제공한다.
휴대용 전자 장치는 유비쿼터스화되어 가고 있고, 전자 회로의 크기 및 비용이 계속 감소해감에 따라, 전자 장치를 통합한 소비재가 계속 증가하고 있다. 일 예로서, 개방시에 음악을 연주하는 종이로 만든 인사장은 더 이상 새로울 것이 없다. 전자 회로를 여러 형태로 생산하고 더 많은 제품에 매립할 수 있도록 하는 플렉시블 회로에 있어서 기술이 진보해 왔다.
값싼 전자 장치는 각각의 전원 요건 또는 관련 전원 시스템에 기초하여 분류될 수 있다. 일부의 전자 장치는 AC-DC 어댑터를 경유해서 전기 콘센트 등의 외부 전원으로부터 전력 공급을 받는 장치를 필요로 할 가능성이 있는 여러 기능을 갖고, 일부의 장치는 하나 이상의 배터리를 필요로 한다. 또, 장치에 따라서는 양쪽 타입의 전원, 즉 대부분의 기능을 가능하게 하기 위한 외부 전원과, 외부 전원에 접속되어 있지 않은 동안 또는 턴 오프되어 있는 동안에 클록 또는 계시(計時) 기능 등의 저위(低位) 기능에 전력 공급하기 위한 소형 배터리를 필요로 할 가능성이 있다. 소형 전자 장치는 단순히 클록 회로에 전력 공급하기 위해서 전자 시계에 전력 공급하는 것과 마찬가지의 소형으로 평평한 배터리를 통합하는 경우가 많다. 일반적으로, 그 배터리는 복수 단위의 시간의 경과를 측정하는 여러 타입의 시간 기반의 발진기 또는 펄스 발생기에 전력 공급하는 것이다.
단순한 시계 기능만을 위한 전자 장치에 배터리를 통합하면 여러 단점이 발생한다. 화학 배터리는 잠재적으로 약품 누출이나 폐기 처분의 위험성이 있고, 작은 전자 회로를 제작하는 비용에 비해서 비교적 고가가 된다. 배터리는 특히 그것이 수반하는 전자 회로의 사용 수명에 비해 저장 수명이 짧은 경향이 있다. 또한, 배터리는 그것이 접속되는 전자 회로보다 몇 배 큰 경우가 있어서, 전자 장치에 대해 설계상의 제약을 가해지게 된다.
소형의 전자 시측 장치(horological device)에는 전자 시간 기반의 발진기가 필요한 것으로 상정되고 있지만, 그 동반하는 배터리는 많은 고유의 단점이 있다. 따라서, 현재의 기술 상태에서는 시간 측정 기능을 통합할 가능성이 있는 기타의 장치, 소비재 제품 또는 소비자 서비스의 개념에 제약이 가해진다. 따라서, 배터리 또는 발진기 없이 시간 측정을 가능하게 하는, 작고 단순한 전자 시측 장치를 제공하는 것이 유리할 것이다.
관련된 방법, 시스템, 장치 및 컴퓨터 프로그램 제품에 더하여, 시간 셀이라고 하는 단순한 전자 시측 장치가 제공된다. 본 출원의 청구범위는 주로, 특정한 타입의 시간 셀의 구조 및 초기설정 및 그 시간 셀을 초기설정하거나 프로그래밍하기 위해 사용 가능한 장치 및 그 장치에 관련된 방법에 관한 것이다.
시간 셀은 그의 절연재를 통해 정전하를 수용하는, 절연된 전하 축적 소자를 포함하고, 즉 이것은 프로그램 식이며, 이것에 의해서, 절연재 외부의 점에 대한 전위를 전하 축적 소자에 부여한다. 다음에 전하 축적 소자는 시간이 경과함에 따라 절연재를 통해 정전하를 잃는다. 프로그램식 전하 축적 소자의 전위가 실질적으로 공지된 방전율로 감소하는 경우, 프로그램식 전하 축적 소자의 전위를 소정의 시점에 관측함으로써, 경과 기간이 결정될 수 있다. 따라서, 시간 셀은 연속적인 전원 없이 경과 기간을 측정할 수 있다.
어떤 타입의 시간 셀은 2진 시간 셀이고, 형식상, 비휘발성 메모리 셀과 비슷한 것일 수 있다. 프로그램식 2진 시간 셀은 경과 기간 중에 그의 전하를 소실한다. 판독 동작에 의해서 프로그램식 2진 시간 셀의 2개의 가능한 상태, 즉 시간 셀은 그 시간 셀이 프로그램식 시간 셀로 보이도록 충분한 전하를 유지하고 있는지 또는 그 시간 셀이 비(非)프로그램식 시간 셀로 보이도록 경과 기간 중에 방전되어 있는지가 관측된다. 그럼으로써, 프로그램식 2진 시간 셀의 판독 동작에 의해서, 소정의 시점에 특정한 기간이 경과하였는 지에 관한 2진 판정이 가능해진다. 시간 셀에 의해서 측정해야 할 특정한 기간을 선택하도록 시간 셀을 설계 및/또는 프로그래밍할 수 있다.
본 발명의 신규한 특징이라고 믿어지는 특징은 특허청구범위에 기재되어 있다. 본 발명 자체, 부가적인 목적 및 그 장점은 첨부 도면을 참조하면서 읽으면 다음의 상세한 설명을 잘 이해할 것이다.
본 발명의 기본 장치에 대한 개요
본 발명은 단순한 전자 시측 장치에 관한 것이다. 일반적으로, 절연된 전하 축적 소자는 그의 절연재를 통해 일정량의 정전하를 수용하고, 즉 전하 축적 소자는 "프로그램식"이며, 이것에 의해서, 절연재 외부의 점에 대한 공지된 전위를 전하 축적 소자에 부여한다.
다음에 전하 축적 소자는 어떤 기간의 경과에 따라서, 어떠한 타입의 물리적 프로세스에 의하여 그의 절연재를 통해 정전하를 소실, 방전, 방출 또는 누출하고, 이것에 의해서, 전하 축적 소자의 전위가 감소한다. 환언하면, 프로그램식 전하 축적 소자의 전위는 전하 축적 소자로부터 정전하가 제거되는 이송 또는 방출 프로세스에 의해서 실질적으로 공지된 비율로 감소한다. 전하 축적 소자의 방전 프로세스를 모델화하는 방전 함수는 실질적으로 공지의 것이지만, 이 방전율은 선형으로 되는 경우도 있고, 선형으로 되지 않는 경우도 있다.
소정의 시점에서, 전하 방전 소자의 전위가 관측된다. 이 전하 축적 소자의 개시 전위, 소정의 시간에서의 관측 전위, 및 전하 축적 소자의 전하 방전율을 파악함으로써, 소정의 시점에 관한 경과 기간이 결정될 수 있다.
전하 축적 소자의 프로그래밍 프로세스 및 방전 프로세스는 전하 축적 소자의 기하형상, 재료, 및/또는 물리적인 구조 혹은 이들의 조합을 변화시켜서 선택적으로 제어될 수 있다. 프로그래밍 프로세스는 방전 프로세스보다 더 빠르고 덜 정확한 프로세스이므로, 방전 프로세스의 제어에 의해 높은 우선순위로 전하 축적 소자가 설계될 수 있다. 환언하면, 이하에서 더 상세하게 설명되는 본 발명의 실시예에 대해 논의되듯이, 물리적 방전 프로세스를 모델화하는 수학적 방전 함수에 관한 소망의 시간 특성을 달성하도록, 소정의 파라미터의 범위 내에서 시측 장치가 설계될 수 있다. 예를 들어, 프로그램식 전하 축적 소자가 방전하는 기간은 전하 축적 소자를 프로그래밍하는 데 필요한 기간보다 상당히 길어지는 것이 바람직하다.
전하 축적 소자는 그의 절연재와 그의 내부 매체를 포함한다. 절연재는 비교적 낮은 전도도를 나타내지만, 전하는 절연재의 유전율(그의 저항률) 및 전하의 발생원과 전하의 목적지 간의 절연재의 폭 등과 같은 소정의 요인에 따라 절연재를 통과할 수 있다. 통상적으로, 절연재는 인접 매체보다 높은 전기 저항을 갖고, 일반적으로 인접 도체 또는 반도체를 분리하고 격리하는 역할을 한다. 본 발명에서는 전하 축적 소자의 절연재는 정전하를 띠는 것이 가능한 내부 매체를 실질적으로 포위하여 포함하고, 즉, 그의 내부 매체는 자유 공간만으로 구성할 수 없다. 절연재는 자유 공간, 기체 매체, 액체, 고체 또는 이들의 조합을 포함할 수 있다. 절연재는 실질적으로 내부 매체를 포위하고 있지만, 내부 매체는 절연재에 의해 밀폐된 모든 공간을 반드시 점유하는 것은 아니다.
전하 축적 소자는 그의 절연재에 의해 실질적으로 전기적으로 격리되어 있지만, 다양한 공지의 물리적 프로세스를 사용해서 비교적 짧은 기간에 그의 절연재를 통해 전하 축적 소자가 프로그래밍될 수 있다. 일반적으로, 이산화 실리콘(유리) 등의 절연재는 전자가 전도대로 올라가기에 충분한 에너지를 획득할 수 없을 정도의 큰 밴드 갭으로 전도대와 가전자대가 분리된 물질이다. 그러나 소정의 물리적 프로세스에서는 절연재에 의한 전자의 이송이 매우 제한될 가능성이 있다. 내부 매체가 절연재를 통해 정전하를 수용하거나 방전하는 물리적 프로세스는 전하 축적 소자의 구현예에 따라 다양해지지만, 이것은 본 발명의 각종 실시예를 하기에서 상세하게 설명함으로써 명백해진다.
본 발명의 기본 장치의 정확도
본 발명의 시측 장치의 정확도는 본질적으로 제한되어 있다. 그러나 실제의 시측 장치의 정확도는 그 구성의 정밀도에 의해 제한된다. 또한, 시간 측정용의 미세 구조 계기(計器)는 표준 시간 단위 또는 시간 측정의 표준으로서 사용되는 상호작용 오브젝트의 물리적 프로세스에 의해 본질적으로 제한된다. 예를 들어, 스프링을 감아서 동작하는 손목시계는 세슘 원자의 진동을 감시함으로써 동작하는 원자 시계 정도로 정밀하게 1초의 몇 분의 일 정도의 시간을 측정하도록 구축할 수는 없다.
본 발명에서는 시측 장치의 정확도는 실제의 물리적인 장치에 관한 방전 함수에 의해서 방전 프로세스를 모델화할 수 있는 정확도 및 유지 정전하를 관측할 때의 정확도에 의해 본질적으로 제한된다. 예를 들어, 프로그램식 전하 축적 소자는 그의 전위가 점근적(漸近的)으로 어떤 값에 근접한 비선형 방전 프로세스를 나타내는 경우가 있다. 이 경우에, 연속적인 관측에 의한 시간적 정확도는 정전하의 수명의 경과에 따라서 을 감소하는 경향이 있고, 이것에 의해서, 본 발명이 유용해질 수 있는 목적을 제한하게 된다. 그러나 그 정확도의 감소는 본 발명을 사용하는 특정한 목적에 따라 단점으로 되는 경우도 있고 단점으로 되지 않는 경우도 있다.
계기를 사용하는 것은 그의 계기에 의한 측정의 소망된 정확도 및 측정의 비용, 노력 또는 중요성의 앞선 선택을 나타낸다. 예를 들어, 손목시계에 적합한 통상의 일상 동작의 시간 기준으로서 원자 시계를 유지하기 위해 비용과 노력을 기울이지는 않는다. 하지만, 다른 관점에서 보면 일정 수준의 손목 시계와 원자 시계는 분 단위의 정확도로 1년이라고 하는 기간을 결정하는 작업에 대해 동일한 정도로 적합하다고 말할 수 있을 것이다. 마찬가지로, 본 발명이 특정한 목적에 유용하다고 판정하는 경우, 본 발명의 시측 장치의 정확도와 동작 특성은 특정한 목적에 적합하여야 한다.
이 정확도와 동작 특성은 본 발명의 실시예에 따라 다양해진다. 정확도와 유용성의 고유의 트레이드오프(tradeoff)는 본 발명의 다양한 실시예를 하기에서 상세하게 설명함으로써 명백해진다.
모래 시계와 본 발명의 유사점
본 발명의 이해의 폭을 넓히기 위해, 본 발명과 모래 시계의 유사점을 대비할 수 있다. 모래 시계는 계시 용기와 계시 물질로 구성되는 고대 기원의 계시 장치이다. 계시 용기는 통상, 대치한 2개의 투명하게 통해 있는 플라스크 또는 플라스크형 용기이고, 각각의 좁거나 개방된 단부가 접합되어, 작은 개구가 형성되어 있다. 용기는 통상, 금속 또는 목재로 된 프레임 또는 스탠드에 의해 지지되어 있다. 용기의 절반은 계시 물질로서 작용하는 유체 또는 입자형 물질을 유지하거나 그 물질로 거의 채워져 있다. 가장 일반적으로, 용기는 유리로 제조되고, 계시 물질은 모래이다. 모래 시계를 거꾸로 하면 계시 물질에 중력 위치 에너지가 가해지고, 이것에 의해서, 어떤 시간의 경과에 따라서 밀폐된 물질이 용기의 상부 절반으로부터 하부 절반으로 흐르게 된다.
모래 시계는 샌드 타이머(sand timer)라고도 불리며, 1시간의 기간을 측정할 수 있으나, 이 용어는 이러한 모든 중력 장치에 사용된다. 모래 시계의 측정기간은 계시 물조회 양과 용기의 개구 크기에 의해서 설정된다. 계시 물조회 양이 더욱 많고 개구가 더욱 작으면, 측정기간이 연장되지만, 개구가 매우 좁으면 계시 물질이 규칙적으로 흐르지 않거나 전혀 흐르지 않게 될 가능성이 있다. 어느 정도까지, 계시 물조회 특성은 개구를 통하는 물조회 흐름 특성에 영향을 미친다. 예를 들어, 큰 모래 알갱이는 미세한 모래 알갱이보다 느리게 개구를 통해 흐를 가능성이 있다.
용기의 투명성에 의해, 용기의 상부 절반(또는 하부 절반)에 유지되어 있는 계시 물조회 양을 관측할 수 있고, 이것에 의해서, 모래 시계를 거꾸로 한 후 경과 시간량을 표시하게 된다. 계시 물조회 표면이 마크까지 떨어질 때, 소정의 기간이 경과한 것이 되도록 모래 시계에 마크를 표시할 수 있다.
본 발명의 시측 장치는 다음과 같이 모래 시계와 유사하므로 "정전기 모래 시계"라고 말할 수 있다. 전하 축적 소자의 절연재는 모래 시계의 유리 용기와 유사하고, 전하 축적 소자의 내부 매체는 유리 용기 내의 자유 공간과 비슷하다. 모래 시계 내의 계시 물질이 모래 알갱이를 포함하는 경우에, 각 전하 캐리어는 각 모래 알갱이와 유사하다. 절연재와 그의 내부 매체는 전위 에너지를 소유하는 정전하를 포함하는 역할을 하고, 모래 시계는 중력 위치 에너지를 소유하는 계시 물질용 용기로서 역할한다. 절연된 전하 축적 소자는 모래 시계의 지지 프레임과 마찬가지로, 그것이 적재되어 있는 반도체 기판 등의 지지 구조를 가질 수 있다. 모래 시계 내의 계시 물질은 재사용되지만, 본 발명에서의 전하는 방전된 후에 재사용되지 않는다.
각 계시 장치에서는 어느 기간을 유동 또는 방전 프로세스, 즉 전하 축적 소자로부터의 전하 및 모래 시계 내의 모래(또는 다른 계시 물질)와 상관시킬 수 있다. 모래 시계의 모래와 같이, 정전하의 초기량이 많으면 전하 축적 소자에 관하여 측정 가능한 기간이 연장된다. 본 발명의 구현예에 따라서는, 절연재의 치수 및 그의 물리적 성질이 모래 시계의 개구의 폭과 마찬가지로 되는 경우가 있고, 절연재의 치수 및 성질에 의해서 전하의 방전율을 제어할 수 있다. 실제로, 절연재가 제시하는 장벽은 전하가 규칙적으로 흐르지 않거나 전혀 방전하지 않게 될 정도로 커질 가능성이 있다. 전하 축적 소자 내의 유지 정전하량은 직접 감지될 수 없지만, 우선 어떤 타입의 물리적 측정을 실행한 후 제1 측정치를 인간이 감지할 수 있는 어떤 형식으로 변환함으로써 간접적으로 결정될 수 있다.
본 발명의 실시예에 대한 개요
본 발명은 전하 축적 소자 및 지지 요소에 관한 다양한 구성을 사용하여 실시할 수 있고, 전위를 관측하는 방법은 선택된 실시예에 따라 다양해질 수 있다.
본 발명의 제1 실시예는 본 명세서에서 "시간 셀"이라고 부르는, 변형된 비휘발성 메모리 셀을 전하 축적 소자로서 사용한다. 초기에, 소정의 방전율을 갖는 시간 셀이 프로그램된다. 다음에, 시간 셀의 임계치 전압이 소정의 임계치 전압 이상인지에 대한 판정을 하기 위해서 그 시간 셀에서 판독 동작을 실행함으로써 그 후의 어느 시점의 유지 정전하를 간접적으로 관측한다. 다음에, 판독 동작의 결과에 의해 소정의 경과 시간이 경과되었는 지를 판정한다. 그 임계치 전압이 소정의 임계치 전압 이하로 되도록 시간 셀이 방전된 후, 시간 셀은 실질 방전 상태에 도달한다. 하기에서 설명되는 이유로 인해, 이 타입의 시간 셀은 "2진 시간 셀"이라고도 부를 수 있다.
본 발명의 제2 실시예에서는 본 발명의 제1 실시예에 대해 설명된 것과 같은 원리에 따라 동작하는 여러 타입의 시측 장치를 커버하는 것으로서 본 발명을 넓게 볼 수 있는 방법을 설명하고 있다.
본 발명의 제3 실시예는 1조의 시간 셀을 사용함으로써 제1 실시예를 확장하는 것으로서, 각 셀은 상이한 방전 함수를 소유하며, 이것에 의해서, 복수의 기간을 동시에 측정하기 위해서 일정 범위의 세분성(granularity)을 제공한다. 시간 셀에서 판독 동작을 실행하여, 관련 기간이 경과되었는 지를 판정함으로써 유지 정전하가 관측된다.
본 발명의 제4 실시예는 플로팅 게이트 전계 효과 트랜지스터의 플로팅 게이트를 시측 장치용의 절연된 전하 축적 소자로서 사용한다는 개념을 확장하는 것이다. 바람직하게는, 프로그래밍 트랜지스터 및 감지 트랜지스터와 함께 공통 플로팅 게이트가 일체로 사용된다. 이 공통 확장 플로팅 게이트를 사용하여, 전형적인 플로팅 게이트 전계 효과 트랜지스터(FET), 즉 FGFET에 의해 축적된 정전하량을 상회하는 어떤 량의 정전하를 축적한다. 다음에, 그 측정치를 경과 시간 값으로 변환하는 감지 장치에 의해서, 플로팅 게이트의 잔류 전위가 간접적으로 관측된다. 옵션으로, 방전 함수 특성은 시측 장치의 일부로서 기억될 수 있다. 하기에서 더 설명되는 이유로 인해, 이 타입의 시간 셀은 "아날로그 시간 셀"이라고 부를 수도 있다.
상기 설명된 실시예에 덧붙여서, 이 시측 장치를 사용하기 위한 방법, 시스템 및 컴퓨터 프로그램 제품도 제공한다.
시측 장치로서의 변형된 비휘발성 RAM 메모리 셀
본 발명의 제1 실시예는 시간 셀이라고 하는 변형된 비휘발성 메모리 셀을 시측 장치로서 사용한다. 비휘발성 메모리 디바이스는 그 메모리 디바이스로부터 또는 그 메모리 디바이스를 포함하는 시스템으로부터 전력을 제거한 때에 데이터를 유지하고 있는 메모리 디바이스이며, 컴퓨터 기술 분야에서는 공지된 것이다. 다종다양한 비휘발성 메모리의 구현예가 시판중이고, 상이한 타입의 비휘발성 메모리가 상이한 방식으로 동작한다.
임의 타입의 비휘발성 메모리는, 전하 축적 소자를 통합하고 있지 않으므로, 본 발명의 범위밖에 위치한다. 예를 들어, 프로그램가능한 판독 전용 메모리, 즉 PROM은 통상은 논리 네트워크 내의 가융성(可融性) 링크를 태워버리는 특수한 기기에 의해서 1회만 기록 또는 프로그램될 수 있는 판독 전용 메모리이어서, 특정 메모리 위치를 소망의 논리 레벨로 설정하고, 판독 전용 데이터 값을 확립한다. 따라서, 이러한 타입의 메모리는 전하 축적 소자 없이 데이터를 기억한다.
기타의 많은 타입의 비휘발성 메모리 셀은 전하 축적 소자를 포함하고 있다. 따라서, 본 발명의 시간 셀의 형식은 EPROM 셀, EEPROM 셀, 또는 절연된 전하 축적 소자를 포함하는 다른 타입의 비휘발성 메모리 셀 등의 다종다양한 타입의 비휘발성 메모리 셀에 기초할 수 있다. 예를 들어, 전기적 프로그램 가능한 판독 전용 메모리[EPROM(electrically programmable read-only memory)]는 전기적으로 프로그램된 후에 나중에 자외선 광에 노출함으로써 소거된다. 전기적 소거가능한 프로그램 가능 판독 전용 메모리[EEPROM(electrically erasable programmable read-only memory)]는 전기적으로 프로그램되고 전기적으로 소거된다. 구체적으로, 본 발명의 제1 실시예에서는 변형된 비휘발성 메모리 셀의 절연된 전하 축적 소자 내에 정전하가 축적되는 시간 셀로서 기능 하도록 범용 비휘발성 메모리 셀을 변형시킨다.
절연된 전하 축적 소자를 방전함으로써 시간 셀을 소거하는 추가 기능은 본 발명에 필수적 이지는 않다. 추가의 소거 기능을 통합하는 경우의 장점 및 단점에 관해서는 상세하게 후술된다.
본 발명은 다양한 타입의 비휘발성 메모리 셀을 기반으로 할 수 있지만, 다음의 예는 프로그램가능한 플로팅 게이트 구조를 포함하는 단순한 전계 효과 트랜지스터를 설명한다. 그러나 당업자에게는 시간 셀의 구조가 구현예에 따라 변하는 것을 이해할 것이다. 예를 들어, 시간 셀은 예로 나타낸 구조 또는 요소에 더하여, 소거 게이트 및 다른 디바이스 구조 또는 요소를 구비할 수 있다. 개시한 예는 본 발명에 관한 제한을 암시하기 위한 것이 아니고, 오히려 본 발명의 일 실시예에 따른 절연된 전하 축적 소자 내의 정전하의 축적 및 방전을 지원할 수 있는 범위의 디바이스에 관한 정보를 제공하는 것이다.
하기에서 더 상세하게 설명했듯이, 변형된 비휘발성 메모리 셀을 프로그래밍하는 데 필요한 전하는 전하 축적 소자의 절연재 내에 또는 그 절연재를 통해서 주입되어야 한다. 변형된 비휘발성 메모리 셀을 프로그래밍하는 다양한 메커니즘이 실행가능하지만, 메커니즘이 다르면 요건 및 특성도 다르고, 이것에 의해서 설계자는 다른 메커니즘보다 어떤 메커니즘을 선호하게 되는 경우도 있다. 다음의 예에서는, 채널 고에너지 전자 주입(channel hot electron injection)이라고 하는 메커니즘에 의해서 전하가 주입된다. 그러나 상이한 메커니즘들이 사용될 수 있고, 당업자라면 주입 메커니즘이 본 발명의 구현예에 따라 달라질 수 있다는 것을 이해할 것이다. 개시된 예는 본 발명에 관한 제한을 암시하기 위한 것이 아니고, 오히려 본 발명의 일 실시예에 따른 바람직한 주입 메커니즘에 관한 정보를 제공하는 것이다.
도 1a를 참조하면, 이 도면은 전형적인 플로팅 게이트 전계 효과 트랜지스터로서 구현된 전하 축적 소자를 포함하는 전형적인 비휘발성 메모리 셀을 도시하고 있다. 플로팅 게이트 전계 효과 트랜지스터(FGFET)의 동작은 당 기술 분야에서 공지되어 있다. 우선, 배경 정보를 제공하기 위해서 전형적인 FGFET의 동작에 관해서 설명하고, 이어서, 전형적인 비휘발성 메모리 셀을 변형하여 본 발명에 의한 시측 장치로서 사용가능한 시간 셀을 형성할 수 있는 본 발명의 일 실시예를 설명한다. 도 1a는 n채널 또는 n형 플로팅 게이트 FET를 도시한다. p형 FET가 사용될 수 있지만, 이 경우에 대체 프로그래밍 메커니즘이 바람직할 수 있고, 하기에서 더 상세하게 논의되는 바와 같이, 채널 고에너지 전자(CHE)를 플로팅 게이트로 주입하는 n형 FET는 메모리 셀을 프로그래밍하는 데 가장 효율적인 양호한 동작을 제공하는 것이 종래 기술에서 밝혀졌다.
n형 플로팅 게이트 FET(100)는 P-기판(102)을 형성하기 위해서 붕소 등의 정공을 생성하기 위한 p형 억셉터 이온을 경도핑한 단결정 실리콘 기판상에 형성된다. 소스(104) 및 드레인(106)은 인 등의 자유 전자를 생성하기 위한 n형 도너 이온을 중도핑한 2개의 영역을 생성함으로써 기판 내에 형성된다. 대안으로, 소스 및 드레인은 실리콘 기판 내의 p웰 영역에 형성될 수 있다. 소스와 드레인 간의 영역은 채널에 의해서 전계가 인가되었을 때에 소수 전류 캐리어(이 경우에는 전자)가 흐르는 채널을 형성한다.
각각 소스 및 드레인의 전도성 접점(108 및 110)은 각각 절연 영역(112 및 114)에 의해 이 디바이스의 다른 부분으로부터 절연되고, 적절한 경우에 전도성 리드에 의해 소스와 드레인 사이에 전류가 흐를 수 있다. 도 1a에서는 절연 영역은 이산화 실리콘(SiO2) 영역에 형성되어 있지만, 대안으로 다른 절연재를 사용할 수도 있다. 다른 산화물 영역 및 다른 옵션 구조 또는 요소는 도시되어 있지 않지만, 이 디바이스의 각종 구조는 일정한 축척으로 그려진 것이 아니다.
제어 게이트(116) 및 플로팅 게이트(118)는 절연 영역(120)에 의해 디바이스의 다른 부분으로부터 분리된 영역이다. 플로팅 게이트(118)는 폴리실리콘(비정질, 복수의 결정, 즉 다결정 실리콘이라고 함)으로 할 수 있고, 제어 게이트(116)는 금속 또는 폴리실리콘으로 할 수 있다. 플로팅 게이트와 기판의 채널 부분간의 절연 영역(120)의 일부는 "터널 산화물" 또는 "터널 영역"(122)이라고 부르지만, 그 이유는 이하의 설명으로 명백해질 것이다. 도 1b는 FGFET의 기호 표현을 나타내고 있다.
전형적인 n형 FET에서는 채널을 통해 게이트에 정(正)의 직류 전압을 인가하면 전자를 채널 영역으로 끌어당김으로써 FET를 온으로 하고, 이것에 의해서, 채널 영역을 전도성으로 되게 할 수 있다. 플로팅 게이트 FET(100)에서 제어 게이트(116)는 FET(100)를 온 및 오프하는 게이트 기능을 실행한다. 제어 게이트의 전압은 FET의 임계치 전압과 같거나 더 커져야 하지만, 그 임계치 전압은 제어 게이트 전압이 충분히 커지는 것으로 되어, FET의 채널을 전도성으로 되게 할 수 있거나, 또는 환언하면 FET를 온으로 하는 점을 결정하는 특성 파리미터이다.
FGFET는 플로팅 게이트를 프로그래밍함으로써 그의 메모리 기능을 얻는다. 프로그래밍 동작 중에, 플로팅 게이트는 어떤 량의 전하를 수용한다. 플로팅 게이트가 적절한 극성의 전하를 축적하고 있는 경우에, FGFET는 온으로 될 수 없고, 따라서, 하나의 메모리 상태를 나타낸다. 플로팅 게이트가 전하를 축적하고 있지 않은 경우에, FGFET는 플로팅 게이트 없는 FET처럼 동작하여, 다른 메모리 상태를 나타낸다. 이 2개의 메모리 상태가 2진 논리의 연산을 지원하는 것이고, 이 2개의 메모리 상태는 단일 비트로서 메모리 셀 내에 기억된 논리 "0" 또는 논리 "1"을 나타낸다.
도 1c 및 도 1d를 참조하면, 이 그래프는 n형 플로팅 게이트 전계 효과 트랜지스터의 프로그램된 플로팅 게이트가 임계치 전압에 미치는 영향을 도시하고 있다. 도 1c에서, 드레인은 소스에 대해서 정바이어스가 걸려 있다고 가정하면, 플로팅 게이트가 프로그래밍 동작 중에 전하를 수용하기 전에, 플로팅 게이트에서의 전압이 FGFET의 임계치 전압보다 커지면, 전류가 드레인을 통해 흐를 수 있다. 따라서, FGFET를 포함하는 메모리 셀 내에 기억된 비트 값을 판독하기 위한 메모리 동작 중에, 제어 게이트에서의 판독 동작 전압이 임계치 전압보다 커지면, FGFET가 온으로 되고, 이것에 의해서, 플로팅 게이트가 아직 프로그램되어 있지 않다는 것을 표시한다.
도 1d에서, 드레인은 소스에 대해서 정바이어스가 걸려 있다고 가정하면, 플로팅 게이트가 프로그래밍 동작 중에 전하를 수용한 후, 제어 게이트에서의 전압이 FGFET의 임계치 전압보다 적어지면, 전류가 드레인을 통해 흐르지 않게 된다. 따라서, FGFET를 포함하는 메모리 셀 내에 기억된 비트 값을 판독하기 위한 메모리 동작 중에, 제어 게이트에서의 판독 동작 전압이 임계치 전압보다 작아지면, FGFET를 온으로 하지 않고, 이것에 의해서, 플로팅 게이트가 이미 프로그램되어 있다는 것을 표시한다.
플로팅 게이트의 이 2개의 동작 상태는 2진 논리를 지원한다. 이 메모리 셀을 포함하는 논리 회로는 FGFET의 어느 동작 상태가 2진수 "1" 또는 2진수 "0"을 나타내는 지에 관한 규칙을 가지게 될 것이다. 따라서, 플로팅 게이트가 프로그래밍되면, 메모리 셀을 논리 "1" 또는 논리 "0"으로 설정하는 것으로서 그 동작을 해석할 수 있다. 이 메모리 셀에서 판독 동작을 실행함으로써, 메모리 셀이 논리 "1"을 포함하는지 또는 논리 "0"을 포함하는지에 관한 2진 판정을 행할 수 있다.
비휘발성 메모리 셀을 포함하는 메모리 디바이스는 메모리 셀 또는 메모리 셀 어레이의 아키텍처 또는 배치의 타입에 따라 데이터를 기억하고 소거하기 위한 프로그래밍 알고리즘을 제공하는 내부 상태 머신을 가질 수 있다. 많은 타입의 비휘발성 메모리가 공지되고 시판중이기 때문에, 본 발명의 기본 특징은 절연된 전하 축적 소자 및 그의 프로그램 가능성이라는 것을 유념하여야 한다. 본 발명은 이 필수적인 기본 특징을 갖는 다종다양한 타입의 비휘발성 메모리 어레이 또는 아키텍처에 통합할 수 있으므로, 메모리 어레이 회로에 대해서는 더 논의하지 않겠다.
비휘발성 메모리 셀은 각종의 물리적 프로세스에 의해 프로그램될 수 있다. 비휘발성 메모리 셀을 프로그래밍하는 데 필요한 전하는 전하 축적 소자의 절연재 내에 또는 그의 절연재를 통해 주입되어야 한다. 비휘발성 메모리 셀을 프로그래밍하는 상이한 메커니즘들도 이용가능하지만, 메커니즘이 다르면 요건 및 특성도 다르고, 이것에 의해서, 설계자는 다른 메커니즘보다 어떤 메커니즘을 선호하게 되는 경우도 있다.
플로팅 게이트 디바이스에서 사용하는 전자 주입 메커니즘의 하나는 파울러-노드하임(Fowler-Nordheim) 터널링 방식(효과)이며, 이것은 전계 지원 전자 터널링 프로세스이다. 플로팅 게이트가 폴리실리콘으로 구성된 것으로 가정하면, 플로팅 게이트, 절연재 및 채널에 의해 형성되는 폴리실리콘/SiO2/실리콘 구조 양단에 큰 임계치 전압이 인가된 경우에, 에너지 장벽이 충분히 좁아져서 전자는 실리콘 전도대로부터 실리콘 산화물 전도대로 터널링하여 장벽을 통과할 수 있다. 파울러-노드하임 터널링 방식을 사용하는 프로그래밍 동작 중에 10 MV/cm 정도의 높은 주입 필드가 산화물에서 필요로 된다. 이러한 고전계값에 도달하고 프로그래밍중에 필요한 전압을 제한하기 위해, 매우 얇은 터널 산화물에는, 예를 들어, 10 nm(나노미터) 두께의 산화물에 걸리는 10V의 인가 전압이 사용된다. 이 전압을 감소시키기 위해서, 터널 산화물의 두께를 더 얇게 할 수 있지만, 8 nm라고 하는 두께가 양호한 전하 유지 동작을 위해서 필요한 하한치라고 인식되고 있다. 얇은 산화물의 부가적인 장점은 짧은 채널 길이 및 낮은 판독 동작 전압을 포함한다. 그러나 양호한 전하 유지 동작을 얻기 위해서 필요한 낮은 결함 밀도는 얇은 산화물을 성장시키는 것이 곤란할 수 있다. FGFET의 프로그래밍에 파울러-노드하임 터널링 방식을 사용할 때의 중요한 단점은 플로팅 게이트에 충분한 전하를 축적하는 데 필요한 기간이 길다는 것이다. 파울러-노드하임 터널링 방식에 대한 더 많은 정보는 1998년 IEEE Press가 발행한 William D. Brown과 Joe E. Brewer의 공저, Nonvolatile Semiconductor Memory Technology: A Comprehesion Guide to Understanding and Using NVSM Devices에 기재되어 있다.
도 1a에 도시된 FGFET용의 바람직한 프로그래밍 메커니즘은 채널 고에너지 전자(CHE) 주입이며, 이것은 전하를 플로팅 게이트에 주입하는 매우 빠른 프로세스이다. 드레인과 소스 간의 바이어스가 큰 경우, 채널 안을 흐르는 소수 캐리어는 n형 FGFET 내의 전자이고, 채널의 드레인측에서 검출되는 큰 전계에 의해서 가속된다. 이것에 의해 드레인에서의 임팩트(impact) 이온화가 발생하고, 이 임팩트 이온화에 의해 발생한 소수 캐리어의 대부분이 드레인에서 수집된다. 전자의 일부는 그것이 SiO2 에너지 장벽을 넘기에 충분한 에너지를 얻어서 산화물 내로 방출되어, 핫-캐리어 주입 제어 게이트 전류가 발생한다.
FGFET의 제어 게이트 전류는 제어 게이트에 실제로 도달하는 전자들로 구성되고, 전자의 일부는 플로팅 게이트에서 수집된다. CHE 주입의 주요한 단점은 그의 주입 효율이 낮다는 것이고, 결과적으로, 그의 전원 소비량이 많아지는 것이다. 유리한 전자 주입을 위해서는, 고정 바이어스 조건일 때에, 높은 수직 전계와 높은 수평 전계를 갖는 것이 바람직하며, 이들은 경합하는 경향이 있는 조건이다. FGFET 내에서는 채널을 따르는 수평 전계는 제어 게이트 전압이 증가하는 경우에 감소하는 경향이 있고, 수직 전계는 제어 게이트 전압이 증가하는 경우에 분명히 증가한다. 따라서, 다수의 고에너지 전자를 생성하기 위해서는, 낮은 제어 게이트 전압과 높은 드레인 전압이 바람직하다. 그러나 전자 주입과, 플로팅 게이트에서의 수집을 위해서는, 높은 제어 게이트 전압 및 낮은 드레인 전압이 바람직하다. 하나의 절충안으로서, 제어 게이트 전압과 드레인 전압 모두가 높게 유지된다. 프로그래밍 전압은 통상, 제어 게이트 또는 드레인 중 어느 하나에 인가되는 정상 동작 전압보다 매우 높아진다.
플로팅 게이트 내의 전하가 본질적으로 안정적이고 비휘발성이므로 FGFET 메모리 셀은 비휘발성 메모리 셀이라고 일컫는다. 반면에, 일반적인 DRAM(dynamic random access memory)은 데이터를 유지하는 그의 용량성 메모리 셀에서 전하를 유지하기 위해서 주기적인 리프레싱을 해야하는 휘발성 반도체 판독-기록 메모리이다.
데이터 유지는 시간 경과에 따라서 데이터를 유지하는 디바이스의 능력을 나타내는 표준적인 척도이다. 이것은 프로그램가능한 비휘발성 메모리에 관한 중요한 신뢰성 파라미터이다. 고온 동작 수명 및 데이터 유지 베이크(bake)는 이 파라미터에 관한 주요 신뢰성 테스트이다. 시판중인 많은 메모리의 전형적인 최소 패턴 유지 시간은 150℃에서는 10년이고 125℃에서는 20년이며, 대부분의 디바이스의 전형적인 예상 동작 온도는 -40℃ 내지 125℃이다.
FGFET가 데이터를 유지하지 못하는 가장 중요한 메커니즘은 파울러-노드하임 터널링 방식이다. 전자를 플로팅 게이트 내에 축적함으로써 n형 FGFET가 프로그램된 후, 플로팅 게이트는 상당한 전위를 갖고 있고, 전자는 터널링하여 플로팅 게이트와 채널간의 절연 산화물을 통과한다. 따라서, 절연 영역의 이 부분은 도 1a의 터널 영역(122)에 도시하는 바와 같이 "터널 산화물" 또는 "터널 영역"이라고 불린다.
플로팅 게이트가 전자를 소실함에 따라, 축적된 전자에 의해 생성된 전위는 감소하고, FGFET의 임계치 전압은 그의 비프로그램식 임계치 전압으로 시프트 백하기 시작한다. 어떤 시점에서, 상당한 전하 손실이 있는 프로그램식 메모리 셀에서의 판독 동작이 온으로 되어 상당한 량의 드레인 전류가 끌어당겨 진다. 그 후에, 이 FGFET는 비프로그램식 FGFET인 것으로 보이게 된다. 비트 값을 기억하기 위해서 이 FGFET가 프로그램되어 있는 경우를 가정하면, 전하 손실에 의해 부정확한 비트 값이 메모리 셀로부터 판독되게 된다.
도 1e 내지 도 1j를 참조하면, 이들 스프레드시트 모델과 그래프는 종래의 치수 및 기하형상을 갖는 비휘발성 메모리 셀의 장기간에 걸치는 임계치 전압 유지 특성을 도시하고 있다. 파울러-노드하임 터널링 방식은 당해 기술 분야에서 공지된 기술이고, 파울러-노드하임 방정식의 계산을 1장의 스프레드시트 내에서 행할 수 있을 정도로 광범위하게 모델링되어 있다. 더 많은 정보는 Richard G. Forbes에 의한 "Use of a spreadsheet for Fowler-Norheim equation calculation", J. Vac. Sci. technol. B - Microelectronics and Nanometer Structures 17(2), pp. 534-541, Mar/Apr 1999를 참조하기 바란다.
터널 산화물의 전형적인 폭은 일반적으로 8 내지 10 나노미터이다. 도 1e는 80 옹그스트롬 또는 8 나노미터의 터널 산화물 두께를 갖는 FGFET용의 일반적인 파라미터 세트를 도시하고, 도 1f는 정기적으로 1년 간격으로 30년이라고 하는 기간에 걸친 FGFET의 임계치 전압의 그래프를 도시한다. 도 1f에 도시하는 바와 같이, 시간의 경과에 따라서 임계치 전압이 느리게 강하할 뿐 아니라 시간의 경과에 따라서 변화율도 감소한다.
도 1g는 80 옹그스트롬 또는 8 나노미터의 터널 산화물 두께를 갖는 FGFET용의 일반적인 파라미터 세트를 도시한다. 도 1h는 32년이라고 하는 기간에 걸친 FGFET용의 임계치 전압의 그래프를 도시한다. 도 1i는 85 옹그스트롬 또는 8.5 나노미터의 터널 산화물 두께를 갖는 FGFET용의 일반적인 파라미터 세트를 도시한다. 도 1j는 32년이라고 하는 기간에 걸친 FGFET용의 임계치 전압의 그래프를 도시한다.
도 1h 및 도 1j 모두에서, x축을 따르는 초단위의 수는 각 간격마다 지수함수적으로 증가하고, 이것에 의해서 단기간 및 장기간 모두에서의 임계치 전압의 강하를 도시하고 있다. 도 1h 및 도 1j에서 알 수 있듯이, 플로팅 게이트는 그의 전하를 매우 잘 유지하고, 프로그래밍 동작의 적어도 1년 후까지 전하는 많이 감소하기 하지는 않고, 임계치 전압은 32년의 기간에 걸쳐서 불과 수 퍼센트만이 감소할 뿐이다.
전형적인 FGFET의 동작에 관한 이 배경 설명에 의해, 본 발명의 제1 실시예가 FGFET 등의 전하 축적 소자를 갖는 비휘발성 메모리 셀을 변형시켜서 시간 셀이라고 불리는 시측 장치의 기본 형태를 구축하는 방법의 설명으로 이제 방향을 바꾼다.
본 발명의 이 실시예에서는 비휘발성 메모리 셀이 그의 전하를 소실하는 비율은 방전 프로세스가 유용해지도록 선택 또는 구축할 수 있는 신규한 관찰예를 만든 것이다. 이 신규한 관찰예를 사용하면, 변형된 비휘발성 메모리 셀은 본 명세서에서 "시간 셀"이라고 불리는 시측 장치로서 설계될 수 있고, 경과 기간이 결정될 수 있도록 그의 상태가 관측 가능해진다. 시간 셀 내의 전하 축적 소자 주위의 절연재 및 그의 초기 조건을 조작함으로써, 시간 셀이 공지의 경과 기간을 측정할 수 있도록 방전 프로세스 비율이 제어될 수 있다.
일반적으로, 절연재의 치수 및 물리적 성질에 의해, 전자가 파울러-노드하임 터널링 효과에 의해서 터널을 통과하여 전하 축적 소자로부터 절연재를 통과하는 능력이 제어된다. 특정 타입의 절연재를 사용한다고 가정하면, 파울러-노드하임 터널링 효과를 경험하는 전자의 수를 증가시키기 위해, 그의 두께 등과 같은 절연재의 물리적인 치수 또는 기하형상이 감소하고, 이것에 의해서, 전하 축적 소자가 더 빨리 방전되게 할 수 있다.
보다 구체적으로, 전술한 FGFET에서는, 터널 산화물의 두께에 의해 전자가 파울러-노드하임 터널링 방식(효과)에 의해서 터널을 통과하여 FGFET로부터 터널 산화물을 통과하는 능력이 제어된다. 따라서, 형태 면에서 FGFET와 비슷한 시간 셀을 생성하는 하나의 방법은 파울러-노드하임 터널링 효과를 경험하는 전자의 수를 증가시키기 위해 FGFET의 터널 산화물 두께를 감소시키고, 이것에 의해서, 더욱 신속하게 방전하도록 FGFET의 플로팅 게이트를 유도한다.
필요한 요건을 구비한 시간 셀을 구축하면, 그의 시간 셀은 다음과 같이 시측 장치로서 동작한다. 초기에, 소정의 방전율을 갖는 시간 셀이 프로그램된다. 시간 셀이 그의 전하를 소실함에 따라, 그의 임계치 전압이 시프트되고, 이것에 의해서 동작 특성이 변화된다.
비휘발성 메모리 셀의 데이터 값 또는 비트 값을 판독하기 위해 비휘발성 메모리 셀에서 판독 동작을 실행하는 것과 비슷한 방법으로 시간 셀에서 판독 동작이 실행될 수 있다. 그러나 시간 셀의 경우에는 시간 셀의 "경과 시간 값"을 판독하기 위해 판독 동작이 실행된다.
판독 동작의 전압에 의해 시간 셀의 트랜지스터가 온으로 되어 있는 지의 여부를 관측함으로써 판독 동작의 전압이 시간 셀의 트랜지스터의 임계치 전압 이상인지 또는 이하인지를 판정할 수 있다. 이 동작에 의해서 시간 셀 내의 전하 축적 소자의 전위와 그의 유지 정전하가 간접적으로 관측될 수 있다. 전하 축적 소자가 특정한 전위에 도달하기에 충분한 전하를 소실하기 전에 경과해야 할 시간량을 파악함으로써, 또는 환언하면, 전하 축적 소자를 갖는 트랜지스터가 특정한 임계치 전압에 도달하기 전에 경과해야 할 시간량을 파악함으로써, 판독 동작은 소정의 기간이 경과했는 지를 판정할 수 있다.
도 1k를 참조하면, 이 도면은 그의 프로그램식 플로팅 게이트가 그의 전하를 소실함에 따라 n형 플로팅 게이트 전계 효과 트랜지스터의 임계치 전압의 변화를 나타내는 1조의 임계치 전압 응답 그래프를 도시한다. 드레인은 소스에 대해서 정바이어스가 걸려있다고 가정하면, 플로팅 게이트가 프로그래밍 동작 중에 전하를 수용한 후, 제어 게이트에서의 전압이 FGFET의 임계치 전압보다 적게 되면, 전류가 드레인을 통해 흐르지 않게 된다. 따라서, FGFET를 갖는 시간 셀에 기억된 경과 시간 값을 판독하기 위한 메모리 동작 중에, 비휘발성 메모리 셀의 판독 동작과 비슷한 메모리 동작으로 제어 게이트에서의 판독 동작 전압이 임계치 전압보다 적게 되면, 플로팅 게이트가 충분히 큰 량의 전하를 유지하고 있고, 판독 동작 중에 FGFET가 온으로 되는 것을 방지하는 것이 적절하게 판정된다.
시간의 경과에 따라서, 플로팅 게이트가 그의 전하를 소실하면, 트랜지스터를 온으로 하는데 필요한 제어 게이트 전압이 점점 적어지도록 FGFET의 임계치 전압이 시프트된다. 판독 동작 전압은 어떤 시점에서 트랜지스터를 온으로 하는데, 이것도 플로팅 게이트의 전위가 특정 값으로 감소하였다는 것을 나타낸다. 플로팅 게이트의 방전 함수를 파악함으로써, 시간 셀에서의 판독 동작에 의해서 소정의 기간이 경과되었는 지가 판정될 수 있다. 소정의 기간이 경과한 후, 플로팅 게이트는 실질 방전 상태에 도달하는 것으로 간주할 수 있다.
도 1l 내지 도 1q를 참조하면, 이들의 스프레드시트 모델 및 그래프는 터널 산화물이 얇아져 있는 시간 셀 내의 n형 플로팅 게이트 전계 효과 트랜지스터의 임계치 전압 유지 특성을 도시한다.
FGFET 내의 터널 산화물의 전형적인 폭은 일반적으로 8 내지 10 nm이다. 도 1l은 FGFET의 65 옹그스트롬 또는 6.5 nm의 얇은 터널 산화물을 구비한 FGFET용의 파라미터 세트를 도시한다. 도 1m은 정기적으로 2주 간격으로 15개월이라고 하는 기간에 걸친 FGFET의 임계치 전압의 그래프를 도시한다. 도 1m에 도시하는 바와 같이, 시간의 경과에 따라서 임계치 전압이 강하할 뿐 아니라 시간의 경과에 따라서 변화율도 감소한다. 도 1h 및 도 1j에 도시된 그래프와는 대조적으로, 도 1m에 도시된 임계치 전압은 1개월 또는 2,592,000 초 내에 상당히 강하한다. 도 1f에 도시된 그래프와는 대조적으로, 도 1m에 도시된 임계치 전압은 상당히 더 빨리 강하한다.
도 1n은 65 옹그스트롬 또는 6.5 nm의 얇은 터널 산화물을 구비한 FGFET용의 파라미터 세트를 도시하고, 도 1o는 16개월이라고 하는 기간에 걸친 이 FGFET의 임계치 전압의 그래프를 도시한다. 도 1p는 60 옹그스트롬 또는 6 nm의 얇은 터널 산화물을 구비한 FGFET용의 파라미터 세트를 도시하고, 도 1q는 16개월이라고 하는 기간에 걸친 이 FGFET의 임계치 전압의 그래프를 도시한다.
도 1o 및 도 1q 모두에서, x축을 따르는 초단위의 수는 각 간격마다 지수 함수적으로 증가하고, 불균일한 간격이 1개씩 정확하게 1주의 경과 시간 간격으로 배치되어 있다. 이 지수함수 증가 시간 축에 의해서 단기간 및 장기간에서의 임계치 전압의 강하를 볼 수 있다. 그래프에서 알 수 있듯이, 소실 함수가 도 1o 및 1q에 도시되어 있는 플로팅 게이트는 소실 함수가 도 1h 및 도 1j에 도시되어 있는 플로팅 게이트만큼 그의 전하를 유지하고 있지 않다. 임계치 전압은 도 1o의 그래프에서는 약 18시간 후에 상당히 강하하기 시작하고, 도 1q의 그래프에서는 약 4시간 후에 강하하기 시작함을 알 수 있다.
그래프에서 알 수 있듯이, 플로팅 게이트는 그의 전하를 비교적 빨리 소실하도록 구축될 수 있고, 그 기간은 시간 셀을 시측 장치로서 사용하길 희망하는 애플리케이션에 따라 선택될 수 있다. 이 애플리케이션이 특정한 시간 범위 내에 임계치 전압의 정확한 해상도를 필요로 하는 경우, 그 기간 중에 상당한 기울기를 갖도록 감쇠 또는 방전 함수가 조정될 수 있고, 시간 셀은 필요한 특정한 물리적인 치수로 구축될 수 있다. 예를 들어, 수 퍼센트, 즉 수 시간의 정밀도로 1주간의 기간을 정확하게 측정하길 바란다면, 도 1q에 도시된 것과 비슷한 방법으로 상당한 전하를 소실하기 시작하는 전하 축적 소자를 구비한 시간 셀을 사용하게 될 것이다. 명백하게는, 많은 전자 장치의 경우와 같이, 가능한 한 높은 정밀도로 시간 셀이 제조되는 것을 보증하기 위해서는 디바이스의 제조 중의 각 단계에서 상당한 노력을 가해질 필요가 있을 수 있다.
또한, 터널 영역의 치수를 조작하는 것에 더하여, 경과 기간에서의 시간 셀의 동작 특성이 시간 셀의 초기 조건에 의해서 결정되는 것에도 유념하여야 한다. 예를 들어, 플로팅 게이트에 축적된 초기 전하량에 의해서 그의 초기 전위가 설정되고, 축적 전하량이 많아지면 플로팅 게이트는 더 높은 초기 전위를 갖게 된다. 이어서, 시간 셀 내의 FGFET의 임계치 전압은 보다 큰 값으로 시작하게 되고, 이것에 의해서 시간 셀은 보다 긴 기간을 감시할 수 있게 되어 감시기간 전체에 걸쳐서 임계치 전압을 상승시키게 된다.
이 타입의 변동성은 도 1m, 도 1o 및 도 1q에 도시된 그래프의 임계치 전압 곡선들이 상이한 값들에서 시작될 수 있다는 사실에서 알 수 있다. 플로팅 게이트 내의 초기 전하량이 많아지면 초기 임계치 전압이 높아진다. 그 결과로서, 초기 임계치 전압이 높아지면 각 시간 간격의 임계치 전압 값이 높아진다. 어떤 관점에서 보면, 이 임계치 전압 곡선은 초기 전하가 증가함에 따라 우측방향으로 시프트되는 것으로 볼 수 있다. 따라서, 플로팅 게이트가 적절한 초기 정전하량으로 초기설정되도록, 또는 그것과 동등하게, 임계치 전압이 적절한 초기치로부터 시작하도록 프로그래밍 동작을 실행하는 것도 중요하다.
시간 셀의 바람직한 초기 시작 조건의 경우, 플로팅 게이트는 가변 시간 길이에 대해서 프로그램될 수 있다. 예를 들어, 플로팅 게이트에 의해 더 많은 전하를 축적하기 위해서, 보다 긴 시간 동안 프로그래밍 동작이 실행된다. 상이한 방법들을 사용하여, 소정의 시간 셀 구성에 관하여 특정 길이의 프로그래밍 시간이 결정될 수 있다.
예를 들어, 1조의 시간 셀로 이루어지는 테스트 세트에서의 1조의 프로그래밍 동작의 직후에, 그 테스트 세트용의 1조의 플로팅 게이트의 전위가 측정된다. 프로그래밍 동작의 길이를 변화시킴에 의해, 플로팅 게이트의 전위가 변하고, 측정된 전위가 바람직한 임계치 전압 응답 곡선과 상관될 수 있다.
바람직하게는, 부여된 시간 셀 설계 또는 크기로 이루어지는 필요한 프로그래밍 시간 길이는 1조의 시간 셀로 이루어지는 테스트 세트를 충전함으로써 경험적으로 발견될 수 있다. 이 1조의 시간 셀 내의 각 시간 셀은 상이한 길이의 시간 동안에 충전된다. 이어서, 각 시간 셀은 어떤 기간에 걸쳐서 그의 임계치 전압이 변화하는지 감시된다. 이어서, 초기 프로그래밍 시간은 임계치 전압 감쇠 응답에 상관될 수 있고, 이 정보는 나중의 사용을 위해 기억된다.
명백하게, 시간 셀의 물리적 성질은 시간 셀의 제조 후에 변경될 수 없다. 그러나 시간 셀은 그의 동작 작용이 그의 사양에 관하여 정확하게 모델화되어 있다는 가정하에, 임의의 사양으로 제조될 수 있다. 이어서, 테스트 절차에 의해서, 제조된 디바이스의 허용 오차가 결정된다. 이 경험적 정보에 의해서, 특정한 치수 또는 물리적 성질을 갖는 시간 셀을 사용하여, 그의 프로그래밍 동작에 의해 변동하는 기간의 범위를 감시할 수 있다.
이러한 타입의 경험적 값 또는 사양을 포함하는 데이터 시트 또는 데이터 북은 전자 기술 분야에 공지된 것이다. 프로그래밍 프로세스 또는 프로그래밍 장치도 표준화된다고 가정하면, 주어진 타입의 시간 셀의 경우, 제조업자의 데이터 북은 프로그래밍 시간 및 그것과 상관된 기간 및 허용오차를 기억할 수 있으므로, 사용자는 소망의 기간을 감시하기 위한 주어진 타입의 시간 셀을 사용할 수 있다.
본 발명의 범위에 영향을 미치지 않고, 적절한 프로그래밍 파라미터를 결정하기 위한 다른 방법을 사용하는 것도 가능하다.
전술한 바와 같이, 플로팅 게이트의 2개의 동작 상태는 2진 논리를 지원한다. 시간 셀을 포함하는 논리 회로는 FET의 어느 동작 상태가 2진 "1" 또는 2진 "0"을 표시하는 지에 관한 규칙을 가질 것이다. 통상 동작하에서, 시간 셀에서의 판독 동작에 의해 그 시간 셀이 논리 "1" 또는 논리 "0"을 포함하는 지에 관한 2진 판정을 행할 수 있다.
그것이 프로그램된 후에 그 트랜지스터의 임계치 전압을 소정의 기간 내에 소정의 값으로 감소시키도록 설계된 시간 셀을 사용하면, 판독 동작에 의해서 소정의 기간이 경과되었는 지를 판정할 수 있다. 소정의 기간이 경과된 후, 시간 셀 내의 정전하는 실질적으로 방전되어 있고, 시간 셀은 시간 경과를 더 이상 유용하게 측정하지 않고 특정한 시간 척도가 경과되었다는 것을 표시할 뿐이다. 2진 논리에 관한 이 예를 계속 설명하면, 프로그램식 시간 셀은 논리 "1"을 나타낸다고 가정할 수 있다. 특정한 시간 셀을 프로그램시킨 후, 프로그램식 시간 셀에서의 판독 동작에 의해서 논리 "1"이 돌려보내 진다. 그의 소정의 기간이 경과한 후, 시간 셀은 그의 전하를 소실하고 시간 셀은 더 이상 프로그램된 것으로 보이지 않게 되며, 그 후 시간 셀에서의 판독 동작에 의해서 논리 "0"이 돌려보내 진다. 따라서, 프로그램식 시간 셀의 기간 만료는 시간 셀에서의 판독 동작에 의해서 논리 "0"이 되돌려졌을 때 경과하였다고 판정될 수 있다. 더 간단하게 설명하면, 시간 셀은 그것이 프로그램된 후의 어떤 시점에서 논리 "0"을 포함하는 경우에 "만료되어 있다". 시간 셀이 만료되어 있는지 아닌지의 2진 판정은 이 타입의 시간 셀을 "2진 시간 셀"이라고 부르기 위한 기초가 된다. "아날로그 시간 셀"에 관한 설명은 본 발명의 다른 실시예에 대해 하기에 더 설명된다.
2진 시간 셀 내의 트랜지스터에서의 판독 동작은 적정하게 고려되지 않고 적절하게 보상되지 않은 경우에 판독 동작에 의해서 불확정 결과가 발생할 수 있는 기간 중에 행한다는 것에 유념하여야 한다. 트랜지스터의 현재 임계치 전압이 그의 소정의 값에 거의 도달한 때에, 즉, 판독 동작에 의해 트랜지스터가 거의 온으로 되는 때에 판독 동작이 실행되면, 불확정 결과가 발생할 수 있다. 보상하기 위해서, 적절한 회로를 시간 셀 내에 구축하여, 확정 결과가 발생하도록 보증할 수 있고, 이것에 의해서 2진 시간 셀의 소정의 기간이 경과한 때에만 출력으로서 논리 "1" 또는 "0"이 발생한다. 이 타입의 보상은 감시기간에 사소한 량의 부정확함을 끼치는데 불과하다.
본 발명의 상기 설명에서는 FGFET의 플로팅 게이트와 채널간의 절연 영역, 즉 터널 산화물을 얇게 하는 데 중점을 두었지만, 시간 셀 내의 구조 및 소자, 그의 물리적 성질, 기하형상 등에 따라서 시간 셀의 다른 영역에서 소망의 터널 효과를 달성할 수 있다는 것에 유념하여야 한다. 환언하면, 다른 요건 및 조건을 고려하면, 시간 셀의 상이한 영역에서 방전 프로세스가 행해지는 것이 바람직한 경우도 있다.
예를 들어, 이 시간 셀의 기초를 형성하는 특정 타입의 비휘발성 메모리 셀은 도 1a에 도시되어 있지 않은 소거 게이트 또는 다른 요소를 포함할 수 있고, 양호한 동작 특성을 유지하기 위해서, 플로팅 게이트와 채널간의 절연층의 두께가 8 nm보다 크게 유지되어야 한다고 판단되는데, 이것은 플로팅 게이트의 소망의 방전율을 제공하는 것은 아니다. 실제로, 6개월이라고 하는 소망의 시간 측정기간 동안에, 이 절연층을 통한 터널링 효과는 거의 무시될 수 있는 것이다. 그러나 이 다른 영역이 비슷한 동작상의 제약이 있지 않은 경우에 플로팅 게이트와 셀 내의 다른 영역 간의 얇게 된 절연재를 통하는 터널링 효과를 가능하게 함으로써 소망의 방전율을 달성하는 것은 가능할 수 있다. 대안으로, 제작 또는 다른 고려사항을 기초로 하여, 플로팅 게이트와 채널간의 절연층에 관하여 전형적인 두께를 계속 사용하는 것이 바람직한 경우도 있다. 그러나 특별한 요소, 구조 또는 영역이 플로팅 게이트에 인접하고, 터널 효과의 대부분이 "주요 터널 영역"이라고 하는 이 특별한 전용 영역을 통해 행해지도록 할 수 있다. 이 경우에, 그의 동작 특성, 즉 그의 방전율이 그의 모델 거동에 밀접하게 가깝도록 주요 터널 영역의 제작을 제어하는 것에 여분의 처리 또는 정밀도를 집중시킬 수 있다.
본 발명의 이 실시예에 사용되는 시간 셀은 당해 기술 분야에서 알려진 바와 같이 시간 셀을 소거할 수 있게 하는 소거 게이트 등의 소거 요소를 포함할 수 있다. 전하 축적 소자를 프로그램한 후의 임의의 시점에서 시간 셀을 소거하면, 전하 축적 소자로부터 그의 유지 정전하의 대부분 또는 전부가 제거된다. 일반적으로 소거는 전하 축적 소자를 프로그래밍하기 위해서 사용된 전계와 반대인 전계를 인가함으로써 행해진다.
소거 요소는 시측 장치로서의 시간 셀을 반복 사용 가능하게 한다는 장점을 제공한다. 시간 셀은, 소거된 후, 재프로그램될 수 있고, 이것에 의해서 다른 기간 측정이 가능해진다.
그러나 소거 요소에는 단점이 있다. 시간 셀을 소거한 후, 전하 축적 소자 내의 저전위의 차가 장기간에 걸친 누출에 의해서 발생한 것인지, 또는 소거에 의한 것인지를 판정하는 것이 불가능해질 수 있다. 따라서, 소거 요소를 사용하면, 전하 축적 소자가 그의 전하를 상당히 누출하였는지 또는 그것이 단순히 소거되었을 뿐인지를 추적 또는 판정한다고 하는 관리상의 부담이 발생한다. 부가해서, 시간 셀의 반복 사용에 의해서 그 동작 특성을 변화시킬 수 있다. 복수의 프로그래밍 소거 사이클에 의해서 전하 축적 소자의 누출률을 변화시킬 수 있고, 이것에 의해서 기간을 결정하는 방법이 부정확하게 된다.
하지만, 소거 요소가 존재함으로써 시간 셀을 광범위한 시측 애플리케이션에 사용할 수 있게 되는 것은 장점 중 하나이다. 그러나 이러한 장점 및 단점은 소거 요소를 시간 셀에 통합시키는 것을 결정할 때 비교 검토되어야 한다.
본 발명의 이 실시예는 종래 기술에서 공지이며, 충분히 확립된 전하 축적 소자를 포함하는 비휘발성 메모리 셀의 각종 구조, 프로그래밍 동작, 판독 동작, 및 소거 동작에 의거하고 있다는 것에 유념하여야 한다. 그러나 종래 기술에서는 시측 장치로서의 비휘발성 메모리 셀의 사용을 교시하고 있지 않다. 더구나, 종래 기술에서는 비휘발성 메모리 셀 내의 전하 축적 소자로부터의 전하 누출을 유해하고 방해되는 것이라고 간주하고 있고, 있다면, 종래 기술에서는 전하 누출은 회피되어야 하고 잠재적으로 배제되어야 한다고 교시하고 있다. 본 발명에서는 이것이 유용하게 되는 방법으로 전하 누출 비율을 선택할 수 있는 신규한 관찰예를 만들었다. 이 신규한 관찰예를 사용하면, 비휘발성 메모리 셀 내의 전하 축적 소자는 경과 기간을 결정할 수 있도록 그의 동작을 측정 가능하게 하는 시측 장치로서 설계될 수 있다. 특히 이 실시예에서는, 전술한 바와 같이, 그것을 통해서 유지 전하가 누출되는 절연재의 기계 형상 및 물리적 성질은 누출 비율을 제어하도록 선택된다.
정전하를 축적하는 본 발명의 장치와 종래 기술의 장치 간의 차이점
본 발명의 넓은 개요를 제공하는 정전기 모래 시계로서 본 발명을 설명하고, 비휘발성 메모리 셀을 시측 장치로서 사용하는 일 실시예에서도 본 발명을 설명하며, 이것에 의해서 본 발명의 일례를 제공해 왔다. 이 시점에서 본 발명의 상기 설명을 고려하고, 본 발명의 신규성을 강조하기 위해 본 발명의 장치와 정전하를 사용하는 일부의 종래 기술의 장치 간의 구별을 도출하는 것은 적절한 것이다.
정전하를 사용하고 연구하기 위한 종래 기술의 장치는 다수 존재하지만, 그 중 일부는 역사적으로 흥미 깊을 뿐이다. 예를 들어, 레이든병(Leyden甁)은 커패시터 또는 "전기 콘덴서"의 초기 형식이고, 유리병의 내측 및 외측을 알루미늄박 또는 주석박 등의 금속층으로 코팅함으로써 형성되어 있지만, 초기의 형태는 내부에 금박 또는 수용액을 포함하고 있었다. 황동 막대가 병의 절연 스톱퍼에 구멍을 내고, 황동 막대는 체인에 의해 금속의 내부층에 접속된다. 황동 막대를 전기 장치에 접촉시킴으로써 그 병에 정전하를 축적할 수 있고, 2개 금속층이 도체에 의해 서로 접속되면 방전이 행해진다.
또 하나의 정전 계기는 검전기이고, 이것은 계기 내의 대전체 간에 발휘되는 기계력에 의해서 전하를 검출한다. 레이든병과 비슷한 형태에서는, 금속으로 코팅된 유리병의 절연 스톱퍼에 구멍을 내는 금속 막대로부터 2개의 금박편이 매달려있다. 검전기가 대전되면, 금박편 내의 전하에 의해서 금박편이 서로 반발함에 따라서 금박편은 넓어지고, 금박편간의 각도는 수용된 전하에 비례한다. 현재, 여러 타입의 최신 검전기가 정전하를 측정하기 위한 계기로서 사용되고 있다.
오늘날의 커패시터는 어떤 클래스의 정전기 기억 장치이고, 이것에 대해서 종래 기술에서는 정전기를 방전하는 작용은 시간상으로 의미가 있는 프로세스라는 것을 인식하고 있다. 단순한 커패시터는 통상, 전도성 재료, 예를 들어 금속으로 만들어지고, 비전도성 재료(유전체), 예를 들어 공기, 세라믹, 유리 등에 의해서 분리된 2장의 플레이트로 구성된다. 전위가 이들 커패시터 플레이트에 인가되면, 한쪽 플레이트는 정(正)으로 또 한쪽 플레이트는 부(負)로 용량성 대전 상태가 된다. 이어서, 외부로부터 인가된 전압이 커패시터의 전도 접점으로부터 제거되면, 커패시터 플레이트는 대전 상태를 유지하고, 전하는 2장의 플레이트 간의 전위를 유지한다. 이 디바이스가 전하(커패시턴스)를 축적하는 능력은 플레이트의 면적을 크게 하거나, 그들의 분리를 작게 하거나, 유전체로서 사용하는 물질을 변화시킴으로써 증가할 수 있다.
커패시터는 에너지를 축적할 수 있고, 커패시터와 직렬 연결된 저항기는 그것이 충전 또는 방전하는 속도를 제어하게 되고, 이것에 의해서 지수함수로 모델화할 수 있는 특징적인 시간 의존성이 생긴다. 이 시간 의존성을 기술하는 중요한 파라미터는 "시정수" RC이다. 직렬 회로의 시정수 또는 RC 곱은 커패시터 양단의 전압이 변화 가능한 속도를 결정한다. 산업계에서는 저항기와 커패시터를 결합하는 회로는 타이밍 회로, 신호 발생기, 전기 신호의 정형과 필터링 및 각종의 전자 기기에서 사용될 수 있으므로, 중요한 것이다. 그러나 매우 큰 커패시터를 매우 큰 저항 또는 임피던스와 결합한 경우에도, 커패시터의 방전 시간은 일반적으로 상당히 짧고, 통상은 밀리초 정도이지만, 경우에 따라서는 수 시간도 된다.
상기 종래 기술의 장치를 충전 또는 방전하기 위해서, 일반적으로 장치와 다른 재료 간의 전도성 접촉이 필요하다. 예를 들어, 제2 대전 상태의 물체로 이것에 접근함으로써 검전기 또는 커패시터를 용량성의 대전 상태로 할 수 있고, 이것에 의해서 옥외 또는 자유 공간에 의해서 검전기 또는 커패시터 내에서 전하의 분리를 유도한다. 그러나 검전기 또는 커패시터에서는 접근하는 물체의 척력에 의해서 검전기 또는 커패시터 내의 어떤 량의 전하를 영구적으로 치환하기 위해서 다른 재료와의 전도성 접촉을 필요로 한다.
본 발명의 전하 축적 소자의 충전 프로세스는 검전기 또는 커패시터의 충전 프로세스와는 다르다. 본 발명에서는 전도성 접촉 없이 전하가 절연재를 통해 전하 축적 소자의 내부 매체로 이송된다. 절연재는 충전 프로세스와 방전 프로세스 양쪽에서 내부 매체 내에 축적된 전하량의 변화에 대한 중요한 장벽으로서 작용하고, 이것에 의해서 완전한 장벽으로 되지 않고 내부 매체 내의 전하량을 보호한다. 내부 매체와의 전도성 접촉은 필요하지 않다.
자유 공간, 옥외 또는 비전도성 재료에 의한 빠른 방전을 일으킴으로써, 대전된 검전기 또는 대전된 커패시터는 다른 재료와의 전도성 접촉 없이 방전될 수 있다. 이 경우에 통상, 전기 방전은 대전 물체와 다른 물체 간의 전위가 상당히 커지도록 2개의 물체 간의 갭을 좁게 함으로써 행해지고, 그 시점에서 전하가 갭을 뛰어넘거나 절연재가 절연 파괴를 경험하게 된다.
덜 중요한 관점에서 보면, 전술한 검전기 또는 커패시터와 본 발명 모두는 그 폭 등과 같은 절연재의 치수를 변화시켜서 전기 방전을 제어할 수 있다. 그러나 종래 기술에서는 통상, 축적된 정전하는 다른 장치에 대한 간접 효과에 관해서 연구되거나 어떤 형태의 의미 있는 작업을 행하기 위해서 사용하는 에너지 저장고라고 간주하고 있었다. 종래 기술에서는 정전 모래 시계로서 이해될 수 있는 본 발명과 모래 시계의 유사점의 면에서 전술한 바와 같이 축적된 정전하는 계시 물질로서 사용될 수 있다는 것을 인식하고 있지 않다.
더구나, 종래 기술에서는 방전 프로세스 자체가 대부분의 정전 기억 장치에 의해서 시간상으로 의미 있는 것임을 인식하고 있지 않다. 커패시터의 경우에, 종래 기술에서는 그의 방전율이 시간상으로 의미 있는 것임을 인식하고 있지만, 커패시터는 완전히 절연되어 있지 않고 전도성 접촉을 사용해서만 동작한다. 더구나, 방전 프로세스가 전도성 접촉을 하는 다른 전기 또는 전자 부품에 전력 공급을 하기 때문에, 커패시터를 수반하는 시측적으로 실용적인 애플리케이션만이 유용하다. 실제로, 커패시터는 통상, 어떤 타입의 전기 시간 기반을 달성하기 위해서 충전 프로세스와 방전 프로세스를 순환하도록 사용된다. 통상, 완화 발진기 또는 완화 발생기라고 불리며, 저항기에 의해서 커패시터 또는 코일을 충전 또는 방전하는 시간에 의해 기본 주파수가 발생할 수 있다. 따라서, 커패시터는 어느 시측 애플리케이션에 관해서도 비교적 대량의 에너지를 방산하므로 연속 전원을 필요로 하고, 이것이 본 발명의 동기부여 원인을 제공하며, 전자 시측 장치가 시간을 계속 측정하는 동안에 전원을 해소할 수 있다.
커패시터와는 대조적으로, 본 발명은 시간상으로 의미 있는 프로세스로서 방전 프로세스 자체를 사용할 수 있도록, 어떤 기간의 경과에 걸쳐서 절연된 전하 축적 소자로부터 정전하가 방전되는 방전 프로세스에 의거하고 있다. 본 발명이 시간 측정을 실행하는 방법에 의해서, 잠재적으로 긴 기간에 걸쳐서 일반적인 일상 활동이 가능해진다.
시측 장치로서의 절연된 전하 축적 소자
도 2a를 참조하면, 이 블록 다이어그램은 본 발명의 일 실시예에 따른 시측 장치로서 사용가능한 절연된 전하 축적 소자를 도시한다. 시스템(200)은 측정기간의 시작 시에 시측 장치를 초기설정하고 그 초기설정 후의 경과 기간을 결정하는 데 필요한 지원 요소, 구조 또는 장치를 제공하고 있다.
프로그래밍 유닛(202)은 그의 동작을 위해서 전원 A(204)에서 전원을 끌어온다. 프로그래밍 유닛(202)은 프로그래밍 요구 신호(206)를 수신하고, 이 신호는 전하 축적 소자를 초기설정하도록 프로그래밍 유닛(202)에 지시하며, 그 후 전하 발생기(208)는 충전 프로세스(210)를 사용하여 전하 축적 소자의 절연재 내로 전하를 향하게 하거나 주입한다.
전술한 바와 같이, 본 발명에서는 전하 축적 소자를 충전하기 위한 각종의 프로그래밍 메커니즘 및 프로그래밍 시간을 사용할 수 있는데, 그 선택은 절연재의 크기 및 구성, 전하 축적 소자의 기하형상 등의 몇 가지 요인에 의존한다. 예를 들어, 전하 축적 소자가 FGFET 내의 플로팅 게이트로서 구현되는 경우, 충전 프로세스는 채널 고에너지 전자 주입에 의해서 구현될 수 있다. 전하 축적 소자를 포함하는 다른 트랜지스터 구성에서는, 다른 전하 주입 메커니즘이 적절할 수 있다. 전혀 다른 구현예에서 트랜지스터 내에 포함되지 않은 전하 축적 소자를 포함하는 경우, 특히 전하 축적 소자의 절연재가 자유 공간을 포함하는 경우, 프로그래밍 메커니즘은 내부 매체를 이온화할 수 있는 전자 비임 또는 레이저 비임 등의 전혀 다른 충전 프로세스를 포함할 수 있다.
프로그래밍 유닛(202)은 프로그래밍 동작이 성공했는 지의 여부를 프로그래밍 리퀘스터에 표시하는 옵션 상황 신호(212)를 제공할 수 있다. 이와 같이 하여 프로그래밍 유닛(202)은 동기적으로 동작할 수 있다. 대안으로, 프로그래밍 유닛은 에러 검출 시에만 상황 신호를 생성함으로써 비동기적으로 동작할 수 있다. 프로그래밍 유닛과 통신하기 위한 각종 메커니즘은 당업자에게는 명백하다.
전하 축적 소자의 절연재가 전하에 대한 완전한 장벽을 제공하는 것은 아니다. 전하 저장 매체(222)의 내부 매체(224)는 절연재(220)를 통해 전하를 수용하고, 이것에 의해서 시스템(200) 내의 다른 부품에 대한 초기 전위를 전하 축적 소자(222)에 제공한다. 내부 매체에 축적된 정전하는 정전 방전 프로세스(226)에 의해 절연재(220)를 통해 즉시 방전되기 시작한다.
시간 검출 유닛(230)은 그의 동작을 위해서 전원 B(232)로부터 전원을 끌어온다. 대안으로, 단일 전원으로 필요한 모든 전원을 시스템(200)에 제공하는 것도 가능하다.
전하 축적 소자(222)가 프로그램된 후의 주어진 어떤 시점에서, 시간 검출 유닛(230)은 시간 측정 요구 신호(234)를 수신한다. 시간 검출 유닛(230) 내의 정전 검출기(236)는 직접적 또는 간접적으로 전계(228)를 통한 전하 축적 소자(222)의 잔류 전위의 값을 결정하고, 이것은 전위 대 시간 변환기(238)에 의해 경과 시간 값 또는 경과 시간 표시로 변환된다. 이어서, 경과 시간 신호(240)는 전하 축적 소자의 관측을 요구한 장치로 보내진다. 경과 시간 표시는 시간 스탬프, 복수의 시간 단위로서 경과 시간을 지정하는 데이터 값, 또는 경과 시간이 소정의 기간보다 긴지의 여부를 지정하는 2진 표시 등과 같은 각종의 형태를 가질 수 있다.
시스템(200)은 복수의 장치로서 실시될 수 있다. 프로그래밍 유닛은 그의 프로그래밍 동작 중에 전하 축적 소자를 포함하는 장치에 물리적으로 결합할 수 있고, 그 후 프로그래밍 유닛은 결합해제된다. 그 후의 어느 시점에서, 시간 측정 유닛은 그의 경과 시간 측정 중에 전하 축적 소자를 포함하는 장치에 물리적으로 결합할 수 있고, 그 후 시간 측정 유닛은 결합해제된다. 이 복수의 장치, 복수의 동작 환경은 외부로부터 전력 공급을 받는 단순한 스마트 카드, PCMCIA 카드 또는 다른 물리적인 토큰(token) 또는 제품 등과 같은 휴대용 장치에 전하 축적 소자가 존재하도록 하는 애플리케이션에서 발생할 수 있다. 그러나 전술한 바와 같이, 본 발명의 시측 장치는 시측 장치 실장되는 제품 등과 같은 그 애플리케이션에 따라서 각종 형태로 실시될 수 있다.
도 2b 및 도 2c를 참조하면, 이 흐름도는 본 발명에 따른 시측 장치를 사용하는 컴퓨터 또는 전자 장치 내에서 실행가능한 단순한 프로세스를 도시한다. 도 2b 및 도 2c에 도시된 프로세스는 데이터 처리 시스템 내의 컴퓨터형 하드웨어 또는 소프트웨어에 의해 실행될 수 있다. 도 2b의 전하 축적 소자를 초기설정하기 위한 프로세스는 프로그래밍 요구를 프로그래밍 유닛에 보냄(단계 252)으로써 시작된다. 옵션으로, 프로그래밍 프로세스가 완료된 후, 프로그래밍 유닛으로부터 상황 신호가 수신된다(단계 254). 이것으로 프로세스는 완료되고, 요구측 논리는 다른 동작을 실행할 수 있다.
도 2c에서, 경과 기간의 값 또는 관측 결과를 얻기 위한 프로세스는 시간 측정 요구를 시간 검출 유닛에 보냄(단계 262)으로써 시작된다. 이어서, 경과 시간 값이 시간 검출 유닛으로부터 수신된다(단계 264). 이것으로 프로세스가 완료되고, 요구측 논리는 다른 동작을 실행할 수 있다. 프로그래밍 유닛 및 시간 검출 유닛으로부터 데이터를 송수신하는 각종 방법은 당업자에게는 명백한 것이다. 예를 들어, 프로그래밍 요구와 시간 측정 요구는, 그 유닛이 어드레스 가능한 메모리인 경우에, 단순한 메모리 기록 명령에 의해서 보내질 수 있다.
시측 장치로서 사용가능한 1조 또는 복수 조의 2진 시간 셀
본 발명의 제3 실시예는 단일 시간 셀이 아니라 1조의 시간 셀을 시측 장치로서 사용함으로써 제1 실시예를 확장시킨 것이다. 제1 실시예에서는, 이것이 프로그램된 후의 소정의 기간 내에 그의 트랜지스터의 임계치 전압을 소정의 값까지 감소시키도록 설계된 시간 셀에서 판독 동작이 실행되고, 이 판독 동작에 의해서 시간 셀의 현재 상태로부터 소정의 기간이 경과되었는 지를 판정할 수 있다.
제3 실시예에서는, 1조의 판독 동작이 1조의 시간 셀에서 실행되고, 그 1조에 포함되는 각 시간 셀은 각각 프로그램된 후의 소정의 기간 내에 그 트랜지스터의 임계치 전압을 소정의 값까지 감소하도록 설계된다. 환언하면, 이 1조의 시간 셀 내의 각 시간 셀은 그 1조에 포함되는 다른 시간 셀과는 상이한 방전 함수를 보유한다. 그 1조에 포함되는 각 시간 셀은 다른 시간 셀과는 상이한 기간에 걸쳐서 다르게 감쇄된다. 각 시간 셀의 전하 축적 소자 내의 유지 정전하량은 각 시간 셀에서 판독 동작을 실행하고, 각 시간 셀의 관련 기간이 경과되었는 지의 여부를 판정함으로써 관측된다. 이 판독 동작에 의해서 시간 셀의 현재 상태로부터 각 시간 셀의 소정의 기간이 경과되었는 지의 여부를 판정할 수 있고, 이것에 의해서 복수의 기간에 관한 세분성이 제공될 수 있다.
각 시간 셀이 FGFET를 포함하는 장치에서는, 각 FGFET 내의 터널 산화물 두께는 1조의 시간 셀간에 고유하게 될 수 있다. 이 경우, 각 시간 셀은 고유의 프로파일의 전자 터널링 효과를 경험하고, 각 플로팅 게이트에 상이한 전하 감쇠 함수를 부여하게 된다. 각 플로팅 게이트의 유지 전하가 감소함에 따라, 각 FGFET의 임계치 전압은 고유한 속도로 감소하게 된다.
각 시간 셀을 같은 방법으로 구축할 필요는 없다는 것에 유념하여야 한다. 예를 들어, 1조의 시간 셀 내의 각 시간 셀의 트랜지스터는 다른 타입의 트랜지스터로 하는 것이 가능하다. 또한, 1조의 메모리 셀 내의 트랜지스터가 같은 타입의 트랜지스터이면, 각 트랜지스터 내의 터널 영역이 다를 수 있다. 대안으로, 각 시간 셀은 트랜지스터 이외의 다른 타입의 전하 축적 소자를 포함할 수 있다.
1조의 시간 셀 전체에서는 각 시간 셀의 초기 조건이 변화하므로, 방전 함수도 각각 다를 수 있다. 예를 들어, 1조의 동일한 시간 셀이 상이한 길이의 시간에 대해서 프로그램될 수 있고, 이것에 의해서 각 시간 셀에 상이한 초기량의 전하와, 단기간 또는 장기간을 측정하기 위한 각각 다른 능력을 제공하지만, 각 타입의 시간 셀은 각각 다르도록 구축될 수 있고, 상이한 프로그래밍 기간을 갖는 것도 가능하다. 계속해서 이 예에 관하여 설명하면, 1조의 시간 셀 내의 각 시간 셀이 거의 동일한 FGFET를 포함하는 장치에서는 각 FGFET의 프로그래밍 기간은 그 1조의 시간 셀간에 고유하게 될 수 있다. 이 경우, 각 시간 셀은 고유의 프로파일의 전자 터널링 효과를 경험하고, 각 플로팅 게이트에 상이한 전하 감쇠 함수를 부여한다. 각 플로팅 게이트의 유지 전하가 감소함에 따라, 각 FGFET의 임계치 전압은 고유의 형태로 감소할 것이다.
전술한 본 발명의 제2 실시예에는 복수의 방전 함수의 개념도 적용 가능하다는 것을 유념하여야 한다. 예를 들어, 복수의 절연된 전하 축적 소자가 상이한 방법으로 충전 및 방전될 수 있다.
도 3a를 참조하면, 이 블록 다이어그램은 본 발명의 제3 실시예에 따른 1조의 시간 셀을 도시한다. 도 3a는 각 시간 셀이 고유의 기간을 측정하도록 구축된 16개의 시간 셀(301-316)로 이루어진 세트를 도시한다. 예를 들어, 이들 시간 셀은 터널 영역 또는 프로그래밍 기간을 변화시켜서 비휘발성 메모리 셀에 대해 전술한 방법으로 구축될 수 있다.
시간 셀들은 상이한 크기의 M ×N 어레이로서 배열될 수 있고, 이 시간 셀 어레이는 각종의 공지된 메모리 아키텍처에 따라 구축될 수 있다. 전술한 바와 같이, 시간 셀의 판독 동작은 비휘발성 메모리 셀의 판독 동작과 비슷하고, 시간 셀 어레이의 동작은 비휘발성 메모리의 동작과 매우 비슷할 수 있다. 따라서, 예를 들어, 8개의 시간 셀이 단일 동작으로 초기설정되거나 판독되도록 바이트와 같은 단위로 시간 셀이 동작하도록 시간 셀이 배열될 수 있다. 도시 또는 설명된 시간 셀 어레이는 복수의 시간 셀이 배열될 수 있는 방법으로 본 발명을 제한하는 것으로서 해석되어서는 안 된다.
전술한 바와 같이, 각 개별 시간 셀의 구체적인 기하형상, 치수 또는 물리적 성질은 장치의 제조시에 선택된다. 그러나 부여된 시간 셀에 의해 측정되는 기간은 가변량의 정전하를 시간 셀에 축적함으로써 특정 범위 내에서 조정될 수 있다.
시간 셀 인터페이스 유닛(320)은 시간 셀(301-306)을 어드레스 지정하는 데 필요한 단순한 회로를 제공한다. 시간 셀 인터페이스 유닛(320)은 하나 이상의 시간 셀을 초기설정하는 것을 표시하는 프로그래밍 요구 처리 유닛(322)으로부터의 신호에 응답한다. 프로그래밍 요구 처리 유닛(322)은 데이터 처리 시스템 내의 다른 부품으로부터의 초기설정 요구(324)에 응답한다.
시간 셀 인터페이스 유닛(320)과 시간 셀(310-316)은 외부로부터 전력 공급을 받는 단순한 스마트 카드와 같이 휴대용 장치 등의 물리적으로 분리 가능한 물체 내에 존재할 수 있다. 이 경우에, 시간 셀 인터페이스 유닛(320)은 초기설정 동작 또는 판독 동작을 위해서 그것이 인터페이스 하는 장치로부터 초기설정 동작 또는 판독 동작을 실행하기 위한 전기(電氣)를 얻는다.
또한, 시간 셀 인터페이스 유닛(320)은 시간 셀(301-306)의 시간 표시를 요구하는 시간 검출 유닛(326)으로부터의 신호에도 응답한다. 시간 검출 유닛(326)은 데이터 처리 시스템 내의 다른 구성 요소로부터의 시간 요구(328)에 응답한다. 시간 검출 유닛(326)은 프로그래밍 요구 처리 유닛(322)으로부터 물리적으로 분리할 수 있는 장치에 있을 수 있다. 1회 이상의 판독 동작에 의해서 시간 셀의 현재 상태로부터 소정의 기간이 경과되었는 지의 여부를 판정할 수 있고, 이것에 의해서 복수의 기간에 곤한 세분성이 제공될 수 있다.
전술한 바와 같이, 프로그램식 시간 셀의 기간은, 시간 셀에서의 판독 동작에 의해서 논리 "0"이 되돌려진 때에 만료되었다고 판정될 수 있고, 또는 더욱 간단하게 말하면, 그것이 프로그램된 후의 어떤 시점에서 논리 "0"을 포함한다면 "시간 셀이 만료되었다."라고 판정될 수 있다. 도 3a에서 개시된 예에서는 16개의 시간 셀 모두가 단일 시간 검출 동작으로 판독될 수 있고, 이것에 의해서 16 비트의 시간 정보가 발생한다. 따라서, 16 비트의 2진 값에 의해서 시간 셀 어레이의 내용 전체를 나타나게 할 수 있고, 이하에 설명하는 바와 같이, 결과로서 얻어지는 16비트의 스트링에 의해서 시간 셀 어레이의 초기설정 또는 프로그래밍 이후의 경과 기간을 나타낼 수 있다. 이 16 비트 값에 의해 제공되는 시간 분해능은 이 시간 셀 어레이에 의해 측정될 수 있는 기간에 의존한다.
다시 도 3a에 개시된 시간 셀 어레이의 예를 참조하면, 이 시간 셀 인터페이스 유닛은 만료된 시간 셀에 관하여 논리 0을 되돌린다고 가정할 수 있고, 최하위 시간 비트가 최단 기간의 시간 셀을 표시하도록 시간 셀 어레이가 판독된다고 가정할 수도 있다. 0xFFFF(16진 포맷)의 비트 스트링은 시간 셀 어레이가 초기설정되고 나서 1주간보다 적은 것을 나타내고, 장치가 ±1%의 정확도를 갖는 예로서, 시간 셀(301)은 ±2시간의 범위 내에 1주간이 기간을 측정할 수 있다. 0xF800의 비트 스트링은 시간 셀 어레이가 초기설정되고 나서 5개월 내지 6개월간의 어떤 시점에 있는 것을 나타내고, 장치가 ±1%의 정확도를 갖는 예로서, 시간 셀(312)은 ±2일의 범위 내에서 6개월의 기간을 측정할 수 있다. 0x0000의 비트 스트링은 시간 셀 어레이가 초기설정되고 나서 18개월을 초과한 것을 나타내고, 장치가 ±1%의 정확도를 갖는 예로서, 시간 셀(316)은 ±6일의 범위 내에서 18개월의 기간을 측정할 수 있다.
시간 검출 유닛(326)은 다양한 방법으로 요구를 수신하고 시간 표시를 되돌릴 수 있다. 예를 들어, 시간 요구는 시간 값을 포함하는 조회(query) 명령으로 구성될 수 있고, 시간 검출 유닛은 그것을 시간 셀 어레이의 경과 기간이 조회 명령 내의 시간 값보다 큰 지의 여부의 판정을 구하는 요구로서 해석한다. 이러한 경우, 시간 검출 유닛은 "참(true)"의 부울값을 되돌리고, 그렇지 않은 경우, 시간 검출 유닛은 "거짓(false)"의 부울값을 되돌린다. 반복하여 말하면, 시간 검출 유닛은, 요구를 발생한 부품이 시간 셀 어레이에 의해 표시되는 기간을 파악하고 있는 경우에 시간 셀 인터페이스 유닛으로부터 수신되는 비트 스트링을 되돌릴 수 있다.
다른 대안에서는, 시간 검출 유닛은 시간 셀 어레이의 초기설정 이후에 경과된 최소 검증가능 초단위 수를 표시하는 2진 값을 되돌릴 수 있다. 예를 들어, 시간 셀 어레이가 0xF800의 현재 비트 스트링을 포함하는 경우, 시간 셀 어레이는 5개월 전 내지 6개월 전 사이의 어떤 시점에 초기설정되어 있고, 이 경우, 시간 검출 유닛은 1월당 평균 30일로 해서 5개월간의 초단위 수인 12,960,000의 10진 값과 같은 0x00C5C100의 32비트 2진 값을 되돌릴 수 있고, 이것에 의해서, 시간 셀 어레이가 적어도 5개월간의 경과 기간을 측정한 것을 나타내는 값이 되돌려진다. 많은 오퍼레이팅 시스템은 초단위 또는 그 미만의 기간의 계산을 지원하는 시스템 호출(call)을 포함하므로, 최초의 리퀘스터는 실제로는 사용을 편리하게 하기 위해서 이 형태로 경과 시간을 되돌리기를 희망하는 경우도 있다.
전술한 기간 표현은 경과 기간을 보고가능한 방법으로 본 발명을 제한하는 것으로서 해석되어서는 안 된다.
초기설정 요구 또는 프로그래밍 요구는 새롭게 제조된 시간 셀 어레이의 초기설정 동작, 및 시간 셀 어레이 내의 모든 시간 셀 또는 시간 셀 어레이 내의 셀의 서브세트를 효과적으로 초기설정하는 소거 동작 모두를 개시할 수 있다. 대안으로, 프로그래밍 요구 처리 유닛은 개개의 소거 요구 또는 리셋 요구를 받아들일 수 있다. 일반적으로, 시간 셀 어레이 내의 모든 시간 셀은 동시에 초기설정될 것이지만, 복수의 경과 기간이 측정되도록 시간 셀 어레이를 복수의 시간 셀 서브세트로 분할하는 것이 가능하다.
도 3b을 참조하면, 이 블록 다이어그램은 본 발명의 일 실시예에 따라 복수 조의 시간 셀로 분할된 시간 셀의 어레이를 도시한다. 도 3b는 도 3a에 도시된 것과 비슷한 16개의 시간 셀로 이루어진 세트를 도시한다. 시간 셀 인터페이스 유닛(330)은 시간 셀(331-346)을 어드레스 지정하는 데 필요한 단순한 회로를 제공한다.
시간 셀은 상이한 크기의 M ×N 어레이로서 배열될 수 있다. 예를 들어, 16개의 시간 셀을 포함하는 시간 셀 어레이를 4개의 시간 셀로 이루어지는 4조의 세트로 분할할 수 있고, 4조의 세트는 각 세트가 상이한 기간을 측정하도록 구축될 수 있다.
도 3b에 개시된 예에서는, 시간 셀(331-334)이 단일 세트를 형성하고 그 세트는 일괄해서 1주간 증분단위로 4주간의 기간을 측정한다. 시간 셀(335-338)도 1조의 시간 셀을 형성하고 그 세트는 1주간 증분단위로 4주간의 기간을 측정한다. 시간 셀(339-342)과 시간 셀(343-346)은 2조의 세트를 형성하고 각 세트는 일괄해서 2개월 증분단위로 8개월의 기간을 측정한다.
4개의 시간 셀로 이루어지는 각 세트는 상이한 시작 시각에서 상이한 목적을 위해서 상이한 데이터 처리 시스템에 의해 초기설정될 수 있다. 이 시간 셀 어레이는 최대 4개의 상이한 기간 또는 4개의 상이한 "시간 세트"를 감시할 수 있지만, 일반적으로, 시간 세트의 최대수는 시간 셀 어레이의 시간 셀의 수와, 시간 셀이 상이한 기간을 측정하도록 구축되는 방법에 의존하게 된다. 이 타입의 기능의 경우, 시간 셀 인터페이스 유닛(330)은 특정한 시간 세트가 이미 사용중인 지의 여부를 나타내는 사용 표시자(인디케이터)를 기억하고 특정한 시간 세트를 "소유"하는 데이터 처리 시스템을 식별하는 정보를 기억하기 위해서 시간 세트 식별자 유닛(348) 등의 다른 비휘발성 메모리 셀을 가질 수 있다.
시간 세트가 초기설정 또는 개시된 시간을 감지 장치가 판독하도록 시간 스탬프도 시간 세트 식별자 유닛 내의 비휘발성 메모리 셀에 연상(聯想) 방식으로 기억될 수 있다. 또한, 시간 세트 식별자 유닛은 요구시에 사용가능한 시간 세트에 관한 정보를 프로그래밍 요구 처리 유닛에 공급하는 것도 가능하다.
도 3c를 참조하면, 이 블록 다이어그램은 본 발명의 일 실시예에 따라 복수의 기간을 측정하기 위한 시간 셀의 어레이를 도시한다. 도 3c는 도 3a에 도시된 것과 비슷한 16개의 시간 셀로 이루어지는 세트를 도시한다. 시간 셀 인터페이스 유닛(350)은 시간 셀(351-366)을 어드레스 지정하는 데 필요한 회로를 제공한다. 이 예에서는 모든 시간 셀은 동일한 관련 기간을 갖고, 시간 셀 어레이를 포함하는 장치는 상이한 시작 시각에 동시에 진행하는 16개의 기간을 감시할 수 있다. 이 경우에도, 1개의 시간 셀에 관련된 기간은 시간 셀에 그의 물리적 성질을 부여하는 그 시간 셀의 구축에 의해서 설정되거나, 시간 셀의 방전 함수의 초기 조건으로서의 역할을 하는 정전하를 시간 셀에 부여하는 그 시간 셀의 프로그래밍 기간에 의해서 설정될 수 있다.
시간 세트 식별자 유닛(368)은 특정한 시간 셀이 이미 사용중인 지의 여부를 나타내는 사용 표시자와, 특정한 시간 셀을 "소유"하는 데이터 처리 시스템의 식별 정보와, 그 시간 셀의 경과 기간이 개시된 시간을 나타내는 시간 셀에 관련된 시간 스탬프와, 시간 셀 어레이의 동작과 그의 사용법에 연관될 수 있는 다른 정보를 기억할 수 있다.
도 3c에 도시된 시간 셀 어레이는 다음의 방법으로도 사용될 수 있다. 시간 세트 식별자 유닛은 시간 셀(351-354)을 받아 놓고 단일의 요구 기간 또는 시간 세트에 관해서 단일의 6개월의 기간을 감시할 수 있다. 요구 기간을 위해서 단일 시간 셀을 사용하지 않고 복수의 시간 셀이 사용된다. 시간 요구 수신시, 시간 셀(351-354)로부터의 판독 값은 통계적으로 결합하여 그 기간이 경과했는 지에 관한 판정을 행한다. 예를 들어, 적어도 2개의 만료 시간 셀이 존재할 때까지, 6개월의 기간이 경과하였다고 판정되지 않는다. 이와 같이 하여 시간 셀은 각각의 경과 시간 측정 기능으로 어떤 타입의 용장성 또는 에러 검사를 제공하는 것으로 볼 수 있다. 물론, 용장 세트로서 사용하는 시간 셀의 수 및 경과 시간의 긍정적 판정에 필요한 시간 셀의 수는 변할 수 있다.
또한, 시간 셀의 용장 사용은 더욱 복잡한 방법으로도 사용될 수 있다. 도 3b를 참조하면, 시간 셀(335-338)은 시간 셀(331-338)에 대한 백업 세트 또는 에러 검사 세트로서 동작할 수 있다. 이러한 시간 셀 세트의 각 세트는 1주간 증분단위로 4주간의 기간을 측정할 수 있고, 따라서 시간 세트 식별자 유닛에 의해서, 각 세트의 시간 셀이 그 기간을 확인하기 전의 최소 경과 기간을 나타내는 것이 요구되는 경우가 있다. 예를 들어, 이 경우에도 최하위 시간 비트가 최단 기간의 시간 셀을 나타내도록 시간 셀 어레이가 판독된다고 가정하면, 시간 세트 식별자 유닛은 2조의 시간 셀이 초기설정 또는 프로그램되고 나서 2주간의 기간이 경과했다는 것을 긍정적으로 보고하기 전에 각 세트의 시간 셀로부터 0xC의 판독 값을 필요로 하는 경우도 있다.
도 3d를 참조하면, 본 발명과 함께 사용될 수 있는 스마트 카드가 도시되어 있다. 스마트 카드(370)는 입력 제어 버튼(374), 및 전자 디스플레이(376)를 포함하고 있다. 버튼(374)은 스마트 카드상에서 동작하는 애플리케이션에 의해 제공되는 특정한 기능을 입력하고 선택하기 위해서 스마트 카드의 구입자 또는 소유자에 의해 사용될 수 있다.
디스플레이(376)는 스마트 카드 내의 애플리케이션에 의해 발생한 정보를 스마트 카드의 사용자에게 제공하며, 이것은 경우에 따라서는 스마트 카드가 결합하거나 스마트 카드가 삽입된 장치 또는 데이터 처리 시스템과 함께 연동한다. 대안으로, 스마트 카드(370)는 디스플레이를 갖지 않으나, 사용자는 스마트 카드에 결합하고 스마트 카드와 대화하는 판독 장치를 조작할 수 있고, 사용자는 판독 장치의 디스플레이 상에서 옵션의 기능 및 선택사항을 볼 수 있다. 어느 경우에도, 사용자는 시간 셀을 포함하는 물리적인 토큰에서 하나 이상의 시간 셀의 상황을 나타내는 텍스트 및/또는 그래픽 표시자를 장치의 디스플레이 상에 제공할 수 있다.
도 3e를 참조하면, 이 블록 다이어그램은 본 발명의 시간 셀 어레이와 함께 사용될 수 있는 스마트 카드 내의 하드웨어 구성을 도시하고 있다. 스마트 카드(380)는 도 3d에 도시된 스마트 카드(370) 등의 스마트 카드의 전형적인 내부 하드웨어 구성을 나타내고 있다. 스마트 카드(380)는 스마트 카드(380)상에 위치하는 각종 애플리케이션에 처리 기능을 제공하는 CPU(381)를 포함한다. 메모리(382)는 데이터의 로드 및 처리를 위한 일시 기억 영역을 제공한다. 비휘발성 메모리(383)는 애플리케이션과 그것에 관련된 데이터베이스를 위한 영구 기억 영역을 제공한다. 디스플레이 어댑터(384)는 디스플레이(385) 상에 나타내는 프리젠테이션 데이터를 생성한다. 버튼 제어 유닛(386)은 스마트 카드(380)의 물리적 인터페이스상의 버튼의 사용자 선택을 판독하여 처리한다. 입출력(I/O) 인터페이스 유닛(387)은 스마트 카드(380)가 각종의 카드 판독 장치, 스캐너, 모뎀, 또는 다른 컴퓨터 또는 네트워크 관련 품목과 인터페이스할 수 있게 하는 것이다.
버튼 제어 유닛(386)에 의해 사용자는 스마트 카드(380)상의 애플리케이션에 대해서 각종의 선택사항 및 데이터를 입력할 수 있다. 추가의 입력 장치가 스마트 카드(380)와 함께 포함되거나 그 스마트 카드(380)에 인터페이스되어도 좋다. 디스플레이(385)는 스마트 카드(380)와 물리적으로 결합할 수 있지만, 다른 디스플레이 유닛이 스마트 카드(380)에 연결되어도 좋다. 비휘발성 메모리(383)로서는 판독 전용 메모리, 플래시 ROM, 또는 미국 뉴욕주 아몬크에 소재하는 IBM사의 제품인 IBM MicroDrive 등과 같은 각종의 기억 장치 및 기억 기능을 포함할 수 있다. 또, 스마트 카드(380)는 자바 애플리케이션 및 애플릿을 실행할 수 있는 자바 버추얼 머신을 포함하여도 좋다. 당업자는 도 3e의 하드웨어가 각종의 구현예의 고려사항에 따라 변할 수 있다는 것을 이해할 것이다. 예를 들어, 스마트 카드(380) 내의 전자 기기는 단일 칩 상에서 실시될 수 있다는 것을 유념하여야 한다. 또한, 스마트 카드를 대신하여 PCMCIA 카드, 플래시 메모리 카드, 및 각종 타입의 제품 등과 같은 다른 타입의 물리적인 토큰이 사용될 수도 있다.
스마트 카드(370) 또는 스마트 카드(380)는 본 발명에 따른 무(無)배터리 무발진기형의 시측 장치도 포함한다. 시간 셀 어레이(388)는 도 3a 내지 도 3c에 관련하여 전술한 하나 이상의 방법과 비슷한 방법으로 기간을 측정하기 위해서 시간 셀 인터페이스 유닛(389)에 의해 제어된다. 대안으로, 이 스마트 카드는 단일 시간 셀을 포함할 수 있다. 스마트 카드 애플리케이션용의 계시 요건의 복잡함에 의해 하나 이상의 애플리케이션 고유의 목적을 위한 시간 셀의 구성 형태가 결정될 수 있다.
스마트 카드(380)는 프로그래밍 요구 처리 유닛과 시간 검출 유닛을 포함하는 장치에 결합할 수 있고, 또는 스마트 카드(380)는 상이한 시간에 개개의 장치에 결합할 수도 있다.
도 3f를 참조하면, 이 블록 다이어그램은 본 발명의 일 실시예에 따른 프로그래밍 장치, 감지 장치 및 시측 장치 간의 관계를 도시한다. 시측 장치는 도 3a 내지 도 3c에 관련하여 전술한 것과 비슷한 하나 이상의 시간 셀을 포함한다.
시스템(390)은 무배터리 무발진기형의 전자 스마트 카드 장치(392)에 접속된 초기설정 장치(391)를 나타내고, 이어서 이 스마트 카드 장치는 판독 장치(393)에 접속되어 있다. 이들 장치는 모두 동일한 시스템 내에 위치하는 것은 가능하지만, 애플리케이션에 따라서는 각 장치가 다른 시스템, 제품, 부품 또는 다른 장치 내에 물리적으로 위치하는 것도 가능하며, 이들은 어떤 방법으로 모두 일괄하여 네트워크화될 수 있다. 예를 들어, 무배터리 스마트 카드는 초기설정 장치(391)를 사용해서 발생 기관에 의해 초기설정될 수 있다. 소비자는 그것이 경과 기간을 감시하고 있는 동안에 스마트 카드를 소지하고 소매상에게 스마트 카드를 제시할 수 있다. 이 경우, 판독 장치(393)를 포함하는 소매상의 데이터 처리 시스템은 다양한 사업상의 이유로 인해 스마트 카드의 경과 기간을 결정할 수 있다.
프로그래밍 장치 회로 및 판독 장치 회로의 대부분은 스마트 카드(392)상에서 실시될 수 있다. 그러나 추가 회로에 의해 스마트 카드의 제조 비용이 더 들게 되고, 다른 상업적인 고려사항이 있을 수 있다. 스마트 카드는 이러한 추가 회로를 포함할 수 있지만, 시간 셀은 여전히 무전력 또는 무배터리 동작에 관련된다는 것을 유념하여야 한다. 예를 들어, 스마트 카드는 프로그래밍 또는 초기설정 회로, 하나 이상의 시간 셀, 및 판독 또는 감지 회로를 포함할 수 있는데, 이 경우에 프로그래밍 회로와 감지 회로는 스마트 카드 외부에 있는 전원으로부터 전기를 끌어들인다.
초기설정 장치(391)는 프로그래밍 명령을 수신하고 프로그래밍 동작(도시되지 않음)에 대한 상황을 보내는 프로그래밍 유닛(394)를 포함한다. 프로그래밍 유닛(394)은 시간 셀(395)의 프로그래밍 동작을 제어한다. 프로그래밍 동작이 완료되면, 시간 셀은 시간 경과에 따라서 그의 축적 전하를 방전한다.
그 후의 어떤 시점에서, 스마트 카드(392)는 판독 장치(393)에 결합하고, 이 상태에서 시간 검출 유닛(396)이 전술한 바와 같이 시간 셀의 현재 임계치 전압을 결정하고, 어떤 방법으로 또는 리퀘스터에 되돌리는 현재 임계치 전압에 대응하는 경과 시간을 되돌린다.
프로그래밍 FGFET 및 전하손실 감지 FGFET에 공통의 확장 플로팅 게이트를 갖는 시측 장치
본 발명의 제4 실시예는 본 발명에 따른 시측 장치용의 절연된 전하 축적 소자로서 FGFET의 플로팅 게이트를 사용하는 개념을 확장한 것이다. 바람직하게는, 프로그래밍 FGFET 및 전하손실 감지 FGFET는 공통의 확장 플로팅 게이트를 갖는다. 프로그래밍 FGFET는 전형적인 FGFET에 의해 축적된 정전하량보다 많은 정전하를 보유한 공통 플로팅 게이트를 프로그램하기 위해 사용된다. 선택한 시점에서, 플로팅 게이트의 전위는 전하손실 감지 FGFET의 도움으로 전하손실 감지 장치에 의해 간접적으로 결정되고, 그 측정값은 경과 시간 값으로 변환된다. 사실상, 전하손실 감지 FGFET는 기간의 경과에 따라서 장치가 소실하는 축적 정전하량을 감지한다. 이 실시예의 장치는 프로그램가능한 전하손실 감지(PCS;programmable chargeloss-sensing) FGFET 또는 단순히 PCSFET라고 부를 수 있다.
일반적으로, PCSFET의 동작은 그 형태가 비휘발성 메모리 셀에 기반을 두고 있는 시간 셀의 동작과 비슷하다. 전술한 바와 같이, 이러한 시간 셀용의 관련 측정 가능 기간은 그 시간 셀이 프로그램된 후의 어떤 시점에서 논리 "0"을 포함하는 경우에 만료된다. 시간 셀이 만료되었는 지의 2진 판정은 이 타입의 시간 셀을 "2진 시간 셀"이라고 부르기 위한 기초가 된다. 대조적으로, 후술하는 바와 같이, PCSFET의 동작의 결과로서, 경과 시간이 관측될 때 그 상태의 아날로그 측정치가 얻어진다. 최종적인 출력 시간 값은 디지털 형식으로 될 수 있지만, PCSFET의 상태는 최초에는 아날로그 방식으로 감지된다. 이 때문에, PCSFET는 "아날로그 시간 셀"이라고도 불릴 수 있다.
도 4a 및 도 4b를 참조하면, 공통 플로팅 게이트와 함께 프로그래밍 FGFET와 전하손실 감지 FGFET로서, 본 발명의 제4 실시예의 시측 장치의 심벌 표시가 도시되어 있다. 도 4a의 프로그래밍 FGFET(402)는 공통 플로팅 게이트(406)에 의해 전하손실 감지 FGFET(404)단순히 "감지 FGFET"라고도 불림)에 "결합"된다. 프로그래밍 FGFET(402)는 제어 게이트(408), 드레인(410) 및 소스(412)를 갖고, 감지 FGFET(404)는 드레인(414), 소스(416) 및 제어 게이트(418)를 갖는다. 하지만, 공통 플로팅 게이트(406)는 모두의 FGFET용의 플로팅 게이트로서 작용하고, 프로그래밍 FGFET(402)는 공통 플로팅 게이트(406) 내에 정전하를 축적하고, 감지 FGFET(404)는 프로그래밍 동작 후의 어떤 시점에서 플로팅 게이트(406) 내에 유지되는 정전하량을 간접적으로 결정한다.
도 4b는 도 4a와 비슷하지만, 도 4b는 추가 요소가 회로에 추가된 바람직한 실시예를 도시하고 있다. 결합 게이트(420)는 후술하는 바와 같이, 본래에, 결합 게이트(420)가 없는 경우에 가능하다고 생각되는 것보다 대량의 전하를 공통 플로팅 게이트에 축적하는 것에 도움을 준다.
공통 플로팅 게이트에 전하를 축적하기 위해서는, 플로팅 게이트가 프로그램되어야 한다. 프로그래밍 동작 중에는, 프로그래밍 FGFET(402)만이 사용된다. 전하손실 감지 FGFET는 아이들(idle) 상태를 유지하고, 그의 소스, 드레인, 및 제어 게이트에서의 전압은 부동(浮動)할 수 있게 되거나 소스에 결합한다. 바람직하게는, 프로그래밍 메커니즘은 그의 소스를 접지에 결합하고, 그의 제어 게이트와 드레인을 충분히 큰 전압으로 결합함으로써 프로그래밍 FGFET에 의한 채널 고에너지 전자 주입이 된다.
이 실시예에서는 공통 플로팅 게이트를 사용하여, 전형적인 FGFET가 축적 가능한 것보다 많은 전하가 축적된다. 많은 량의 전하에 의해서 2 가지 장점을 얻는다. 첫째로, 공통 플로팅 게이트는 많은 량의 전하를 방전하기 위해서 더욱 긴 기간을 필요로 한다. 따라서, 장치가 그의 시간 감시 동작 모드로 되어 있을 때 더욱 긴 경과 기간을 감시할 수 있다.
둘째로, 도 1l 내지 도 1q에 관련하여 전술한 것과 비슷한 방법으로, 초기 전하가 더욱 크므로 전하 감쇠 함수의 초기 조건이 증가한다. 또한, 초기 전하가 큼으로써 전하손실 감지 FGFET는 더욱 높은 초기 임계치 전압을 갖게 되고, 임계치 전압 감쇠 도면에서 보면 우측방향으로 감쇠 또는 방전 함수를 시프트한다. 그것에 의해 설계자는 PCSFET 장치가 경과 기간 중에 동작할 때의 임계치 전압의 범위를 선택할 수 있다. 그것이 중요한 하나의 이유는, PCSFET를 포함하는 회로가 소정의 전압 내에서 동작하기 때문이며, PCSFET의 동작 임계치 전압은 주위 회로의 설계 또는 동작을 단순화하는 전압 값의 범위 내에 들어갈 수 있다.
그러나 프로그래밍 동작 중에, 전하가 플로팅 게이트에 축적함에 따라, 그 축적 전하는 프로그래밍 FGFET의 터널 산화물 내로 방출되는 증가중의 전자를 쫓아내고, 전자는 채널로 다시 쫓겨난다. 이 시나리오에서는 플로팅 게이트의 전위는 소망의 것보다 작은 값으로 제한될 것이다.
공통 플로팅 게이트에 의해 많은 전하를 축적하기 위해서, 적절한 전압이 결합 게이트에 인가된다. 결합 게이트는 공통 플로팅 게이트를 통해 전계를 유도하여, 더욱 큰 커패시턴스, 즉 전하를 축적하기 위한 더욱 큰 능력을 플로팅 게이트에 부여한다. 결합 게이트, 공통 플로팅 게이트 및 기타 영역의 구성에 관해서는 도 4f에 관련하여 더 상세하게 설명된다.
도 4c를 참조하면, 이 도면은 프로그래밍 동작 중에 장치의 각종 단자에 인가되는 전압을 도시한다.
프로그래밍 프로세스 중에 프로그래밍 FGFET 내에 CHE 주입을 유도하기 위해서, 본 명세서에서 VPD라고 불리는 높은 정전압이 프로그래밍 FGFET의 드레인에서 인가된다. 플로팅 게이트에 전자가 주입되므로, 더욱 많은 주입 전자를 플로팅 게이트 내 또는 플로팅 게이트 상에 끌어들이기 위해서 본 명세서에서 VCG라고 불리는 높은 정전압이 결합 게이트에 인가되며, 따라서 플로팅 게이트는 결합 게이트가 없을 때보다 더욱 높은 전위에 도달될 수 있다. 프로그래밍 프로세스 중에 플로팅 게이트의 전압이 더욱 높은 값에 근접하도록, 결합 게이트 전압(VCG)은 VPD보다 약간 더 높아진다.
프로그래밍 FGFET의 소스는 접지에 연결되고 그 제어 게이트는 전압 VPG를 수신하는데, 이 전압은 VPD와 거의 같은 전압으로 될 수 있다. 감지 FGFET의 단자는 바이어스가 걸리지 않고 부동(浮動)할 수 있게 된다.
도 4d를 참조하면, 이 도면은 본 발명의 일 실시예에 따른 장치의 감지 동작 중에 각종 단자에 인가되는 전압을 도시한다. 이 실시예의 프로그램식 장치에 관하여 경과 기간을 결정하는 방법은 다른 실시예에 관하여 전술한 시간 검출 동작과는 상당히 다르다. 이 실시예에서 시간 검출 동작은, 플로팅 게이트 상의 유지 정전하의 유지 전하가 전하손실 감지 FGFET를 통해 간접적으로 결정되거나 "감지"되는 임계치 전압 감지 동작을 포함한다. 도 4d는 감지 동작 중에 장치에 인가되는 전압을 도시한다. 감지 FGFET의 소스, 제어 게이트 및 드레인은, 하기에서 더 상세하게 설명하는 바와 같이 감지 동작을 가능하게 하는 방법으로, 전압(VSS, VSG, 및 VSD)에 의해서 각각 바이어스가 걸려 있다. 결합 게이트의 상부 접점은 바이어스가 걸려 있지 않고 부동(浮動)할 수 있게 되어 있지만, 결합 게이트의 하부 부분은 전하손실 감지 FGFET의 소스와 같은 전압으로 바이어스가 걸려 있고, 이것은 도 4d에서 VSS로서 도시되어 있는 것이다. 프로그래밍 FGFET의 단자는 바이어스가 걸려 있지 않고 부동(浮動)할 수 있게 되어 있다.
도 4e를 참조하면, 이 도면은 본 발명의 일 실시예에 따른 결합 게이트와 협력해서 공통 플로팅 게이트를 통해 전하손실 감지 FGFET에 결합한 프로그래밍 FGFET를 포함하는 물리 장치를 도시한다. 도 4e는 물리적인 PCSFET 장치의 평면도이다. 또한, 도 4e는 프로그래밍 동작 및 감지 동작 중에 장치에 인가되는 전압의 대부분을 도시하고 있지만, 도 4c 및 4d에 관련하여 전술한 바와 같이, 이들 전압은 반드시 동기식으로 또는 동시에 인가되는 것은 아니다.
도 4e를 참조하면, 공통 플로팅 게이트의 일부분은 프로그래밍 FGFET의 제어 게이트와 채널간에 수직으로 배치되고, 감지 FGFET의 제어 게이트와 채널간에도 수직으로 배치된다. 프로그래밍 FGFET 또는 전하손실 감지 FGFET의 횡단면도는 도 1a에 도시된 FGFET와 비슷하게 나타날 것이지만, PCSFET 내의 공통 플로팅 게이트는 분명하게 프로그래밍 FGFET와 전하손실 감지 FGFET 사이에 연장하고 있다.
이 구성으로 인해, 프로그래밍 FGFET와 감지 FGFET는 모두 터널 영역을 갖고, 이것을 통해서 프로그램식 공통 플로팅 게이트 내의 포착 정전하를 파울러-노드하임 터널 효과에 의해서 방전할 수 있다. 전술한 바와 같이, 터널 영역의 물리적 성질 및 치수는 공통 플로팅 게이트로부터의 방전율을 제어하도록 구축될 수 있다. 이 경우, PCSFET의 전체적인 방전 함수는 프로그래밍 FGFET와 전하손실 감지 FGFET의 방전 함수의 합과 같다. 그러나 이러한 터널 영역의 치수 및 성질에 따라서, 한쪽의 터널 영역을 의도적으로 다른 한쪽의 영역보다 더 우세하게 하도록 고려할 수 있다.
대안으로, 프로그래밍 FGFET 및 전하손실 감지 FGFET 내의 공통 플로팅 게이트와 채널간의 영역은, 관심 있는 기간에 걸쳐서 이들 영역에서의 파울러-노드하임 터널 효과가 무시될 수 있게 되도록 구축될 수 있다. 그 대신에, PCSFET는 공통 플로팅 게이트의 인접 부근에서 하나 이상의 주요 터널 영역을 가질 수 있다. 전술한 바와 같이, 주요 터널 영역은 그 이론적 모델을 엄격하게 고수하는 실제의 장치를 달성하기 위해 장치 내의 다른 요소보다 높은 정밀도로 구축될 수 있고, 이것에 의해서 관심 있는 기간 중에 더 정밀한 시간 측정을 행하게 된다.
시간 셀의 소망된 동작 특성을 얻도록 제어될 수 있는 물리적 성질의 일부에 관한 다른 예로서, 플로팅 게이트 FET의 플로팅 게이트 및/또는 다른 요소를 단독으로 또는 조합해서 변형할 수도 있다. 플로팅 게이트에 의해 축적될 수 있는 전하량은 대략 다음과 같은 식에 의해 공식화될 수 있다.
Figure 112001028128107-pat00001
이 식에서 C는 전하량이고, A가 플로팅 게이트의 면적이고, eox가 절연재(예를 들어, 산화물)의 유전율이고, tox가 산화물 또는 다른 절연재의 두께이다. 플로팅 게이트 상의 초기 전하량을 변화시키기 위해, 이들의 파라미터 및/또는 초기 전하/프로그래밍 시간을 변화시킬 수 있다. 이들의 파라미터를 변화시키는 데는 디바이스를 제작하는 데 사용되는 제조 프로세스의 변경이 필요할 수도 있다는 것을 유념하여야 한다.
또한, 전계 효과 트랜지스터의 다른 물리적 형태를 제어할 수도 있다. 채널 길이와 폭을 변화시킬 수 있고, 그 각각은 터널 면적에 영향을 미친다. 예를 들어, 넓고 긴 디바이스는 더 큰 터널 면적을 가지며, 이것에 의해서 방전 프로세스의 속도가 변화된다. 그러나 긴 채널 디바이스의 임계치 전압은 매우 높게 할 수 있다는 것을 유념하여야 한다. 좁은 채널 디바이스의 경우, 임계치 전압은 제조 기법에 따라서 증가 또는 감소한다(환언하면, 이것은 2차적 효과임).
다른 변형예에서는 제조 프로세스의 변경이 필요할 수도 있다. 이 경우에도, 산화막이 얇아지면 터널링이 빨라지고 임계치가 감소할 수 있다. 또한, 유전율을 높게 해도 디바이스의 임계치 전압이 낮아진다. 폴리(폴리옥사이드) 상에서 성장한 열산화물은 단결정 실리콘 상에서 열처리로 성장한 산화물보다 높은 속도로 두꺼운 산화물에서의 터널 효과를 가능하게 한다.
도 4e에서는, 프로그래밍 FGFET 내의 공통 플로팅 게이트의 부분이 전하손실 감지 FGFET 내의 공통 플로팅 게이트의 부분보다 약간 더 크다. 디바이스의 구현예에 따라, 이들 부분의 크기가 같거나 변화될 수 있다.
도 4f를 참조하면, 이 단순화된 횡단면도는 본 발명의 일 실시예에 따른 프로그램가능한 전하손실 감지 FGFET의 공통 플로팅 게이트와 결합 게이트의 위치 관계를 도시한다. 이 디바이스는 반드시 일정한 비례로 그려진 것이 아니며, 산화물로서 나타낸 절연재는 복수의 제조 단계로 부착 또는 형성된 하나 이상의 다른 재료를 포함할 수 있다. 공통 플로팅 게이트는 바람직하게는 폴리실리콘으로 구성된다. 또한, 공통 플로팅 게이트는 바람직하게는 실리콘 산화물 등의 적절한 재료에 의해 완전히 절연된다. 결합 게이트는 금속 또는 폴리실리콘 등의 적절한 재료로 구성된다.
공통 플로팅 게이트의 크기는 축적하길 희망하는 전하량에 의존하는 설계상의 선택사항이고, 명백하게, 특정한 시간 측정기간에 관해서 희망하는 방전 함수의 영향을 받는다.
결합 게이트 상의 VCG의 크기는 플로팅 게이트에 축적하길 희망하는 전하량에 의존한다. 결합 게이트 및 플로팅 게이트 아래의 기판 영역은 접지되거나 또는 결합 게이트에 대해 적절하게 바이어스가 걸린다.
바람직하게는, 공통 플로팅 게이트와 결합 게이트 간의 산화물의 두께는 프로그래밍 FGFET와 전하손실 감지 FGFET의 터널 영역의 산화물 두께보다 매우 크다. 이 선호사양(preference)은 결합 게이트에의 터널 효과가 아니고, 주로 프로그래밍 FGFET와 전하손실 감지 FGFET의 터널 영역에서의 파울러-노드하임 터널링 효과를 통해 소실되는 것을 보증하기 위한 것이다.
이전의 도면에 도시하는 바와 같이, 터널 산화물의 두께는 측정하길 희망하는 경과 기간에 따라 또는 경과 기간 중에 희망하는 방전 함수에 따라 변화할 수 있다. 그러나 공통 플로팅 게이트와 결합 게이트 간 및 공통 플로팅 게이트와 기판 간의 산화물의 두께는 이들 산화물 영역을 통한 전하 손실이 장기간에 걸쳐서 무시될 수 있는 것임을 보증하기 위해서 9 nm보다 큰 것이 바람직하다.
그러나 이들 영역에서 산화물을 더 두껍게 하는데에는 어떤 절충이 의도된다는 것을 유념하여야 한다. 산화물이 더욱 두꺼우면 전하 손실 감소하며, 결합 게이트의 용량 결합 효과도 감소한다. 결합 게이트와 기판 간의 거리가 길어지면 이 2개의 영역 간의 전위가 감소하고, 이것에 의해서 결합 게이트와 기판 사이에 위치하는 공통 플로팅 게이트에서의 전계 강도가 감소한다. 또한, 결합 게이트와 공통 플로팅 게이트 간의 산화물은 반드시 공통 플로팅 게이트와 기판 간의 산화물과 같은 치수를 가질 필요는 없다는 것에 유념하여야 한다.
프로그래밍 동작 후, 공통 플로팅 게이트 내의 축적 정전하가 프로그래밍 FGFET와 전하손실 감지 FGFET 모두에서 터널 영역을 통해 터널링하기 시작하고, 그 효과는 단순히 합산할 수 있다. 이전의 도면에 도시하는 바와 같이, 디바이스의 임계치 전압에 대한 전하 손실의 결과는 모델화될 수 있다. 따라서, 감지 FGFET의 임계치 전압에 대한 전하 손실 효과를 사용해서 공통 플로팅 게이트를 프로그래밍한 후의 경과 기간이 결정될 수 있다.
그러나 전술한 바와 같이, 본 발명의 이 실시예를 위해서 경과 기간을 결정하는 방법은 본 발명의 다른 실시예에 따라 시간 셀로서 구성된 비휘발성 메모리 셀에 관하여 전술한 방법과는 다르다. 어떤 관점에서 보면, 이 실시예의 디바이스는 전술한 시간 셀과 비슷한 방법으로 동작하고, 어떤 타입의 FGFET가 프로그램되고, 플로팅 게이트의 전하는 시간의 경과에 따라서 방전 프로세스에서 절연재를 통해 분산될 수 있게 되어 있다. 그러나 이전의 실시예의 시간 셀에서는 측정기간이 소정의 경과 시간에 도달하는 지의 여부를 판정하기 위해서 단순한 판독 동작으로 충분하고, 이러한 시간 셀은 "2진 시간 셀"이라고 불릴 수 있다. 대조적으로, 이 실시예에서는 임계치 전압 검출 회로를 사용하여 감지 FGFET의 임계치 전압을 결정하고, 이 실시예의 시간 셀은 "아날로그 시간 셀"이라고 불릴 수 있다.
도 4g를 참조하면, 이 회로도는 본 발명의 일 실시예에 따른 임계치 전압 검출 회로를 도시한다. 이 완전한 임계치 전압 검출 회로는 PCSFET를 포함하고 있다. 전하손실 감지 FGFET만이 도 4g에 도시되어 있고, PCSFET 내의 프로그래밍 FGFET의 단자는 감지 동작 중에 부동(浮動)할 수 있도록 되어 있고, 프로그래밍 FGFET의 단자는 감지 동작 중에 임계치 전압 검출 회로의 동작에 영향을 미치지 않는다.
도 4a 내지 도 4f에 관련하여 설명한 디바이스는 외부 전원 없이 경과 기간을 감시할 수 있다. 그러나 도 4c에 관련하여 전술한 프로그래밍 동작을 실행하고, 감지 동작을 실행하기 위해서는 외부 전원 및 추가 회로가 필요하다. 본 발명의 이 실시예의 경우, 감지 동작은 도 4g에 도시하는 임계치 전압 검출 회로를 사용하는데, 이것은 전원을 포함하는 감지 장치상에 위치할 수 있다. 대안으로, 감지 회로는 PCSFET와 동일한 장치상에 위치하고, 이후에 전원을 갖는 다른 장치에 결합할 수 있다. 환언하면, 외부 장치와 결합하기 위한 단자는 시측 장치가 지원하는 애플리케이션에 의존하는 적절한 위치에 설치될 수 있다.
도 4g의 임계치 전압 검출 회로는 PCSFET의 전하손실 감지 FGFET, 검출기 FET, 2개의 저항기 및 일반적인 반전 합계 증폭기로서 동작하는 연산 증폭기를 도시한다. 검출기 FET는 전하손실 감지 FGFET가 충전되어 있지 않을 때 전하손실 감지 FGFET와 거의 동일한 동작 특성을 갖도록 구축되어 있다. 환언하면, 검출기 FET와 전하손실 감지 FGFET는 동일한 범위의 입력에 관해서 거의 동일한 임계치 전압 곡선을 갖도록 정합한다. 저항(R1 및 R2)도 같다.
전하손실 감지 FGFET는 기본적으로 2개의 동작 상태, 즉, (1) 공통 플로팅 게이트가 프로그램되어 있지 않은 상태와, (2) 공통 플로팅 게이트가 이미 프로그램된 상태를 가질 수 있다. 우선, 비프로그램식 모드의 임계치 전압 검출 회로의 동작에 관해서 설명하고, 이어서 프로그램식 동작 모드에 관하여 설명한다.
검출기 FET의 게이트 및 드레인에의 입력이 쇼트 되어 있으므로, 검출기 FET의 소스-드레인 간 전압과 소스-게이트 간 전압이 같고, 검출기 FET가 포화 모드로 되며, 검출기 FET는 정전류원으로서 작용한다. I1은 일정하므로, R1 양단 간의 전위 강하는 일정하고, V1은 접지와 VDD간의 일정 값을 유지한다. R1과 R2는 V1이 VDD보다 적은 임의의 값, 즉 V1 < VDD로 되도록 선택될 수 있다.
PCSFET가 충전되지 않으면, 전하손실 감지 FGFET는 정상 상태로 된다. 전하손실 감지 FGFET의 제어 게이트는 검출기 FET의 게이트와 동일한 전위이고, 2개의 트랜지스터가 정합되어 있으므로, 전하손실 감지 FGFET를 통한 전류는 검출기 FET를 통한 전류와 같아진다. 즉, I2는 I1과 같아진다. 따라서, R2가 R1과 같으므로 V2는 V1과 같아지고, V1이 VDD보다 적어진다. 즉. V2 < V1이 된다.
연산 증폭기는 그것이 일반적인 반전 합계 증폭기로서 동작할 수 있게 되는 모드에서 동작하고, 회로의 나머지 부분을 통한 피드백 네트워크는 동 도면에는 나타나 있지 않다. 따라서, 이 회로는 그의 2개의 입력이 같을 때 VOUT가 VDD와 대략 같게 되고 그 반전 입력 단자가 비반전 입력 단자보다 매우 클 때 출력 전압이 제로에 가깝게 되도록 동작한다. 환언하면, 이 회로는 다음의 근사 관계로 동작한다.
VOUT ≒ VDD + B*(V1-V2), VOUT > 0 이다. VOUT는 정전압으로 제한되고 B는 이득 변수 또는 상수이다.
PCSFET가 방전되면, 전하손실 감지 FGFET는 평형 상태로 되고, V1=V2로 된다. 따라서, 비프로그램식 동작 모드에서는 VOUT ≒ VDD로 된다.
아날로그 시간 셀이 프로그램되면, 프로그램식 동작 모드에 진입한 것으로 간주할 수 있다. 전술한 바와 같이, 프로그래밍 프로세스 후, 공통 플로팅 게이트 내의 축적 전하량이 파울러-노드하임 터널링 효과에 의해 감소하고, 이것에 의해서 전하손실 감지 FGFET의 임계치 전압이 시간 경과에 따라서 감소한다.
그러나 공통 플로팅 게이트가 프로그램된 직후에, 전하손실 감지 FGFET의 임계치 전압이 최대값으로 된다. 소스-게이트 간 전압, 즉 제어 게이트 전압은 일정하게 되고 V1과 같아지므로, 이 제어 게이트 전압의 경우에 전하손실 감지 FGFET는 더 이상 온으로 되지 않는다. 전하손실 감지 FGFET의 임계치 전압이 상승함에 따라, 즉 그 소스-드레인간 전압이 상승함에 따라 전류(I2)가 강하한다. I2는 매우 적으므로, R2 양단 간에는 전위 강하가 거의 없고, V2는 VDD와 대략 같아진다. 이 경우에도 전압 관계는 다음의 관계식을 참조한다.
VOUT ≒ VDD + B*(V1-V2), VOUT > 0
V1은 VDD보다 다소 적고 V2는 VDD와 대략 같으므로, 부전압의 경우에 출력이 접지를 기준으로 하지 않으면 VOUT은 제로보다 적다고 평가된다. 따라서, VOUT은 PCSFET를 프로그램한 직후에 제로와 같아질 것이다. B가 2로 되고 V1이 VDD/2로 되는 특수한 케이스의 경우에, VOUT은 제로를 기준으로 하지 않고 제로라고 평가된다.
도 4h 내지 도 4j를 참조하면, 이 1조의 그래프는 감시기간 중에 PCSFET 내의 전압 및 전류가 변하는 모습을 도시한다.
도 4h에 도시하는 바와 같이, 공통 플로팅 게이트를 프로그래밍한 후, 공통 플로팅 게이트가 그의 전하를 소실함에 따라 전하손실 감지 FGFET의 임계치 전압이 감소한다. 도 4i에 도시하는 바와 같이, 임계치 전압의 감소에 따라, 전하손실 감지 FGFET를 통한 드레인 전류가 증가한다. I2의 증가에 따라, R2 양단 간의 전위 강하는 증가하고, V2가 감소한다. 도 4j에 도시하는 바와 같이, 충분히 긴 기간의 경과에 걸쳐서 V2는 V1에 접근하고, VOUT은 VDD에 근접한다.
이와 같이 하여, 전하손실 감지 FGFET의 임계치 전압을 간접적으로 관측하기 위한 감지 메커니즘이 설계된다. 임계치 전압은 직접적으로 측정되지 않지만, 출력 전압(VOUT)은 임계치 전압에 반비례한다. 이 감지 메커니즘은 PCSFET의 상태를 혼란시킴 없이 임의의 소망하는 시점에 PCSFET의 상태를 관측한다. 공통 플로팅 게이트 내의 유지 전하는 감지 프로세스 중에 전하손실 감지 FGFET에 인가된 전압에 의해 실질적으로 방해받지 않는다.
당업자에게는 명백한 바와 같이, 감지 회로는 복수의 입력 변수에 관하여 복수의 설계 해법을 갖게 되고, 그 입력 변수로서는 측정해야 할 경과 시간과 축적해야 할 전하와 PCSFET의 물리적 성질의 함수인 측정해야 할 임계치 전압; 검출기 FET와 전하손실 감지 FGFET의 정합 특성(게이트-소스 간 전압, 소스-드레인 간 전압, 전류 특성 등); 전하손실 감지 FGFET를 통하는 전류(I2)와 이것에 의한 회로의 나머지 부분에의 입력 전압 중 하나; 검출기 FET와 전하손실 감지 FGFET(V1)의 제어 게이트에서 유지해야 할 전압과 이것에 의한 회로의 나머지 부분에의 입력 전압 중 다른 하나를 포함하고 있다. 적절한 설계상의 선택에 의해, 회로 소자 간의 의존 관계를 선택하여 VOUT에서 소망의 전압 출력 함수를 얻을 수 있다. 상이한 감지 회로가 사용될 수 있고, 당업자는 본 발명의 실행에 따라 감지 메커니즘이 변할 수 있다는 것을 이해할 것이다. 개시된 예는 본 발명에 관한 제한을 암시하기 위한 것이 아니고, 오히려 본 발명의 일 실시예에 따른 바람직한 감지 메커니즘과 관련한 정보를 제공하는 것이다.
감지 회로로부터의 관측 출력 전압을 경과 시간 값으로 변환하기 위해서는, 아날로그 시간 셀의 동작 특성이 파악되어야 한다. 전술한 바와 같이, 시간 셀의 물리적 치수를 조정하는 것에 덧붙여서, 경과 기간에 걸치는 시간 셀의 동작 특성은 시간 셀의 초기 조건에도 의존한다. 공통 플로팅 게이트에 축적된 전하의 초기량에 의해서 그의 초기 전위가 설정되고, 전하손실 감지 FGFET의 초기 임계치 전압은 축적 전하의 초기량에 따라 변한다. 따라서, 공통 플로팅 게이트가 적절한 초기 정전하량으로 초기설정되거나 또는 이것과 동등하게 임계치 전압이 적절한 초기값으로부터 개시하는 바와 같은 방법으로 프로그램 동작이 실행되는 것도 중요하다.
아날로그 시간 셀의 소망하는 초기 개시 조건의 경우, 가변 길이의 시간에 대해서 공통 플로팅 게이트가 프로그램될 수 있다. 예를 들어, 공통 플로팅 게이트에 의해 더 많은 전하를 축적하기 위해서, 더 긴 기간 동안에 프로그래밍 동작이 실행된다. 주어진 아날로그 시간 셀 구성에 대해서 특정 길이의 프로그래밍 시간을 결정하기 위해서 상이한 방법이 사용될 수 있다.
2진 시간 셀에 대해 이미 전술한 바와 같이, 주어진 아날로그 시간 셀 설계 또는 크기에 필요한 프로그래밍 시간 길이는 1조의 아날로그 시간 셀로 이루어지는 테스트 세트를 충전해서 경험적으로 발견될 수 있다. 이 1조의 시간 셀 내의 각 시간 셀은 각각 상이한 길이의 시간 동안에 충전될 것이다. 이어서, 각 시간 셀마다 어떤 기간에 걸쳐서 그 임계치 전압의 변화가 감시될 것이다. 이어서, 초기 프로그래밍 시간은 임계치 전압 감쇠 응답과 상관될 수 있고, 이 정보는 나중에 사용하기 위해서 기억된다. 이 테스트 순서에 의해서, 제조된 디바이스의 허용오차도 결정될 수 있다. 이 경험적인 정보에 의해, 특정한 치수 또는 물리적 성질을 갖는 시간 셀을 사용하여 그의 프로그래밍 동작에 의해 변하는 기간 범위를 감시할 수 있다.
대안으로, 아날로그 시간 셀에 정확한 초기 조건을 부여하기 위해서, 프로그래밍 동작에서는 이하에 나타내는 바와 같이 프로그래밍 FGFET와 전하손실 감지 FGFET가 사용될 수 있다. 전술한 바와 같이, 프로그래밍 프로세스는 전하를 프로그래밍 FGFET를 통해 공통 플로팅 게이트 내에 주입한다. 공통 플로팅 게이트가 어떤 기간 동안에 충전된 후, 공통 플로팅 게이트는 소망의 전위에 도달한다고 예상된다. 그러나 도 4c 및 도 4d에 대한 전술의 설명과는 대조적으로, 프로그래밍 프로세스 중에 전하손실 감지 FGFET를 아이들 상태로 두지는 않고, 그의 단자들이 임계치 전압 검출 회로에 연결될 수 있다. 프로그램식 PCSFET가 프로그래밍 동작 후에 전하손실 감지 FGFET 내에 특정한 초기 임계치 전압을 갖는다고 가정하는 대신에, 임계치 전압 검출 회로를 사용하여 프로그래밍 동작 중의 초기 임계치 전압을 측정한다. 임계치 전압이 소망된 값에 아직 도달하지 않으면, 프로그래밍 프로세스는 계속될 수 있다. 예상 프로그래밍 시간이 매우 정확히 파악되고 있다고 가정하면, 프로그래밍 프로세스는 프로그래밍 동작이 초기 프로그래밍 단계를 완료한 후의 비교적 짧은 시간 동안만 계속되어야 한다.
프로그래밍 프로세스는 임계치 전압 측정 프로세스 중에 중단되는 경우도 잇고 중단되지 않는 경우도 있으며, 측정 프로세스는 프로그래밍 프로세스의 나머지 기간 동안에 중단되는 경우도 있고 중단되지 않는 경우도 있다. 대안으로, 적절한 초기 임계치 전압에 도달할 때까지, 프로그래밍 프로세스와 임계치 전압 측정 프로세스가 반복해서 순환될 수 있다.
본 발명의 범위에 영향을 미치지 않고, 적절한 프로그래밍 파라미터를 결정하기 위한 다른 방법이 사용될 수도 있다.
감지 회로로부터의 관측 출력 전압을 경과 시간 값으로 변환하기 위해서는, 전하손실 감지 FGFET의 초기 임계치 전압과 임계치 전압 감쇠 함수를 포함하는 아날로그 시간 셀의 동작 특성은 파악되어야 한다. 초기 임계치 전압은 프로그래밍 동작 중에 설정될 수 있고, 아날로그 시간 셀은 특정한 임계치 전압 감쇠 함수에 응답하도록 설계될 수 있지만, 실제의 임계치 전압 감쇠 함수는 경험적으로 발견될 수 있다. 그러나 임의의 특정 시점에서의 임계치 전압 값은 임계치 전압 검출 회로의 출력을 관측함으로써 발견되므로, 임계치 전압 감쇠 함수에 의해 제공되는 임계치 전압/시간의 관계는 본질적으로 임계치 전압 검출 출력 함수에 의해 제공되는 출력 전압/시간의 관계로 대체된다. 임계치 전압 검출 출력 함수와 경과 시간의 수학적 관계는 경험적으로 도출되고 나중의 사용을 위해 기억된다.
환언하면, 아날로그 시간 셀의 동작 특성이 관측되면, 시간 측정은 본질적으로 감지 회로 또는 감지 장치의 출력을 경과 시간 값과 함께 맵핑함으로써 실행된다. 다시 도 4g를 참조하면, VOUT에서의 전압 출력 함수 값은 경과 시간 값으로 맵핑된다. VOUT의 아날로그값은 A-D 변환기에 의해 디지털값으로 변환될 수 있고, 이것은 어떤 타입의 맵핑 함수 또는 맵핑 동작에서 사용되어 경과 시간 값을 얻는다.
따라서, 주어진 아날로그 시간 셀의 경우에, PCSFET의 임계치 전압의 간접적인 관측으로부터의 변환된 디지털 데이터를 갖게 됨으로써 프로그래밍 직후의 PCSFET의 초기 임계치 전압을 파악함으로써, 단순한 룩업 테이블이 제공된 것과 같은 단순한 맵핑 동작에 의해서 경과 시간 값이 생성될 수 있다.
대체 실시예에서, 아날로그 시간 셀은 비휘발성 메모리 셀과 쌍으로 될 수 있다. 어떤 장치가 복수의 시간 셀을 갖는 경우, 각 시간 셀이 비휘발성 메모리 셀과 쌍으로 될 수 있다. 아날로그 시간 셀이 초기 임계치 전압으로 프로그램되면, 대응하는 비휘발성 메모리 셀도 동일한 초기 임계치 전압을 갖도록 그 비휘발성 메모리 셀이 프로그램될 수 있다. 대응하는 비휘발성 메모리 셀이 관심 있는 어떤 기간에 걸쳐서 그의 초기 전하를 소실하지 않으므로, 대응하는 비휘발성 메모리 셀은 기준으로서 작용할 수 있다. 임계치 전압 측정 동작이 아날로그 시간 셀에서 실행되는 경우, 대응하는 비휘발성 메모리 셀에서 비슷한 임계치 전압 측정 동작이 실행될 수 있다. 이어서, 아날로그 시간 셀로부터의 측정 임계치 전압에 대해 비교하기 위해서 비휘발성 메모리 셀로부터의 측정 임계치 전압이 기준 전압으로서 사용될 수 있다.
도 4k 및 도 4l을 참조하면, 이 블록 다이어그램은 본 발명의 일 실시예에 따른 프로그래밍 장치, 감지 장치 및 시측 장치 간의 관계를 도시한다. 시측 장치는 도 4a 내지 도 4g에 관련하여 전술한 것과 비슷한 프로그래밍 FGFET와 감지 FGFET의 조합인 PCSFET, 즉 아날로그 시간 셀을 포함하고 있다.
시스템(450)은 무배터리 무발진기형의 전자 시측 장치(454)에 연결된 초기설정 장치(452)를 도시하고, 이어서 이 전자 시측 장치는 감지 장치(456)에 연결된다. 이들 장치 모두는 동일한 시스템 내에 위치하는 것이 가능하지만, 애플리케이션에 따라서는 각 장치가 상이한 시스템, 제품, 부품, 또는 다른 장치 내에 물리적으로 위치하는 것도 가능하다. 예를 들어, 본 발명의 시측 장치는 초기설정 장치를 사용해서 발행 기관에 의해 초기설정되는 무배터리형 스마트 카드 내에 위치하는 경우도 있다. 소비자는 스마트 카드를 소지하고(이 동안에도 스마트 카드는 경과 기간을 감시하고 있다) 스마트 카드를 소매상에게 제시할 수 있다. 이어서, 감지 장치를 포함하는 소매상의 데이터 처리 시스템은 다양한 사업상의 이유로 인해 스마트 카드의 경과 기간을 결정할 수 있다.
프로그래밍 장치 회로 및 감지 장치 회로의 대부분은 휴대용 장치상에 실시될 수 있다. 이 타입의 배치에 의해, 전술한 바와 같이, 프로그래밍 프로세스와 측정 프로세스가 순환하는 적절한 프로그래밍 동작이 가능해진다. 그러나 추가 회로에 의해 스마트 카드의 제조 비용이 더 들게 되고, 다른 상업적인 고려사항도 있을 수 있다. 스마트 카드는 이러한 추가 회로를 포함할 수 있지만, 스마트 카드가 배터리를 포함하는 지의 여부와 관계없이, 시간 셀은 여전히 무전력 또는 무배터리 동작에 관련된다는 것을 유념하여야 한다.
초기설정 장치(452)는 프로그래밍 명령을 수신하고 프로그래밍 동작(도시되지 않음)에 대한 상황을 보내는 프로그래밍 유닛(458)을 포함한다. 프로그래밍 유닛(458)은 아날로그 시간 셀(460)에 의해 전압(VCG, VPD 및 VPG)으로서 수신되는 프로그래밍 전압(P1, P2 및 P3)을 발생함으로써 프로그래밍 동작을 제어한다. 아날로그 시간 셀은 프로그래밍 동작 중에 전하를 수용하는 공통 플로팅 게이트와 함께 프로그래밍 FGFET와 감지 FGFET의 조합을 포함한다. 프로그래밍 동작이 완료되면, 아날로그 시간 셀은 시간 경과에 따라서 그의 축적 전하를 방전한다.
그 후의 어떤 시점에서, 아날로그 시간 셀(460)을 포함하는 시측 장치는 감지 장치(456)에 결합하고, 그 감지 장치(456)는 전하손실 감지 FGFET 단자(VSG, VSD 및 VSS)에 연결되는 전압(S1, S2 및 S3)을 갖는다. 이어서, 감지 장치(456)는 감지 동작을 개시하거나 경과 시간 요구 명령을 대기할 수 있다. 시간 셀의 플로팅 게이트 내의 전하가 시간 경과에 따라서 감소함에 따라, 감지 FGFET의 임계치 전압 응답도 감소한다. 시간 검출 유닛(462)은 임계치 전압 센서 유닛(464)을 제어하고, 이 유닛(464)은 도 4g에 관련하여 전술한 바와 같이 임계치 전압 검출 회로를 사용해서 시간 셀의 현재 임계치 전압을 간접적으로 결정한다. 이어서, 결정된 임계치 전압에 대응하는 경과 시간 추정량은 전압-시간 변환기 유닛(468)에 의해 계산된 후, 이 경과 시간을 어떤 방법으로 처리하거나 리퀘스터로 되돌린다. 시간 스탬프, 경과 초단위 수 또는 다른 시간 단위, 또는 경과 시간이 선택된 시간 값보다 큰 지의 여부를 나타내는 단순한 부울값 등의 다양한 형식을 사용하여 경과 시간 값을 보고할 수 있다.
도 4l은 도 4k와 비슷하다. 도 4l은 동일한 요소에 동일한 도면 번호를 붙인, 시스템(450)과 비슷한 시스템(470)을 도시한다. 또한, 도 4l은 시측 장치상의 옵션 시간 셀 파라미터 메모리(472)도 포함한다.
도 4g에 관련하여 전술한 바와 같이, 시간 관측이 이루어진 때 아날로그 시간 셀의 현재 상태는 경과 시간으로 맵핑되어야 한다. 계산을 적절하게 실행하기 위해서, 전압-시간 변환기 유닛은 그의 감쇠 함수 또는 방전 함수와 프로그래밍 동작 중에 공통 플로팅 게이트에 축적된 초기 전하량, 또는 그것과 동등하게 임계치 전압 감쇠 함수와 초기 임계치 전압 등의 시간 셀의 동작 능력에 관한 지식이 있어야 한다. 전하량이 감쇠 함수의 형식을 변경시키지는 않지만 감쇠 함수의 초기 조건 또는 개시 점은 변경되므로, 초기 임계치 전압은 시간 셀의 감쇠 함수를 기술하는 파라미터와 함께 파악될 필요가 있다.
감지 장치 또는 판독 장치가 경과 시간을 결정하는 데 필요한 정보를 입수할 수 있는 방법은 많이 있다. 첫째로, 아날로그 시간 셀이 특정한 설계로 제조되고 특정한 시간량에 대해서 특정한 방법으로 프로그램된다고 감지 장치가 가정할 수 있도록, 아날로그 시간 셀과 그의 프로그래밍 동작이 표준화될 수 있다. 이 시나리오에서 감지 장치는 관측된 임계값을 경과 시간으로 직접 변환한다. 감지 장치는 특정한 시간 셀에 고유의 기억된 파라미터를 참조하지 않고 값을 변환하도록 구축될 수 있다.
둘째로, 아날로그 시간 셀이 초기설정된 후, 프로그래밍 장치는 액세스가능 한 데이터베이스에 초기설정 정보를 기억하고, 감지 장치는 그것을 판독하여 그 관측 결과에 상관시킨 정보를 얻는다. 초기설정 정보는 시간 셀이 프로그래밍된 시간량과, 주어진 타입의 시간 셀에 대해서 프로그래밍 시간을 경과 시간에 상관시키는 룩업 테이블을 포함할 수 있다.
셋째로, 감지 장치가 이러한 정보를 사용가능한 상태로 갖고 있다고 예상하고, 이것에 의해서 프로그래밍 장치와 감지 장치가 어떤 방법으로 네트워크화되어 있다고 암시하는 것은 아니며, 연산 파라미터는 프로그래밍 동작 중에 프로그램 유닛에 의해 시간 셀 파라미터 비휘발성 메모리(470)에 기억된다. 동작 파라미터는 거의 없고, 적은 양의 저렴한 비휘발성 메모리를 필요로 하므로, 이러한 파라미터 값은 아주 쉽게 기억될 수 있다. 파라미터로서는, 프로그래밍 동작이 완료된 시간으로 구성되는 시간 스탬프; 시간 셀의 제조업자의 식별자; 시간 셀의 타입의 식별자; 시간 셀에 부착되는 업계 표준의 식별자; 관측 임계치 전압을 몇 개의 시간 단위로 상관시키는 룩업 테이블(감지 회로 또는 검출 회로가 시간 셀과 같은 장치상에 있지 않은 경우); 관측 검출 회로 출력 값을 몇 개의 시간 단위로 상관시키는 룩업 테이블(감지 회로 또는 검출 회로가 시간 셀과 같은 장치상에 있는 경우); 및 파라미터 메모리에 기억된 시간 단위의 타입의 식별자 등의 데이터 항목 중 하나 이상을 포함할 수 있다. 물론, 다른 동작 파라미터가 시간 셀과 관련해서 기억될 수도 있다. 파라미터 자체의 포맷은 표준으로 될 수 있어서 이들 장치의 상이한 제조업자가 상호 운용성을 보증할 수 있도록 표준을 고수할 수 있다.
2진 시간 셀에 관련하여 전술한 바와 같이, 복수의 시간 셀을 시측 장치로서 사용하는 개념은 아날로그 시간 셀에도 적용할 수 있다는 것을 유념하여야 한다. 이 실시예에서는 1조의 아날로그 시간 셀에서 1조의 감지 동작이 실행되는데, 이 1조에서의 각 아날로그 시간 셀은 이것이 프로그램된 후의 소정의 기간 내에 그 PCSFET의 임계치 전압을 소정의 값까지 감소하도록 설계된다. 각 아날로그 시간 셀의 임계치 전압의 간접적인 관측을 사용해서, 각 아날로그 시간 셀의 경과 시간 값이 결정될 수 있다.
이 1조의 시간 셀의 각 아날로그 시간 셀은 그 1조 중 다른 시간 셀로부터 고유의 방전 함수를 가질 수 있다. 대안으로, 그 1조의 시간 셀의 모든 아날로그 시간 셀이 동일한 방전 함수를 가지는 것도 가능하다. 각 시간 셀을 같은 방법으로 구축할 필요는 없으며, 각 시간 셀의 초기 조건이 변화하므로 1조의 시간 셀 전체에 걸치는 방전 함수도 각각 다를 수 있다는 것을 유념하여야 한다. 예를 들어, 1조의 동일한 아날로그 시간 셀은 상이한 시간 길이 동안 프로그램될 수 있고, 이것에 의해서 각각 상이한 초기 전하량과, 단기간 또는 장기간을 측정하기 위한 각각 상이한 능력을 각 시간 셀에 제공한다.
다양한 이유에 의해서, 단일 시측 장치 내에서 복수의 아날로그 시간 셀이 사용될 수 있다. 하나의 예로서, 시간 셀은 각각의 경과 시간 측정 기능에 있어서 어떤 타입의 용장성 또는 에러 검사를 제공하는 것으로 간주할 수 있다. 그 시측 장치에 관한 최종적인 보고 경과 시간 값을 얻기 위해서, 각 아날로그 시간 셀로부터의 계산 경과 시간 값이 통계적으로 합성, 예를 들어 평균화될 수 있다. 용장 세트로서 사용되는 시간 셀의 수 및 경과 시간량의 긍정적 판정에 필요한 시간 셀의 수는 변할 수 있다.
다른 예로서, 각 아날로그 시간 셀은 상이한 시작 시각에 상이한 목적을 위해서 상이한 데이터 처리 시스템에 의해 프로그램되거나 초기설정될 수 있다. 시간 셀 어레이는 상이한 기간 또는 상이한 "시간 세트"를 감시할 수 있다. 최대 시간 세트 수는 시간 셀 어레이 내의 아날로그 시간 셀의 수와 시간 셀이 복수의 기간을 측정하도록 구축되는 방법에 의존하게 된다. 시측 장치는 특정한 시간 세트가 이미 사용중인 지의 여부를 나타내고, 특정한 시간 세트를 "소유"하는 데이터 처리 시스템을 식별하는 정보를 기억하기 위한 사용 표시자도 기억할 수 있다.
도 4m 내지 도 4o를 참조하면, 아날로그 시간 셀로서 사용해야 할 프로그램가능한 전하손실 감지 FGFET의 다른 실시예의 심벌 표현이 도시되어 있다. 도 4m에서 단일 FGFET는 제어 게이트(490), 소스(492), 드레인(494), 플로팅 게이트(496), 및 결합 게이트(498)를 갖는다. 도 4m에 도시된 PCSFET는 큰 플로팅 게이트를 갖는 단일 FGFET가 프로그래밍 FGFET 및 전하손실 감지 FGFET 모두를 대체한다는 것을 제외하고는 도 4a-4g에 관련하여 전술한 PCSFET와 비슷하다. 도 4n은 도 4c에 관련하여 전술한 프로세스와 비슷한 프로그래밍 프로세스 중에 PCSFET에 인가되는 전압(VCG, VPD, 및 VPG)을 도시한다. 도 4o는 도 4d에 관련하여 전술한 프로세스와 비슷한 전하손실 감지 프로세스 중에 PCSFET에 인가되는 전압(VSD, VSS, 및 VSG)을 도시한다.
도 4p를 참조하면, 이 도면은 본 발명의 일 실시예에 따른 결합 게이트를 갖는 PCSFET를 포함하는 물리적인 장치를 도시한다. 도 4p는 도 4m-4o에 도시된 것과 비슷한 물리적인 PCSFET 장치의 평면도이다. 도 4p에 도시된 장치의 물리적인 치수 및 동작은 단일 플로팅 게이트 트랜지스터가 도 4e에 도시된 프로그래밍 FGFET 및 전하손실 감지 FGFET에 의해 실행되는 프로그래밍 및 감지 동작 모두를 실행하는 것을 제외하고는 도 4e에 도시된 장치와 비슷하다.
도 4p에 도시된 아날로그 시간 셀은 도 4e의 시간 셀과 비교하면, 프로그래밍 프로세스와 감지 프로세스가 동일한 트랜지스터를 통해 실행되어야 한다는 점에서 단점을 갖는다. CHE 주입 등의 프로그래밍 프로세스 중에 소망의 속도 및 효율을 얻기 위해서, 트랜지스터는 특정한 물리적 성질을 가져야 한다. 또한, 감지 프로세스 중에 소망의 동작 특성을 얻기 위해서, 트랜지스터는 특정한 물리적 성질을 가져야 한다. 상이한 임무를 갖는 개개의 트랜지스터를 구축하는 것이 유리하도록 상이한 물리적 요건이 경합할 수도 있다. 그러나 도 4p에 도시된 아날로그 시간 셀은 도 4e에 도시된 아날로그 시간 셀보다 더 소형이며, 구축해야 할 요소가 적다는 장점을 갖는다.
결론
위에서 제공하는 본 발명의 상세한 설명을 고려하면 본 발명의 장점은 명백해진다. 단순한 전자 시측 장치는 정전하 모래 시계로서 작용한다. 일반적으로, 절연된 전하 축적 소자가 충전되고, 이것에 의해서 그 절연재 외부의 점에 대한 공지된 전위를 전하 축적 소자에 부여한다. 이어서, 어떤 기간의 경과에 따라서, 전하 축적 소자는 어떤 타입의 물리적 프로세스에 의해서 절연재를 통해 정전하를 방전하고, 이것에 의해서 전하 축적 소자의 전위를 감소시킨다. 주어진 시점에서, 전하 축적 소자의 전위는 직접적으로 또는 간접적으로 관측된다. 전하 축적 소자의 시작 전위, 주어진 시점에서의 관측 전위, 및 전하 축적 소자의 전하 방전율을 파악함으로써, 주어진 시점에 관한 경과 기간이 결정될 수 있다.
본 발명은 배터리 또는 AC 또는 DC 전원 등의 연속 에너지원 없이 전자 시간 측정을 가능하게 한다. 또한, 본 발명은 발진기, 발진 회로, 비트 또는 펄스 카운터 또는 다른 타입의 전기 시간 기반 발진기 없이 전자 시간 측정을 가능하게 한다. 또한, 본 발명의 시측 장치는 외부로부터 인지가능한 표시자 또는 디스플레이 없이 동작하고, 이 경우에 인간은 시측 장치에 의해 측정된 경과 기간의 표시자를 직접 관측하고 해석할 수 없다. 그러나 이 시측 장치는 계시 물질 또는 장치의 표시를 필요로 하지 않는 많은 애플리케이션 또는 제품에는 유용하다.
또한, 본 발명은 다른 타입의 전자 시계보다 많은 물리적인 장점도 갖는다. 화학 배터리는 잠재적으로 화학성 누출 및 폐기처분의 위험성을 내포하고 있다. 배터리는 특히 그것이 동반하는 전자 회로의 사용 수명에 비해 저장 수명이 짧은 경향이 있다. 또한, 배터리는 그것이 연결되는 전자 회로보다 몇 배 더 클 수 있고, 이것에 의해서 전자 장치에 대해서 설계상의 제한이 가해지게 된다. 대조적으로, 본 발명은 밀봉해서 봉인되고 극단의 온도 및 극단의 방사선을 제외하고는 외부의 물리적 영향에 대해서 본질적으로 무감각한 소형 시측 장치를 제공한다. 크기가 작고, 제작이 간단하며 비용이 낮아, 많은 애플리케이션에서 사용하기 위한 실질적인 물리적 경제적 동기가 부여된다.
완전하게 기능 하는 데이터 처리 시스템에 관련하여 본 발명을 설명하였지만, 당업자는, 분배를 하기 위해서 실제로 사용하는 신호 전달 매체의 특정 타입에 무관하게 본 발명의 프로세스가 컴퓨터 판독 매체 내의 명령 형태 및 다양한 다른 형식으로 분배될 수 있다는 것을 이해할 수 있다는 것에 유념하여야 한다. 컴퓨터 판독 매체의 예로서는 EPROM, ROM, 테이프, 종이, 플로피 디스크, 하드 디스크 드라이브, CD-ROM 등의 매체 및 디지털 및 아날로그 통신 링크 등의 전송형 매체를 포함한다.
본 발명의 설명은 예시를 목적으로 제공된 것이고, 개시된 실시예들이 전부라거나 이들 개시된 실시예들에 제한되는 것을 의도하는 것은 아니다. 당업자에게는 많은 변형예 및 수정예가 명백할 것이다. 실시예들은, 예상되는 다른 용도에도 적합할 수 있는 다양한 변형을 갖는 다양한 실시예를 실시할 목적으로, 본 발명의 원리 및 그 실제적인 애플리케이션을 설명하기 위해서, 그리고 다른 당업자가 본 발명을 이해할 수 있도록 하기 위해서 선택된 것이다.
본 발명에 의하면, 프로그램식 전하 축적 소자의 전위가 실질적으로 공지된 방전율로 감소하는 경우, 프로그램식 전하 축적 소자의 전위를 소정의 시점에 관측함으로써, 경과 기간이 결정될 수 있다. 따라서, 시간 셀은 연속 전원 없이 경과 기간을 측정할 수 있다. 시간 셀은 측정해야 할 특정 기간을 선택하도록 설계 및/또는 프로그램될 수 있다.

Claims (40)

  1. 시측 장치로서,
    프로그래밍 동작 전에 실질 방전 상태를 갖고 상기 프로그래밍 동작 후에 피제어 방전 상태를 가지며, 상기 프로그래밍 동작 후에 상기 프로그래밍 동작 후의 소정의 기간 내에 상기 피제어 방전 상태로부터 상기 실질 방전 상태로 이행하는 시간 셀; 및
    상기 시간 셀에 접속되어, 상기 시간 셀의 상태의 판독을 가능하게 하기 위한 전도성 리드
    를 포함하는 시측 장치.
  2. 제1항에 있어서, 상기 소정의 기간의 길이는 상기 프로그래밍 동작 후의 상기 시간 셀의 초기 조건에 의해 변화하는 것인 시측 장치.
  3. 제1항에 있어서, 상기 시간 셀의 어레이를 더 포함하는 것인 시측 장치.
  4. 제3항에 있어서, 상기 시간 셀의 어레이 내의 적어도 하나의 시간 셀이 상기 시간 셀의 어레이 내의 다른 시간 셀의 소정의 기간과는 다른 소정의 기간을 갖는 것인 시측 장치.
  5. 제3항에 있어서, 상기 시간 셀의 어레이 내의 적어도 2개의 시간 셀은 실질적으로 동일한 소정의 기간을 갖는 것인 시측 장치.
  6. 제3항에 있어서, 상기 시간 셀의 어레이 내의 하나 이상의 시간 셀을 초기설정함으로써 상기 시간 셀의 어레이를 제어하기 위한 시간 셀 인터페이스 유닛을 더 포함하는 것인 시측 장치.
  7. 제3항에 있어서, 상기 시간 셀의 어레이 내의 하나 이상의 시간 셀을 설정하기 위한 프로그래밍 요구를 처리하기 위한 프로그래밍 요구 처리 유닛을 더 포함하는 것인 시측 장치.
  8. 시측 장치를 사용하기 위한 방법에 있어서,
    시간 셀을 프로그래밍하는 단계로서, 상기 시간 셀이 프로그래밍 동작 전에 실질 방전 상태를 갖고 상기 프로그래밍 동작 후에 피제어 방전 상태를 갖도록 상기 시간 셀을 프로그래밍하는 단계;
    상기 시간 셀을 방전하는 단계로서, 상기 시간 셀이 상기 프로그래밍 동작 후에 상기 프로그래밍 동작 후의 소정의 기간 내에 상기 피제어 방전 상태로부터 상기 실질 방전 상태로 이행하도록 상기 시간 셀을 방전하는 단계
    를 포함하는 시측 장치 사용 방법.
  9. 시측 장치가 사용되는 데이터 처리 시스템에 사용하기 위한 컴퓨터 판독가능 기록 매체로서, 컴퓨터에 의해서 수행가능하도록,
    상기 시측 장치를 초기설정하기 위한 프로그래밍 요구를 수신하기 위한 명령;
    시간 셀을 프로그래밍하기 위한 명령으로서, 상기 시간 셀이 프로그래밍 동작 전에 실질 방전 상태를 갖고 상기 프로그래밍 동작 후에 피제어 방전 상태를 갖고, 상기 시간 셀이 상기 프로그래밍 동작 후에 상기 프로그래밍 동작 후의 소정의 기간 내에 상기 피제어 방전 상태로부터 상기 실질 방전 상태로 이행하도록 상기 시간 셀을 프로그래밍하기 위한 명령
    을 포함하는 컴퓨터 프로그램을 기록한 것인 컴퓨터 판독가능 기록 매체.
  10. 제9항에 있어서, 상기 컴퓨터 프로그램은 시간 셀의 어레이 내의 적어도 하나의 시간 셀을 프로그래밍하는 명령을 더 포함하는 것인 컴퓨터 판독가능 기록 매체.
  11. 제10항에 있어서, 상기 컴퓨터 프로그램은 상기 시간 셀의 어레이 내의 하나 이상의 시간 셀을 초기설정하거나 판독함으로써 시간 셀 인터페이스 유닛에 의해 상기 시간 셀의 어레이를 제어하기 위한 명령을 더 포함하는 것인 컴퓨터 판독가능 기록 매체.
  12. 제10항에 있어서, 상기 컴퓨터 프로그램은 상기 시간 셀의 어레이 내의 하나 이상의 시간 셀을 설정하기 위한 프로그래밍 요구를 처리하기 위한 명령을 더 포함하는 것인 컴퓨터 판독가능 기록 매체.
  13. 시측 장치로서,
    메모리 셀이 프로그래밍 동작 전에 안정 메모리 상태를 갖는 제1 동작 모드;
    상기 메모리 셀이 상기 안정 메모리 상태로부터 비안정 메모리 상태로 이행하도록 프로그램되는 제2 동작 모드;
    상기 메모리 셀이 상기 제2 동작 모드 후에 비안정 메모리 상태를 갖는 제3 동작 모드;
    상기 메모리 셀이 소정의 기간 내에 상기 비안정 메모리 상태로부터 상기 안정 메모리 상태로 이행하는 제4 동작 모드;
    상기 메모리 셀이 상기 소정의 기간 후에 안정 메모리 상태를 갖는 제5 동작 모드를 포함하는 것인 시측 장치.
  14. 시측 장치로서,
    상기 시측 장치 내에 에너지를 입력함이 없이 상기 시측 장치 내에서 비(非)시간 측정 상태를 유지하기 위한 유지 수단;
    상기 시측 장치 내의 전하 축적 소자에서 정전하를 수용하여 저장함으로써 상기 비시간 측정 상태로부터 시간 측정 상태로 변경하기 위한 변경 수단으로서, 상기 전하 축적 소자가 정전하를 축적하기 위한 내부 매체 및 이 내부 매체를 절연하기 위해서 상기 내부 매체를 실질적으로 포위하는 절연재를 포함하는 변경 수단; 및
    상기 시간 측정 상태로의 변경 후의 소정의 기간 내에 소정의 레벨의 전위까지 상기 전하 축적 소자 내의 축적 정전하를 방전함으로써, 상기 시측 장치 내에 에너지를 입력함이 없이 상기 시간 측정 상태로부터 상기 비시간 측정 상태로 이행하기 위한 이행 수단
    을 포함하는 것인 시측 장치.
  15. 시측 장치를 사용하기 위한 방법으로서,
    상기 시측 장치로 에너지를 입력함이 없이 상기 시측 장치 내에서 비시간 측정 상태를 유지하는 단계;
    상기 시측 장치 내의 전하 축적 소자에서 정전하를 수용하여 저장함으로써 상기 비시간 측정 상태로부터 시간 측정 상태로 변경하는 단계로서, 상기 전하 축적 소자가 정전하를 축적하기 위한 내부 매체 및 이 내부 매체를 절연하기 위해서 상기 내부 매체를 실질적으로 포위하는 절연재를 포함하는 단계;
    상기 시간 측정 상태로의 변경 후의 소정의 기간 내에 소정의 레벨의 전위까지 상기 전하 축적 소자 내의 축적 정전하를 방전함으로써, 상기 시측 장치 내로 에너지를 입력함이 없이 상기 시간 측정 상태로부터 상기 비시간 측정 상태로 이행하는 단계;
    상기 전하 축적 소자의 현행 상태를 검출하여 경과 시간을 결정하는 단계
    를 포함하는 것인 시측 장치 사용 방법.
  16. 시측 장치로서,
    정전하를 축적하기 위한 내부 매체; 및
    상기 내부 매체를 절연하기 위한 절연재
    를 구비하고,
    상기 내부 매체와 상기 절연재는 전하 축적 소자를 형성하며,
    상기 절연재는 상기 내부 매체를 실질적으로 포위하고,
    상기 절연재는 상기 절연재를 통하는 정전하로 상기 내부 매체를 충전하기 위한 충전 프로세스를 가능하게 하는 물리적 성질을 가지며,
    상기 절연재는 상기 절연재를 통해서 상기 내부 매체로부터 축적 정전하를 방전하기 위한 방전 프로세스를 가능하게 하는 물리적 성질을 갖고,
    상기 절연재는 상기 방전 프로세스에서의 방전율에 영향을 미치는 하나 이상의 물리적 성질을 가지며,
    상기 절연재의 적어도 하나의 물리적 성질은 상기 방전 프로세스가 소정의 방전율로 축적 정전하를 방전하도록 선택되는 것인 시측 장치.
  17. 제16항에 있어서, 상기 소정의 방전율은 시간에 관해서 비선형인 것인 시측 장치.
  18. 제16항에 있어서, 상기 방전 프로세스는 파울러 노드하임 터널링(Fowler-Nordheim tunneling)에 의해서 구현되는 것인 시측 장치.
  19. 제16항에 있어서, 상기 충전 프로세스는 채널 고에너지 전자 주입(channel hot electron injection)에 의해서 구현되는 것인 시측 장치.
  20. 제16항에 있어서, 상기 절연재를 통해 상기 내부 매체 내에 전하를 주입하기 위한 전하 주입기를 더 포함하는 것인 시측 장치.
  21. 제20항에 있어서, 상기 전하 주입기를 조작함으로써 상기 전하 축적 소자를 프로그래밍하기 위한 프로그래밍 유닛을 더 포함하는 것인 시측 장치.
  22. 제21항에 있어서, 상기 전하 축적 소자를 프로그래밍하기 위한 요구를 처리하기 위한 요구 처리 유닛을 더 포함하는 것인 시측 장치.
  23. 제21항에 있어서, 상기 전하 축적 소자의 프로그래밍으로부터 상황을 생성하기 위한 상황 생성 유닛을 더 포함하는 것인 시측 장치.
  24. 제16항에 있어서, 상기 전하 축적 소자는 플로팅 게이트 전계 효과 트랜지스터 내의 플로팅 게이트인 것인 시측 장치.
  25. 시측 장치를 사용하기 위한 방법에 있어서,
    (ⅰ) 전하 축적 소자 내에 정전하를 축적함으로써 상기 전하 축적 소자를 프로그래밍하는 프로그래밍 단계로서, 상기 전하 축적 소자가 정전하를 축적하기 위한 내부 매체 및 이 내부 매체를 절연하기 위한 절연재를 포함하고,
    상기 절연재는 상기 내부 매체를 실질적으로 포위하고,
    상기 절연재는 상기 절연재를 통하는 정전하로 상기 내부 매체를 충전하기 위한 충전 프로세스를 가능하게 하는 물리적 성질을 갖고,
    상기 절연재는 상기 절연재를 통해 상기 내부 매체로부터 축적 정전하를 방전하기 위한 방전 프로세스를 가능하게 하는 물리적 성질을 갖고,
    상기 절연재는 상기 방전 프로세스에서의 방전율에 영향을 미치는 하나 이상의 물리적 성질을 갖고,
    상기 방전 프로세스는 소정의 방전율로 축적 정전하를 방전하도록 상기 절연재의 적어도 하나의 물리적 성질이 선택되는 것인 상기 프로그래밍 단계;
    (ⅱ) 상기 전하 축적 소자로부터 상기 축적 정전하를 방전하는 단계;
    를 포함하는 것인 시측 장치 사용 방법.
  26. 시측 장치에 있어서,
    프로그래밍 동작 전에 실질 방전 상태를 갖고 상기 프로그래밍 동작 후에 피제어 방전 상태를 가지며, 상기 프로그래밍 동작 후에 상기 프로그래밍 동작 후의 소정의 기간 내에 상기 피제어 방전 상태로부터 상기 실질 방전 상태로 이행하는 플로팅 게이트 전계 효과 트랜지스터(FGFET: Float Gate Field Effect Transistor); 및
    상기 FGFET에 접속되어, 상기 FGFET의 상태의 판독을 가능하게 하는 전도성 리드
    를 포함하고,
    판독 동작 동안, 상기 FGFET의 소스 또는 상기 FGFET의 드레인의 전압은 상기 프로그래밍 동작 후에 상기 소정의 기간이 경과했는지 여부를 나타내는 것인 시측 장치.
  27. 삭제
  28. 삭제
  29. 삭제
  30. 시측 장치로서,
    제1 플로팅 게이트 전계 효과 트랜지스터(FGFET)와,
    제2 FGFET와,
    상기 제2 FGFET에 연결되어 상기 제2 FGFET의 상태의 판독을 가능하게 하는 전도성 리드
    를 포함하고,
    상기 제1 FGFET는,
    (a) 제1 소스와,
    (b) 제1 드레인과,
    (c) 절연재의 절연 영역이 인접해 있는 플로팅 게이트
    를 구비하며,
    상기 제2 FGFET는,
    (a) 제2 소스와,
    (b) 제2 드레인과,
    (c) 상기 제1 FGFET와 상기 제2 FGFET가 공유하는 상기 플로팅 게이트
    를 구비하고,
    상기 플로팅 게이트의 제1 부분은 상기 제1 소스 및 상기 제1 드레인 부근에 근접 배치되며, 상기 플로팅 게이트의 제2 부분은 상기 제2 소스 및 상기 제2 드레인 부근에 근접 배치되고,
    상기 절연 영역을 통해 상기 플로팅 게이트 내에 저장된 정전하는 방전 프로세스에 의해서 방전되며, 상기 절연 영역의 두께는 상기 제2 FGFET의 임계 전압이 상기 플로팅 게이트 내에 상기 정전하를 저장한 후의 소정의 기간 내에 소정의 임계 전압에 도달하도록 제조된 것인 시측 장치.
  31. 제30항에 있어서, 판독 동작 동안, 상기 제2 FGFET의 소스 또는 상기 제2 FGFET의 드레인의 전도성 리드의 전압은 상기 플로팅 게이트 내에 상기 정전하를 저장한 후에 상기 소정의 기간이 경과했는지 여부를 나타내는 것인 시측 장치.
  32. 시간을 측정하는 시측 방법에 있어서,
    플로팅 게이트 전계 효과 트랜지스터(FGFET)에 포함된 플로팅 게이트를 방전하는 플로팅 게이트 방전 단계로서, 상기 FGFET는 상기 플로팅 게이트와 이 플로팅 게이트의 부근에 절연재의 절연 영역을 구비하고, 상기 절연 영역을 통해 상기 플로팅 게이트 내에 저장된 정전하는 방전 프로세스에 의해서 방전되며, 상기 절연 영역의 두께는 상기 FGFET의 임계 전압이 상기 플로팅 게이트 내에 상기 정전하를 저장한 후의 소정의 기간 내에 소정의 임계 전압에 도달하도록 제조된 것인 플로팅 게이트 방전 단계; 및
    상기 FGFET에 대하여 판독 동작을 수행하여, 상기 플로팅 게이트 내에 상기 정전하를 저장한 후에 상기 소정의 기간이 경과했는지 여부를 판정하는 단계
    를 포함하고,
    판독 동작 동안, 상기 FGFET의 소스 또는 상기 FGFET의 드레인의 전압은 상기 소정의 기간이 경과했는지 여부를 나타내는 것인 시측 방법.
  33. 삭제
  34. 데이터 처리 시스템에서 시측 장치로 시간을 측정하는데 이용하기 위한 컴퓨터 프로그램을 기록한 컴퓨터 판독가능 기록 매체에 있어서,
    상기 컴퓨터 프로그램은,
    상기 시측 장치에 대한 시간 측정 요구를 수신하기 위한 시간 측정 요구 수신 명령으로서, 상기 시측 장치는 플로팅 게이트 전계 효과 트랜지스터(FGFET)의 플로팅 게이트를 포함하며, 상기 FGFET는 상기 플로팅 게이트와 이 플로팅 게이트의 부근에 절연재의 절연 영역을 구비하고, 상기 절연 영역을 통해 상기 플로팅 게이트 내에 저장된 정전하는 방전 프로세스에 의해서 방전되며, 상기 절연 영역의 두께는 상기 FGFET의 임계 전압이 상기 플로팅 게이트 내에 상기 정전하를 저장한 후의 소정의 기간 내에 소정의 임계 전압에 도달하도록 제조된 것인 시간 측정 요구 수신 명령; 및
    상기 FGFET에 대하여 판독 동작을 수행하여, 상기 플로팅 게이트 내에 상기 정전하를 저장한 후에 상기 소정의 기간이 경과했는지 여부를 결정하기 위한 명령
    을 포함하고,
    판독 동작 동안, 상기 FGFET의 소스 또는 상기 FGFET의 드레인의 전압은 상기 소정의 기간이 경과했는지 여부를 나타내는 것인 컴퓨터 판독가능 기록 매체.
  35. 삭제
  36. 2진 시간 셀과,
    상기 2진 시간 셀의 상태를 변형 또는 판독할 수 있도록 하기 위한 전도성 리드
    를 포함하는 것인 시측 장치.
  37. 제36항에 있어서, 상기 2진 시간 셀이 프로그래밍 동작 전에 실질 방전 상태를 갖고, 상기 프로그래밍 동작 후에 피제어 방전 상태를 가지며, 상기 2진 시간 셀은 상기 프로그래밍 동작 후에 상기 프로그래밍 동작 후의 소정의 기간 내에 상기 피제어 방전 상태로부터 상기 실질 방전 상태로 이행하는 것인 시측 장치.
  38. 제36항에 있어서, 상기 시측 장치는 스마트 카드인 것인 시측 장치.
  39. 제36항에 있어서, 상기 시측 장치를 판독 장치 또는 프로그래밍 장치에 결합하기 위한 결합 수단을 포함하는 것인 시측 장치.
  40. 제36항에 있어서, 상기 2진 시간 셀이 프로그래밍되고 나서 소정의 기간이 경과하였는 지를 판정하는 시간 결정 수단을 더 포함하는 시측 장치.
KR1020010067205A 2000-10-31 2001-10-30 시측 장치로서 사용가능한 무배터리 무발진기형 2진 시간 셀, 그 셀의 프로그래밍 방법, 장치 및 그에 관련된 컴퓨터 판독가능 기록 매체 KR100641664B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US09/703,344 US6856581B1 (en) 2000-10-31 2000-10-31 Batteryless, oscillatorless, binary time cell usable as an horological device with associated programming methods and devices
US09/703,344 2000-10-31

Publications (2)

Publication Number Publication Date
KR20020033580A KR20020033580A (ko) 2002-05-07
KR100641664B1 true KR100641664B1 (ko) 2006-11-03

Family

ID=24825009

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010067205A KR100641664B1 (ko) 2000-10-31 2001-10-30 시측 장치로서 사용가능한 무배터리 무발진기형 2진 시간 셀, 그 셀의 프로그래밍 방법, 장치 및 그에 관련된 컴퓨터 판독가능 기록 매체

Country Status (5)

Country Link
US (4) US6856581B1 (ko)
JP (1) JP3697195B2 (ko)
KR (1) KR100641664B1 (ko)
SG (1) SG118094A1 (ko)
TW (1) TW583521B (ko)

Families Citing this family (38)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7259654B2 (en) 2000-02-28 2007-08-21 Magellan Technology Pty Limited Radio frequency identification transponder
US7248145B2 (en) 2000-02-28 2007-07-24 Magellan Technology Oty Limited Radio frequency identification transponder
US6856581B1 (en) * 2000-10-31 2005-02-15 International Business Machines Corporation Batteryless, oscillatorless, binary time cell usable as an horological device with associated programming methods and devices
US7630941B2 (en) * 2000-10-31 2009-12-08 International Business Machines Corporation Performing horological functions in commercial transactions using time cells
FR2837960B1 (fr) * 2002-03-28 2004-07-09 Oberthur Card Syst Sa Entite electronique transactionnelle securisee par mesure du temps
US7075284B2 (en) * 2002-07-08 2006-07-11 Kabushiki Kaisha Toshiba Time limit function utilization
FR2849248B1 (fr) * 2002-12-20 2005-06-24 Oberthur Card Syst Sa Entite electronique securisee permettant une certification du temps
JP3822170B2 (ja) * 2003-01-31 2006-09-13 株式会社東芝 Ｉｃカードの利用期間設定方法、ｉｃカード、および、ｉｃカードケース
CN1685444B (zh) * 2003-02-27 2011-07-06 富士通株式会社 非易失性半导体存储装置
JP4489000B2 (ja) 2005-10-12 2010-06-23 株式会社東芝 電子タイマー及びシステムｌｓｉ
FR2904463A1 (fr) * 2006-07-27 2008-02-01 St Microelectronics Sa Programmation d'un circuit de retention de charges pour mesure temporelle
DE602007007219D1 (de) * 2006-07-27 2010-07-29 St Microelectronics Sa Selements zur zeitmessung
CN101601097B (zh) * 2006-07-27 2012-10-17 意法半导体有限公司 用于进行时间测量的电荷保持电路
JP2008103675A (ja) * 2006-09-22 2008-05-01 Toshiba Corp 半導体集積回路
JP4686439B2 (ja) * 2006-12-04 2011-05-25 株式会社東芝 半導体集積回路
FR2926400A1 (fr) * 2008-01-11 2009-07-17 St Microelectronics Rousset Cellule eeprom a perte de charges
WO2010009493A1 (en) 2008-07-21 2010-01-28 Magellan Technology Pty Ltd A device having data storage
US7944744B2 (en) * 2009-06-30 2011-05-17 Sandisk Il Ltd. Estimating values related to discharge of charge-storing memory cells
US9247286B2 (en) 2009-12-31 2016-01-26 Broadcom Corporation Frame formatting supporting mixed two and three dimensional video data communication
US8964013B2 (en) 2009-12-31 2015-02-24 Broadcom Corporation Display with elastic light manipulator
US9037722B2 (en) * 2010-05-07 2015-05-19 Salesforce.Com, Inc. Resolving information in a multitenant database environment
JP2012043856A (ja) * 2010-08-16 2012-03-01 Toshiba Corp 半導体装置およびその製造方法
US8963647B2 (en) * 2013-02-20 2015-02-24 Board Of Trustees Of Michigan State University Self-powered timer apparatus
US20150261192A1 (en) * 2014-03-17 2015-09-17 Zambala Lllp Electrical timer attachable to perishable goods
US10110754B2 (en) * 2014-09-25 2018-10-23 Verizon Patent And Licensing Inc. Provisioning a trial service to a mobile device
US10373162B2 (en) 2016-01-25 2019-08-06 Mastercard International Incorporated Systems and methods for validating data elements of a transmitted computer message
US11041764B2 (en) 2016-02-29 2021-06-22 Washington University Self-powered sensors for long-term monitoring
US10446234B2 (en) 2016-10-25 2019-10-15 Washington University Self-powered timers and methods of use
US10831509B2 (en) 2017-02-23 2020-11-10 Ab Initio Technology Llc Dynamic execution of parameterized applications for the processing of keyed network data streams
US11947978B2 (en) 2017-02-23 2024-04-02 Ab Initio Technology Llc Dynamic execution of parameterized applications for the processing of keyed network data streams
US10606969B2 (en) * 2017-10-12 2020-03-31 The Boeing Company Predicting electrostatic charges in a liquid container
FR3084521B1 (fr) 2018-07-25 2020-08-14 Stmicroelectronics Rousset Procede de protection d'un module de circuit integre et dispositif correspondant
FR3084520B1 (fr) 2018-07-25 2020-08-14 Stmicroelectronics Rousset Procede de protection d'un circuit integre, et dispositif correspondant
FR3084492A1 (fr) * 2018-07-30 2020-01-31 Stmicroelectronics (Rousset) Sas Procede de detection d'une attaque par un faisceau de particules electriquement chargees sur un circuit integre, et circuit integre correspondant
US11853966B2 (en) * 2018-10-18 2023-12-26 Bread Financial Payments, Inc. Internet-based management of displayed printed media
FR3099259B1 (fr) 2019-07-24 2021-08-13 St Microelectronics Rousset Procédé de protection de données stockées dans une mémoire, et circuit intégré correspondant
US11585703B2 (en) * 2019-12-02 2023-02-21 Globalfoundries Singapore Pte. Ltd. On-chip temperature sensing with non-volatile memory elements
CN114428473A (zh) * 2021-12-17 2022-05-03 北京无线电计量测试研究所 一种芯片原子钟专用伺服控制芯片sip系统、测试装置和方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04294292A (ja) * 1991-03-22 1992-10-19 Citizen Watch Co Ltd 時間測定回路および時間測定方法
JPH09127271A (ja) * 1995-11-01 1997-05-16 Sony Corp 時刻表示装置
US5760644A (en) * 1995-10-25 1998-06-02 Nvx Corporation Integrated circuit timer function using natural decay of charge stored in a dielectric
JPH10189780A (ja) * 1996-12-27 1998-07-21 Sony Corp 不揮発性半導体メモリ装置およびその製造方法
KR20000003195A (ko) * 1998-06-26 2000-01-15 전주범 정전후 현재시각 보정장치 및 방법

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4442363A (en) * 1982-01-19 1984-04-10 Kabushiki Kaisha Tokai Rika Denki Seisakusho Timer switch for vehicle
US4653931A (en) * 1983-11-21 1987-03-31 Shiojiri Kogyo Kabushiki Kaisha Self-charging electronic timepiece
US4882675A (en) * 1984-11-26 1989-11-21 Steven Nichtberger Paperless system for distributing, redeeming and clearing merchandise coupons
US5282249A (en) * 1989-11-14 1994-01-25 Michael Cohen System for controlling access to broadcast transmissions
US4995019A (en) * 1990-06-06 1991-02-19 Magnetek Controls Time period measuring apparatus with adaptive averaging
US5195061A (en) * 1991-04-12 1993-03-16 Curtis Erin M Practice timer
US5323066A (en) * 1992-06-01 1994-06-21 Motorola, Inc. Method and apparatus for performing power on reset initialization in a data processing system
JP2824370B2 (ja) * 1992-10-09 1998-11-11 三菱電機株式会社 位相同期ループ回路
JP2877642B2 (ja) * 1992-12-25 1999-03-31 ローム株式会社 半導体記憶装置およびその駆動方式
US6006304A (en) * 1993-06-25 1999-12-21 Hitachi, Ltd. Apparatus and method for calculating an erasure time for data stored in a flash memory
JP3313839B2 (ja) * 1993-09-03 2002-08-12 キヤノン株式会社 電源オフ後時間測定装置
JPH07122064A (ja) * 1993-10-22 1995-05-12 Toshiba Corp 半導体装置
US5434919A (en) * 1994-01-11 1995-07-18 Chaum; David Compact endorsement signature systems
US6035280A (en) * 1995-06-16 2000-03-07 Christensen; Scott N. Electronic discount couponing method and apparatus for generating an electronic list of coupons
US5857020A (en) * 1995-12-04 1999-01-05 Northern Telecom Ltd. Timed availability of secured content provisioned on a storage medium
US6039245A (en) * 1996-06-10 2000-03-21 Diebold, Incorporated Financial transaction processing system and method
US6754636B1 (en) * 1996-09-04 2004-06-22 Walker Digital, Llc Purchasing systems and methods wherein a buyer takes possession at a retailer of a product purchased using a communication network
US6282522B1 (en) * 1997-04-30 2001-08-28 Visa International Service Association Internet payment system using smart card
US7162434B1 (en) * 1997-05-05 2007-01-09 Walker Digital, Llc Method and apparatus for facilitating the sale of subscriptions to periodicals
US6003014A (en) * 1997-08-22 1999-12-14 Visa International Service Association Method and apparatus for acquiring access using a smart card
US6067244A (en) * 1997-10-14 2000-05-23 Yale University Ferroelectric dynamic random access memory
US6226364B1 (en) * 1997-12-08 2001-05-01 Bellsouth Intellectual Property Management Corporation Method and system for providing prepaid and credit-limited telephone services
US6924781B1 (en) * 1998-09-11 2005-08-02 Visible Tech-Knowledgy, Inc. Smart electronic label employing electronic ink
DE19941684B4 (de) 1999-09-01 2004-08-26 Infineon Technologies Ag Halbleiterbauelement als Verzögerungselement
JP2003512686A (ja) * 1999-10-21 2003-04-02 キュービック コーポレイション 運賃カードに値を迅速に分配し付加するためのシステム
WO2001079966A2 (en) * 2000-04-14 2001-10-25 American Express Travel Related Services Company, Inc. A system and method for using loyalty points
US6728353B1 (en) * 2000-07-07 2004-04-27 Bellsouth Intellectual Property Corporation Pre-paid wireless interactive voice response system with variable announcements
US6938019B1 (en) * 2000-08-29 2005-08-30 Uzo Chijioke Chukwuemeka Method and apparatus for making secure electronic payments
US6829200B1 (en) * 2000-10-31 2004-12-07 International Business Machines Corporation Sensing methods and devices for a batteryless, oscillatorless, binary time cell usable as an horological device
US7630941B2 (en) * 2000-10-31 2009-12-08 International Business Machines Corporation Performing horological functions in commercial transactions using time cells
US6831879B1 (en) * 2000-10-31 2004-12-14 International Business Machines Corporation Batteryless, osciliatorless, analog time cell usable as an horological device with associated programming methods and devices
US6826128B1 (en) * 2000-10-31 2004-11-30 International Business Machines Corporation Sensing methods and devices for a batteryless, oscillatorless, analog time cell usable as an horological device
US6856581B1 (en) 2000-10-31 2005-02-15 International Business Machines Corporation Batteryless, oscillatorless, binary time cell usable as an horological device with associated programming methods and devices
US6943560B1 (en) * 2002-06-27 2005-09-13 Cypress Semiconductor Corp. Method to facilitate testing of laser fuses
US7075284B2 (en) * 2002-07-08 2006-07-11 Kabushiki Kaisha Toshiba Time limit function utilization
FR2847695B1 (fr) * 2002-11-25 2005-03-11 Oberthur Card Syst Sa Entite electronique securisee integrant la gestion de la duree de vie d'un objet
US6937523B2 (en) * 2003-10-27 2005-08-30 Tower Semiconductor Ltd. Neighbor effect cancellation in memory array architecture

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04294292A (ja) * 1991-03-22 1992-10-19 Citizen Watch Co Ltd 時間測定回路および時間測定方法
US5760644A (en) * 1995-10-25 1998-06-02 Nvx Corporation Integrated circuit timer function using natural decay of charge stored in a dielectric
JPH09127271A (ja) * 1995-11-01 1997-05-16 Sony Corp 時刻表示装置
JPH10189780A (ja) * 1996-12-27 1998-07-21 Sony Corp 不揮発性半導体メモリ装置およびその製造方法
KR20000003195A (ko) * 1998-06-26 2000-01-15 전주범 정전후 현재시각 보정장치 및 방법

Also Published As

Publication number Publication date
US20050185515A1 (en) 2005-08-25
JP3697195B2 (ja) 2005-09-21
US20190019799A1 (en) 2019-01-17
US10056392B2 (en) 2018-08-21
US6856581B1 (en) 2005-02-15
JP2002246887A (ja) 2002-08-30
US11176551B2 (en) 2021-11-16
TW583521B (en) 2004-04-11
US7173882B2 (en) 2007-02-06
KR20020033580A (ko) 2002-05-07
SG118094A1 (en) 2006-01-27
US20090144076A1 (en) 2009-06-04

Similar Documents

Publication Publication Date Title
KR100641664B1 (ko) 시측 장치로서 사용가능한 무배터리 무발진기형 2진 시간 셀, 그 셀의 프로그래밍 방법, 장치 및 그에 관련된 컴퓨터 판독가능 기록 매체
JP7407879B2 (ja) 半導体装置
US7327596B2 (en) Electrostatic capacitance detection device and smart card
EP2498259B1 (en) Methods and system for erasing data stored in nonvolatile memory in low power applications
US9880523B2 (en) Powerless time reference
US20080192530A1 (en) Resistive memory element sensing using averaging
US20140361753A1 (en) Method for measuring a temperature in an electronic device having a battery and a memory device
EP1848111A2 (en) Charge transfer device and method, touch sensing device and method
CN109313921A (zh) 存储器单元的印痕避免
KR101952455B1 (ko) 강유전체 메모리 기록 및 비-파괴적 판독 시스템 및 방법
CN109074840A (zh) 铁电存储器单元感测
CN109844862A (zh) 存储器装置的温度更新
KR20080110089A (ko) 반도체 집적 회로의 해킹 검출기 및 그것의 검출 방법
CN101595531A (zh) 用于进行时间测量的电荷保持电路的编程
US6826128B1 (en) Sensing methods and devices for a batteryless, oscillatorless, analog time cell usable as an horological device
US6642552B2 (en) Inductive storage capacitor
WO2017058330A2 (en) Thermal event sensor
US7116116B2 (en) Capacitance detecting device
JP2016031274A (ja) 抵抗変化素子を用いたデジタル温度センサ及びコントローラ
US6831879B1 (en) Batteryless, osciliatorless, analog time cell usable as an horological device with associated programming methods and devices
US9882065B2 (en) Analog floating-gate atmometer
US6829200B1 (en) Sensing methods and devices for a batteryless, oscillatorless, binary time cell usable as an horological device
Li et al. A− 20 dBm passive UHF RFID tag IC with MTP NVM in 0.13-μm standard CMOS process
CN101142580A (zh) 抗干扰时间基准以及使用该时间基准的设备
KR20130119793A (ko) 기억용 커패시터가 내장된 이이피롬 셀

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100824

Year of fee payment: 5

LAPS Lapse due to unpaid annual fee