JPH07122064A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH07122064A JPH07122064A JP5264420A JP26442093A JPH07122064A JP H07122064 A JPH07122064 A JP H07122064A JP 5264420 A JP5264420 A JP 5264420A JP 26442093 A JP26442093 A JP 26442093A JP H07122064 A JPH07122064 A JP H07122064A
- Authority
- JP
- Japan
- Prior art keywords
- refresh
- dynamic memory
- temperature
- memory element
- semiconductor device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 28
- 239000003990 capacitor Substances 0.000 claims description 23
- 230000014759 maintenance of location Effects 0.000 claims description 22
- 230000004044 response Effects 0.000 claims description 2
- 230000003247 decreasing effect Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 16
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 10
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 5
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 3
- 229910052698 phosphorus Inorganic materials 0.000 description 3
- 239000011574 phosphorus Substances 0.000 description 3
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 229910021419 crystalline silicon Inorganic materials 0.000 description 1
- 238000005468 ion implantation Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/406—Management or control of the refreshing or charge-regeneration cycles
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Dram (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】
【目的】 リフレッシュ用電源が大容量のものとなら
ず、また電源の取扱いが容易である半導体装置を提供す
る。 【構成】 カレントミラー形リフレッシュタイマ回路１
１の電流バイアス回路部１２を構成する抵抗要素Ｒ
1 （抵抗素子Ｒ11）を温度依存性を有するものとし、リ
フレッシュ周期Ｃａがダイナミックメモリ素子の温度Ｔ
に応じた電荷保持時間Ｘの変化に対応して変化するもの
としてある。このため、ダイナミックメモリ素子を備え
た半導体装置がメモリ動作を行っている温度Ｔａ1 での
ダイナミックメモリ素子の電荷保持時間Ｘａ1 に対応し
た適正なリフレッシュ周期Ｃａ1 になり、リフレッシュ
の頻度が少なくなり、リフレッシュ動作で消費する電流
が少なくなる。
ず、また電源の取扱いが容易である半導体装置を提供す
る。 【構成】 カレントミラー形リフレッシュタイマ回路１
１の電流バイアス回路部１２を構成する抵抗要素Ｒ
1 （抵抗素子Ｒ11）を温度依存性を有するものとし、リ
フレッシュ周期Ｃａがダイナミックメモリ素子の温度Ｔ
に応じた電荷保持時間Ｘの変化に対応して変化するもの
としてある。このため、ダイナミックメモリ素子を備え
た半導体装置がメモリ動作を行っている温度Ｔａ1 での
ダイナミックメモリ素子の電荷保持時間Ｘａ1 に対応し
た適正なリフレッシュ周期Ｃａ1 になり、リフレッシュ
の頻度が少なくなり、リフレッシュ動作で消費する電流
が少なくなる。
Description
【０００１】
【産業上の利用分野】本発明は、ダイナミックメモリ素
子を備えた半導体装置に関する。
子を備えた半導体装置に関する。
【０００２】
【従来の技術】周知の通り、１キャパシタ＋１トランジ
スタで構成されるダイナミックメモリ素子のメモリ動作
は、ビット情報をキャパシタに電荷を充電しこの状態を
保持することで行われる。しかし、キャパシタに充電さ
れた電荷は、時間の経過と共にトランジスタやキャパシ
タを構成している絶縁膜等のリーク電流によって情報が
消失してしまう。このためダイナミックメモリ素子を備
えた半導体装置では、リフレッシュタイマ回路を設けて
一定時間ごとに自動的にキャパシタの再充電（リフレッ
シュ動作）を行うように構成して情報の消失を防止する
ようにしている。
スタで構成されるダイナミックメモリ素子のメモリ動作
は、ビット情報をキャパシタに電荷を充電しこの状態を
保持することで行われる。しかし、キャパシタに充電さ
れた電荷は、時間の経過と共にトランジスタやキャパシ
タを構成している絶縁膜等のリーク電流によって情報が
消失してしまう。このためダイナミックメモリ素子を備
えた半導体装置では、リフレッシュタイマ回路を設けて
一定時間ごとに自動的にキャパシタの再充電（リフレッ
シュ動作）を行うように構成して情報の消失を防止する
ようにしている。
【０００３】以下、従来の技術について図８及び図９を
参照して説明する。図８はダイナミックメモリ素子の単
位ユニットを示す回路図であり、図９は従来のダイナミ
ックメモリ素子の電荷保持時間及びリフレッシュ周期の
温度特性を示す特性図である。
参照して説明する。図８はダイナミックメモリ素子の単
位ユニットを示す回路図であり、図９は従来のダイナミ
ックメモリ素子の電荷保持時間及びリフレッシュ周期の
温度特性を示す特性図である。
【０００４】図８及び図９において、１はシリコン半導
体基板上に形成された１キャパシタ＋１トランジスタで
なるダイナミックメモリ素子で、複数のダイナミックメ
モリ素子１と図示しない他の回路素子や配線などと共に
半導体基板上に設けられて半導体装置を構成している。
またダイナミックメモリ素子１は、スイッチング線２と
データ線３にスイッチ動作を行うトランジスタ４とキャ
パシタ５を接続して構成されている。そして、６はトラ
ンジスタ４のゲート絶縁膜であり、７はキャパシタ５の
電極間に介在する極間絶縁膜であって、共に酸化シリコ
ン（ＳｉＯ2 ）によって形成されている。
体基板上に形成された１キャパシタ＋１トランジスタで
なるダイナミックメモリ素子で、複数のダイナミックメ
モリ素子１と図示しない他の回路素子や配線などと共に
半導体基板上に設けられて半導体装置を構成している。
またダイナミックメモリ素子１は、スイッチング線２と
データ線３にスイッチ動作を行うトランジスタ４とキャ
パシタ５を接続して構成されている。そして、６はトラ
ンジスタ４のゲート絶縁膜であり、７はキャパシタ５の
電極間に介在する極間絶縁膜であって、共に酸化シリコ
ン（ＳｉＯ2 ）によって形成されている。
【０００５】このようなダイナミックメモリ素子１では
キャパシタ５に充電されている電荷がリーク電流として
流れてしまう。そしてリーク電流は温度の上昇にともな
って増加するように流れてしまい、ダイナミックメモリ
素子１での電荷保持時間Ｘは図９に実線で示すように温
度が低い時には長く、温度が高い時には短くなるように
変化するものとなる。このことからダイナミックメモリ
素子１のリフレッシュ動作を所定の電荷保持時間内に行
い、所定温度範囲内での動作を保障するようにしてい
る。
キャパシタ５に充電されている電荷がリーク電流として
流れてしまう。そしてリーク電流は温度の上昇にともな
って増加するように流れてしまい、ダイナミックメモリ
素子１での電荷保持時間Ｘは図９に実線で示すように温
度が低い時には長く、温度が高い時には短くなるように
変化するものとなる。このことからダイナミックメモリ
素子１のリフレッシュ動作を所定の電荷保持時間内に行
い、所定温度範囲内での動作を保障するようにしてい
る。
【０００６】一方、このようなダイナミックメモリ素子
１のリフレッシュ動作をデータ線３を介して行うリフレ
ッシュタイマ回路は一般にトランジスタによって回路構
成され、リフレッシュ周期が温度によってほとんど影響
を受けないものとなっている。
１のリフレッシュ動作をデータ線３を介して行うリフレ
ッシュタイマ回路は一般にトランジスタによって回路構
成され、リフレッシュ周期が温度によってほとんど影響
を受けないものとなっている。
【０００７】このため、こうしたリフレッシュタイマ回
路によるリフレッシュ周期Ｃ0 は、ダイナミックメモリ
素子１の動作保障範囲である温度範囲内の最高温度値Ｔ
MAXでの最短の電荷保持時間に基づいて設定される。す
なわち、例えば動作保障範囲が０℃から８０℃までであ
るとすると、最高温度値ＴMAX ＝８０℃での電荷保持時
間Ｘ80よりも短い一定の時間Ｘｃ0 にリフレッシュ周期
Ｃ0 は設定される。なお図９において、リフレッシュ周
期Ｃ0 は破線で示されており、また最高温度値ＴMAX ＝
８０℃での電荷保持時間Ｘ80と最低温度値ＴMIN ＝０℃
での電荷保持時間Ｘ00との間には、略２桁程度の差があ
るものとなっている。
路によるリフレッシュ周期Ｃ0 は、ダイナミックメモリ
素子１の動作保障範囲である温度範囲内の最高温度値Ｔ
MAXでの最短の電荷保持時間に基づいて設定される。す
なわち、例えば動作保障範囲が０℃から８０℃までであ
るとすると、最高温度値ＴMAX ＝８０℃での電荷保持時
間Ｘ80よりも短い一定の時間Ｘｃ0 にリフレッシュ周期
Ｃ0 は設定される。なお図９において、リフレッシュ周
期Ｃ0 は破線で示されており、また最高温度値ＴMAX ＝
８０℃での電荷保持時間Ｘ80と最低温度値ＴMIN ＝０℃
での電荷保持時間Ｘ00との間には、略２桁程度の差があ
るものとなっている。
【０００８】しかし、このようなダイナミックメモリ素
子１やリフレッシュタイマ回路を有する半導体装置の動
作が、例えば動作保障範囲よりも狭い温度域である２０
℃から４０℃程度の範囲で行われる機会が多い場合にお
いては、動作する機会が多い２０℃〜４０℃での電荷保
持時間がＸ20〜Ｘ40と長いにも拘らず、初期に設定され
た短い時間Ｘｃ0 をリフレッシュ周期Ｃ0 としてリフレ
ッシュ動作が行われることになる。
子１やリフレッシュタイマ回路を有する半導体装置の動
作が、例えば動作保障範囲よりも狭い温度域である２０
℃から４０℃程度の範囲で行われる機会が多い場合にお
いては、動作する機会が多い２０℃〜４０℃での電荷保
持時間がＸ20〜Ｘ40と長いにも拘らず、初期に設定され
た短い時間Ｘｃ0 をリフレッシュ周期Ｃ0 としてリフレ
ッシュ動作が行われることになる。
【０００９】このようなリフレッシュ動作が行われるこ
とは、必要以上の頻度でリフレッシュすることになって
リフレッシュに要する累積の電流量も多いものとなる。
このためリフレッシュ用電源として大きな容量のものが
必要であり電池を用いた場合には、大型で電池容量が大
きなものを用いたり、あるいは電池の充電や交換等の頻
度を多くしなければならなくなる。なお個々の動作条件
に合わせて動作温度範囲を狭いものとして半導体装置を
構成した場合には、半導体装置の汎用化が制限されてし
まう。
とは、必要以上の頻度でリフレッシュすることになって
リフレッシュに要する累積の電流量も多いものとなる。
このためリフレッシュ用電源として大きな容量のものが
必要であり電池を用いた場合には、大型で電池容量が大
きなものを用いたり、あるいは電池の充電や交換等の頻
度を多くしなければならなくなる。なお個々の動作条件
に合わせて動作温度範囲を狭いものとして半導体装置を
構成した場合には、半導体装置の汎用化が制限されてし
まう。
【００１０】
【発明が解決しようとする課題】上記のように従来は、
ダイナミックメモリ素子のリフレッシュ動作を行うため
の電源に大容量のものを要し、また電源に電池等を用い
たものではその交換頻度が多くなる状況にあった。この
ような状況に鑑みて本発明はなされたもので、その目的
とするところはリフレッシュ動作用の電源が大容量のも
のとならず、また電源の取扱いが容易である半導体装置
を提供することにある。
ダイナミックメモリ素子のリフレッシュ動作を行うため
の電源に大容量のものを要し、また電源に電池等を用い
たものではその交換頻度が多くなる状況にあった。この
ような状況に鑑みて本発明はなされたもので、その目的
とするところはリフレッシュ動作用の電源が大容量のも
のとならず、また電源の取扱いが容易である半導体装置
を提供することにある。
【００１１】
【課題を解決するための手段】本発明の半導体装置は、
キャパシタとトランジスタで形成されたダイナミックメ
モリ素子と、このダイナミックメモリ素子のリフレッシ
ュを行うリフレッシュタイマ回路とを備えた半導体装置
において、リフレッシュタイマ回路のリフレッシュ周期
が、ダイナミックメモリ素子の温度に応じた電荷保持時
間の変化に対応して変化するものであることを特徴とす
るものであり、さらに、リフレッシュタイマ回路が抵抗
値に温度依存性を有する抵抗要素を設けてなることを特
徴とするものであり、さらに、抵抗要素が、０℃と１０
０℃の間で１０倍以上の抵抗値変化を有する抵抗素子で
あることを特徴とするものであり、さらに、抵抗要素
が、０℃と１００℃の間で１０倍以上の抵抗値変化を有
する抵抗素子と、０℃と１００℃の間で１０倍以下の抵
抗値変化を有する抵抗素子とを備えてなるものであるこ
とを特徴とするものである。
キャパシタとトランジスタで形成されたダイナミックメ
モリ素子と、このダイナミックメモリ素子のリフレッシ
ュを行うリフレッシュタイマ回路とを備えた半導体装置
において、リフレッシュタイマ回路のリフレッシュ周期
が、ダイナミックメモリ素子の温度に応じた電荷保持時
間の変化に対応して変化するものであることを特徴とす
るものであり、さらに、リフレッシュタイマ回路が抵抗
値に温度依存性を有する抵抗要素を設けてなることを特
徴とするものであり、さらに、抵抗要素が、０℃と１０
０℃の間で１０倍以上の抵抗値変化を有する抵抗素子で
あることを特徴とするものであり、さらに、抵抗要素
が、０℃と１００℃の間で１０倍以上の抵抗値変化を有
する抵抗素子と、０℃と１００℃の間で１０倍以下の抵
抗値変化を有する抵抗素子とを備えてなるものであるこ
とを特徴とするものである。
【００１２】
【作用】上記のように構成された半導体装置は、リフレ
ッシュタイマ回路のリフレッシュ周期がダイナミックメ
モリ素子の温度に応じた電荷保持時間の変化に対応して
変化するものであるので、ダイナミックメモリ素子を備
えた半導体装置がその動作保障範囲の中の温度でメモリ
動作を行うと、この動作中の温度でのダイナミックメモ
リ素子の電荷保持時間に対応してリフレッシュタイマ回
路のリフレッシュ周期が、動作保障範囲の全ての温度で
リフレッシュ動作を満足させるよう短い周期に設定され
ていたリフレッシュ周期よりも長い適正値な周期に変化
する。このため、リフレッシュの頻度が少なくなり、リ
フレッシュ用電源が大きなものである必要がなく、電池
電源では交換頻度が少なくなって取扱い易くなる。
ッシュタイマ回路のリフレッシュ周期がダイナミックメ
モリ素子の温度に応じた電荷保持時間の変化に対応して
変化するものであるので、ダイナミックメモリ素子を備
えた半導体装置がその動作保障範囲の中の温度でメモリ
動作を行うと、この動作中の温度でのダイナミックメモ
リ素子の電荷保持時間に対応してリフレッシュタイマ回
路のリフレッシュ周期が、動作保障範囲の全ての温度で
リフレッシュ動作を満足させるよう短い周期に設定され
ていたリフレッシュ周期よりも長い適正値な周期に変化
する。このため、リフレッシュの頻度が少なくなり、リ
フレッシュ用電源が大きなものである必要がなく、電池
電源では交換頻度が少なくなって取扱い易くなる。
【００１３】
【実施例】以下、本発明の実施例を図面を参照して説明
する。先ず第１の実施例を図１乃至図３により説明す
る。図１はカレントミラー形リフレッシュタイマ回路の
回路図であり、図２は要部の概略の断面図であり、図３
は図１のカレントミラー形リフレッシュタイマ回路のリ
フレッシュ周期及びダイナミックメモリ素子の電荷保持
時間の温度特性を示す特性図である。
する。先ず第１の実施例を図１乃至図３により説明す
る。図１はカレントミラー形リフレッシュタイマ回路の
回路図であり、図２は要部の概略の断面図であり、図３
は図１のカレントミラー形リフレッシュタイマ回路のリ
フレッシュ周期及びダイナミックメモリ素子の電荷保持
時間の温度特性を示す特性図である。
【００１４】図１において、本発明の要部であるカレン
トミラー形リフレッシュタイマ回路１１は、電流バイア
ス回路部１２とリングオッシレータ部１３、バッファ回
路部１４によって構成され、バッファ回路部１４から出
力ФT がデータ線を介してダイナミックメモリ素子に加
えられるようになっており、また電流バイアス回路部１
２はｎＭＯＳトランジスタ１５及びｐＭＯＳトランジス
タ１６のソース・ドレイン領域間に抵抗要素Ｒ1 として
抵抗素子Ｒ11を接続して構成されている。
トミラー形リフレッシュタイマ回路１１は、電流バイア
ス回路部１２とリングオッシレータ部１３、バッファ回
路部１４によって構成され、バッファ回路部１４から出
力ФT がデータ線を介してダイナミックメモリ素子に加
えられるようになっており、また電流バイアス回路部１
２はｎＭＯＳトランジスタ１５及びｐＭＯＳトランジス
タ１６のソース・ドレイン領域間に抵抗要素Ｒ1 として
抵抗素子Ｒ11を接続して構成されている。
【００１５】さらにこの電流バイアス回路部１２は、概
略の断面構造が図２に示すように、シリコン半導体基板
１７上にｐウェル１８とｎウェル１９を素子分離膜２０
を間に介在させるようにして設け、各ウェル１８，１９
にｎＭＯＳトランジスタ１５及びｐＭＯＳトランジスタ
１６を形成するものとなっている。そして各トランジス
タ１５，１６のゲート電極２１，２２はりん（Ｐ）がイ
オン注入された多結晶シリコンによって形成されてい
る。
略の断面構造が図２に示すように、シリコン半導体基板
１７上にｐウェル１８とｎウェル１９を素子分離膜２０
を間に介在させるようにして設け、各ウェル１８，１９
にｎＭＯＳトランジスタ１５及びｐＭＯＳトランジスタ
１６を形成するものとなっている。そして各トランジス
タ１５，１６のゲート電極２１，２２はりん（Ｐ）がイ
オン注入された多結晶シリコンによって形成されてい
る。
【００１６】また抵抗素子Ｒ11は、各トランジスタ１
５，１６のゲート電極２１，２２とは異なる領域に、イ
オン注入が行われていない多結晶シリコンを成層するこ
とによって形成され、これによって０℃から１００℃の
間で略１桁乃至２桁（１０倍〜１００倍）の抵抗値変化
を示す。そして抵抗素子Ｒ11はアルミニウムの配線２３
によって各トランジスタ１５，１６のソース・ドレイン
領域やゲート電極２１，２２に接続されている。
５，１６のゲート電極２１，２２とは異なる領域に、イ
オン注入が行われていない多結晶シリコンを成層するこ
とによって形成され、これによって０℃から１００℃の
間で略１桁乃至２桁（１０倍〜１００倍）の抵抗値変化
を示す。そして抵抗素子Ｒ11はアルミニウムの配線２３
によって各トランジスタ１５，１６のソース・ドレイン
領域やゲート電極２１，２２に接続されている。
【００１７】さらに抵抗素子Ｒ11は、イオン注入が行わ
れていない多結晶シリコンによって形成されているもの
で温度係数の大きい高抵抗素子となっており、これを備
えてなるカレントミラー形リフレッシュタイマ回路１１
のリフレッシュ周期Ｃａは、図３に実線で示すように温
度Ｔの上昇にともなって短い周期を示すようなものとな
っている。因みに０℃から８０℃までの温度範囲ではリ
フレッシュ周期Ｃａに略２桁程度の差が生じるものとな
っている。そしてこのリフレッシュ周期Ｃａは、従来技
術で説明したものと同様に１キャパシタ＋１トランジス
タで構成される図示しないダイナミックメモリ素子の同
じ温度Ｔにおけるキャパシタの電荷保持時間Ｘと略同様
に変化し、電荷保持時間Ｘよりも短いものとなってお
り、電荷保持時間内でのダイナミックメモリ素子のリフ
レッシュ動作が実行される。なお、図３には電荷保持時
間Ｘが破線で示されている。
れていない多結晶シリコンによって形成されているもの
で温度係数の大きい高抵抗素子となっており、これを備
えてなるカレントミラー形リフレッシュタイマ回路１１
のリフレッシュ周期Ｃａは、図３に実線で示すように温
度Ｔの上昇にともなって短い周期を示すようなものとな
っている。因みに０℃から８０℃までの温度範囲ではリ
フレッシュ周期Ｃａに略２桁程度の差が生じるものとな
っている。そしてこのリフレッシュ周期Ｃａは、従来技
術で説明したものと同様に１キャパシタ＋１トランジス
タで構成される図示しないダイナミックメモリ素子の同
じ温度Ｔにおけるキャパシタの電荷保持時間Ｘと略同様
に変化し、電荷保持時間Ｘよりも短いものとなってお
り、電荷保持時間内でのダイナミックメモリ素子のリフ
レッシュ動作が実行される。なお、図３には電荷保持時
間Ｘが破線で示されている。
【００１８】本実施例はこのように構成されているの
で、カレントミラー形リフレッシュタイマ回路１１によ
って、これと同一のシリコン半導体基板１７上に形成さ
れた図示しない１キャパシタ＋１トランジスタで構成さ
れるダイナミックメモリ素子のリフレッシュ動作が行わ
れる。このダイナミックメモリ素子のリフレッシュ動作
は、動作保障範囲である温度範囲内の温度Ｔａ1 でメモ
リ動作させているときには、その時の温度Ｔａ1 でのキ
ャパシタの電荷保持時間Ｘａ1 よりも短いリフレッシュ
周期Ｃａ1 で行われる。そして動作雰囲気が温度Ｔａ2
に変化すると、これに対応してダイナミックメモリ素子
での電荷保持時間がＸａ2 に変わり、同時にリフレッシ
ュ周期も電荷保持時間Ｘａ2 よりも短いＣａ2 に変化し
たものとなる。
で、カレントミラー形リフレッシュタイマ回路１１によ
って、これと同一のシリコン半導体基板１７上に形成さ
れた図示しない１キャパシタ＋１トランジスタで構成さ
れるダイナミックメモリ素子のリフレッシュ動作が行わ
れる。このダイナミックメモリ素子のリフレッシュ動作
は、動作保障範囲である温度範囲内の温度Ｔａ1 でメモ
リ動作させているときには、その時の温度Ｔａ1 でのキ
ャパシタの電荷保持時間Ｘａ1 よりも短いリフレッシュ
周期Ｃａ1 で行われる。そして動作雰囲気が温度Ｔａ2
に変化すると、これに対応してダイナミックメモリ素子
での電荷保持時間がＸａ2 に変わり、同時にリフレッシ
ュ周期も電荷保持時間Ｘａ2 よりも短いＣａ2 に変化し
たものとなる。
【００１９】このため、動作雰囲気温度Ｔの変化に対応
して常にカレントミラー形リフレッシュタイマ回路１１
のリフレッシュ周期Ｃａが変わり、リフレッシュ動作の
頻度が動作保障範囲内の各温度で適正なものとなって余
分な電流が流れなくなる。それ故、リフレッシュ動作用
電源として常に大きな容量のものを必要とせず、動作条
件に合わせた適正容量のものを選定すればよくなる。
して常にカレントミラー形リフレッシュタイマ回路１１
のリフレッシュ周期Ｃａが変わり、リフレッシュ動作の
頻度が動作保障範囲内の各温度で適正なものとなって余
分な電流が流れなくなる。それ故、リフレッシュ動作用
電源として常に大きな容量のものを必要とせず、動作条
件に合わせた適正容量のものを選定すればよくなる。
【００２０】また、電源として電池を用いた場合にも電
池容量が大きい大型のものでなくてよく、あるいは電池
の充電や交換等の頻度も少なくてよい。
池容量が大きい大型のものでなくてよく、あるいは電池
の充電や交換等の頻度も少なくてよい。
【００２１】さらに、半導体装置を動作条件に合わせて
動作温度範囲を狭いものとして構成しなくてもよくな
り、半導体装置を汎用化した仕様とすることができる。
動作温度範囲を狭いものとして構成しなくてもよくな
り、半導体装置を汎用化した仕様とすることができる。
【００２２】なお、抵抗素子Ｒ11はイオン注入が行われ
ていない多結晶シリコンによって形成したが、低濃度の
イオン注入を行った多結晶シリコンで形成し、温度に対
する抵抗値変化をダイナミックメモリ素子のキャパシタ
の電荷保持時間の変化と略同傾向の変化となるようにし
てもよい。
ていない多結晶シリコンによって形成したが、低濃度の
イオン注入を行った多結晶シリコンで形成し、温度に対
する抵抗値変化をダイナミックメモリ素子のキャパシタ
の電荷保持時間の変化と略同傾向の変化となるようにし
てもよい。
【００２３】次に第２の実施例を図４及び図５により説
明する。図４はカレントミラー形リフレッシュタイマ回
路の電流バイアス回路部を示す回路図であり、図５はリ
フレッシュ周期及びダイナミックメモリ素子の電荷保持
時間の温度特性を示す特性図である。
明する。図４はカレントミラー形リフレッシュタイマ回
路の電流バイアス回路部を示す回路図であり、図５はリ
フレッシュ周期及びダイナミックメモリ素子の電荷保持
時間の温度特性を示す特性図である。
【００２４】図４において、２４は第１の実施例におけ
るものと同様に構成されたカレントミラー形リフレッシ
ュタイマ回路の電流バイアス回路部で、ｎＭＯＳトラン
ジスタ１５及びｐＭＯＳトランジスタ１６のソース・ド
レイン領域間に抵抗要素Ｒ2を接続しており、抵抗要素
Ｒ2 は並列接続された抵抗素子Ｒ21と抵抗素子Ｒ22とに
よって構成されている。
るものと同様に構成されたカレントミラー形リフレッシ
ュタイマ回路の電流バイアス回路部で、ｎＭＯＳトラン
ジスタ１５及びｐＭＯＳトランジスタ１６のソース・ド
レイン領域間に抵抗要素Ｒ2を接続しており、抵抗要素
Ｒ2 は並列接続された抵抗素子Ｒ21と抵抗素子Ｒ22とに
よって構成されている。
【００２５】これらの抵抗素子Ｒ21と抵抗素子Ｒ22と
は、各トランジスタ１５，１６のゲート電極２１，２２
とは異なる領域に、抵抗素子Ｒ21はイオン注入が行われ
ていない多結晶シリコンを成層することによって形成さ
れ、抵抗素子Ｒ22はりん（Ｐ）が所定濃度となるように
イオン注入された多結晶シリコンによって形成されてい
る。これによって抵抗素子Ｒ21と抵抗素子Ｒ22で構成さ
れた抵抗要素Ｒ2 は、２０℃〜４０℃の常温を含む低温
度側では温度変化に対する抵抗値の変化が高温度側より
も小さく、０℃から１００℃の間で１桁以上（１０倍以
上）の抵抗値変化を示す。
は、各トランジスタ１５，１６のゲート電極２１，２２
とは異なる領域に、抵抗素子Ｒ21はイオン注入が行われ
ていない多結晶シリコンを成層することによって形成さ
れ、抵抗素子Ｒ22はりん（Ｐ）が所定濃度となるように
イオン注入された多結晶シリコンによって形成されてい
る。これによって抵抗素子Ｒ21と抵抗素子Ｒ22で構成さ
れた抵抗要素Ｒ2 は、２０℃〜４０℃の常温を含む低温
度側では温度変化に対する抵抗値の変化が高温度側より
も小さく、０℃から１００℃の間で１桁以上（１０倍以
上）の抵抗値変化を示す。
【００２６】このため、抵抗要素Ｒ2 を備えてなるカレ
ントミラー形リフレッシュタイマ回路のリフレッシュ周
期Ｃｂは、図５に実線で示すようになる。すなわち、２
０℃〜４０℃の常温を含む低温度側ではイオン注入され
た多結晶シリコンでなる抵抗素子Ｒ22の抵抗値によって
決まる周期となり、温度変化に対する変化が小さなもの
となる。また高温度側ではイオン注入が行われなかった
多結晶シリコンでなる抵抗素子Ｒ21の抵抗値によって決
まる周期となり、温度Ｔの上昇にともなって周期が短く
なる。因みに０℃から８０℃までの温度範囲ではリフレ
ッシュ周期Ｃｂに略１桁程度の差が生じるものとなって
いる。
ントミラー形リフレッシュタイマ回路のリフレッシュ周
期Ｃｂは、図５に実線で示すようになる。すなわち、２
０℃〜４０℃の常温を含む低温度側ではイオン注入され
た多結晶シリコンでなる抵抗素子Ｒ22の抵抗値によって
決まる周期となり、温度変化に対する変化が小さなもの
となる。また高温度側ではイオン注入が行われなかった
多結晶シリコンでなる抵抗素子Ｒ21の抵抗値によって決
まる周期となり、温度Ｔの上昇にともなって周期が短く
なる。因みに０℃から８０℃までの温度範囲ではリフレ
ッシュ周期Ｃｂに略１桁程度の差が生じるものとなって
いる。
【００２７】そしてこのリフレッシュ周期Ｃｂは、従来
技術で説明したものと同様に１キャパシタ＋１トランジ
スタで構成される図示しないダイナミックメモリ素子の
同じ温度Ｔにおける電荷保持時間Ｘより短くなってい
て、電荷保持時間内でダイナミックメモリ素子をリフレ
ッシュ動作させるものとなっている。なお、図５で点Ａ
は抵抗素子Ｒ21と抵抗素子Ｒ22が等しくなる点を示して
おり、点Ａの位置は抵抗素子Ｒ21と抵抗素子Ｒ22の抵抗
値を適宜設定することで変えることができる。また同図
中には破線で電荷保持時間Ｘが示されている。
技術で説明したものと同様に１キャパシタ＋１トランジ
スタで構成される図示しないダイナミックメモリ素子の
同じ温度Ｔにおける電荷保持時間Ｘより短くなってい
て、電荷保持時間内でダイナミックメモリ素子をリフレ
ッシュ動作させるものとなっている。なお、図５で点Ａ
は抵抗素子Ｒ21と抵抗素子Ｒ22が等しくなる点を示して
おり、点Ａの位置は抵抗素子Ｒ21と抵抗素子Ｒ22の抵抗
値を適宜設定することで変えることができる。また同図
中には破線で電荷保持時間Ｘが示されている。
【００２８】本実施例はこのように構成されているの
で、電流バイアス回路部２４を備えたカレントミラー形
リフレッシュタイマ回路によって、これと同一のシリコ
ン半導体基板上に形成された図示しない１キャパシタ＋
１トランジスタで構成されるダイナミックメモリ素子の
リフレッシュ動作が行われる。このダイナミックメモリ
素子のリフレッシュ動作は、動作保障範囲の内の低温度
側の温度Ｔｂ1 ，Ｔｂ2でメモリ動作させているときに
は、キャパシタの電荷保持時間Ｘｂ1 ，Ｘｂ2 よりも短
いリフレッシュ周期Ｃｂ1 ，Ｃｂ2 で行われ、また両リ
フレッシュ周期Ｃｂ1 ，Ｃｂ2 の差は小さなものとなっ
ている。
で、電流バイアス回路部２４を備えたカレントミラー形
リフレッシュタイマ回路によって、これと同一のシリコ
ン半導体基板上に形成された図示しない１キャパシタ＋
１トランジスタで構成されるダイナミックメモリ素子の
リフレッシュ動作が行われる。このダイナミックメモリ
素子のリフレッシュ動作は、動作保障範囲の内の低温度
側の温度Ｔｂ1 ，Ｔｂ2でメモリ動作させているときに
は、キャパシタの電荷保持時間Ｘｂ1 ，Ｘｂ2 よりも短
いリフレッシュ周期Ｃｂ1 ，Ｃｂ2 で行われ、また両リ
フレッシュ周期Ｃｂ1 ，Ｃｂ2 の差は小さなものとなっ
ている。
【００２９】さらに、これらよりも高温度側の温度Ｔｂ
3 になった場合でも、キャパシタの電荷保持時間Ｘｂ3
よりも短いリフレッシュ周期Ｃｂ3 でリフレッシュ動作
が行われるが、高温度側では温度変化に対するリフレッ
シュ周期Ｃｂの変化は低温度側よりも大きなものとなっ
ている。
3 になった場合でも、キャパシタの電荷保持時間Ｘｂ3
よりも短いリフレッシュ周期Ｃｂ3 でリフレッシュ動作
が行われるが、高温度側では温度変化に対するリフレッ
シュ周期Ｃｂの変化は低温度側よりも大きなものとなっ
ている。
【００３０】このため本実施例によれば、使用頻度の高
い温度領域、例えば２０℃〜４０℃の常温でのリフレッ
シュ周期Ｃｂの変化が少ないものとなり、リフレッシュ
動作によって消費される電流の安定化を図ることができ
ると共に、第１の実施例と同様の作用・効果が得られ
る。
い温度領域、例えば２０℃〜４０℃の常温でのリフレッ
シュ周期Ｃｂの変化が少ないものとなり、リフレッシュ
動作によって消費される電流の安定化を図ることができ
ると共に、第１の実施例と同様の作用・効果が得られ
る。
【００３１】次に第３の実施例を図６及び図７により説
明する。図６はカレントミラー形リフレッシュタイマ回
路の電流バイアス回路部を示す回路図であり、図７はリ
フレッシュ周期及びダイナミックメモリ素子の電荷保持
時間の温度特性を示す特性図である。
明する。図６はカレントミラー形リフレッシュタイマ回
路の電流バイアス回路部を示す回路図であり、図７はリ
フレッシュ周期及びダイナミックメモリ素子の電荷保持
時間の温度特性を示す特性図である。
【００３２】図６において、２５は第１の実施例におけ
るものと同様に構成されたカレントミラー形リフレッシ
ュタイマ回路の電流バイアス回路部で、ｎＭＯＳトラン
ジスタ１５及びｐＭＯＳトランジスタ１６のソース・ド
レイン領域間に抵抗要素Ｒ3を接続しており、抵抗要素
Ｒ3 は並列接続された抵抗素子Ｒ31と抵抗素子Ｒ32と、
これらに直列接続された抵抗素子Ｒ33によって構成され
ている。
るものと同様に構成されたカレントミラー形リフレッシ
ュタイマ回路の電流バイアス回路部で、ｎＭＯＳトラン
ジスタ１５及びｐＭＯＳトランジスタ１６のソース・ド
レイン領域間に抵抗要素Ｒ3を接続しており、抵抗要素
Ｒ3 は並列接続された抵抗素子Ｒ31と抵抗素子Ｒ32と、
これらに直列接続された抵抗素子Ｒ33によって構成され
ている。
【００３３】これらの抵抗素子Ｒ31と抵抗素子Ｒ32及び
抵抗素子Ｒ33は、各トランジスタ１５，１６のゲート電
極２１，２２とは異なる領域に、抵抗素子Ｒ31はイオン
注入が行われていない多結晶シリコンを成層することに
よって形成され、抵抗素子Ｒ32と抵抗素子Ｒ33とはりん
（Ｐ）が所定濃度となるようにイオン注入された多結晶
シリコンによって形成されている。これによって抵抗素
子Ｒ31と抵抗素子Ｒ32及び抵抗素子Ｒ33で構成された抵
抗要素Ｒ3 は、２０℃〜４０℃の常温を含む低温度側と
比較的値の高い高温度側では温度変化に対する抵抗値の
変化が両者の間の中温度領域よりも小さくなっており、
０℃から１００℃の間で１桁以上（１０倍以上）の抵抗
値変化を示す。
抵抗素子Ｒ33は、各トランジスタ１５，１６のゲート電
極２１，２２とは異なる領域に、抵抗素子Ｒ31はイオン
注入が行われていない多結晶シリコンを成層することに
よって形成され、抵抗素子Ｒ32と抵抗素子Ｒ33とはりん
（Ｐ）が所定濃度となるようにイオン注入された多結晶
シリコンによって形成されている。これによって抵抗素
子Ｒ31と抵抗素子Ｒ32及び抵抗素子Ｒ33で構成された抵
抗要素Ｒ3 は、２０℃〜４０℃の常温を含む低温度側と
比較的値の高い高温度側では温度変化に対する抵抗値の
変化が両者の間の中温度領域よりも小さくなっており、
０℃から１００℃の間で１桁以上（１０倍以上）の抵抗
値変化を示す。
【００３４】このため、抵抗要素Ｒ3 を備えてなるカレ
ントミラー形リフレッシュタイマ回路のリフレッシュ周
期Ｃｃは、図７に実線で示すようになる。すなわち、点
Ｂよりも温度が低い２０℃〜４０℃の常温を含む低温度
側では抵抗素子Ｒ31と抵抗素子Ｒ32で決まる周期とな
り、温度変化に対する変化が小さなものとなる。また点
Ｃよりも温度が高い高温度側では抵抗素子Ｒ33によって
決まる周期となり、同様に温度変化に対する変化が小さ
なものとなる。さらに点Ｂと点Ｃの間の中温度領域では
温度Ｔの上昇にともなって周期が短くなる。因みに０℃
から８０℃までの温度範囲ではリフレッシュ周期Ｃｃに
略１桁程度の差が生じるものとなっている。
ントミラー形リフレッシュタイマ回路のリフレッシュ周
期Ｃｃは、図７に実線で示すようになる。すなわち、点
Ｂよりも温度が低い２０℃〜４０℃の常温を含む低温度
側では抵抗素子Ｒ31と抵抗素子Ｒ32で決まる周期とな
り、温度変化に対する変化が小さなものとなる。また点
Ｃよりも温度が高い高温度側では抵抗素子Ｒ33によって
決まる周期となり、同様に温度変化に対する変化が小さ
なものとなる。さらに点Ｂと点Ｃの間の中温度領域では
温度Ｔの上昇にともなって周期が短くなる。因みに０℃
から８０℃までの温度範囲ではリフレッシュ周期Ｃｃに
略１桁程度の差が生じるものとなっている。
【００３５】そしてこのリフレッシュ周期Ｃｂは、従来
技術で説明したものと同様に１キャパシタ＋１トランジ
スタで構成される図示しないダイナミックメモリ素子の
同じ温度Ｔにおける電荷保持時間Ｘより短くなってい
て、電荷保持時間内でダイナミックメモリ素子をリフレ
ッシュ動作させるものとなっている。なお、図７には破
線で電荷保持時間Ｘが示されている。
技術で説明したものと同様に１キャパシタ＋１トランジ
スタで構成される図示しないダイナミックメモリ素子の
同じ温度Ｔにおける電荷保持時間Ｘより短くなってい
て、電荷保持時間内でダイナミックメモリ素子をリフレ
ッシュ動作させるものとなっている。なお、図７には破
線で電荷保持時間Ｘが示されている。
【００３６】本実施例はこのように構成されているの
で、電流バイアス回路部２５を備えたカレントミラー形
リフレッシュタイマ回路によって、これと同一のシリコ
ン半導体基板上に形成された図示しない１キャパシタ＋
１トランジスタで構成されるダイナミックメモリ素子の
リフレッシュ動作が行われる。このダイナミックメモリ
素子のリフレッシュ動作は、動作保障範囲の内の低温度
側の温度Ｔｃ1 ，Ｔｃ2でメモリ動作させているときに
は、キャパシタの電荷保持時間Ｘｃ1 ，Ｘｃ2 よりも短
いリフレッシュ周期Ｃｃ1 ，Ｃｃ2 で行われ、また両リ
フレッシュ周期Ｃｃ1 ，Ｃｃ2 の差は小さなものとなっ
ている。
で、電流バイアス回路部２５を備えたカレントミラー形
リフレッシュタイマ回路によって、これと同一のシリコ
ン半導体基板上に形成された図示しない１キャパシタ＋
１トランジスタで構成されるダイナミックメモリ素子の
リフレッシュ動作が行われる。このダイナミックメモリ
素子のリフレッシュ動作は、動作保障範囲の内の低温度
側の温度Ｔｃ1 ，Ｔｃ2でメモリ動作させているときに
は、キャパシタの電荷保持時間Ｘｃ1 ，Ｘｃ2 よりも短
いリフレッシュ周期Ｃｃ1 ，Ｃｃ2 で行われ、また両リ
フレッシュ周期Ｃｃ1 ，Ｃｃ2 の差は小さなものとなっ
ている。
【００３７】このため本実施例によれば、使用頻度の高
い温度領域、例えば２０℃〜４０℃の常温でのリフレッ
シュ周期Ｃｃの変化が少ないものとなって、第２の実施
例と同様の作用・効果が得られる。
い温度領域、例えば２０℃〜４０℃の常温でのリフレッ
シュ周期Ｃｃの変化が少ないものとなって、第２の実施
例と同様の作用・効果が得られる。
【００３８】尚、本発明は上記の各実施例のみに限定さ
れるものではなく要旨を逸脱しない範囲内で適宜変更し
て実施し得るものである。
れるものではなく要旨を逸脱しない範囲内で適宜変更し
て実施し得るものである。
【００３９】
【発明の効果】以上の説明から明らかなように本発明
は、リフレッシュタイマ回路のリフレッシュ周期がダイ
ナミックメモリ素子の温度に応じた電荷保持時間の変化
に対応して変化するものであるよう構成したことによ
り、リフレッシュ動作用の電源が大容量のものとなら
ず、また電源の取扱いが容易なものとなる等の効果が得
られる。
は、リフレッシュタイマ回路のリフレッシュ周期がダイ
ナミックメモリ素子の温度に応じた電荷保持時間の変化
に対応して変化するものであるよう構成したことによ
り、リフレッシュ動作用の電源が大容量のものとなら
ず、また電源の取扱いが容易なものとなる等の効果が得
られる。
【図１】本発明の第１の実施例に係るカレントミラー形
リフレッシュタイマ回路を示す回路図である。
リフレッシュタイマ回路を示す回路図である。
【図２】本発明の第１の実施例における要部の概略の断
面図である。
面図である。
【図３】本発明の第１の実施例におけるカレントミラー
形リフレッシュタイマ回路のリフレッシュ周期及びダイ
ナミックメモリ素子の電荷保持時間の温度特性を示す特
性図である。
形リフレッシュタイマ回路のリフレッシュ周期及びダイ
ナミックメモリ素子の電荷保持時間の温度特性を示す特
性図である。
【図４】本発明の第２の実施例に係るカレントミラー形
リフレッシュタイマ回路の電流バイアス回路部を示す回
路図である。
リフレッシュタイマ回路の電流バイアス回路部を示す回
路図である。
【図５】本発明の第２の実施例におけるカレントミラー
形リフレッシュタイマ回路のリフレッシュ周期及びダイ
ナミックメモリ素子の電荷保持時間の温度特性を示す特
性図である。
形リフレッシュタイマ回路のリフレッシュ周期及びダイ
ナミックメモリ素子の電荷保持時間の温度特性を示す特
性図である。
【図６】本発明の第３の実施例に係るカレントミラー形
リフレッシュタイマ回路の電流バイアス回路部を示す回
路図である。
リフレッシュタイマ回路の電流バイアス回路部を示す回
路図である。
【図７】本発明の第３の実施例におけるカレントミラー
形リフレッシュタイマ回路のリフレッシュ周期及びダイ
ナミックメモリ素子の電荷保持時間の温度特性を示す特
性図である。
形リフレッシュタイマ回路のリフレッシュ周期及びダイ
ナミックメモリ素子の電荷保持時間の温度特性を示す特
性図である。
【図８】ダイナミックメモリ素子の単位ユニットを示す
回路図である。
回路図である。
【図９】従来のダイナミックメモリ素子の電荷保持時間
及びリフレッシュ周期の温度特性を示す特性図である。
及びリフレッシュ周期の温度特性を示す特性図である。
１１…カレントミラー形リフレッシュタイマ回路 １２…電流バイアス回路部 Ｃａ…リフレッシュ周期 Ｒ1 …抵抗要素 Ｒ11…抵抗素子 Ｔ…温度 Ｘ…電荷保持時間
Claims (4)
- 【請求項１】 キャパシタとトランジスタで形成された
ダイナミックメモリ素子と、このダイナミックメモリ素
子のリフレッシュを行うリフレッシュタイマ回路とを備
えた半導体装置において、前記リフレッシュタイマ回路
のリフレッシュ周期が、前記ダイナミックメモリ素子の
温度に応じた電荷保持時間の変化に対応して変化するも
のであることを特徴とする半導体装置。 - 【請求項２】 リフレッシュタイマ回路が抵抗値に温度
依存性を有する抵抗要素を設けてなることを特徴とする
請求項１記載の半導体装置。 - 【請求項３】 抵抗要素が、０℃と１００℃の間で１０
倍以上の抵抗値変化を有する抵抗素子であることを特徴
とする請求項１乃至請求項２記載の半導体装置。 - 【請求項４】 抵抗要素が、０℃と１００℃の間で１０
倍以上の抵抗値変化を有する抵抗素子と、０℃と１００
℃の間で１０倍以下の抵抗値変化を有する抵抗素子とを
備えてなるものであることを特徴とする請求項１乃至請
求項２記載の半導体装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5264420A JPH07122064A (ja) | 1993-10-22 | 1993-10-22 | 半導体装置 |
| KR1019940026974A KR0179679B1 (ko) | 1993-10-22 | 1994-10-21 | 반도체장치 |
| US08/326,833 US5485429A (en) | 1993-10-22 | 1994-10-21 | Semiconductor memory device with refresh timer circuit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5264420A JPH07122064A (ja) | 1993-10-22 | 1993-10-22 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH07122064A true JPH07122064A (ja) | 1995-05-12 |
Family
ID=17402932
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5264420A Pending JPH07122064A (ja) | 1993-10-22 | 1993-10-22 | 半導体装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5485429A (ja) |
| JP (1) | JPH07122064A (ja) |
| KR (1) | KR0179679B1 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6731558B2 (en) | 2001-10-29 | 2004-05-04 | Renesas Technology Corp. | Semiconductor device |
| JP2004171660A (ja) * | 2002-11-19 | 2004-06-17 | Sony Corp | 情報記憶装置、情報記憶方法、情報記憶プログラム |
| JP2007535198A (ja) * | 2003-07-17 | 2007-11-29 | アクテル・コーポレイシヨン | フラッシュ／ダイナミックランダムアクセスメモリフィールドプログラマブルゲートアレイ |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR0171930B1 (ko) * | 1993-12-15 | 1999-03-30 | 모리시다 요이치 | 반도체 메모리, 동화기억 메모리, 동화기억장치, 동화표시장치, 정지화기억 메모리 및 전자노트 |
| US5760644A (en) * | 1995-10-25 | 1998-06-02 | Nvx Corporation | Integrated circuit timer function using natural decay of charge stored in a dielectric |
| US5890198A (en) * | 1996-10-22 | 1999-03-30 | Micron Technology, Inc. | Intelligent refresh controller for dynamic memory devices |
| US5956289A (en) * | 1997-06-17 | 1999-09-21 | Micron Technology, Inc. | Clock signal from an adjustable oscillator for an integrated circuit |
| US7089344B1 (en) * | 2000-06-09 | 2006-08-08 | Motorola, Inc. | Integrated processor platform supporting wireless handheld multi-media devices |
| US7630941B2 (en) * | 2000-10-31 | 2009-12-08 | International Business Machines Corporation | Performing horological functions in commercial transactions using time cells |
| US6856581B1 (en) * | 2000-10-31 | 2005-02-15 | International Business Machines Corporation | Batteryless, oscillatorless, binary time cell usable as an horological device with associated programming methods and devices |
| JP4021643B2 (ja) * | 2001-10-29 | 2007-12-12 | 富士通株式会社 | 温度検出機能を備えた半導体装置 |
| JP2004146866A (ja) * | 2002-10-21 | 2004-05-20 | Denso Corp | 発振回路 |
| US7166052B2 (en) * | 2003-08-11 | 2007-01-23 | Fallbrook Technologies Inc. | Continuously variable planetary gear set |
| US7321521B2 (en) * | 2004-07-02 | 2008-01-22 | Seagate Technology Llc | Assessing energy requirements for a refreshed device |
| US7177222B2 (en) * | 2005-03-04 | 2007-02-13 | Seagate Technology Llc | Reducing power consumption in a data storage system |
| US8072834B2 (en) | 2005-08-25 | 2011-12-06 | Cypress Semiconductor Corporation | Line driver circuit and method with standby mode of operation |
| US7430151B2 (en) * | 2006-03-29 | 2008-09-30 | Freescale Semiconductor, Inc. | Memory with clocked sense amplifier |
| US7859925B1 (en) | 2006-03-31 | 2010-12-28 | Cypress Semiconductor Corporation | Anti-fuse latch self-test circuit and method |
| US7512029B2 (en) * | 2006-06-09 | 2009-03-31 | Micron Technology, Inc. | Method and apparatus for managing behavior of memory devices |
| US7859906B1 (en) | 2007-03-30 | 2010-12-28 | Cypress Semiconductor Corporation | Circuit and method to increase read margin in non-volatile memories using a differential sensing circuit |
| US8036032B2 (en) | 2007-12-31 | 2011-10-11 | Cypress Semiconductor Corporation | 5T high density NVDRAM cell |
| US8059458B2 (en) | 2007-12-31 | 2011-11-15 | Cypress Semiconductor Corporation | 3T high density nvDRAM cell |
| US8064255B2 (en) | 2007-12-31 | 2011-11-22 | Cypress Semiconductor Corporation | Architecture of a nvDRAM array and its sense regime |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2928263B2 (ja) * | 1989-03-20 | 1999-08-03 | 株式会社日立製作所 | 半導体装置 |
| US5321661A (en) * | 1991-11-20 | 1994-06-14 | Oki Electric Industry Co., Ltd. | Self-refreshing memory with on-chip timer test circuit |
| US5375093A (en) * | 1992-01-21 | 1994-12-20 | Matsushita Electric Industrial Co., Ltd. | Temperature detecting circuit and dynamic random access memory device |
-
1993
- 1993-10-22 JP JP5264420A patent/JPH07122064A/ja active Pending
-
1994
- 1994-10-21 KR KR1019940026974A patent/KR0179679B1/ko not_active IP Right Cessation
- 1994-10-21 US US08/326,833 patent/US5485429A/en not_active Expired - Lifetime
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6731558B2 (en) | 2001-10-29 | 2004-05-04 | Renesas Technology Corp. | Semiconductor device |
| JP2004171660A (ja) * | 2002-11-19 | 2004-06-17 | Sony Corp | 情報記憶装置、情報記憶方法、情報記憶プログラム |
| JP2007535198A (ja) * | 2003-07-17 | 2007-11-29 | アクテル・コーポレイシヨン | フラッシュ／ダイナミックランダムアクセスメモリフィールドプログラマブルゲートアレイ |
Also Published As
| Publication number | Publication date |
|---|---|
| KR0179679B1 (ko) | 1999-04-15 |
| KR950012730A (ko) | 1995-05-16 |
| US5485429A (en) | 1996-01-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07122064A (ja) | 半導体装置 | |
| JP3780030B2 (ja) | 発振回路およびｄｒａｍ | |
| JP3995069B2 (ja) | 温度変化に関わらず一定のパルス周波数を供給する発振器 | |
| JP4460588B2 (ja) | 自家調整機能を持つｒｃ発振器 | |
| US4887237A (en) | Semiconductor memory device | |
| JPH0444836B2 (ja) | ||
| US20180005685A1 (en) | Semiconductor device comprising charge pump circuit for generating substrate bias voltage | |
| JP3575675B2 (ja) | キャパシタ負荷メモリセル | |
| US4393477A (en) | Temperature responsive refresh control circuit | |
| JP3186276B2 (ja) | 温度検知回路およびダイナミック・ランダムアクセス・メモリ装置 | |
| JPS60130157A (ja) | モノリシツク半導体集積回路 | |
| JPS584459B2 (ja) | フリツプフロツプ回路装置 | |
| JPH10116921A (ja) | 半導体記憶装置 | |
| JP2557553B2 (ja) | スタティック型半導体メモリ | |
| JP2000163955A (ja) | リフレッシュタイマー及びそのリフレッシュ周期の調整方法 | |
| JPS6235272B2 (ja) | ||
| EP4116974B1 (en) | Adaptive body bias management for an in-memory compute operation where simultaneous access is made to plural rows of a static random access memory (sram) | |
| JPH05225777A (ja) | 半導体メモリ装置 | |
| JPS6120149B2 (ja) | ||
| JPH06150647A (ja) | 半導体メモリ回路 | |
| JP4123066B2 (ja) | 半導体集積回路 | |
| JP2002369552A (ja) | 半導体集積回路装置 | |
| JP3098808B2 (ja) | 半導体装置 | |
| JPH09116112A (ja) | 半導体記憶装置とその製造方法 | |
| JPH10222984A (ja) | Ｎチャンネル薄膜トランジスタ負荷装置を有するｓｒａｍ格納セルの構造及び製造方法 |