JP2004146866A

JP2004146866A - 発振回路

Info

Publication number: JP2004146866A
Application number: JP2002306085A
Authority: JP
Inventors: Masanori Aoyama; 青山　正紀; Toshikazu Itakura; 板倉　敏和
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2002-10-21
Filing date: 2002-10-21
Publication date: 2004-05-20
Also published as: US7129798B2; US20040075507A1; DE10348364A1; DE10348364B4

Abstract

【課題】簡単な構成にて、発振周波数に関する温度依存性を改善することができる発振回路を提供する。
【解決手段】インバータ１，２，３が直列に接続され、インバータ３の出力端子からインバータ１の入力端子に抵抗５を介して帰還がかけるとともに、インバータ２の出力端子からコンデンサ４を介してインバータ１の入力端子に帰還がかけられている。インバータ２の出力端子からインバータ１の入力端子へのコンデンサ４を介した帰還経路に、抵抗５の温度係数よりも大きな温度係数を有する抵抗６が配置され、コンデンサ４の充放電開始電圧および充放電時間を調整している。
【選択図】　　　　図１

Description

【０００１】
【発明の属する技術分野】
本発明は発振回路に関するものである。
【０００２】
【従来の技術】
発振回路において、図１８に示す回路構成とするのが一般的である。図１８においてインバータ１００，１０１，１０２が直列に接続され、インバータ１０１の出力側とインバータ１００の入力側とがコンデンサ１０３を介して接続されている。また、インバータ１０２の出力側とインバータ１００の入力側とが抵抗１０４を介して接続されている。図１９において実線にて室温時におけるインバータ１００の入力側（Ａ）と、インバータ１００の出力側（Ｂ）およびインバータ１０２の出力側（Ｆｏｕｔ）と、インバータ１０１の出力側（Ｃ）におけるそれぞれの波形を示す。
【０００３】
ここで、発振周波数ｆ１を決定するのは、抵抗１０４とコンデンサ１０３の充放電の時定数であり、ｆ１値は抵抗１０４での抵抗値Ｒ１１とコンデンサ１０３の容量Ｃ１１との関係において次式で表される。
【０００４】
ｆ１＝１／（ｋ・Ｒ１１・Ｃ１１）
ただし、ｋは定数であり、約２．２の値をとる。
この場合、半導体で構成することを前提に考えると、抵抗１０４は拡散抵抗またはポリシリコン抵抗を利用し、また、コンデンサ１０３は、ポリシリコン層間膜やトランジスタのゲート酸化膜を利用したものがほとんどである。
【０００５】
ここで、発振周波数に関する温度依存性（温度特性）を考察すると、抵抗１０４とコンデンサ１０３で決定される充放電の時定数のうち抵抗１０４の温度依存性（温度特性）が主要因であり、その値は、拡散抵抗を用いたもので１０〜４０％（１２５℃／室温比）、ポリシリコン抵抗を用いたもので４〜１０％程度の変化量がみられる。より詳しくは、抵抗１０４として温度係数の小さなものを用いるとともにコンデンサ１０３として層間膜コンデンサを用いた場合において、室温時に比べ低温時および高温時には図１９で破線および一点鎖線で示すようにズレが生じ、抵抗の温度依存性（温度特性）により発振周波数が温度依存性を持つ。
【０００６】
システム上、高精度な発振周波数を要求される場合においては水晶やセラロックなどの発振子を用いることが多いが、その部品代や実装代がかかるためコストアップを招いてしまう。
【０００７】
また、半導体チップ上にて周波数を一定に制御する方法として、図２０のような構成がある。図２０においてコンパレータ１１０の一方の入力端子に抵抗１１１とコンデンサ１１２よりなるＣＲ回路を介して帰還がかけられている。一方、コンパレータ１１０の他方の入力端子は、抵抗１１３内の接続点（分圧用接続点）にスイッチ群１１４とスイッチ１１５を介して接続されるとともに、抵抗１１３内の接続点（分圧用接続点）にスイッチ群１１６とスイッチ１１７を介して接続されている。スイッチ１１５，１１７はコンパレータ１１０の出力に基づき交互にオンする。また、感温素子１１８とメモリ１１９が設けられ、感温素子１１８による温度測定結果に基づいてメモリ１１９がスイッチ群１１４，１１６のうちの所定のスイッチをオンする。つまり、スイッチ群１１４の中のいずれかのスイッチ、また、スイッチ群１１６の中のいずれかのスイッチを選択してオンする。これにより、コンパレータ１１０の入力端子に温度に応じた閾値電圧が印加される。つまり、感温素子１１８の出力と予めプログラムされたメモリ１１９からの信号をもとに、発振周波数を決定するコンパレータ１１０の閾値電圧を変化させて周波数を一定に制御する。
【０００８】
この場合も、制御に要する回路部分が大きくなってしまうためコストアップを招いてしまうという問題がある。
【０００９】
【発明が解決しようとする課題】
本発明はこのような背景の下になされたものであり、その目的は、簡単な構成にて、発振周波数に関する温度依存性を改善することができる発振回路を提供することにある。
【００１０】
【課題を解決するための手段】
請求項１に記載の発明は、ＣＲ回路を構成する抵抗の温度係数よりも大きな温度係数を有する抵抗を、ＣＲ回路のコンデンサの充放電開始電圧および充放電時間を調整するための抵抗として組み込んだことを特徴としている。よって、ＣＲ回路を構成する抵抗の温度係数よりも大きな温度係数を有する抵抗を用いて、ＣＲ回路のコンデンサの充放電開始電圧および充放電時間が調整され、簡単な構成にて、発振周波数に関する温度依存性を改善することができるようになる。
【００１１】
請求項２に記載の発明は、インバータ群のうちの偶数番目のインバータの出力端子から第１番目のインバータの入力端子へのコンデンサを介した帰還経路に、奇数番目のインバータの出力端子からの帰還用抵抗の温度係数よりも大きな温度係数を有する抵抗を配したことを特徴としている。この構成によってコンデンサの充放電開始電圧および充放電時間を調整することにより、簡単な構成にて、発振周波数に関する温度依存性を改善することができる。
【００１２】
請求項３に記載の発明は、分圧のための複数の抵抗のうちの一部の抵抗の温度係数を、他の分圧のための抵抗およびＣＲ回路を構成する抵抗の温度係数よりも大きなものとしたことを特徴としている。この構成によってコンデンサの充放電開始電圧および充放電時間を調整することにより、簡単な構成にて、発振周波数に関する温度依存性を改善することができる。
【００１３】
請求項４に記載のように、前記抵抗は半導体抵抗素子であり、請求項５に記載のように、半導体抵抗素子の不純物濃度を異ならせることにより抵抗の温度係数を異ならせることができる。また、請求項６に記載のように、半導体抵抗素子は不純物ドープトポリシリコン抵抗もしくは拡散抵抗であるとよい。
【００１４】
請求項７に記載のように、請求項１〜６のいずれか１項に記載の発明において、ワンチップ内に集積化するとよい。
【００１５】
【発明の実施の形態】
（第１の実施の形態）
以下、この発明を具体化した第１の実施の形態を図面に従って説明する。
【００１６】
図１に、本実施形態における発振回路の構成図を示す。本実施形態における発振回路は、ワンチップ内に集積化されている。即ち、ＩＣ化されている。
図１において、インバータ１，２，３が直列に接続されている。インバータ２の出力側とインバータ１の入力側との間においてコンデンサ４と抵抗６が直列に接続されている。また、インバータ３の出力側とインバータ１の入力側とが抵抗５を介して接続されている。
【００１７】
図１における抵抗５，６は、図２に示すような不純物ドープトポリシリコン抵抗あるいは図３に示すような拡散抵抗を用いている。
図２において、ｐ型シリコン基板１０の上にはシリコン酸化膜１１を介して不純物ドープトポリシリコン膜１２が形成されている。不純物ドープトポリシリコン膜１２の上にはシリコン酸化膜１３を介してアルミ配線１４，１５が形成されている。アルミ配線１４はコンタクトホールを通して不純物ドープトポリシリコン膜１２の一端と電気的に接続されるとともに、アルミ配線１５はコンタクトホールを通して不純物ドープトポリシリコン膜１２の他端と電気的に接続されている。
【００１８】
図３において、ｐ型シリコン基板２０の表層部にはｎ型領域２１が形成されるとともに、ｎ型領域２１の表層部にはｐ^＋領域２２が形成されている。ｐ型シリコン基板２０の上にはシリコン酸化膜２３を介してアルミ配線２４，２５が形成されている。アルミ配線２４はコンタクトホールを通してｐ^＋領域２２の一端側と電気的に接続されるとともに、アルミ配線２５はコンタクトホールを通してｐ^＋領域２２の他端側と電気的に接続されている。
【００１９】
より具体的には、図１の抵抗５（第１の抵抗）には、図２に示す不純物ドープトポリシリコン抵抗を使用するとともに、図１の抵抗６（第２の抵抗）には、図３に示すｐ^＋拡散抵抗を使用している。
【００２０】
図１のコンデンサ４は、図４に示すように、ポリシリコン膜３２，３４の間にシリコン酸化膜３３を挟んだ構造をしている。
図４において、ｐ型シリコン基板３０の上にはシリコン酸化膜３１を介してポリシリコン膜３２が形成されるとともに、その上にはシリコン酸化膜３３を介してポリシリコン膜３４が形成されている。ここで、一層目のポリシリコン膜３２と二層目のポリシリコン膜３４とはシリコン酸化膜３３を挟んで対向して（重なるように）配置されている。ポリシリコン膜３４の上にはシリコン酸化膜３５を介してアルミ配線３６，３７が形成されている。アルミ配線３６はコンタクトホールを通してポリシリコン膜３２と電気的に接続されるとともに、アルミ配線３７はコンタクトホールを通してポリシリコン膜３４と電気的に接続されている。
【００２１】
このように、図１のコンデンサ４には、図４に示すごとく、ポリシリコン層間膜を利用している。
図１の抵抗５（第１の抵抗）には図２に示す不純物ドープトポリシリコン抵抗を使用するとともに図１の抵抗６（第２の抵抗）には図３に示すｐ^＋拡散抵抗を使用したが、これに代わり次のようにしてもよい。
【００２２】
その１として、図１の抵抗５（第１の抵抗）には図２に示す不純物ドープトポリシリコン抵抗を使用するとともに図１の抵抗６（第２の抵抗）には図５に示すｐウエル拡散抵抗を使用する。
【００２３】
図５において、ｎ型シリコン基板４０の表層部にはｐウエル領域４１が形成されるとともに、ｐウエル領域４１の表層部にはｐ^＋領域４２，４３が離間して形成されている。ｎ型シリコン基板４０の上にはシリコン酸化膜４４を介してアルミ配線４５，４６が形成されている。アルミ配線４５はコンタクトホールを通してｐ^＋領域４２と電気的に接続されるとともに、アルミ配線４６はコンタクトホールを通してｐ^＋領域４３と電気的に接続されている。
【００２４】
その２として、図１の抵抗５（第１の抵抗）には図３に示すｐ^＋拡散抵抗を使用するとともに図１の抵抗６（第２の抵抗）には図５に示すｐウエル拡散抵抗を使用する。
【００２５】
また、図５に示すｐウエル拡散抵抗の代わりに、図６に示すｎウエル拡散抵抗を使用してもよい。
図６において、ｐ型シリコン基板５０の表層部にはｎウエル領域５１が形成されるとともに、ｎウエル領域５１の表層部にはｎ^＋領域５２，５３が離間して形成されている。ｐ型シリコン基板５０の上にはシリコン酸化膜５４を介してアルミ配線５５，５６が形成されている。アルミ配線５５はコンタクトホールを通してｎ^＋領域５２と電気的に接続されるとともに、アルミ配線５６はコンタクトホールを通してｎ^＋領域５３と電気的に接続されている。
【００２６】
また、図１のコンデンサ４として、図４に示すポリシリコン膜３２，３４の間にシリコン酸化膜３３を挟んだ構造のものを用いたが、これに代わり、図７に示す薄膜シリコン酸化膜６３を利用したものを用いてもよい。
【００２７】
図７において、ｐ型シリコン基板６０の表層部にはｎ型領域６１が形成されるとともに、ｎ型領域６１の表層部にはｎ^＋領域６２が形成されている。ｐ型シリコン基板６０の上には薄いシリコン酸化膜６３を介してアルミ配線６４，６５が形成されている。ここで、シリコン酸化膜６３を挟んでｎ^＋領域（第１の電極材）６２とアルミ配線（第２の電極材）６４とが対向している。アルミ配線６５はコンタクトホールを通してｎ^＋領域６２と電気的に接続されている。
【００２８】
図８には、図１の第１の抵抗５の温度特性Ｒ１（Ｔ）と、図１の第２の抵抗６の温度特性Ｒ２（Ｔ）を示す。図８において横軸には温度Ｔをとり、縦軸には抵抗値をとっている。縦軸の抵抗値は室温時の値との比であり、室温では「１」となる。
【００２９】
図８において、第１の抵抗５の温度特性Ｒ１（Ｔ）、即ち、各温度での抵抗値は破線で表し、第２の抵抗６の温度特性Ｒ２（Ｔ）、即ち、各温度での抵抗値は実線で表している。温度特性Ｒ１（Ｔ），Ｒ２（Ｔ）は共に一次関数であり、傾きθ１，θ２が共に正であるが、傾きθ１，θ２が異なっている。詳しくは、抵抗６の温度特性Ｒ２（Ｔ）における傾き（温度係数）θ２が、抵抗５の温度特性Ｒ１（Ｔ）における傾き（温度係数）θ１よりも大きい（θ２＞θ１）。つまり、高温時ＴＨにおいては、室温時に比べ抵抗値Ｒ１がΔ１だけ大きいとともに、抵抗値Ｒ２がΔ２だけ大きく、かつΔ２はΔ１より大きい（Δ２＞Δ１）。一方、低温時ＴＬにおいては、室温時に比べ抵抗値Ｒ１がΔ１１だけ小さいとともに、抵抗値Ｒ２がΔ１２だけ小さく、かつΔ１２はΔ１１より大きい（Δ１２＞Δ１１）。
【００３０】
図９には、高温時、室温時、低温時における、図１のインバータ１の入力側（Ａ）と、インバータ１の出力側（Ｂ）と、インバータ２の出力側（Ｃ）と、抵抗６・コンデンサ４間（Ｄ）と、インバータ３の出力側（Ｆｏｕｔ）におけるそれぞれの波形を示す。
【００３１】
インバータ１の入力側（Ａ）での波形において、高温時、室温時、低温時において傾き（充放電時の傾き）が異なっている。これを図１０の拡大図を用いて説明する。
【００３２】
第１の抵抗５の抵抗値をＲ１（Ｔ）、抵抗６の抵抗値をＲ２（Ｔ）、コンデンサ４の容量をＣ１とする。
図１０において、充放電の時定数は、
ｋ・｛Ｒ１（Ｔ）＋Ｒ２（Ｔ）｝・Ｃ１
で表される。
【００３３】
よって、充放電の時定数は、室温時に比べ低温時に小さくなり、高温時に大きくなり、充放電時間は低温時に短くなり高温時に長くなる。
また、充放電開始電圧（動作点）は、
Ｖｄｄ・Ｒ１（Ｔ）／｛Ｒ１（Ｔ）＋Ｒ２（Ｔ）｝
で表される。ただし、Ｖｄｄは駆動電圧である（図９の場合、Ｖｄｄ＝５Ｖ）。
【００３４】
よって、充放電開始電圧（動作点）は、室温時に比べ低温時に高く、高温時に低くなる。
このように、発振周波数を決定する抵抗５，６での抵抗値Ｒ１（Ｔ），Ｒ２（Ｔ）は、図８のように、高温時には大きくなるので、充放電の時定数は大きくなり図１０に示すように充放電時間は長くなる。低温時はその逆であり、図８に示すように抵抗値Ｒ１（Ｔ），Ｒ２（Ｔ）は小さくなるので、充放電の時定数は小さくなり図１０に示すように充放電時間は短くなる。
【００３５】
ここで、抵抗５，６での抵抗値Ｒ１（Ｔ），Ｒ２（Ｔ）が温度依存性（温度特性）を持っていても、発振周波数を一定にすべく、充放電開始電圧（動作点）および充放電時間を調整している。具体的には、不純物ドープトポリシリコン抵抗もしくは拡散抵抗における不純物濃度を最適化してコンデンサ４の充放電開始電圧（図１における２つの抵抗５，６による分圧電圧値）および充放電時間を調整し発振周波数が一定になるようにしている。
【００３６】
即ち、不純物濃度をコントロールして、高温時においては充放電の時定数が大きくなる分だけ充放電開始電圧（動作点）を所定量（図１０のｄＶ１だけ）下げることで、発振周波数（充放電時間）を一定にする。また、低温時においては、充放電の時定数が小さくなる分だけ充放電開始電圧（動作点）を所定量（図１０のｄＶ２だけ）上げることで、発振周波数（充放電時間）を一定にする。このように、充放電時間を決定するとともに充放電開始電圧（動作点）を決定するための抵抗５，６に関して発振周波数を一定にできるような特性に調整し、発振周波数の温度特性を補償している。
【００３７】
なお、コンデンサ４の充放電開始電圧および充放電時間の調整方法としては、抵抗５，６として、構造の異なる抵抗を用いたり、同じ構造の抵抗を用い、かつ、その不純物濃度を異ならせたり、構造が異なる抵抗を用い、かつ、その不純物濃度を異ならせることにより、行うことができる。
【００３８】
以上のように、図１８に示す従来の回路構成に対し抵抗素子（図１の抵抗６）を一つ追加するのみで、温度が変化しても高精度に発振周波数を一定に保つことができ、かつ小型のため、ＬＳＩ内蔵が容易にできる。つまり、図２０に示すメモリ１１９などの大規模回路を用いずにシンプルで小型な回路構成にて発振周波数を一定に保つことができる。即ち、ＩＣチップ上に構成される発振回路に関し、発振周波数についての温度依存性（温度特性）のうち抵抗の温度依存性（温度特性）が主要因であるので、この温度依存性（温度特性）を、メモリなどの大規模回路を用いずにシンプルで小型な回路構成にて補償することができる。
【００３９】
以上説明してきたように本実施形態は下記の特徴を有する。
（イ）図１に示すように、能動回路（１，２，３）の帰還回路としてＣＲ回路を用いた発振回路において、ＣＲ回路を構成する抵抗５の温度係数θ１（図８参照）よりも大きな温度係数θ２（＞θ１）を有する抵抗６を、ＣＲ回路のコンデンサ４の充放電開始電圧および充放電時間を調整するための抵抗として組み込んだ。
（ロ）より詳しくは、インバータ１，２，３を直列に接続し、インバータ３の出力端子からインバータ１の入力端子に抵抗５を介して帰還をかけるとともに、インバータ２の出力端子からコンデンサ４を介してインバータ１の入力端子に帰還をかけた発振回路において、インバータ２の出力端子からインバータ１の入力端子へのコンデンサ４を介した帰還経路に、抵抗５の温度係数θ１よりも大きな温度係数θ２（＞θ１）を有する抵抗６を配した。広義には、インバータを３以上直列に接続し、このインバータ群（１〜３）のうちの奇数番目のインバータの出力端子から第１番目のインバータ１の入力端子に抵抗５を介して帰還をかけるとともに、少なくともいずれかのインバータの出力端子からコンデンサ４を介して第１番目のインバータ１の入力端子に帰還をかけた発振回路において、インバータ群（１〜３）のうちの偶数番目のインバータの出力端子から第１番目のインバータ１の入力端子へのコンデンサ４を介した帰還経路に、抵抗５の温度係数θ１よりも大きな温度係数θ２（＞θ１）を有する抵抗６を配した。
【００４０】
よって、（イ）においては、ＣＲ回路を構成する抵抗５の温度係数よりも大きな温度係数を有する抵抗６を用いて、ＣＲ回路のコンデンサ４の充放電開始電圧および充放電時間が調整され、簡単な構成にて、発振周波数に関する温度依存性を改善することができる。（ロ）の構成によってコンデンサ４の充放電開始電圧および充放電時間を調整することにより、簡単な構成にて、発振周波数に関する温度依存性を改善することができる。
（ハ）より具体的には、抵抗５，６は半導体抵抗素子であり、半導体抵抗素子の不純物濃度を異ならせることにより抵抗５，６の温度係数を異ならせることができる。また、半導体抵抗素子は、不純物ドープトポリシリコン抵抗もしくは拡散抵抗を用いるとよい。
【００４１】
図１に代わる構成として、図１１，１２，１３，１４に示す構成としてもよい。
図１１において、３つのインバータ１，２，３を直列に接続し、第３番目のインバータ３の出力端子から第１番目のインバータ１の入力端子に抵抗５ａおよびコンデンサ４を介して帰還をかけるとともに、インバータ３の出力端子からインバータ１の入力端子に抵抗５ｂを介して帰還をかけている。また、第２番目のインバータ２の出力端子から第１番目のインバータ１の入力端子へのコンデンサ４を介した帰還経路に、抵抗５ａ，５ｂの温度係数よりも大きな温度係数を有する抵抗６を配している。
【００４２】
図１２の回路は図１１の回路と等価である。図１２において、３つのインバータ１，２，３を直列に接続し、第１番目のインバータ１の出力端子から第１番目のインバータ１の入力端子に抵抗５ａおよびコンデンサ４を介して帰還をかけるとともに、第３番目のインバータ３の出力端子からインバータ１の入力端子に抵抗５ｂを介して帰還をかけている。また、第２番目のインバータ２の出力端子から第１番目のインバータ１の入力端子へのコンデンサ４を介した帰還経路に、抵抗５ａ，５ｂの温度係数よりも大きな温度係数を有する抵抗６を配している。
【００４３】
図１３において、５つのインバータ７１，７２，７３，７４，７５を直列に接続し、第３番目のインバータ７３の出力端子から第１番目のインバータ７１の入力端子に抵抗５ａおよびコンデンサ４を介して帰還をかけている。また、第５番目のインバータ７５の出力端子からインバータ７１の入力端子に抵抗５ｂを介して帰還をかけている。さらに、第４番目のインバータ７４の出力端子から第１番目のインバータ７１の入力端子へのコンデンサ４を介した帰還経路に、抵抗５ａ，５ｂの温度係数よりも大きな温度係数を有する抵抗６を配している。
【００４４】
図１４において、５つのインバータ７１，７２，７３，７４，７５を直列に接続し、第１番目のインバータ７１の出力端子から第１番目のインバータ７１の入力端子に抵抗５ａおよびコンデンサ４を介して帰還をかけている。また、第５番目のインバータ７５の出力端子からインバータ７１の入力端子に抵抗５ｂを介して帰還をかけている。さらに、第４番目のインバータ７４の出力端子から第１番目のインバータ７１の入力端子へのコンデンサ４を介した帰還経路に、抵抗５ａ，５ｂの温度係数よりも大きな温度係数を有する抵抗６を配している。
（第２の実施の形態）
次に、第２の実施の形態を説明する。
【００４５】
図１５に、本実施形態における発振回路の構成図を示す。本実施形態における発振回路もワンチップ内に集積化されている。即ち、ＩＣ化されている。
図１５において、能動素子としてのコンパレータ８０を具備している。また、抵抗８１とコンデンサ８２を帰還回路として用いている。この帰還回路（ＣＲ回路）にてコンパレータ８０の一方の入力端子（第１の入力端子）に帰還がかけられている。また、電源端子（Ｖｄｄ）とグランド間において３つの抵抗８３，８４，８５が直列に接続されている。抵抗８３と抵抗８４との間がスイッチ８６を介してコンパレータ８０の他方の入力端子（第２の入力端子）と接続されている。そして、抵抗８３と抵抗８４との間の電位にて高圧側の閾値電圧ＶｔＨが規定される。また、抵抗８４と抵抗８５との間がスイッチ８７を介してコンパレータ８０の他方の入力端子（第２の入力端子）と接続されている。そして、抵抗８４と抵抗８５との間の電位にて低圧側の閾値電圧ＶｔＬが規定される。このようにして、コンパレータ８０の他方の入力端子（第２の入力端子）に３つの抵抗８３，８４，８５により分圧した電圧が印加される。また、コンパレータ８０の出力によりスイッチ８６，８７が交互にオンされ、コンパレータ８０の入力端子（第２の入力端子）に高圧側閾値電圧ＶｔＨと低圧側閾値電圧ＶｔＬが交互に印加される。
【００４６】
ここで、抵抗８３，８５の温度係数を、抵抗８４およびＣＲ回路を構成する抵抗８１の温度係数よりも大きくしている。詳しくは、抵抗８３，８４，８５，８１は、図２に示したような不純物ドープトポリシリコン抵抗もしくは図３，５，６で示したような拡散抵抗であり、抵抗８３，８５の不純物濃度を、抵抗８４および抵抗８１の不純物濃度と異ならせることにより、抵抗８３，８５の温度係数を、抵抗８４および抵抗８１の温度係数よりも大きくしている。
【００４７】
これにより、図１６に示す高温時においては高圧側閾値電圧ＶｔＨと低圧側閾値電圧ＶｔＬの幅を狭くし、図１７に示す低温時においては高圧側閾値電圧ＶｔＨと低圧側閾値電圧ＶｔＬの幅を広くし、発振周波数（充放電時間）を一定に制御している。このようにして、図１５のコンデンサ８２による充放電動作時の充放電時間および充放電開始電圧を調整している。
【００４８】
なお、コンデンサ８２の充放電開始電圧および充放電時間の調整方法としては、抵抗８１，８３，８４，８５として、構造の異なる抵抗を用いたり、同じ構造の抵抗を用い、かつ、その不純物濃度を異ならせたり、構造が異なる抵抗を用い、かつ、その不純物濃度を異ならせることにより、行うことができる。
【００４９】
このように、図２０の改良型として、感温素子１１８やメモリ１１９を必要とせず、小型で、温度が変化しても発振周波数を一定に保つことができる。
以上説明してきたように本実施形態は下記の特徴を有する。
（イ）図１５に示すように、能動素子としてのコンパレータ８０の帰還回路としてＣＲ回路を用いた発振回路において、ＣＲ回路を構成する抵抗８１の温度係数よりも大きな温度係数を有する抵抗８３，８５を、ＣＲ回路のコンデンサ８２の充放電開始電圧（ＶｔＨ，ＶｔＬ）および充放電時間を調整するための抵抗として組み込んだ。
（ロ）より詳しくは、コンパレータ８０の一方の入力端子に対しコンデンサ８２と抵抗８１よりなるＣＲ回路を介して帰還をかけるとともに、コンパレータ８０の他方の入力端子に対し複数の抵抗８３，８４，８５により分圧した電圧を印加する発振回路において、分圧のための複数の抵抗８３，８４，８５のうちの一部の抵抗８３，８５の温度係数を、他の分圧のための抵抗８４およびＣＲ回路を構成する抵抗８１の温度係数よりも大きなものとした。
【００５０】
よって、（イ）においては、ＣＲ回路を構成する抵抗８１の温度係数よりも大きな温度係数を有する抵抗８３，８５を用いて、ＣＲ回路のコンデンサ８２の充放電開始電圧および充放電時間が調整され、簡単な構成にて、発振周波数に関する温度依存性を改善することができる。（ロ）の構成によってコンデンサ８２の充放電開始電圧および充放電時間を調整することにより、簡単な構成にて、発振周波数に関する温度依存性を改善することができる。
【００５１】
本実施形態においても、抵抗８１，８３，８４，８５は半導体抵抗素子であり、半導体抵抗素子の不純物濃度を異ならせることにより抵抗８１，８４と抵抗８３，８５の温度係数を異ならせることができる。また、半導体抵抗素子は、不純物ドープトポリシリコン抵抗もしくは拡散抵抗を用いるとよい。
【図面の簡単な説明】
【図１】第１の実施の形態における発振回路の構成図。
【図２】不純物ドープトポリシリコン抵抗を示す縦断面図。
【図３】ｐ^＋拡散抵抗を示す縦断面図。
【図４】コンデンサを示す縦断面図。
【図５】ｐウエル拡散抵抗を示す縦断面図。
【図６】ｎウエル拡散抵抗を示す縦断面図。
【図７】コンデンサを示す縦断面図。
【図８】温度特性を示す図。
【図９】各部位での波形を示す図。
【図１０】波形の一部を拡大した図。
【図１１】別例の発振回路の構成図。
【図１２】別例の発振回路の構成図。
【図１３】別例の発振回路の構成図。
【図１４】別例の発振回路の構成図。
【図１５】第２の実施の形態における発振回路の構成図。
【図１６】波形を示す図。
【図１７】波形を示す図。
【図１８】従来技術を説明するための発振回路の構成図。
【図１９】各部位での波形を示す図。
【図２０】従来技術を説明するための発振回路の構成図。
【符号の説明】
１…インバータ、２…インバータ、３…インバータ、４…コンデンサ、５…抵抗、５ａ…抵抗、５ｂ…抵抗、６…抵抗、７１…インバータ、７２…インバータ、７３…インバータ、７４…インバータ、７５…インバータ、８０…コンパレータ、８１…抵抗、８２…コンデンサ、８３…抵抗、８４…抵抗、８５…抵抗。

Claims

能動回路（１〜３，７１〜７５）あるいは能動素子（８０）の帰還回路としてＣＲ回路を用いた発振回路において、
前記ＣＲ回路を構成する抵抗（５，５ａ，５ｂ，８１）の温度係数よりも大きな温度係数を有する抵抗（６，８３，８５）を、前記ＣＲ回路のコンデンサ（４，８２）の充放電開始電圧および充放電時間を調整するための抵抗として組み込んだことを特徴とする発振回路。
インバータを３つ以上直列に接続し、このインバータ群（１〜３，７１〜７５）のうちの奇数番目のインバータの出力端子から第１番目のインバータ（１，７１）の入力端子に抵抗（５，５ａ，５ｂ）を介して帰還をかけるとともに、少なくともいずれかのインバータの出力端子からコンデンサ（４）を介して前記第１番目のインバータ（１，７１）の入力端子に帰還をかけた発振回路において、
インバータ群（１〜３，７１〜７５）のうちの偶数番目のインバータの出力端子から第１番目のインバータ（１，７１）の入力端子への前記コンデンサ（４）を介した帰還経路に、前記抵抗（５，５ａ，５ｂ）の温度係数よりも大きな温度係数を有する抵抗（６）を配したことを特徴とする発振回路。
コンパレータ（８０）の一方の入力端子に対しコンデンサ（８２）と抵抗（８１）よりなるＣＲ回路を介して帰還をかけるとともに、コンパレータ（８０）の他方の入力端子に対し複数の抵抗（８３，８４，８５）により分圧した電圧を印加する発振回路において、
前記分圧のための複数の抵抗（８３，８４，８５）のうちの一部の抵抗（８３，８５）の温度係数を、他の分圧のための抵抗（８４）および前記ＣＲ回路を構成する抵抗（８１）の温度係数よりも大きなものとしたことを特徴とする発振回路。
前記抵抗（５，５ａ，５ｂ，６，８１，８３，８４，８５）は半導体抵抗素子である請求項１〜３のいずれか１項に記載の発振回路。
前記半導体抵抗素子の不純物濃度を異ならせることにより抵抗（５，５ａ，５ｂ，６，８１，８３，８４，８５）の温度係数を異ならせたことを特徴とする請求項４に記載の発振回路。
前記半導体抵抗素子は、不純物ドープトポリシリコン抵抗もしくは拡散抵抗であることを特徴とする請求項４または５に記載の発振回路。
ワンチップ内に集積化したことを特徴とする請求項１〜６のいずれか１項に記載の発振回路。