JP2013153407A

JP2013153407A - Ｃｒ発振回路

Info

Publication number: JP2013153407A
Application number: JP2012148429A
Authority: JP
Inventors: Isshin Matsuo; 一心松尾
Original assignee: Denso Corp
Current assignee: Denso Corp
Priority date: 2011-12-28
Filing date: 2012-07-02
Publication date: 2013-08-08
Anticipated expiration: 2032-07-02
Also published as: CN104054262B; US9209814B2; JP5472384B2; US20140340164A1; CN104054262A; DE112012005546T5; WO2013099121A1

Abstract

【課題】より簡単な構成で温度特性を極力小さくするように調整できるＣＲ発振回路を提供する。
【解決手段】電源ＶＤＤとグランドとの間に３つの抵抗素子Ｒ１〜Ｒ３よりなる直列回路１を備え、抵抗素子Ｒ１，Ｒ３は正の温度特性を有するものを、抵抗素子Ｒ２には実質的に温度特性がないものを、抵抗素子Ｒ２とコンデンサＣ１及び／又は抵抗素子Ｒ４とにはトリミング可能なものを選択する。直列回路１とコンパレータ４の非反転入力端子との間に接続される第１スイッチ回路２は、コンパレータ４の出力信号Ｖｏがハイレベルを示す場合にオンし、第２スイッチ回路３は、出力信号Ｖｏがローレベルを示す場合にオンするように構成する。
【選択図】図１

Description

本発明は、ＣＲ発振回路に関する。

ＣＲ発振回路は、温度が変化すると発振周波数が変化することから、発振周波数を一定に維持するように補正を行うための様々技術が提案されている。例えば特許文献１には、ＣＲ発振回路自体の発振周波数は補正せず、その発振クロック信号に基づいて通信レートを決定する通信回路において、通信レートを一定とするための補正値を設定するようにしている。

特開２００６−２７０９１７号公報

しかしながら、特許文献１の構成では、温度を検出する回路と、補正値を記憶するメモリと、補正値に応じてＣＲ発振回路の発振クロック信号を逓倍するデジタルＰＬＬ回路等が必要であり、回路規模が大きくなると共に、補正値を設定する処理が複雑になるという問題がある。
本発明は上記事情に鑑みてなされたものであり、その目的は、より簡単な構成で温度特性を極力小さくするための調整が可能となるＣＲ発振回路を提供することにある。

請求項１記載のＣＲ発振回路によれば、電源とグランドとの間に少なくとも３つの抵抗素子が直列に接続される直列回路を備え、それらを、抵抗温度係数が大きい第１抵抗素子と、抵抗温度係数が第１抵抗素子よりも小さい第２抵抗素子との組合わせで構成する。また、コンデンサ及び／又は発振用抵抗素子とにはトリミング可能なものを選択する。そして、前記直列回路とコンパレータの非反転入力端子との間に接続される第１スイッチ回路は、コンパレータの出力信号がハイレベルを示す場合にオンし、第２スイッチ回路は、前記出力信号がローレベルを示す場合にオンするように構成する。

すなわち、コンパレータの出力信号がハイレベルを示し、コンデンサの端子電圧が上昇する期間では、第１スイッチ回路がオンすることでコンパレータの非反転入力端子に与えられる閾値電圧は高いレベルＶrefHとなる。一方、コンパレータの出力信号がローレベルを示し、コンデンサの端子電圧が下降する期間では、第２スイッチ回路がオンすることでコンパレータの非反転入力端子に与えられる閾値電圧は低いレベルＶrefLとなる。そして、直列回路を構成する第２抵抗素子の抵抗値を選択することで、閾値電圧ＶrefH，ＶrefL間の電位差を調整できる。

また、その他の第１抵抗素子は、温度の変化に伴い抵抗温度係数の極性に応じて抵抗値が上昇又は低下するので、やはり閾値電圧ＶrefH，ＶrefLの電位差を大きくしたり、又は小さくするように作用する。ＣＲ発振回路の発振出力が温度特性を持つ要因は、主として、温度の上昇に伴いコンパレータの出力応答が遅れることによる。これに対して、温度の上昇に伴い閾値電圧ＶrefH，ＶrefL間の電位差が小さくなれば、コンデンサの電位が変化した際に閾値電圧を交差するタイミングが早まるので、発振周波数が上昇する方向に作用してコンパレータの出力応答の遅れが補正される。

そこで、ＣＲ発振回路の動作環境温度を変化させながら発振周波数をモニタして、第２抵抗素子の抵抗値を設定すれば、温度係数に応じた抵抗値の変化との相互作用により、温度が変化しても発振周波数が極力一定となるように調整できる。そして、前記調整が終了した後にＣＲ時定数を調整すれば、発振出力周波数が所期の周波数となるように調整できる。したがって、従来よりも簡単な構成で、ＣＲ発振回路の温度特性を極力小さくするように調整できる。

請求項２記載のＣＲ発振回路によれば、第２抵抗素子についてもトリミング可能なものを選択する。したがって、第２抵抗素子の抵抗値にばらつきがある場合でも、トリミングにより抵抗値を事後的に調整できるので、温度特性をより高い精度で調整できる。

請求項３記載のＣＲ発振回路によれば、第１抵抗素子を、正の温度特性を有し、直列回路において一端が電源に接続される抵抗素子と、一端がグランドに接続される抵抗素子として、第２抵抗素子を前記２つの第１抵抗素子の間に接続する。このように構成すれば、正の温度特性を有する第１抵抗素子は、温度の上昇に伴い抵抗値が上昇するので、閾値電圧ＶrefH，ＶrefLの電位差を小さくするように作用する。また、第２抵抗素子の抵抗値が小さくなるとやはり閾値電圧ＶrefH，ＶrefLの電位差が小さくなる。したがって、第２抵抗素子の抵抗値を変化させれば、温度の上昇に伴い閾値電圧ＶrefH，ＶrefLの電位差が縮小する度合いを変化させることができるので、コンパレータの出力応答の遅れを補正して発振周波数の温度特性を調整できる。

請求項４記載のＣＲ発振回路によれば、第２抵抗素子を、直列回路において一端が電源に接続される抵抗素子と、一端がグランドに接続される抵抗素子として、第１抵抗素子を、前記２つの第２抵抗素子の間に接続されて負の温度特性を有する素子とする。このように構成すれば、負の温度特性を有する第１抵抗素子は、温度の上昇に伴い抵抗値が低下するので、閾値電圧ＶrefH，ＶrefLの電位差を小さくするように作用する。一方、２つの第２抵抗素子の抵抗値が小さくなれば、閾値電圧ＶrefH，ＶrefLの電位差が大きくなり、抵抗値が大きくなれば上記電位差が小さくなる。したがって、請求項３と同様に、コンパレータの出力応答の遅れを補正して発振周波数の温度特性を調整できる。

請求項５記載のＣＲ発振回路によれば、請求項１と同様に電源とグランドとの間に抵抗素子の直列回路を備えるが、それらの抵抗素子については、抵抗温度係数が異なる組み合わせを採用しない。それに替えて、発振用抵抗素子を、前記直列回路を構成する抵抗素子よりも抵抗温度係数が小さく設定される第１抵抗素子と、トリミング可能に構成される第２抵抗素子との直列回路で構成する。

前述したように、ＣＲ発振回路の発振出力が温度特性を持つ要因は、主に温度の上昇に伴いコンパレータの出力応答が遅れることによるから、発振用抵抗素子に第１抵抗素子を用いることで、温度の上昇に対する発振周波数の低下を抑制できる。そして、第２抵抗素子の抵抗値をトリミングすれば、発振用抵抗素子における第１抵抗素子の重みが変化することで、コンデンサの充放電速度が変化して発振周波数を調整できる。これにより、コンパレータの出力応答の遅れを補正して発振周波数の温度特性を調整できる。

請求項６記載のＣＲ発振回路によれば、請求項５のように発振用抵抗素子を構成する第２抵抗素子をトリミングすることに替えてコンデンサの容量をトリミングするので、請求項５と同様の作用効果が得られる。

請求項７記載のＣＲ発振回路によれば、直列回路を構成する抵抗素子の何れか１つを、トリミング可能に構成するので、直列回路を構成する各抵抗素子の抵抗値にばらつきがある場合でも、トリミングにより抵抗値を事後的に調整できるので、温度特性をより高い精度で調整できる。

第１実施例であり、ＣＲ発振回路の構成を示す図（ｂ）はコンパレータの出力信号Ｖｏの波形、（ａ）はコンデンサＣ１の端子電圧Ｖｃの波形を示す図（ｂ）は、温度の変化とコンパレータの出力応答遅延時間との関係、（ａ）は上記遅延時間の増大に伴う発振周波数の変化を示す図ＣＲ発振回路の温度特性を調整する方法を説明する図ＣＲ発振回路の発振周波数を最終的に調整する状態を説明する図第２実施例を示す図１相当図図４相当図第３実施例を示す図１相当図第４実施例を示す図１相当図図２相当図図４相当図図５相当図第５実施例を示す図９相当図

（第１実施例）
以下、第１実施例について図１ないし図５を参照して説明する。図１は、ＣＲ発振回路の構成を示す。電源ＶＤＤとグランドとの間には、抵抗素子Ｒ１〜Ｒ３が直列に接続されており、これらが直列回路１を構成している。抵抗素子Ｒ１，Ｒ３（第１抵抗素子）は、正の温度特性を有しており、抵抗素子Ｒ２（第２抵抗素子）については、抵抗素子Ｒ１，Ｒ３よりも抵抗温度係数が小さいものを選択し、且つトリミング可能な素子で構成する。尚、トリミングの手法はどのようなものでも良いが、例えば可変抵抗素子を用いても良いし、レーザトリミングを行っても良い。

抵抗素子Ｒ１，Ｒ３については、ＣＲ発振回路を例えば集積回路として構成する場合には、抵抗温度係数が９０００ppm／℃程度であるＰウェル抵抗などを用いる。そして、抵抗素子Ｒ２については、抵抗温度係数が抵抗素子Ｒ１，Ｒ３よりも小さい値となる素子、例えば、ＣｒＳｉ抵抗（抵抗温度係数が±数１０ppm／℃程度）などを用いる。

抵抗素子Ｒ１及びＲ２の共通接続点（抵抗素子Ｒ１の低電位側端子）は、第１スイッチ回路２を介してコンパレータ４の非反転入力端子に接続されており、抵抗素子Ｒ２及びＲ３の共通接続点（抵抗素子Ｒ３の高電位側端子）は、第２スイッチ回路３を介して前記非反転入力端子に接続されている。コンパレータ４の反転入力端子は、コンデンサＣ１を介してグランドに接続されていると共に、抵抗素子Ｒ４（発振用抵抗素子）を介して自身の出力端子に接続されている。

コンパレータ４の出力信号Ｖｏは、第１スイッチ回路２，第２スイッチ回路３の切り替え制御信号として与えられており、第２スイッチ回路３に対しては、ＮＯＴゲート５を介して反転された信号が与えられている。これらのスイッチ回路２及び３は、制御信号がハイレベルの場合にオンするものであり、出力信号Ｖｏがハイレベルであれば第１スイッチ回路２だけがオンし、ローレベルであれば第２スイッチ回路３のみがオンする。尚、スイッチ回路２及び３については、トランジスタやアナログスイッチ等で構成すれば良い。以上が、ＣＲ発振回路６を構成している。

次に、本実施例の作用について図２ないし図５を参照して説明する。図２（ｂ）は、コンパレータ４の出力信号Ｖｏの波形であり、図２（ａ）はコンデンサＣ１の端子電圧（反転入力端子の電位）Ｖｃの波形を示す。出力信号Ｖｏがハイレベルとなる期間はコンデンサＣ１が充電されて端子電圧Ｖｃが上昇し、出力信号Ｖｏがローレベルとなる期間はコンデンサＣ１が放電されて端子電圧Ｖｃが下降する。

また、図２（ａ）には、コンパレータ４の反転入力端子に与えられる２つの閾値電圧ＶrefH，ＶrefLを破線で示している。出力信号Ｖｏがハイレベルとなる期間は第１スイッチ回路２がオンするので閾値電圧は高いレベルのＶrefHとなり、出力信号Ｖｏがローレベルとなる期間は第２スイッチ回路３がオンするので閾値電圧は低いレベルのＶrefLとなる。図２（ｂ）に示す「遅延」はコンパレータ４の温度特性によるもので、端子電圧Ｖｃが閾値電圧ＶrefH，ＶrefLと交差した時点から出力信号Ｖｏが変化するタイミングが、温度の上昇に伴い遅れることを示している。

図３（ｂ）は、上述した温度の変化とコンパレータ４の出力応答遅延時間との関係を示すもので、図３（ａ）は、上記遅延時間の増大に伴う、補正を行わないＣＲ発振回路の発振周波数の変化を示している。すなわち、ＣＲ発振回路の発振周波数は温度の上昇に伴い低下する特性を示す。一方、図２（ａ）に示す閾値電圧ＶrefH，ＶrefLは、抵抗素子Ｒ１及びＲ３が正の温度特性を有することから温度の上昇に伴いそれらの抵抗値が上昇し、閾値電圧ＶrefH，ＶrefLの電位差を小さくする（遅延時間が減少する方向）ように作用する。また、抵抗素子Ｒ２をトリミングして抵抗値を小さくすれば、やはり閾値電圧ＶrefH，ＶrefLの電位差が小さくなる。したがって、抵抗素子Ｒ２の抵抗値を変化させれば、温度の上昇に伴い閾値電圧ＶrefH，ＶrefLの電位差が縮小する度合いが変化するので、コンパレータ４が有している温度特性を補正できる。

図４は、抵抗素子Ｒ２の抵抗値をトリミングして、ＣＲ発振回路６の温度特性を調整する方法を説明するものである。図中に破線で示すコンパレータ４の温度特性に基づく発振周波数特性は、図３（ａ）と同様に、温度の上昇に伴い右肩下がりとなる。また、図中に一点鎖線で示すコンパレータ４の閾値電圧の温度特性に基づく発振周波数特性は、抵抗素子Ｒ１及びＲ３の温度特性と、抵抗素子Ｒ２の抵抗値を増減させた結果との組み合わせにより、右肩下がりの特性から右肩上がりの特性まで連続的に変化する。そして、ＣＲ発振回路６としての温度特性は、両者の特性を合成したものとなる。

したがって、作業者は、ＣＲ発振回路６の動作環境温度を変化させながら出力信号Ｖｏの周波数をモニタして、抵抗素子Ｒ２の抵抗値をトリミングする。その結果、図４中に実線で示すように、想定した動作温度範囲について、発振周波数がほぼ一定となるように調整する。図５は、ＣＲ発振回路６の発振周波数を最終的に調整する状態を説明する図である。図４に示す調整により温度特性をほぼフラットにした後に、抵抗素子Ｒ４の抵抗値をトリミングすることで、発振周波数が目標値に近くなるように調整する。

尚、コンデンサＣ１の容量をトリミングしても良いし、双方を並行してトリミングしても良い。要はＣＲ発振回路６のＣＲ時定数を調整すれば良い。また、容量をトリミングする場合には、例えば予め複数のコンデンサを用意しておき、それらの並列接続数を変化させることで行えば良い。

以上のように本実施例によれば、電源ＶＤＤとグランドとの間に３つの抵抗素子Ｒ１〜Ｒ３よりなる直列回路１を備え、抵抗素子Ｒ１，Ｒ３は正の温度特性を有するものを、抵抗素子Ｒ２には抵抗温度係数が抵抗素子Ｒ１，Ｒ３よりも小さいものを選択する。また、抵抗素子Ｒ２とコンデンサＣ１及び／又は抵抗素子Ｒ４とにはトリミング可能なものを選択する。そして、直列回路１とコンパレータ４の非反転入力端子との間に接続される第１スイッチ回路２は、コンパレータ４の出力信号Ｖｏがハイレベルを示す場合にオンし、第２スイッチ回路３は、出力信号Ｖｏがローレベルを示す場合にオンするように構成する。
したがって、抵抗素子Ｒ２の抵抗値をトリミングすることで、正の温度特性を有する抵抗素子Ｒ１，Ｒ３の抵抗値の変化との組み合わせにより、閾値電圧ＶrefH，ＶrefL間の電位差を変化させてコンパレータ４の温度特性を調整し、温度が変化した場合でも出力信号Ｖｏの周波数がほぼ一定となるように調整できる。

（第２実施例）
図６及び図７は第２実施例であり、第１実施例と同一部分には同一符号を付して説明を省略し、以下異なる部分について説明する。第２実施例のＣＲ発振回路１１は、ＣＲ発振回路１の直列回路１を直列回路１２に置き換えたもので、直列回路１２は、抵抗素子Ｒ１’〜Ｒ３ ’を直列に接続して構成されている。この場合、抵抗素子Ｒ２’は、負の温度特性を有する素子（第１抵抗素子）であり、抵抗素子Ｒ１’及びＲ３’は、抵抗温度係数が抵抗素子Ｒ２’よりも小さく、且つトリミング可能な素子（第２抵抗素子）である。

次に、第２実施例の作用について図７を参照して説明する。ＣＲ発振回路１１では、直列回路１２を構成する抵抗素子Ｒ１’〜Ｒ３ ’の温度特性と、トリミング可能な素子との組み合わせが第１実施例とは逆になっている。抵抗素子Ｒ２’は、負の温度特性を有しているので、温度の上昇に伴い抵抗値が低下し、閾値電圧ＶrefH，ＶrefLの電位差を小さくするように作用する。また、抵抗素子Ｒ１’，Ｒ３’の抵抗値をトリミングして大きくすれば、上記電位差はやはり小さくなり、抵抗値を小さくすれば電位差は大きくなる。したがって、これらの特性の組み合わせにより、図７に示すように、第１実施例と同様に出力信号Ｖｏの周波数を調整できる。この場合、抵抗素子Ｒ１’及びＲ３’については、抵抗値の増減値が等しくなるようにトリミングするのが望ましい。

以上のように第２実施例によれば、直列回路１２において一端が電源に接続される抵抗素子Ｒ１’と、一端がグランドに接続される抵抗素子Ｒ３’とをトリミング可能にし、これら２つの抵抗素子の間に接続される抵抗素子Ｒ２’に負の温度特性を有するものを用いたので、これらの組み合わせによりコンパレータ４の出力応答の遅れを補正でき、第１実施例と同様の効果が得られる。

（第３実施例）
図８は第３実施例であり、第１実施例と異なる部分について説明する。第３実施例では、第２抵抗素子である抵抗素子Ｒ２Ａを抵抗素子Ｒ２と並列に接続している。トリミングについては、第１実施例と同様に抵抗素子Ｒ２を対象とすれば良い。その他、抵抗素子Ｒ２Ａを抵抗素子Ｒ２と直列に接続しても良いし、第１抵抗素子である抵抗素子Ｒ１，Ｒ３についても、他の抵抗素子（但し、温度特性は抵抗素子Ｒ１，Ｒ３に等しいものを選択する）を直列又は並列に接続しても良い。すなわち、第１〜第３抵抗素子は、夫々２つ以上の素子で構成されていても良い。

（第４実施例）
図９ないし図１２は第４実施例である。第４実施例のＣＲ発振回路２１は、第１実施例の直列回路１を構成していた抵抗素子Ｒ２を抵抗素子Ｒ２Ｂに置き換えて、直列回路２２を構成している。この抵抗素子Ｒ２Ｂは、抵抗素子Ｒ１，Ｒ３と同じ抵抗温度係数（同じ材料）を有しており、抵抗素子Ｒ２と同様にトリミング可能に構成されている。また、オペアンプ４の出力端子と抵抗素子Ｒ４（請求項５，６における第２抵抗素子に対応）との間には、抵抗素子Ｒ５（請求項５，６における第１抵抗素子に対応）が挿入されている。

この抵抗素子Ｒ５は、抵抗素子Ｒ４よりも小さい抵抗温度係数を有するもので、例えば第１実施例の抵抗素子Ｒ２と同様にＣｒＳｉ抵抗を用いたり、第２実施例の抵抗素子Ｒ２’のように負の温度特性を有する材料が選択されている。尚、抵抗素子Ｒ４及びＲ５の直列合成抵抗をＲｆ（発振用抵抗素子）とする。

次に、第４実施例の作用について図１０ないし図１２を参照して説明する。前述のように、コンパレータ４の温度特性に基づく発振周波数特性は温度の上昇に伴い低下する。第４実施例では、抵抗素子Ｒ５が抵抗素子Ｒ４よりも小さい抵抗温度係数，或いは負の温度特性を有しているので、コンパレータ４の温度特性を補償する関係にある。そして、抵抗素子Ｒ４の抵抗値をトリミングすれば、合成抵抗Ｒｆの抵抗値が変化すると共に、抵抗素子Ｒ５の温度特性が発振周波数に寄与する重みも変化することになる。

図１０に示すように、合成抵抗Ｒｆの抵抗値が小さくなれば、コンデンサＣ１の充放電速度が速くなって発振周波数は上昇し、合成抵抗Ｒｆの抵抗値が大きくなれば、同充放電速度が遅くなり発振周波数は低下する。図４相当図である図１１において、一点鎖線で示すコンパレータ４の温度特性に基づく発振周波数特性は、基本的に右肩下がりの特性を示し、合成抵抗Ｒｆの温度特性に基づく発振周波数特性は、基本的に右肩上がりの特性を示す。そして、両者の合成がＣＲ発振回路２１としての発振周波数特性であるから、抵抗素子Ｒ４をトリミングして合成抵抗Ｒｆの抵抗値を変化させれば上記特性を調整できる。

したがって、作業者は、ＣＲ発振回路２１の動作環境温度を変化させながら出力信号Ｖｏの周波数をモニタして、抵抗素子Ｒ４の抵抗値をトリミングする。その結果、図１１中に実線で示すように、想定した動作温度範囲について、発振周波数がほぼ一定となるように調整する。図１２は図５相当図であり、温度特性をほぼフラットにした後に、直列回路２２における抵抗素子Ｒ２Ｂの抵抗値をトリミングして（ここでは、コンパレータ４の閾値を変化させる）、ＣＲ発振回路２１の発振周波数が最終的に目標値に近くなるように調整する。

以上のように第４実施例によれば、直列回路２２を構成する抵抗素子Ｒ１，Ｒ２Ｂ，Ｒ３については、抵抗温度係数が等しい同じ材料を用い、発振用抵抗素子Ｒｆを、トリミング可能に構成される抵抗素子Ｒ４と、温度特性が抵抗素子Ｒ４よりも小さいか、若しくは負の温度特性を有する抵抗素子Ｒ５との直列回路で構成した。

したがって、抵抗素子Ｒ５を用いることで温度の上昇に対する発振周波数の低下を抑制でき、抵抗素子Ｒ４の抵抗値をトリミングすれば、発振用抵抗素子Ｒｆにおける抵抗素子Ｒ５の重みが変化して、コンデンサＣ１の充放電速度を変化させ発振周波数を調整できる。これにより、コンパレータ４の出力応答の遅れを補正して発振周波数の温度特性を調整できる。そして、直列回路２２を構成する抵抗素子Ｒ２Ｂをトリミング可能に構成するので、直列回路２２を構成する各抵抗素子の抵抗値にばらつきがある場合でも、トリミングにより抵抗値を事後的に調整して温度特性をより高い精度で調整できる。

（第５実施例）
図１３に示す第５実施例のＣＲ発振回路３１は、第４実施例のＣＲ発振回路２１より抵抗素子Ｒ４を削除し、コンデンサＣ１を容量がトリミング可能なコンデンサＣ２に置き換えたものである。この様に構成した場合も、コンデンサＣ２の容量を変化させれば充放電速度を調整できるので、第４実施例と同様の作用効果が得られる。

本発明は上記し又は図面に記載した実施例にのみ限定されるものではなく、以下のような変形又は拡張が可能である。
上記第１〜第３実施例では第２抵抗素子をトリミング可能な素子としたが、必ずしもトリミング可能であることは必要でない。ＣＲ発振回路の温度特性や、第１抵抗素子の温度特性が予め把握できれば、第２抵抗素子の抵抗値をそれらの温度特性を考慮して選択すれば良い。
第１実施例における第１抵抗素子としては、その他、例えば金属皮膜抵抗等を用いても良い。また、第２実施例における第１抵抗素子としては、例えば炭素皮膜抵抗等を用いても良い。第２抵抗素子としては、ＣｒＳｉ抵抗以外の金属薄膜抵抗等を用いても良い。
第４，第５実施例においても、抵抗素子Ｒ２Ｂについては必要に応じてトリミング可能に構成すれば良い。

図面中、１，１Ａは直列回路、２は第１スイッチ回路、３は第２スイッチ回路、４はコンパレータ、６，６Ａ，１１はＣＲ発振回路、１２は直列回路、Ｒ１，Ｒ３は抵抗素子（第１抵抗素子）、Ｒ２は抵抗素子（第２抵抗素子）、Ｒ２Ａは抵抗素子（第２抵抗素子）、Ｒ４は抵抗素子（発振用抵抗素子）、Ｃ１はコンデンサ、Ｒ１’，Ｒ３’は抵抗素子（第２抵抗素子）、Ｒ２’は抵抗素子（第１抵抗素子）、２１はＣＲ発振回路、２２は直列回路、Ｒ４は抵抗素子（第２抵抗素子）、Ｒ５は抵抗素子（第１抵抗素子）、Ｒｆは合成抵抗（発振用抵抗素子）、３１はＣＲ発振回路、Ｃ２はコンデンサを示す。

Claims

反転入力端子がコンデンサを介してグランドに接続されると共に、発振用抵抗素子を介して出力端子に接続されるコンパレータと、
電源とグランドとの間に少なくとも３つの抵抗素子が直列に接続される直列回路と、
一端が、前記直列回路において電源に接続されている抵抗素子の低電位側端子に接続され、他端が前記コンパレータの非反転入力端子に接続される第１スイッチ回路と、
一端が、前記直列回路においてグランドに接続されている抵抗素子の高電位側端子に接続され、前記非反転入力端子に接続される第２スイッチ回路とを備え、
前記第１スイッチ回路は、前記コンパレータの出力信号がハイレベルを示す場合にオンし、前記第２スイッチ回路は、前記出力信号がローレベルを示す場合にオンするように構成され、
前記直列回路を構成する抵抗素子は、抵抗温度係数が大きい第１抵抗素子と、抵抗温度係数が前記第１抵抗素子よりも小さい第２抵抗素子とからなり、
前記コンデンサ及び／又は前記発振用抵抗素子は、トリミング可能に構成されていることを特徴とするＣＲ発振回路。
前記第２抵抗素子についても、トリミング可能に構成されていることを特徴とする請求項１記載のＣＲ発振回路。
前記第１抵抗素子は正の温度特性を有し、前記直列回路において一端が電源に接続される抵抗素子と、一端がグランドに接続される抵抗素子とからなり、
前記第２抵抗素子は、前記２つの第１抵抗素子の間に接続されていることを特徴とする請求項１又は２記載のＣＲ発振回路。
前記第２抵抗素子は、前記直列回路において一端が電源に接続される抵抗素子と、一端がグランドに接続される抵抗素子とからなり、
前記第１抵抗素子は、前記２つの第２抵抗素子の間に接続され、負の温度特性を有していることを特徴とする請求項１又は２記載のＣＲ発振回路。
反転入力端子がコンデンサを介してグランドに接続されると共に、発振用抵抗素子を介して出力端子に接続されるコンパレータと、
電源とグランドとの間に少なくとも３つの抵抗素子が直列に接続される直列回路と、
一端が、前記直列回路において電源に接続されている抵抗素子の低電位側端子に接続され、他端が前記コンパレータの非反転入力端子に接続される第１スイッチ回路と、
一端が、前記直列回路においてグランドに接続されている抵抗素子の高電位側端子に接続され、前記非反転入力端子に接続される第２スイッチ回路とを備え、
前記第１スイッチ回路は、前記コンパレータの出力信号がハイレベルを示す場合にオンし、前記第２スイッチ回路は、前記出力信号がローレベルを示す場合にオンするように構成され、
前記発振用抵抗素子は、前記直列回路を構成する抵抗素子よりも抵抗温度係数が小さく設定される第１抵抗素子と、トリミング可能に構成される第２抵抗素子との直列回路で構成されていることを特徴とするＣＲ発振回路。
反転入力端子がコンデンサを介してグランドに接続されると共に、発振用抵抗素子を介して出力端子に接続されるコンパレータと、
電源とグランドとの間に少なくとも３つの抵抗素子が直列に接続される直列回路と、
一端が、前記直列回路において電源に接続されている抵抗素子の低電位側端子に接続され、他端が前記コンパレータの非反転入力端子に接続される第１スイッチ回路と、
一端が、前記直列回路においてグランドに接続されている抵抗素子の高電位側端子に接続され、前記非反転入力端子に接続される第２スイッチ回路とを備え、
前記第１スイッチ回路は、前記コンパレータの出力信号がハイレベルを示す場合にオンし、前記第２スイッチ回路は、前記出力信号がローレベルを示す場合にオンするように構成され、
前記発振用抵抗素子は、前記直列回路を構成する抵抗素子よりも抵抗温度係数が小さく設定されており、
前記コンデンサは、トリミング可能に構成されていることを特徴とするＣＲ発振回路。
前記直列回路を構成する抵抗素子の何れか１つは、トリミング可能に構成されていることを特徴とする請求項５又は６記載のＣＲ発振回路。