JP5656760B2

JP5656760B2 - 半導体集積回路装置

Info

Publication number: JP5656760B2
Application number: JP2011145121A
Authority: JP
Inventors: 美沙大輪; 豪一小野; 雄介菅野; 侑樹岡田
Original assignee: Hitachi Ltd
Current assignee: Hitachi Ltd
Priority date: 2011-06-30
Filing date: 2011-06-30
Publication date: 2015-01-21
Anticipated expiration: 2031-06-30
Also published as: JP2013012969A

Description

本発明は、半導体集積回路の特性を管理する技術に関するものである。

近年、半導体集積回路のプロセスの微細化に伴いトランジスタの特性ばらつきは増加しており、微細化が進むと、従来課題となっていたチップ間にシステマティックに発生するトランジスタの特性ばらつきであるグローバルばらつきだけでなく、チップ内にランダムに発生するトランジスタの特性ばらつきであるランダムばらつきが増大する。

このランダムばらつきは、回路の遅延特性を変動させるが、このランダムばらつきによる回路の遅延特性変動は、LSIの微細化による電源電圧の低下によって増大し続けている。よって、微細プロセスでのLSIでは、ランダムばらつきによる回路の遅延特性変動を補償することが重要となる。そのため、回路の遅延特性変動補償のためには、ランダムばらつきを計測する必要性が高まっている。

また、ばらつきを計測するためのアダプティブＶＤＤ技術は、ＡＳＩＣ（ＬＳＩ)のプロセスばらつきや動作時の電圧、温度変化で生じるトランジスタの速度変動（有効電圧変動）をセンシングし、ＡＳＩＣごとに電源電圧（ＶＤＤ）を最適値に制御することで消費電力削減や性能向上を実現する。

そして、一般にグローバルばらつきを検出するためのモニタ回路としては、リングオシレータ回路を用いたものが知られている。リングオシレータ回路は奇数段の論理反転回路（インバータ）を直列接続し、最終段出力を初段入力に接続した環状構造をしており、出力信号は段数に応じた周波数を持つ発振信号となる。グローバルばらつきの検出は、チップごとに異なるトランジスタのしきい値電圧の変動によるリングオシレータ回路の出力信号の周波数変動を計測する。

一方、ランダムばらつき検出にリングオシレータ回路を用いた場合、トランジスタしきい値電圧がそれぞれランダムに変動するため、段数が多くなるとランダムばらつきによる回路の周波数特性変動は平均化され、検出が困難になる。そのため、少ないインバータの段数でリングオシレータ回路を構成する必要があるが、少ないインバータの段数では、インバータによる遅延量が小さく出力信号が高速になるため、計測が困難になってしまう。したがって、ランダムばらつきを検出するためのモニタ回路としてリングオシレータ回路を用いると、発振周波数の低速化と変動量の増加を同時に満足させることが困難となる。

そこで、ランダムばらつきを検出するための従来技術として、下記特許文献1が開示されている。特許文献1では、従来のランダムばらつき検出用の回路として、電源とグランドから切り離す回路が付いたインバータを並列接続することで成るインバータブロックが、複数個リング状に接続された構成となっている。ある段のP型トランジスタを順次切り替えて、リング発振器の発振周波数を測定する。

これにより、測定周波数のばらつきは、互いの特性を比較した場合においてばらつきを持つP型トランジスタを切り替えたことによって発生したものとなる。インバータブロック1段内のすべてのP型トランジスタ特性のばらつきの分布を得ることができる。また、N型トランジスタについても同様に行える。切り替え信号が入力されるP型トランジスタ、N型トランジスタは、自身のばらつきを抑えるために、複数のトランジスタから成り、これらのトランジスタが並列接続した構成となっている。インバータブロックを構成している部分のトランジスタが、ばらつき評価対象のトランジスタである。

特開2010-87968号公報

従来技術では、インバータブロックを並列に複数個接続したリングオシレータ回路を用いる。ランダムばらつき評価を行う場合、通常のインバータ構成部分のトランジスタを切り替えるが、その際、トランジスタを切り替えるだけでなく、リングオシレータ回路の信号経路を切り替えることになる。例えば、ここでいうリングオシレータ回路の信号経路とは、インバータブロックの入力部からインバータブロックの中に含まれるインバータの入力部まで、もしくはインバータの出力部からインバータブロックの出力部までが挙げられる。

そのため、ランダムばらつき評価対象のトランジスタを切り替えるだけでなく、トランジスタを切り替えるたびにインバータ間を接続する配線も切り替わり、配線抵抗や配線容量が変動する。従って、リングオシレータ回路の周波数特性変動にトランジスタの特性変動だけでなくインバータ間における配線の特性変動も含まれてしまう。その結果、リングオシレータ回路の出力信号からトランジスタのランダムばらつきを算出することが困難である。したがって、トランジスタ以外の特性変動分も含めて検出してしまうことが課題となる。

本発明の半導体集積回路装置では、入力された信号の論理レベルを反転させる第1および第2回路素子を直列に接続した第1発振回路と、前記発振回路の出力周波数をカウントする第1信号処理部と、前記第1回路素子に電源電圧を印加する第1電源端子と第1接地端子との間において互いに並列に接続された第1および第2トランジスタと、前記第1および第2トランジスタのうち、順に１つを切り替えて選択する第1選択制御部と、を有することを特徴とする。

本発明によれば、トランジスタの特性ばらつきを精度よく管理できる。

本発明の第1の実施例であるランダムばらつき検出用トランジスタの構成例を示す図である。本発明の第1の実施例であるランダムばらつき検出用トランジスタが別の構成例を示す図である。 NMOSトランジスタのVgsを変化させた際のVdsとIdsの変動量の関係の例を示した図である。本発明の第1の実施例であるランダムばらつき検出用トランジスタの別の構成例を示す図である。本発明の第1の実施例であるランダムばらつき検出用トランジスタが異なるインバータに接続された構成例を示す図である。本発明の第5図の構成でレイアウトを行った際における、回路の配置例を示す図である。本発明の第1の実施例であるランダムばらつき検出用トランジスタが異なるインバータに接続された構成例を示す図である。本発明の第1の実施例であるランダムばらつき検出用トランジスタが異なる発振回路に接続されたの構成例を示す図である。本発明の第1の実施例であるランダムばらつき検出用トランジスタが異なる発振回路に接続されたの構成例を示す図である。本発明の第2の実施例である異なるサイズのトランジスタで構成したリングオシレータ回路の構成例を示す図である。本発明の第3の実施例であるランダムばらつき検出用リングオシレータ回路とその全体システムの構成例を示す図である。本発明の第3の実施例であるランダムばらつき検出用リングオシレータ回路と信号処理部の詳細な構成例を示す図である。

以下、本発明における半導体集積回路装置について例を挙げて説明する。

図1は、本発明の半導体集積回路装置において、信号経路を変更させることなく、ランダムばらつきを精度よく検出するためのリングオシレータ回路100の構成の一例を示した図である。

リングオシレータ回路100は、複数のインバータ110で構成され、最終段のインバータ110の出力を初段のインバータ110の入力に環状に接続した構造である。

また、リングオシレータ回路100は、出力信号の発振周波数が所望の周波数、すなわちランダムばらつきを検出するために好適な周波数になるようにインバータ110の段数を決定している。

そして、ランダムばらつきを検出するための、互いの特性を比較した場合においてばらつきを持つPMOSトランジスタ120は、リングオシレータ回路100を構成するK段目のインバータ110と電源電位との間にL個接続されている。

ランダムばらつきを検出するためのPMOSトランジスタ120は、ランダムばらつきが十分に見えるサイズのトランジスタで構成されている。ランダムばらつきを検出するためのトランジスタとそれ以外のトランジスタのサイズは、異なっても良いが特に分ける必要はない。

ランダムばらつきを検出するためのPMOSトランジスタ120は、ゲート端子にセレクト線140がそれぞれのトランジスタに接続される。そして、個々のセレクト線140への電圧印加を制御することによって、動作するトランジスタを個別に選択することが可能な構成である。ここで、選択されるトランジスタは１つであることが好ましい。２つ以上選択して測定すると、選択したトランジスタのばらつきが平均化されてしまうためである。ただし、トランジスタを２つ以上選択したとしても、ばらつきを求めるために要求される精度を満たす場合はトランジスタを２つ以上選択してランダムばらつきを検出してもよい。

なお、図１ではインバータ110のPMOS側に接続された、ランダムばらつきを検出するためのPMOSトランジスタ120を図示したが、インバータ110のNMOS側にランダムばらつきを検出するためのNMOSトランジスタを代わりに接続してもよい。本構成により、リングオシレータ回路100の出力信号からはPMOSトランジスタとNMOSトランジスタのランダムばらつきを両方含んだ周波数変動が見えずに、PMOSトランジスタもしくはNMOSトランジスタどちらかのランダムばらつきを検出することができる。

図2は、インバータ210のPMOSトランジスタにランダムばらつきを検出するためのPMOSトランジスタ220が、インバータ210のNMOSトランジスタにランダムばらつきを検出するためのNMOSトランジスタ230が接続されている図である。

ランダムばらつきを検出するためのPMOSトランジスタ220は、リングオシレータ回路200を構成するK段目のインバータ210と電源電位との間にL個接続されている。

同様に、ランダムばらつきを検出するためのNMOSトランジスタ230は、リングオシレータ回路200を構成するK段目のインバータ210と接地電位との間にM個接続されている。本構成により、1個のリングオシレータ回路でPMOSトランジスタとNMOSトランジスタどちらかのランダムばらつきを検出することができるだけでなく、PMOSトランジスタとNMOSトランジスタを一緒に切り替えた際の両方のランダムばらつきを含んだ周波数変動を検出することができる。

図3は、図1及び図2においてNMOSトランジスタのゲートとソース間に印加される電位Vgsと、ドレインとソース間に印加される電位Vdsと、ランダムばらつきによるドレインとソース間に流れる電流Ids変化量との関係を示した図である。

図3に示すように、VgsまたはVdsが変化するとランダムばらつきによるIds変動量が大きく異なる。更に、リングオシレータ回路200の信号経路上にある各段のインバータ210への入力信号の電位は発振動作をしているため接地電位から電源電位まで常に変化している。そのため、リングオシレータ回路200の信号経路上にランダムばらつき検出用トランジスタを配置すると、リングオシレータ回路200の出力信号の周波数変動からトランジスタのしきい値電圧の変動量への換算が困難となる。

本発明の半導体集積回路装置において、ランダムばらつきを検出するためのPMOSトランジスタ220とNMOSトランジスタ230をリングオシレータ回路200の信号経路から切り離すことで、出力信号の周波数変動量に信号経路による配線抵抗や配線容量の変動量が加味されず、これらの検出を防止できる。

更に、ランダムばらつきを検出するためのPMOSトランジスタ220とNMOSトランジスタ230に印加されるVgsとVdsの変動量をほとんどなくすことが可能となり、リングオシレータ回路200の出力信号の周波数変動量からトランジスタのしきい値電圧の変動量への換算が容易となる。

よって、図1及び図2における構成によるとリングオシレータ回路の信号経路を変更させることなく、出力信号にトランジスタ以外の特性変動分を含まずに検出することが可能となり、出力信号の周波数変動量からトランジスタのしきい値電圧の変動量への換算が容易となる。

図4は、本発明の半導体集積回路装置において、信号経路を変更させることなく、ランダムばらつきを精度よく検出するためのリングオシレータ回路200の変形例を示した図である。本図は図2のようにインバータ210のPMOSトランジスタ及びNMOSトランジスタの両方にランダムばらつきを検出するためのMOSトランジスタが接続されている図であるが、図1のようにインバータ210の片方に接続する構成への適用も可能である。

ランダムばらつきを検出するためのPMOSトランジスタ220は、リングオシレータ回路200を構成するK段目のインバータ210のPMOSトランジスタとNMOSトランジスタの間にL個接続されている。

同様に、ランダムばらつきを検出するためのNMOSトランジスタ230は、リングオシレータ回路200を構成するK段目のインバータ210のPMOSトランジスタとNMOSトランジスタの間にM個接続されている。

ランダムばらつきを検出するためのPMOSトランジスタ220とNMOSトランジスタ230は、ゲート端子にセレクト線240がそれぞれのトランジスタに接続され、トランジスタを個別に選択することが可能な構成である。

以上、ランダムばらつきを検出するためのPMOSトランジスタ220もしくはNMOSトランジスタ230をリングオシレータ回路200を構成するインバータ210のPMOSトランジスタとNMOSトランジスタの間に接続することで、リングオシレータ回路の信号経路を変更することなく、出力信号にトランジスタ以外の特性変動分を含まずに検出することが可能となり、出力信号の周波数変動量からトランジスタのしきい値電圧の変動量への換算が容易となる。そして、本構成を採用することにより、さらにランダムばらつき検出用トランジスタの基板バイアス効果によってしきい値電圧を上昇させ、リングオシレータ回路200からの出力信号の周波数変動量の測定を容易にすることが可能となる。

なお、ランダムばらつきによるIds変動量はVgs、Vdsに依存する。また、Ids変動量はVdsの変化による影響よりVgsの変化による影響のほうが大きい。すなわち、図2では、Vgsを固定値とすることでリングオシレータ回路の周波数変動量からのトランジスタのしきい値電圧の変動量への換算を容易にすることを目的としていた。しかし、図4では、Vgsを固定することができないが、基板バイアス効果によってしきい値電圧を上昇させることで一段あたりの遅延量を大きくし、周波数変動を大きく見せる効果を用いてトランジスタのしきい値電圧の変動量への換算の容易化を実現している。

図5は、本発明の半導体集積回路装置において、信号経路を変更させることなく、ランダムばらつきを精度よく検出するためのリングオシレータ回路200の別の変形例を示した図である。

リングオシレータ回路200は、複数段のインバータ210で構成され、最終段のインバータ210の出力を初段のインバータ210の入力に環状に接続した構造である。また、リングオシレータ回路200は、出力信号の発振周波数が所望の周波数になるように段数を決定する。

同様に、ランダムばらつきを検出するためのNMOSトランジスタ230は、リングオシレータ回路200を構成するN段目のインバータ210と接地電位との間にM個接続されている。

ランダムばらつきを検出するためのPMOSトランジスタ220とNMOSトランジスタ230は、ゲート端子にセレクト線240がそれぞれのトランジスタに接続され、トランジスタを個別に選択することが可能な構成である。PMOSトランジスタ220とNMOSトランジスタ230とが異なる段にあるインバータ210に接続されることで、次に示す図6のようにレイアウトの自由度を高めることが出来る。

図6は、本発明の半導体集積回路装置において、ランダムばらつきを検出するためのPMOSトランジスタ220とNMOSトランジスタ230をリングオシレータ回路200を構成する異なる段にあるインバータ210に接続した際のレイアウトの一例を示した図である。

図6に示すように、リングオシレータ回路のレイアウトを行う際、横一列にレイアウトすると最終段出力と初段入力との配線が非常に長くなる場合がある。そのため、最終段出力と初段入力との配線を短くするためにリングオシレータ回路を図6のように一定の段数で切り返してレイアウトを行う。この場合、ある一つのインバータに対してランダムばらつき検出用ＰＭＯＳトランジスタとＮＭＯＳトランジスタとを接続すると、その接続配線が他のインバータの上を通ることになり、配線が複雑になる。そのため、ランダムばらつき検出用ＰＭＯＳトランジスタとＮＭＯＳトランジスタとをそれぞれ別のインバータに接続することで、他のインバータの上を通ることなく配線することが可能となり、レイアウトが容易になる。よってさらに、回路をコンパクトに配置することが可能となり、回路面積を小さくすることができる。

以上、本発明によるとリングオシレータ回路の信号経路を変更させることなく、出力信号にトランジスタ以外の特性変動分を含まずに検出することが可能となり、出力信号の周波数変動量からトランジスタのしきい値電圧の変動量への換算が容易となる。更に、レイアウトを容易に行え、回路の小面積化が可能となる。

図7は、本発明の半導体集積回路装置において、信号経路を変更させることなく、ランダムばらつきを精度よく検出するためのリングオシレータ回路200の別の変形例を示した図である。

同様に、ランダムばらつきを検出するためのNMOSトランジスタ230は、リングオシレータ回路200を構成するN段目のインバータ210のPMOSトランジスタとNMOSトランジスタの間にM個接続されている。

以上、図7の構成によると、ランダムばらつきを検出するためのPMOSトランジスタ220とNMOSトランジスタ230をリングオシレータ回路200を構成するインバータ210のPMOSトランジスタとNMOSトランジスタの間に接続することで、リングオシレータ回路の信号経路を変更させることなく、出力信号にトランジスタ以外の特性変動分を含まずに検出することが可能となり、出力信号の周波数変動量からトランジスタのしきい値電圧への換算が容易となるだけでなく、ランダムばらつき検出用トランジスタの基板バイアス効果によってしきい値電圧を上昇させ、図5の構成よりも更にリングオシレータ回路200からの出力信号の周波数変動量の測定を容易にすることが可能となる。

図8は、本発明の半導体集積回路装置において、信号経路を変更させることなく、ランダムばらつきを精度よく検出するためのリングオシレータ回路200の別の変形例を示した図である。

リングオシレータ回路200は、複数段のインバータ210で構成され、最終段のインバータ210の出力を初段のインバータ210の入力に環状に接続した構造である。また、リングオシレータ回路200は、出力信号の発振周波数が所望の周波数になるように段数を決定している。

ある1個のリングオシレータ回路200は、ランダムばらつきを検出するためのPMOSトランジスタ220のみ、リングオシレータ回路200を構成するK段目のインバータ210と電源電位との間にL個接続されている。

同様に、別のある1個のリングオシレータ回路200は、ランダムばらつきを検出するためのNMOSトランジスタ230のみ、リングオシレータ回路200を構成するN段目のインバータ210と接地電位との間にM個接続されている。

図8に示すように、電源電位と接地電位との間に接続されているトランジスタの段数が3段（ばらつき検出用トランジスタ1個とインバータ210におけるPMOS及びNMOSの2個）となることで、1個あたりのリングオシレータ回路200の面積が小さくなる。更に、ランダムばらつきを検出するためのPMOSトランジスタ220とNMOSトランジスタ230が別々のリングオシレータ回路200に接続されているため、1個あたりの回路の搭載面積が限られている場合や、NMOSトランジスタまたはPMOSトランジスタのどちらかの特性のみ測定したい場合にでも使用可能となる。

以上、図8の構成によるとリングオシレータ回路の信号経路を変更させることなく、出力信号にトランジスタ以外の特性変動分を含まずに検出することが可能となり、出力信号の周波数変動量からトランジスタのしきい値電圧への換算が容易となる。更に、回路の搭載面積や測定対象トランジスタが限定される場合に小面積で搭載可能となる。

図9は、本発明の半導体集積回路装置において、信号経路を変更させることなく、ランダムばらつきを精度よく検出するためのリングオシレータ回路200の別の変形例を示した図である。

ランダムばらつきを検出するためのPMOSトランジスタ220のみ、リングオシレータ回路200を構成するK段目のインバータ210のPMOSトランジスタとNMOSトランジスタの間にL個接続されている。

同様に、ランダムばらつきを検出するためのNMOSトランジスタ230のみ、リングオシレータ回路200を構成するN段目のインバータ210のPMOSトランジスタとNMOSトランジスタの間にM個接続されている。

以上、本発明の図9によると、ランダムばらつきを検出するためのPMOSトランジスタ220とNMOSトランジスタ230をリングオシレータ回路200を構成するインバータ210のPMOSトランジスタとNMOSトランジスタの間に接続することで、リングオシレータ回路の信号経路を変化させることなく、出力信号にトランジスタ以外の特性変動分を含まずに検出することが可能となり、出力信号の周波数変動量からトランジスタのしきい値電圧への換算が容易となるだけでなく、ランダムばらつき検出用トランジスタの基板バイアス効果によってしきい値電圧を上昇させ、図8の構成よりも更にリングオシレータ回路200からの出力信号の周波数変動量の測定を容易にすることが可能となる。

図10は、本発明の半導体集積回路装置において、信号経路を変更させることなく、リングオシレータ回路1000の出力信号を低速化しつつ、ランダムばらつきを精度よく検出するためのリングオシレータ回路1000の構成の一例を示した図である。

リングオシレータ回路1000は、後段に接続されるフリップフロップなどの回路の動作可能な信号の周波数特性を満たす必要があり、出力信号が高速なままでは信号処理が難しくなる場合があるため、出力信号を低速化する必要がある。リングオシレータ回路1000の出力信号を低速化するためには、リングオシレータ回路1000を構成するインバータの段数を増やす必要がある。そこで、リングオシレータ回路1000の出力信号の発振周波数が所望の周波数になるように段数を決定している。

また、ランダムばらつきによるリングオシレータ回路1000の出力信号の周波数変動量はリングオシレータ回路1000に含まれるランダムばらつきが十分に見えるサイズのトランジスタ数が増えると、周波数変動量が小さくなる。そのため、精度良くランダムばらつきをによる周波数変動量を測定するためには、リングオシレータ回路1000に含まれるランダムばらつきが十分に見えるサイズのトランジスタで構成されたインバータの数を必要最小限にする必要がある。

そこで、リングオシレータ回路1000の出力信号を低速化しつつ、精度良くランダムばらつきによる周波数変動量を測定するため、リングオシレータ回路1000を構成するインバータのうち、1個もしくは複数個をランダムばらつきが十分見えるサイズのトランジスタで構成されたインバータ1020で構成し、それ以外の1個もしくは複数個をランダムばらつきが十分見えないサイズのトランジスタで構成されたインバータ1010で構成したものを使用する。

リングオシレータ回路1000は、インバータ1010の段数により出力信号の周波数変動を抑えつつ、発振周波数を低速化する。また、リングオシレータ回路1000は、少数のインバータ1020でランダムばらつきによる周波数変動量を測定する。

複数のリングオシレータ回路を配置することになるが、全てのリングオシレータ回路を同一レイアウトにすることで配線のばらつきの影響を低減することができる。

以上、図10における構成によると、リングオシレータ回路の信号経路を変更させることなく、出力信号にトランジスタ以外の特性変動分を含まずに検出することが可能となる。更に、サイズの異なるインバータを接続するだけの構成となることからレイアウトが容易となるだけでなく、1個あたりの回路の搭載面積を小さくすることが可能となる。

図11は、本発明の半導体集積回路装置において、実施例1〜2に記載のリングオシレータ回路を搭載したシステムの全体構成の一例を示した図である。

図11に示すように、LSI回路1110上に配置した実施例1〜2に記載のリングオシレータ回路1120の出力信号を信号処理部1130へ送る。信号処理部1130では、リングオシレータ回路1120から得られた情報を元にトランジスタのランダムばらつき情報を生成する。更に、得られたトランジスタのランダムばらつき情報に基づき、最適な電源電位をLSI回路1110へ供給するための電源IC制御信号1131を電源IC1140へ送る。電源IC1140では、送られてきた電源IC制御信号1131に基づき電源電位1141をLSI回路1110へ出力する。

図12は、図11に示した本発明の半導体集積回路装置のリングオシレータ回路1120と信号処理部1130の詳細の一例を示した図である。

図12に示すように、信号処理部1130はリングオシレータ回路1120内にあるランダムばらつきを検出するためのPMOSトランジスタ群220及びNMOSトランジスタ群230を1個ずつ個別に制御するためのコントローラ1210を備える。コントローラ1210からランダムばらつきを検出するためのPMOSトランジスタ220またはNMOSトランジスタ230のゲート端子へセレクト信号1211を出力し、駆動させるトランジスタの選択を行う。

コントローラ1210によって選択されるランダムばらつきを検出するためのPMOSトランジスタ220とNMOSトランジスタ230が変化するたびに、リングオシレータ回路1120の出力信号はカウンタ1220に入力され、出力信号の周波数に相当するカウンタ値を出力する。コントローラ1210によって選択が変化した際に出力されたカウンタ値を全て二乗和演算部1230で記憶され、全てのカウンタ値の二乗和値をばらつきとして計算する。計算された二乗和値はばらつき/電圧変換部1240に入力され、得られた二乗和値に相当する電源IC制御信号1131に変換され、ばらつき/電圧変換部1240から出力される。これらの信号処理はクロック1250のタイミングで行われる。

また、コントローラ1210、カウンタ1220、二乗和演算部1230、ばらつき／電圧変換部1240はＬＳＩに内蔵される機能として説明したが、周辺回路としてこれらの機能を実現してもよい。

以上のように信号経路を変更しない半導体集積回路装置を構成することで、トランジスタ以外の特性変動分を含まないリングオシレータ回路の周波数変動を得ることができる。

100：リングオシレータ回路、110：インバータ、120：PMOSトランジスタ、140：セレクト線、200：リングオシレータ回路、210：インバータ、220：PMOSトランジスタ、230：NMOSトランジスタ、240：セレクト線、1000：リングオシレータ回路、1110：LSI回路、1120：リングオシレータ回路、1130：信号処理部、1131：電源IC制御信号、1140：電源IC、1141：電源電位、1210：コントローラ、1220：カウンタ、1230：二乗和演算部、1240：ばらつき/電圧変換部、1250：クロック

Claims

入力された信号の論理レベルを反転させる第１乃至第３のインバータを直列に接続して構成したリングオシレータ回路(1120)と、
前記リングオシレータ回路(1120)から得られた情報を元にトランジスタのランダムばらつき情報を生成する信号処理部(1130)と、
前記リングオシレータ回路(1120)および前記信号処理部(1130)を有するLSI回路(1110)へ、前記ばらつき情報に基づき、所定の電源電位を供給するための電源IC(1140)とを有し、
前記第１のインバータ(1020)はランダムばらつきが十分見えるサイズのトランジスタで構成されたものであり、前記第２および第３のインバータ(1010)はランダムばらつきが十分見えないサイズのトランジスタで構成されたものであり、前記第１のインバータ(1020)の総数は１個または複数個であり、前記第２および第３のインバータ(1010)の総数は前記前記第１のインバータ(1020)の総数よりも多いことを特徴とする半導体集積回路装置。