CN109001582B - 泄漏电流测量电路、集成电路及其系统 - Google Patents

Abstract

本发明提供一种泄漏电流测量电路、集成电路及其系统。所述泄漏电流测量电路包括泄漏产生电路及检测电路。所述泄漏产生电路从起始时间点产生泄漏电流，并基于所述泄漏电流产生泄漏电压信号，所述泄漏电压信号具有从初始电压发生变化的电压电平。所述检测电路产生具有激活时间的检测信号，所述检测信号是从起始时间点到检测时间点产生，且所述检测时间点对应于泄漏电压信号的电压电平达到目标电压时。

Description

泄漏电流测量电路、集成电路及其系统

[相关申请案的交叉参考]

本申请主张在2017年6月7日在韩国知识产权局(Korean Intellectual PropertyOffice，KIPO)提出申请的韩国专利申请第10-2017-0070590号的优先权，所述韩国专利申请的公开内容全文并入本申请供参考。

技术领域

与示例性实施例一致的方法及装置大体涉及半导体集成电路，且更具体来说涉及一种泄漏电流测量电路、集成电路及包括所述泄漏电流测量电路的系统。

背景技术

随着半导体器件越来越集成化，由半导体器件中的泄漏电流引起的功耗增加，且关于泄漏电流的信息变得很重要。一般来说，片上系统(system on chip，SoC)包括具有各种阈值电压的晶体管以实现高速操作。这些晶体管的泄漏电流依据阈值电压变化且具有大的偏差。电源管理方案(例如动态电压及频率调整(dynamic voltage and frequencyscaling，DVFS))是片上系统中不可缺少的，且为进行高效的电源管理，需要得到关于准确的泄漏电流的信息。举例来说，可基于因泄漏电流引起的电路操作的延迟或利用对泄漏电流的放大来测量泄漏电流。然而，这些方法可能因用于测量泄漏电流的测试时间及测试电路面积过多而不适用于片上系统。

发明内容

一个或多个示例性实施例提供一种能够高效地测量半导体元件的泄漏电流的泄漏电流测量电路。

一个或多个示例性实施例提供一种包括能够高效地测量半导体元件的泄漏电流的泄漏电流测量电路的集成电路及系统。

根据示例性实施例的方面，提供一种泄漏电流测量电路，所述泄漏电流测量电路包括：泄漏产生电路，被配置成从起始时间点产生泄漏电流，并基于所述泄漏电流产生泄漏电压信号，所述泄漏电压信号具有从初始电压发生变化的电压电平；以及检测电路，被配置成产生具有激活时间的检测信号，所述检测信号是从所述起始时间点到检测时间点产生，且所述检测时间点对应于所述泄漏电压信号的所述电压电平达到目标电压时。

根据另一示例性实施例的方面，提供一种系统，所述系统包括：半导体硅片，包括多个半导体管芯及泄漏电流测量电路，所述泄漏电流测量电路形成在对所述多个半导体管芯进行分离的划线通道处；以及测试器件，被配置成测试所述半导体硅片。所述泄漏电流测量电路包括：泄漏产生电路，被配置成从起始时间点产生泄漏电流，并基于所述泄漏电流产生泄漏电压信号，所述泄漏电压信号具有从初始电压发生变化的电压电平；以及检测电路，被配置成产生具有激活时间的检测信号，所述检测信号是从所述起始时间点到检测时间点产生，且所述检测时间点对应于所述泄漏电压信号的所述电压电平达到目标电压时。

根据又一示例性实施例的方面，提供一种形成在半导体管芯中的集成电路，所述集成电路包括：泄漏电流测量电路，被配置成测量所述半导体管芯的泄漏电流；以及监测电路，被配置成基于所述泄漏电流测量电路的输出来监测所述集成电路的操作。所述泄漏电流测量电路包括：泄漏产生电路，被配置成从起始时间点产生泄漏电流，并基于所述泄漏电流产生泄漏电压信号，所述泄漏电压信号具有从初始电压发生变化的电压电平；以及检测电路，被配置成产生具有激活时间的检测信号，所述检测信号是从所述起始时间点到检测时间点产生，且所述检测时间点对应于所述泄漏电压信号的所述电压电平达到目标电压时。

附图说明

结合附图阅读以下详细说明，将更清楚地理解各示例性实施例。

图1是示出根据一个或多个示例性实施例的泄漏电流测量电路的方块图。

图2是阐述根据一个或多个示例性实施例的图1所示泄漏电流测量电路的操作的图。

图3是示出根据一个或多个示例性实施例的泄漏产生电路的电路图。

图4是示出根据一个或多个示例性实施例的包括图3所示泄漏产生电路的泄漏电流测量电路的操作模式的图。

图5A及图5B是示出根据一个或多个示例性实施例的包括图3所示泄漏产生电路的泄漏电流测量电路的第一操作模式的时序图。

图6A及图6B是示出根据一个或多个示例性实施例的包括图3所示泄漏产生电路的泄漏电流测量电路的第二操作模式的时序图。

图7是示出根据一个或多个示例性实施例的检测电路的电路图。

图8是示出根据一个或多个示例性实施例的包括图7所示检测电路的泄漏电流测量电路的第一操作模式的时序图。

图9是示出根据一个或多个示例性实施例的包括图7所示检测电路的泄漏电流测量电路的第二操作模式的时序图。

图10是示出根据一个或多个示例性实施例的在图1所示泄漏电流测量电路中所包括的转换电路的方块图。

图11是示出根据一个或多个示例性实施例的在图10所示转换电路中所包括的时间-电压转换器的电路图。

图12A是示出根据一个或多个示例性实施例的包括图11所示时间-电压转换器的泄漏电流测量电路的第一操作模式的时序图。

图12B是示出根据一个或多个示例性实施例的包括图11所示时间-电压转换器的泄漏电流测量电路的第二操作模式的时序图。

图13是示出根据一个或多个示例性实施例的检测信号的激活时间与泄漏电流的关系的图。

图14是示出根据一个或多个示例性实施例的在图10所示转换电路中所包括的压控振荡器的图。

图15是示出根据一个或多个示例性实施例的在图14所示压控振荡器中所包括的电路的电路图。

图16是示出根据一个或多个示例性实施例的在图10所示转换电路中所包括的压控振荡器的图。

图17是示出根据一个或多个示例性实施例的在图16所示压控振荡器中所包括的电路的电路图。

图18是示出根据一个或多个示例性实施例的在图1所示泄漏电流测量电路中所包括的泄漏产生电路的电路图。

图19是示出根据一个或多个示例性实施例的在图18所示泄漏产生电路中所包括的被测器件的电路图。

图20是示出根据一个或多个示例性实施例的在图1所示泄漏电流测量电路中所包括的检测电路的电路图。

图21是示出根据一个或多个示例性实施例的包括图20所示检测电路的泄漏电流测量电路的第一操作模式的时序图。

图22是示出根据一个或多个示例性实施例的包括图20所示检测电路的泄漏电流测量电路的第二操作模式的时序图。

图23是示出根据一个或多个示例性实施例的在图1所示泄漏电流测量电路中所包括的转换电路的方块图。

图24是示出根据一个或多个示例性实施例的测试系统的图。

图25是示出根据一个或多个示例性实施例的集成电路的图。

图26是示出根据一个或多个示例性实施例的系统的方块图。

[符号的说明]

10、102：泄漏电流测量电路；

50：监测电路；

100、101：泄漏产生电路；

110：解码器；

300、301、302：检测电路；

310：检测反相器；

320：传递单元；

321：第一N型晶体管/传输门；

322：第一P型晶体管/传输门；

323：异或门；

324、351、INV：反相器；

330：复位单元/第一复位单元；

331、TPS：第二P型晶体管；

332：或门；

340：复位单元/第二复位单元；

341、TNS：第二N型晶体管；

342：与门；

350：输出驱动单元；

371：比较器；

372、611：第一异或门；

373、612：第二异或门；

500、501、502：转换电路；

600、601、TCO：时间-电压转换器；

610：控制单元；

620：放电单元/二极管单元；

621、622：二极管；

700、701、702、VCO：压控振荡器；

800、FD：分频器；

900：计数器电路；

950：串行化器；

1000：系统；

1010：集成电路；

1020：处理器；

1030：电源管理单元；

1040：时钟控制单元；

1070：电压控制单元；

1100：测试系统；

AMP：差分放大器；

ATE：测试器件/外部测试器件；

CCTR：时钟控制信号；

CDSEL：选择码；

CLK：时钟信号；

CMP：比较信号；

CST：存储电容器；

D[0:n]：计数值；

DEC1、DEC2、DECi、DECm：经解码位信号；

DECiB：反相信号；

DUT1、DUT2、DUTm：被测器件；

DUTi：被测器件/泄漏产生电路；

DUTN、DUTNi：N型半导体元件；

DUTP、DUTPi：P型半导体元件；

EN：使能信号；

FB1、FB2、…、FBm：功能区块；

GP：第一门信号；

GN：第二门信号；

H：逻辑高电平；

ILK：泄漏电流；

IN：输入信号；

INN、INP：差分输入信号；

L：逻辑低电平；

MCTR：控制信号；

MDN：第一操作模式；

MDP：第二操作模式；

N1：第一节点；

N2：第二节点；

NC：存储节点；

NTR：跟踪节点；

OCK1、OCK2、OCKm：操作时钟信号；

OSC：振荡信号；

OUT、SOUT：输出信号；

OUTN、OUTP：差分输出信号；

SD：半导体管芯；

SDET：检测信号；

SDET1：第一检测信号；

SDET2：第二检测信号；

SDET3：第三检测信号；

SDET4：第四检测信号；

SEL：选择信号；

SL：划线通道；

SLV：泄漏电压信号；

SLV1：第一泄漏电压信号；

SLV2：第二泄漏电压信号；

SLV3：第三泄漏电压信号；

SLV4：第四泄漏电压信号；

SS：中间信号；

SWN：第二开关信号；

SWP：第一开关信号；

TCV1：第一曲线；

TCV2：第二曲线；

TD：检测时间点；

TD1：第一检测时间点；

TD2：第二检测时间点；

TD3：第三检测时间点；

TD4：第四检测时间点；

TG：传输控制信号；

TGB：反相传输控制信号；

tLK：激活时间/泄漏时间；

tLK1：第一激活时间；

tLK2：第二激活时间；

tLK3：第三激活时间；

tLK4：第四激活时间；

TN1、TNE：第一N型晶体管/N型晶体管；

TN2：第二N型晶体管/N型晶体管；

TN3、TN4、TNT：N型晶体管；

TND：放电单元/放电开关；

TP1、TPE：第一P型晶体管/P型晶体管；

TP2、TP3、TP4：P型晶体管；

TPC：充电开关；

TPT：P型晶体管；

TS：起始时间点；

UC1、CU2、UC3、UC4、UC5：单元电路；

VCTR：电压控制信号；

VCTRL：控制电压；

VDD：供电电压；

VINT：初始电压；

V(N2)、V(NC)：电压；

VOP1、VOP2、VOPm：操作电压；

VSS：地电压；

VTG：目标电压；

WF：半导体硅片。

具体实施方式

现在将参照附图阐述各示例性实施例。在图式中，相同编号自始至终指代相同组件。

根据功能区块、单元及/或模块在图式中阐述并示出示例性实施例的方面。所属领域中的技术人员应理解，这些区块、单元及/或模块是由可利用基于半导体的制作技术或其他制造技术来形成的如下电子(或光学)电路来实体地实现：逻辑电路、分立元件、微处理器、硬连线电路、存储器组件、布线连接等。在由微处理器或类似元件实现区块、单元及/或模块的情形中，所述微处理器或类似元件可使用软件(例如，微代码)来进行编程以执行本文所论述的各种功能，且可视需要由固件及/或软件来驱动。作为另外一种选择，每一区块、单元及/或模块可由专用硬件来实现，或者实现为用于执行一些功能的专用硬件与用于执行其他功能的处理器(例如，一个或多个经编程微处理器及相关联的电路)的组合。此外，所述实施例的每一区块、单元及/或模块可在不背离本发明概念的范围的条件下被实体地分离成两个或更多个交互作用的且分立的区块、单元及/或模块。此外，所述实施例的区块、单元及/或模块可在不背离本公开的范围的条件下被实体地组合成更复杂的区块、单元及/或模块。

图1是示出根据一个或多个示例性实施例的泄漏电流测量电路的方块图，且图2是阐述根据一个或多个示例性实施例的图1所示泄漏电流测量电路的操作的图。

参照图1及图2，泄漏电流测量电路10可包括泄漏产生电路100及检测电路300。

泄漏产生电路100可从起始时间点TS在内部产生泄漏电流，并依据所述泄漏电流产生泄漏电压信号SLV，泄漏电压信号SLV具有从初始电压VINT增大或减小的电压电平。检测电路300可从起始时间点TS到检测时间点TD产生具有激活时间tLK的检测信号SDET，在检测时间点TD处，泄漏电压信号SLV的电压电平达到目标电压VTG。尽管图2示出泄漏电压信号SLV的电压电平从初始电压VINT减小到目标电压VTG的情形，然而根据其他示例性实施例或操作模式，泄漏电压信号SLV的电压电平可从初始电压VINT增大到目标电压VTG。另外，尽管图2示出检测信号SDET被激活到逻辑高电平的情形，然而根据电路配置，检测信号SDET可被激活到逻辑低电平。

可基于因泄漏电流引起的电路操作的延迟或利用对泄漏电流的放大来测量泄漏电流。然而，这些方法可能因用于测量泄漏电流的测试时间及测试电路面积过多而不适用于片上系统。

如下文将阐述，泄漏电压信号SLV的电压电平可通过由泄漏电流对提供泄漏电压信号SLV的跟踪节点进行充电或放电而增大或减小，且泄漏电压信号SLV的电压电平的增大速度或减小速度可被表示成检测信号SDET的激活时间tLK。如此一来，根据一个或多个示例性实施例的泄漏电流测量电路可使用一次充电或放电的时态信息(temporalinformation)来减少用于泄漏电流测量的测试时间。

根据一个或多个示例性实施例，泄漏电流测量电路10还可包括转换电路500。转换电路500可通过将检测信号SDET的激活时间tLK转换成与时态信息不同的信息来产生输出信号SOUT。在一些示例性实施例中，输出信号SOUT可为振荡信号，所述振荡信号以与检测信号SDET的激活时间对应的频率而振荡，如将参照图10到图17所阐述。在一些示例性实施例中，输出信号SOUT可为数字串行信号，所述数字串行信号包含与检测信号SDET的激活时间对应的计数值，如将参照图23所阐述。

可通过输入-输出垫而非直流(direct current，DC)测量垫将被作为振荡信号或数字串行信号提供的输出信号SOUT提供到外部测试器件。如此一来，根据一个或多个示例性实施例的泄漏电流测量电路可通过转换关于泄漏电流的信息并将关于泄漏电流的信息作为振荡信号的频率或单一数字串行信号来提供而高效地适应于具有有限输入-输出垫的系统，且因此泄漏电流测量电路可高效地集成在片上系统中。

图3是示出根据一个或多个示例性实施例的在图1所示泄漏电流测量电路中所包括的泄漏产生电路的电路图。

参照图3，泄漏产生电路101可包括N型半导体元件DUTN、N型晶体管TNE、P型半导体元件DUTP及P型晶体管TPE。

图3所示N型半导体元件DUTN及P型半导体元件DUTP是泄漏电流测量的对象。尽管图3示出N型半导体元件DUTN包括一个N型晶体管TNT且P型半导体元件DUTP包括一个P型晶体管TPT，然而N型半导体元件DUTN及P型半导体元件DUTP的配置可被确定为不同的。

N型半导体元件DUTN可连接在地电压VSS与跟踪节点NTR之间，其中泄漏电压信号SLV是在跟踪节点NTR处提供，且N型半导体元件DUTN可响应于选择信号SEL进行操作。N型晶体管TNE可与N型半导体元件DUTN串联连接在地电压VSS与跟踪节点NTR之间，且N型晶体管TNE可响应于使能信号EN进行操作。

P型半导体元件DUTP可连接在供电电压VDD与跟踪节点NTR之间，且P型半导体元件DUTP可响应于选择信号SEL进行操作。P型晶体管TPE可与P型半导体元件DUTP串联连接在供电电压VDD与跟踪节点NTR之间，且P型晶体管TPE可响应于使能信号EN进行操作。

图4是示出根据一个或多个示例性实施例的包括图3所示泄漏产生电路的泄漏电流测量电路的操作模式的图。

参照图3及图4，图3所示泄漏产生电路101及包括泄漏产生电路101的图1所示泄漏电流测量电路10可选择性地以第一操作模式MDN或以第二操作模式MDP进行操作，第一操作模式MDN用于测量N型半导体元件DUTN的泄漏电流，第二操作模式MDP用于测量P型半导体元件DUTP的泄漏电流。

使用选择信号SEL来选择泄漏电流测量的对象。在第一操作模式MDN中，可将选择信号SEL固定到逻辑低电平L以关断N型半导体元件DUTN。相比之下，在第二操作模式MDP中，可将选择信号SEL固定到逻辑高电平H以关断P型半导体元件DUTP。如此一来，泄漏产生电路101可依据选择信号SEL的逻辑电平来选择性地产生流过N型半导体元件DUTN的泄漏电流或流过P型半导体元件DUTP的泄漏电流。

使能信号EN的跃迁时间点可指示开始产生泄漏电流的上述起始时间点TS。在第一操作模式MDN中，使能信号EN从逻辑低电平L跃迁到逻辑高电平H的上升跃迁时间点可对应于起始时间点TS。相比之下，在第二操作模式MDP中，使能信号EN从逻辑高电平H跃迁到逻辑低电平L的下降跃迁时间点可对应于起始时间点TS。

以下，将参照图5A、图5B、图6A、及图6B来阐述包括图3所示泄漏产生电路101的泄漏电流测量电路的第一操作模式MDN及第二操作模式MDP。

图5A及图5B是示出根据一个或多个示例性实施例的包括图3所示泄漏产生电路的泄漏电流测量电路的第一操作模式的时序图。

参照图3、图4、及图5A，在第一操作模式MDN中，选择信号SEL可被固定到逻辑低电平L，且使能信号EN可从逻辑低电平L跃迁到逻辑高电平H以指示起始时间点TS。

在起始时间点TS之前，使能信号EN及选择信号SEL具有逻辑低电平L。因此，P型半导体元件DUTP及P型晶体管TPE被接通，而N型半导体元件DUTN及N型晶体管TNE被关断。因此，可在起始时间点TS之前执行以供电电压VDD对跟踪节点NTR进行充电的操作。

在与使能信号EN的上升沿(rising edge)对应的起始时间点TS处，P型晶体管TPE被关断而N型晶体管TNE被接通。因此，从起始时间点TS，停止对跟踪节点NTR的充电操作，且产生流过N型半导体元件DUTN的泄漏电流以对跟踪节点NTR进行放电。结果，泄漏电压信号SLV可从与初始电压VINT对应的供电电压VDD经由目标电压VTG减小到地电压VSS。

检测信号SDET可在开始产生泄漏电流的起始时间点TS处被激活，且在泄漏电压信号SLV的电压电平减小达到目标电压VTG的检测时间点TD处被去激活。换句话说，检测信号SDET的激活时间tLK对应于起始时间点TS与检测时间点TD之间的时间间隔。尽管图5A示出检测信号SDET是以逻辑高电平H被激活，然而根据电路配置，检测信号SDET可以逻辑低电平L被激活。

在图5B中，第一泄漏电压信号SLV1、第一检测时间点TD1、第一检测信号SDET1及第一激活时间tLK1表示流过N型半导体元件DUTN的泄漏电流相对大的第一种情形，且第二泄漏电压信号SLV2、第二检测时间点TD2、第二检测信号SDET2及第二激活时间tLK2表示流过N型半导体元件DUTN的泄漏电流相对小的第二种情形。举例来说，泄漏电流可在N型半导体元件DUTN中的N型晶体管TNT的阈值电压较小或N型晶体管TNT的大小较大时增大。

随着泄漏电流增大，跟踪节点NTR处的电压的放电速度增大，且因此第一泄漏电压信号SLV1可比第二泄漏电压信号SLV2更快地减小。因此，检测信号SDET的激活时间tLK可随着流过N型半导体元件DUTN的泄漏电流的增大而减小。

图6A及图6B是示出根据一个或多个示例性实施例的包括图3所示泄漏产生电路的泄漏电流测量电路的第二操作模式的时序图。

参照图3、图4、及图6A，在第二操作模式MDP中，选择信号SEL可被固定到逻辑高电平H，且使能信号EN可从逻辑高电平H跃迁到逻辑低电平L以指示起始时间点TS。

在起始时间点TS之前，使能信号EN及选择信号SEL具有逻辑高电平H。因此，P型半导体元件DUTP及P型晶体管TPE被关断，而N型半导体元件DUTN及N型晶体管TNE被接通。因此，可在起始时间点TS之前执行以地电压VSS对跟踪节点NTR进行放电的操作。

在与使能信号EN的下降沿(falling edge)对应的起始时间点TS处，P型晶体管TPE被接通而N型晶体管TNE被关断。因此，从起始时间点TS，停止对跟踪节点NTR的放电操作，且产生流过P型半导体元件DUTP的泄漏电流以对跟踪节点NTR进行充电。结果，泄漏电压信号SLV可从与初始电压VINT对应的地电压VSS经由目标电压VTG增大到供电电压VDD。

检测信号SDET可在开始产生泄漏电流的起始时间点TS处被激活，且在泄漏电压信号SLV的电压电平增大达到目标电压VTG的检测时间点TD处被去激活。换句话说，检测信号SDET的激活时间tLK对应于起始时间点TS与检测时间点TD之间的时间间隔。尽管图6A示出检测信号SDET是以逻辑低电平L被激活，然而根据电路配置，检测信号SDET可以逻辑高电平H被激活。

在图6B中，第三泄漏电压信号SLV3、第三检测时间点TD3、第三检测信号SDET3及第三激活时间tLK3表示流过P型半导体元件DUTP的泄漏电流相对大的第三种情形，且第四泄漏电压信号SLV4、第四检测时间点TD4、第四检测信号SDET4及第四激活时间tLK4表示流过P型半导体元件DUTP的泄漏电流相对小的第四种情形。举例来说，泄漏电流可在P型半导体元件DUTP中的P型晶体管TPT的阈值电压较小或P型晶体管TPT的大小较大时增大。

随着泄漏电流增大，跟踪节点NTR处的电压的充电速度增大，且因此第三泄漏电压信号SLV3可比第四泄漏电压信号SLV4更快地增大。因此，检测信号SDET的激活时间tLK可随着流过P型半导体元件DUTN的泄漏电流的增大而减小。

图7是示出根据一个或多个示例性实施例的在图1所示泄漏电流测量电路中所包括的检测电路的电路图。

参照图7，检测电路301包括检测反相器310、传递单元320、复位单元330及340以及输出驱动单元350。

检测反相器310具有连接到提供泄漏电压信号SLV的跟踪节点NTR的输入端子及连接到第一节点N1的输出节点。

传递单元320从起始时间点TS将第一节点N1电连接到第二节点N2。传递单元320可包括第一N型晶体管321、第一P型晶体管322、异或(XOR)门323及反相器324。第一N型晶体管321与第一P型晶体管322形成传输门，且异或门323及反相器324控制传输门321及322。异或门323对使能信号EN及选择信号SEL执行异或运算以产生传输控制信号TG，且反相器324使传输控制信号TG反相以产生反相传输控制信号TGB。传输控制信号TG被施加到第一N型晶体管321的栅极电极，且反相传输控制信号TGB被施加到第一P型晶体管322的栅极电极。

复位单元330及340在起始时间点TS之前将第二节点N2处的电压复位。复位单元330及340可包括第一复位单元330及第二复位单元340，第一复位单元330被配置成将第二节点N2处的电压复位到供电电压VDD，第二复位单元340被配置成将第二节点N2处的电压复位到地电压VSS。

第一复位单元330可包括第二P型晶体管331及或(OR)门332，第二P型晶体管331连接在供电电压VDD与第二节点N2之间，或门332用于控制第二P型晶体管331。或门332对使能信号EN及选择信号SEL执行或运算以产生第一门信号GP，第一门信号GP被施加到第二P型晶体管331的栅极电极。

第二复位单元340可包括第二N型晶体管341及与(AND)门342，第二N型晶体管341连接在地电压VSS与第二节点N2之间，与门342用于控制第二N型晶体管341。与门342对使能信号EN及选择信号SEL执行与运算以产生第二门信号GN，第二门信号GN被施加到第二N型晶体管341的栅极电极。

输出驱动单元350基于第二节点N2处的电压来产生检测信号SDET。尽管图7示出输出驱动单元350包括一个反相器351，然而输出驱动单元350的配置可被确定为不同的。

以下，将参照图8及图9来阐述包括图7所示检测电路301的泄漏电流测量电路的第一操作模式MDN及第二操作模式MDP。

图8是示出根据一个或多个示例性实施例的包括图7所示检测电路的泄漏电流测量电路的第一操作模式的时序图。

参照图7及图8，在第一操作模式MDN中，选择信号SEL可被固定到逻辑低电平L，且使能信号EN可从逻辑低电平L跃迁到逻辑高电平H以指示起始时间点TS。

在起始时间点TS之前，使能信号EN及选择信号SEL具有逻辑低电平L。因此，第二P型晶体管331被接通，而第二N型晶体管341被关断。因此，可在起始时间点TS之前执行复位操作，以将第二节点N2处的电压V(N2)复位到供电电压VDD。

在与使能信号EN的上升沿对应的起始时间点TS处，第一门信号GP及传输控制信号TG跃迁到逻辑高电平H，以关断第二P型晶体管331并接通传输门321及322。

因此，第二节点N2处的电压V(N2)及检测信号SDET在起始时间点TS处被激活，且在泄漏电压信号SLV的减小的电压电平达到目标电压VTG的检测时间点TD处被去激活。因此，起始时间点TS与检测时间点TD之间的时间间隔对应于检测信号SDET的激活时间tLK。

图9是示出根据一个或多个示例性实施例的包括图7所示检测电路的泄漏电流测量电路的第二操作模式的时序图。

参照图7及图9，在第二操作模式MDP中，选择信号SEL可被固定到逻辑高电平H，且使能信号EN可从逻辑高电平H跃迁到逻辑低电平L以指示起始时间点TS。

在起始时间点TS之前，使能信号EN及选择信号SEL具有逻辑高电平H。因此，第二P型晶体管331被关断，而第二N型晶体管341被接通。因此，可在起始时间点TS之前执行复位操作，以将第二节点N2处的电压V(N2)复位到地电压VSS。

在与使能信号EN的下降沿对应的起始时间点TS处，第二门信号GN跃迁到逻辑低电平L，且传输控制信号TG跃迁到逻辑高电平H，以关断第二N型晶体管341并接通传输门321及322。

因此，第二节点N2处的电压V(N2)及检测信号SDET在起始时间点TS处被激活，且在泄漏电压信号SLV的增大的电压电平达到目标电压VTG的检测时间点TD处被去激活。因此，起始时间点TS与检测时间点TD之间的时间间隔对应于检测信号SDET的激活时间tLK。

图10是示出根据一个或多个示例性实施例的在图1所示泄漏电流测量电路中所包括的转换电路的方块图。

参照图10，转换电路501可包括时间-电压转换器TCO 600、压控振荡器VCO 700及分频器FD 800。

时间-电压转换器600可基于检测信号SDET来提供与检测信号SDET的激活时间tLK对应的控制电压VCTRL。以下将参照图11、图12A、图12B及图13来进一步阐述时间-电压转换器600。

压控振荡器700可基于控制电压VCTRL来产生具有与检测信号SDET的激活时间tLK对应的频率的振荡信号OSC。将参照图14到图17来进一步阐述压控振荡器700。

分频器800可对振荡信号OSC的频率进行划分，以产生输出信号SOUT。分频器800可对振荡信号OSC的频率执行降频转换，以提供频率减小的输出信号SOUT，所述频率可由外部测试器件测量出。在一些示例性实施例中，分频器800可被省略，且振荡信号OSC自身可被提供作为输出信号SOUT。

图11是示出根据一个或多个示例性实施例的在图10所示转换电路中所包括的时间-电压转换器的电路图。

参照图11，时间-电压转换器601可包括控制单元610(例如，控制器)、存储电容器CST、充电开关TPC、放电单元TND及620。

存储电容器CST连接在提供控制电压的存储节点NC与地电压VSS之间。充电开关TPC在起始时间点TS之前以供电电压VDD将存储节点NC处的电压复位。放电单元TND及620可包括被配置成在检测信号SDET的激活时间tLK期间对存储节点NC处的电压进行放电的放电开关TND及二极管单元620。二极管单元620可包括一个或多个二极管621及622。

控制单元610可包括第一异或门611及第二异或门612。第一异或门611对使能信号EN及选择信号SEL执行异或运算并产生用于控制充电开关TPC的第一开关信号SWP。第二异或门612对使能信号EN及检测信号SDET执行异或运算并产生用于控制放电开关TND的第二开关信号SWN。

以下，将参照图12A及图12B来阐述图11所示时间-电压转换器601的第一操作模式MDN及第二操作模式MDP。

图12A是示出根据一个或多个示例性实施例的包括图11所示时间-电压转换器的泄漏电流测量电路的第一操作模式的时序图。

参照图11及图12A，在第一操作模式MDN中，选择信号SEL可被固定到逻辑低电平L，且使能信号EN可从逻辑低电平L跃迁到逻辑高电平H以指示起始时间点TS。

在起始时间点TS之前，第一开关信号SWP及第二开关信号SWN具有逻辑低电平L。因此，充电开关TPC被接通，而放电开关TND被关断。因此，可在起始时间点TS之前执行充电操作，以将存储节点NC处的电压V(NC)复位到供电电压VDD。

在与使能信号EN的上升沿对应的起始时间点TS处，第一开关信号SWP及第二开关信号SWN跃迁到逻辑高电平H，以关断充电开关TPC而接通放电开关TND。因此，存储节点NC处的电压V(NC)在起始时间点TS处开始通过二极管单元620进行放电。

在减小的检测信号SDET达到目标电压VTG的检测时间点TD处，第二开关信号SWN跃迁到逻辑低电平L以关断放电开关TND，且存储节点NC处的电压V(NC)的放电操作结束。

因此，在第一操作模式MDN中，存储节点NC处的电压V(NC)在激活时间tLK期间相对于复位电压减小，并接着维持控制电压VCTRL。

图12B是示出根据一个或多个示例性实施例的包括图11所示时间-电压转换器的泄漏电流测量电路的第二操作模式的时序图。

参照图11及图12B，在第二操作模式MDP中，选择信号SEL可被固定到逻辑高电平H，且使能信号EN可从逻辑高电平H跃迁到逻辑低电平L以指示起始时间点TS。

在起始时间点TS之前，第一开关信号SWP及第二开关信号SWN具有逻辑低电平L。因此，充电开关TPC被接通，而放电开关TND被关断。因此，可在起始时间点TS之前执行充电操作，以将存储节点NC处的电压V(NC)复位到供电电压VDD。

在与使能信号EN的上升沿对应的起始时间点TS处，第一开关信号SWP及第二开关信号SWN跃迁到逻辑高电平H，以关断充电开关TPC而接通放电开关TND。因此，存储节点NC处的电压V(NC)在起始时间点TS处开始通过二极管单元620进行放电。

在增大的检测信号SDET达到目标电压VTG的检测时间点TD处，第二开关信号SWN跃迁到逻辑低电平L以关断放电开关TND，且存储节点NC处的电压V(NC)的放电操作结束。

因此，在第二操作模式MDP中，存储节点NC处的电压V(NC)在激活时间tLK期间相对于复位电压减小，并接着维持控制电压VCTRL。

如此一来，在第一操作模式MDN及第二操作模式MDP两者中，控制电压VCTRL可减小而激活时间tLK会增大。如上所述，检测信号SDET的激活时间tLK随着泄漏电流的增大而减小。因此，控制电压VCTRL可随着泄漏电流的增大而增大。

将控制电压VCTRL提供到压控振荡器700，且压控振荡器700可产生具有与控制电压VCTRL对应的频率的振荡信号OSC。如下所述，压控振荡器700可随着检测信号SDET的激活时间tLK的减小(即，随着控制电压VCTRL的增大)而增大振荡信号OSC的频率。

图13是示出根据一个或多个示例性实施例的检测信号的激活时间与泄漏电流的关系的图。

在图13中，水平轴指示以纳安(nA)为单位的泄漏电流ILK，且垂直轴指示以纳秒(ns)为单位的激活时间或泄漏时间tLK。第一曲线TCV1表示被测器件的泄漏电流ILK相对大的情形，且第二曲线TCV2表示泄漏电流ILK相对小的情形。

图13示出泄漏电流ILK与泄漏时间tLK之间的非线性相关性。由于此种非线性相关性，控制电压VCTRL的范围必须为宽的，以便可测量具有各种阈值电压及大小的晶体管的泄漏电流ILK。举例来说，可增大图11所示存储电容器CST的大小以提供宽的控制电压VCTRL范围。可使用提供恒定电流的电流源来提供宽的控制电压VCTRL范围。然而，如果使用电流源，那么存储电容器CST的大小会根据被测半导体元件的大小而以指数方式增大。如此一来，泄漏电流测量电路的占用面积可增大。

根据一个或多个示例性实施例，可使用二极管的电流的指数增大来代替恒定电流源。可通过如图11所示堆叠二极管621及622来实现宽的控制电压VCTRL范围，且因此存储电容器CST的大小可减小。

图14是示出根据一个或多个示例性实施例的在图10所示转换电路中所包括的压控振荡器的图。

参照图14，压控振荡器701可包括级联连接的多个单元电路UC1到UC5。图15示出五个单元电路，但此仅为实例，且单元电路的数目可被确定为不同的。单元电路UC1到UC5可形成环形振荡器以使得最后一个单元电路(例如，UC5)的输出被提供作为第一单元电路(例如，UC1)的输入。如图14所示，压控振荡器701可为单端式环形振荡器，以使得所述多个单元电路UC1到UC5是利用反相器INV来实现。

图15是示出根据一个或多个示例性实施例的在图14所示压控振荡器中所包括的单元电路的电路图。

参照图15，单元电路可利用反相器INV来实现，反相器INV包括第一P型晶体管TP1、第一N型晶体管TN1及第二N型晶体管TN2。第一P型晶体管TP1及第一N型晶体管TN1接收输入信号IN以产生输出信号OUT，且第二N型晶体管TN2接收控制电压VCTRL作为偏压电压。随着控制电压VCTRL增大，通过第二N型晶体管TN2流向地电压VSS的吸收电流(sinkingcurrent)增大，压控振荡器701的操作速度增大且因此振荡信号OSC的频率增大。

图16是示出根据一个或多个示例性实施例的在图10所示转换电路中所包括的压控振荡器的图。

参照图16，压控振荡器702可包括级联连接的多个单元电路UC1到UC4。图16示出四个单元电路作为非限制性实例，但单元电路的数目可被确定为不同的。单元电路UC1到UC4可形成环形振荡器以使得最后一个单元电路(例如，UC4)的输出被提供作为第一单元电路(例如，UC1)的输入。如图16所示，压控振荡器702可为差分环形振荡器(differential ringoscillator)，以使得所述多个单元电路UC1到UC4是利用差分放大器AMP来实现。

图17是示出根据一个或多个示例性实施例的在图16所示压控振荡器中所包括的单元电路的电路图。

参照图17，单元电路可利用差分放大器AMP或差分延迟电路来实现，所述差分放大器AMP或差分延迟电路包括耦合在供电电压VDD与地电压VSS之间的多个P型晶体管TP1到TP4及多个N型晶体管TN1到TN4。差分延迟电路可具有交叉耦合结构，以使得差分输出信号OUTP及OUTN用作N型晶体管TN3及TN4以及P型晶体管TP3及TP4的偏压，从而实现良好的线性度及低功率操作。对P型晶体管对TP1及TP2的栅极电极施加差分输入信号INP及INN，且对N型晶体管对TN1及TN2施加控制电压VCTRL。随着控制电压VCTRL增大，通过N型晶体管对TN1及TN2流向地电压VSS的吸收电流增大，压控振荡器702的操作速度增大且因此振荡信号OSC的频率增大。

图18是示出根据一个或多个示例性实施例的在图1所示泄漏电流测量电路中所包括的泄漏产生电路的电路图。

参照图18，泄漏电流测量电路102包括解码器110及多个被测器件DUT1到DUTm。

所述多个被测器件DUT1到DUTm共同连接到提供泄漏电压信号SLV的跟踪节点NTR，且所述多个被测器件DUT1到DUTm具有不同的泄漏特性。

解码器110基于选择码CDSEL来产生多个经解码位信号DEC1到DECm，以将所述多个经解码位信号DEC1到DECm分别提供到所述多个被测器件DUT1到DUTm。泄漏电流测量电路102可基于所述多个经解码位信号DEC1到DECm从所述多个被测器件DUT1到DUTm中选择一个器件进行测试，并使用所选择的所述一个被测器件来产生泄漏电压信号SLV。为了选择一个被测器件，可选择性地激活所述多个经解码位信号DEC1到DECm中与将作为泄漏电流测量的对象的被测器件DUTi对应的一个经解码位信号DECi。

根据一个或多个示例性实施例，解码器110可被包括在泄漏电流测量电路102中的另一电路中或包括在外部测试器件中。

图19是示出根据一个或多个示例性实施例的在图18所示泄漏产生电路中所包括的被测器件的电路图。

参照图19，泄漏产生电路DUTi可包括N型半导体元件DUTN、第一N型晶体管TNE、第二N型晶体管TNS、P型半导体元件DUTP、第一P型晶体管TPE及第二P型晶体管TPS。

图19所示被测器件DUTi类似于图3所示泄漏产生电路101，且因此省略重复叙述。与图3所示泄漏产生电路101相比，图19所示被测器件DUTi还包括第二N型晶体管TNS及第二P型晶体管TPS。

第二N型晶体管TNS与N型半导体元件DUTNi及第一N型晶体管TNE串联连接在地电压VSS与跟踪节点NTR之间，且第二N型晶体管TNS响应于对应的经解码位信号DECi进行操作。第二P型晶体管TPS与P型半导体元件DUTPi及第一P型晶体管TPE串联连接在供电电压VDD与跟踪节点NTR之间，且第二P型晶体管TPS响应于对应的经解码位信号DECi的反相信号DECiB进行操作。

如上所述，可选择性地激活所述多个经解码位信号DEC1到DECm中与被测器件DUTi对应的仅一个经解码位信号DECi，且可使用所选择的被测器件DUTi来产生泄漏电压信号SLV。

图19所示N型半导体元件DUTNi及P型半导体元件DUTPi是泄漏电流测量的对象。尽管图19示出N型半导体元件DUTNi包括一个N型晶体管TNT且P型半导体元件DUTPi包括一个P型晶体管TPT，然而N型半导体元件DUTNi及P型半导体元件DUTPi的配置可被确定为不同的。

N型半导体元件DUTNi及P型半导体元件DUTPi可被实现成针对所述多个被测器件DUT1到DUTm具有不同的泄漏特性。不同的泄漏特性可通过使将作为泄漏电流测量的对象的半导体元件中所包括的晶体管的阈值电压及/或大小不同来实现。

如此一来，根据一个或多个示例性实施例的泄漏电流测量电路可通过针对具有不同泄漏特性的各种半导体元件共享一个检测电路来减小用于泄漏电流测量的电路的占用面积。

图20是示出根据一个或多个示例性实施例的在图1所示泄漏电流测量电路中所包括的检测电路的电路图。

参照图20，检测电路302可包括比较器371、第一异或门372及第二异或门373。

比较器371将泄漏电压信号SLV的电压电平与目标电压VTG进行比较，以产生比较信号CMP。第一异或门372对比较信号CMP及选择信号SEL执行异或运算，以产生中间信号SS。第二异或门373对中间信号SS及使能信号EN执行异或运算，以产生检测信号SDET。如此一来，检测电路302可基于比较信号CMP(即，泄漏电压信号SLV与目标电压VTG的比较结果)来产生检测信号SDET。

以下，将参照图21及图22来阐述包括图20所示检测电路302的泄漏电流测量电路的第一操作模式MDN及第二操作模式MDP。

图21是示出根据一个或多个示例性实施例的包括图20所示检测电路的泄漏电流测量电路的第一操作模式的时序图。

参照图20及图21，在第一操作模式MDN中，选择信号SEL可被固定到逻辑低电平L，且使能信号EN可从逻辑低电平L跃迁到逻辑高电平H以指示起始时间点TS。

在检测时间点TD处，泄漏电压信号SLV的减小的电压电平变得低于目标电压VTG，比较信号CMP跃迁到逻辑低电平L，且中间信号SS跃迁到逻辑低电平L。

因此，检测信号SDET可在起始时间点TS与检测时间点TD之间的激活时间tLK期间以逻辑低电平L被激活。

图22是示出根据一个或多个示例性实施例的包括图20所示检测电路的泄漏电流测量电路的第二操作模式的时序图。

参照图20及图22，在第二操作模式MDP中，选择信号SEL可被固定到逻辑高电平H，且使能信号EN可从逻辑高电平H跃迁到逻辑低电平L以指示起始时间点TS。

在检测时间点TD处，泄漏电压信号SLV的增大的电压电平变得高于目标电压VTG，比较信号CMP跃迁到逻辑高电平H，且中间信号SS跃迁到逻辑高电平H。

因此，检测信号SDET可在起始时间点TS与检测时间点TD之间的激活时间tLK期间以逻辑低电平L被激活。

图23是示出根据一个或多个示例性实施例的在图1所示泄漏电流测量电路中所包括的转换电路的方块图。

参照图23，转换电路502可包括计数器电路900及串行化器950。

计数器电路900可在检测信号SDET的激活时间tLK期间对时钟信号CLK的时钟数进行计数，以产生与检测信号SDET的激活时间tLK对应的计数值D[0:n]。计数值D[0:n]可为多个位信号D[0]到D[n]的并行信号。

串行化器950可对计数值D[0:n]进行串行化，以提供数字串行信号作为输出信号SOUT。根据一个或多个示例性实施例，串行化器950可被省略且与并行信号对应的计数值D[0:n]可被提供作为输出信号SOUT。

图24是示出根据一个或多个示例性实施例的测试系统的图。

参照图24，测试系统1100可包括半导体硅片WF及用于测试半导体硅片WF的测试器件ATE。半导体硅片WF可包括多个半导体管芯SD及泄漏电流测量电路10，泄漏电流测量电路10形成在对所述多个半导体管芯SD进行分离的划线通道SL处。如上所述，泄漏电流测量电路10可包括：泄漏产生电路，被配置成从起始时间点在内部产生泄漏电流，并依据所述泄漏电流产生泄漏电压信号，所述泄漏电压信号具有从初始电压增大或减小的电压电平；以及检测电路，被配置成从起始时间点到检测时间点产生具有激活时间的检测信号，在所述检测时间点处，所述泄漏电压信号的电压电平达到目标电压。另外，如上所述，泄漏电流测量电路10还可包括转换电路，所述转换电路被配置成产生具有与检测信号的激活时间对应的频率的振荡信号或具有与检测信号的激活时间对应的计数值的数字串行信号。振荡信号或数字串行信号可通过与直流测量垫不同的数字输入-输出垫被提供到外部测试器件ATE。

所述多个半导体管芯SD可通过制作工艺来形成，且所述多个半导体管芯SD可沿着划线通道SL被分离。分离的半导体管芯通过组装工艺被封装成相应芯片。

例如电管芯分拣(electric die sorting，EDS)工艺等测试工艺是在组装工艺之前执行以测试在每一半导体管芯中形成的半导体元件的电特性。在电管芯分拣工艺中，对形成在半导体硅片WF上的半导体管芯SD施加测试操作信号，且基于来自半导体管芯SD的测试结果信号来确定每一半导体管芯SD的性能或故障。举例来说，测试器件ATE可通过探针卡将测试操作信号传递到半导体管芯，且通过探针卡从半导体管芯SD接收测试结果信号。

随着制造工艺的发展，半导体器件的大小减小且每一晶片上的半导体管芯的数目增加。测试器件的探针卡的数目有限，且用于测试晶片上的所有半导体管芯的测试时间会增加。

随着半导体集成电路按比例缩小，半导体元件泄漏的重要性增加。如果将泄漏测量电路集成在半导体管芯中，那么可能需要附加直流测量垫来测量泄漏电流，且因此难以在半导体管芯中实现泄漏测量电路。根据一个或多个示例性实施例，如图24所示，泄漏电流测量电路10可形成在划线通道内，且可基于泄漏电流测量电路10来测量泄漏电流以监测制造工艺。

图25是示出根据一个或多个示例性实施例的集成电路的图。

参照图25，每一半导体管芯SD的集成电路可包括泄漏电流测量电路10及监测电路50，且在图25中省略了用于所述集成电路自身功能的其他电路。泄漏电流测量电路10可测量泄漏电流，且监测电路50可基于所测量的泄漏电流来监测集成电路的操作状态。如上所述，泄漏电流测量电路10可包括：泄漏产生电路，被配置成从起始时间点在内部产生泄漏电流，并依据所述泄漏电流产生泄漏电压信号，所述泄漏电压信号具有从初始电压增大或减小的电压电平；以及检测电路，被配置成从起始时间点到检测时间点产生具有激活时间的检测信号，在所述检测时间点处，所述泄漏电压信号的电压电平达到目标电压。

当泄漏电流测量电路10被包括在半导体管芯SD的集成电路中时，除在测试操作期间以外也可在集成电路的正常操作期间测量泄漏电流并使用泄漏电流来监测集成电路的操作。

图26是示出根据一个或多个示例性实施例的系统的方块图。

参照图26，系统1000可包括集成电路1010及电压控制单元(voltage controlunit，VCU)1070(例如，电压控制器)。图26示出泄漏电流测量电路被实现为芯片上配置(on-chip configuration)的实例。

集成电路1010可包括至少一个处理器1020、电源管理单元(power managementunit，PMU)1030(例如，电源管理器)、时钟控制单元(clock control unit，CCU)1040(例如，时钟控制器)、一个或多个功能区块FB1到FBm以及泄漏电流测量电路10。

集成电路1010可为其中各种组件或元件被集成为一个芯片的片上系统(SoC)。集成电路1010可由电压控制单元1070来供电。电压控制单元1070可包括至少一个稳压器。电压控制单元1070可被称为电源供应器或电源管理集成电路(power managementintegrated circuit，PMIC)。根据一个或多个示例性实施例，电压控制单元1070可被实现为与集成电路1010的芯片不同的另一芯片，或电压控制单元1070的至少一部分可被包括在集成电路1010中。

尽管在图26中示出一个处理器1020，然而集成电路1010还可包括一个或多个处理器或处理单元。处理器1020可为用于执行集成电路1010的主要功能的中央处理器(centralprocessing unit，CPU)。处理器1020可被配置成执行程序指令，例如操作系统(operatingsystem，OS)中的那些程序指令。

电源管理单元1030可监测集成电路1010的操作状态或操作条件，以确定与当前操作条件对应的操作功率电平。功率电平可由操作电压及操作频率中的至少一个来表示。换句话说，可通过改变操作电压及操作频率中的至少一个来改变功率电平。操作电压可为供电电压，且操作频率可为操作时钟信号的频率。

电源管理单元1030可监测集成电路1010的操作状态或操作条件(例如工作负载、操作温度等)，以确定与当前操作条件对应的操作功率电平。举例来说，当集成电路1010的工作负载增加时，电源管理单元1030可提高操作功率电平以增大操作电压及/或操作频率。相比之下，当集成电路1010的工作负载减小时，电源管理单元1030可降低操作功率电平以减小操作电压及/或操作频率。

电源管理单元1030可产生电压控制信号VCTR及时钟控制信号CCTR，且电压控制单元1070及时钟控制单元1040可分别响应于所产生的电压控制信号VCTR及所产生的时钟控制信号CCTR来提供与所确定的操作功率电平对应的操作电压及操作频率。可通过改变操作电压及操作频率中的至少一个来更改操作功率电平。在示例性实施例中，电源管理单元1030可独立于集成电路1010的另一部分的功率电平来控制集成电路1010的一部分的功率电平。举例来说，当功能区块FB1到FBm被包括在不同的功率域中时，被提供到功能区块FB1到FBm的操作电压VOP1到VOPm可独立地加以控制。另外，当功能区块FB1到FBm被包括在不同的时钟域中时，被提供到功能区块FB1到FBm的操作时钟信号OCK1到OCKm可独立地加以控制。

功能区块FB1到FBm可执行预定功能，且功能区块可被称为知识产权核或IP(intellectual property)核。举例来说，功能区块FB1到FBm可包括存储器控制器、中央处理器(CPU)、显示控制器、文件系统区块、图形处理单元(graphic processing unit，GPU)、图像信号处理器(image signal processor，ISP)、多格式编解码器(multi-format codec，MFC)等。处理器1020及电源管理单元1030可分别为独立的功能区块。

时钟控制单元1040可产生分别被提供到功能区块FB1到FBm的操作时钟信号。时钟控制单元1040可包括锁相环(phase-locked loop，PLL)、延迟锁定环(delay-locked loop，DLL)、时钟倍增器及时钟驱动器中的至少一个。

如上所述，泄漏电流测量电路10可包括泄漏产生电路及检测电路。泄漏产生电路可从起始时间点TS在内部产生泄漏电流，并依据所述泄漏电流产生泄漏电压信号SLV，泄漏电压信号SLV具有从初始电压VINT增大或减小的电压电平。检测电路可从起始时间点TS到检测时间点TD产生具有激活时间tLK的检测信号SDET，在检测时间点TD处，泄漏电压信号SLV的电压电平达到目标电压VTG。检测信号SDET可被提供作为输出信号SOUT。泄漏电流测量电路10可由来自处理器1020的控制信号MCTR控制。

在一些示例性实施例中，泄漏电流测量电路10的输出信号SOUT可被提供到处理器1020以控制系统1000的操作。在其他示例性实施例中，泄漏电流测量电路10的输出信号SOUT可被提供到外部器件(例如测试器件)。

如上所述，根据一个或多个示例性实施例的泄漏电流测量电路可使用一次充电或放电的时态信息来减少用于泄漏电流测量的测试时间。另外，可通过针对具有不同泄漏特性的各种半导体元件共享一个检测电路来减小用于泄漏电流测量的电路的占用面积。此外，泄漏电流测量电路可通过转换关于泄漏电流的信息并将关于泄漏电流的信息作为振荡信号的频率或单一数字串行信号来提供而高效地适应于具有有限输入-输出垫的系统。

本发明概念可应用于需要进行泄漏电流测量的任何集成电路及系统。举例来说，本发明概念可应用于如下系统：存储卡、移动电话、智能电话、个人数字助理(personaldigital assistant，PDA)、便携式多媒体播放器(portable multimedia player，PMP)、数字照相机、摄录像机、个人计算机(personal computer，PC)、服务器计算机、工作站、膝上型计算机、数字电视机、机顶盒、便携式游戏机、导航系统等。

上述内容是对示例性实施例的说明，而不应被视为对示例性实施例的限制。尽管已阐述了几个示例性实施例，然而所属领域中的技术人员应容易理解，在不实质上背离本发明概念的条件下，可在示例性实施例中进行许多修改。

Claims (20)

1.一种泄漏电流测量电路，其特征在于，包括：

泄漏产生电路，被配置成从起始时间点产生泄漏电流，并基于所述泄漏电流产生泄漏电压信号，所述泄漏电压信号具有从初始电压发生变化的电压电平；以及

检测电路，被配置成产生具有激活时间的检测信号，所述检测信号是从所述起始时间点到检测时间点产生，且所述检测时间点对应于所述泄漏电压信号的所述电压电平达到目标电压时，

其中在所述起始时间点之前及所述检测时间点之后，所述检测信号是第一逻辑电平，并且在所述起始时间点与所述检测时间点之间，所述检测信号是与所述第一逻辑电平不同的第二逻辑电平。

2.根据权利要求1所述的泄漏电流测量电路，其特征在于，所述检测信号的所述激活时间随着所述泄漏电流的增大而减小。

3.根据权利要求1所述的泄漏电流测量电路，其特征在于，所述泄漏电流测量电路还被配置成选择性地以第一操作模式及第二操作模式进行操作，所述第一操作模式用于测量N型半导体元件的所述泄漏电流，所述第二操作模式用于测量P型半导体元件的所述泄漏电流。

4.根据权利要求3所述的泄漏电流测量电路，其特征在于，所述泄漏产生电路还被配置成：

在所述第一操作模式中，将所述泄漏电压信号产生成使得所述泄漏电压信号从所述初始电压减小到所述目标电压并接着减小到地电压，且

在所述第二操作模式中，将所述泄漏电压信号产生成使得所述泄漏电压信号从所述初始电压增大到所述目标电压并接着增大到供电电压。

5.根据权利要求3所述的泄漏电流测量电路，其特征在于，所述泄漏产生电路还被配置成：

在所述第一操作模式中以供电电压对跟踪节点进行充电，并从所述起始时间点产生流过所述N型半导体元件的所述泄漏电流以对所述跟踪节点进行放电，所述泄漏电压信号是在所述跟踪节点处提供，以及

在所述第二操作模式中，以地电压对所述跟踪节点进行放电，并从所述起始时间点产生流过所述P型半导体元件的所述泄漏电流以对所述跟踪节点进行充电。

6.根据权利要求1所述的泄漏电流测量电路，其特征在于，所述泄漏产生电路包括：

N型半导体元件，连接在地电压与跟踪节点之间，所述N型半导体元件被配置成基于选择信号进行操作，且所述泄漏电压信号是在所述跟踪节点处提供；

N型晶体管，与所述N型半导体元件串联连接在所述地电压与所述跟踪节点之间，所述N型晶体管被配置成基于使能信号进行操作；

P型半导体元件，连接在供电电压与所述跟踪节点之间，所述P型半导体元件被配置成基于所述选择信号进行操作；以及

P型晶体管，与所述P型半导体元件串联连接在所述供电电压与所述跟踪节点之间，所述P型晶体管被配置成基于所述使能信号进行操作。

7.根据权利要求6所述的泄漏电流测量电路，其特征在于，所述起始时间点对应于所述使能信号的跃迁时间点，且

其中所述泄漏产生电路还被配置成基于所述选择信号的逻辑电平来选择性地产生流过所述N型半导体元件及所述P型半导体元件的所述泄漏电流。

8.根据权利要求1所述的泄漏电流测量电路，其特征在于，所述泄漏产生电路包括多个被测器件，所述多个被测器件共同连接到跟踪节点，所述跟踪节点提供所述泄漏电压信号，所述多个被测器件中的每一个具有不同的泄漏特性。

9.根据权利要求8所述的泄漏电流测量电路，其特征在于，还包括解码器，所述解码器被配置成基于选择码来产生多个经解码位信号并将所述多个经解码位信号分别提供到所述多个被测器件，

其中所述泄漏产生电路还被配置成基于所述多个经解码位信号从所述多个被测器件中选择被测器件，并使用所选择的所述被测器件来产生所述泄漏电压信号。

10.根据权利要求8所述的泄漏电流测量电路，其特征在于，所述多个被测器件中的每一个包括：

N型半导体元件，连接在地电压与所述跟踪节点之间，所述N型半导体元件被配置成基于选择信号进行操作；

第一N型晶体管，与所述N型半导体元件串联连接在所述地电压与所述跟踪节点之间，所述第一N型晶体管被配置成基于使能信号进行操作；

第二N型晶体管，与所述N型半导体元件及所述第一N型晶体管串联连接在所述地电压与所述跟踪节点之间，所述第二N型晶体管被配置成基于对应的经解码位信号进行操作；

P型半导体元件，连接在供电电压与所述跟踪节点之间，所述P型半导体元件被配置成基于所述选择信号进行操作；

第一P型晶体管，与所述P型半导体元件串联连接在所述供电电压与所述跟踪节点之间，所述第一P型晶体管被配置成基于所述使能信号进行操作；以及

第二P型晶体管，与所述P型半导体元件及所述第一P型晶体管串联连接在所述供电电压与所述跟踪节点之间，所述第二P型晶体管被配置成基于所述对应的经解码位信号的反相信号进行操作。

11.根据权利要求1所述的泄漏电流测量电路，其特征在于，所述检测电路包括检测反相器，所述检测反相器被配置成基于所述泄漏电压信号进行操作，

其中当所述检测反相器的输出信号跃迁时，所述目标电压对应于所述泄漏电压信号。

12.根据权利要求1所述的泄漏电流测量电路，其特征在于，所述检测电路包括：

检测反相器，具有连接到跟踪节点的输入端子及连接到第一节点的输出节点，所述泄漏电压信号是在所述跟踪节点处提供；

传递单元，被配置成从所述起始时间点将所述第一节点电连接到第二节点；

复位单元，被配置成在所述起始时间点之前将所述第二节点处的电压复位；以及

输出驱动单元，被配置成基于所述第二节点处的所述电压来产生所述检测信号。

13.根据权利要求1所述的泄漏电流测量电路，其特征在于，还包括转换电路，所述转换电路被配置成基于所述检测信号来产生具有与所述检测信号的所述激活时间对应的频率的振荡信号。

14.根据权利要求13所述的泄漏电流测量电路，其特征在于，所述检测信号的所述激活时间随着所述泄漏电流的增大而减小，且所述振荡信号的所述频率随着所述检测信号的所述激活时间的减小而增大。

15.根据权利要求13所述的泄漏电流测量电路，其特征在于，所述转换电路包括：

时间-电压转换器，被配置成基于所述检测信号来提供与所述检测信号的所述激活时间对应的控制电压；以及

压控振荡器，被配置成基于所述控制电压来产生具有与所述检测信号的所述激活时间对应的所述频率的所述振荡信号。

16.根据权利要求15所述的泄漏电流测量电路，其特征在于，所述时间-电压转换器包括：

存储电容器，连接到存储节点，所述存储节点被配置成提供所述控制电压；

充电开关，被配置成在所述起始时间点之前将所述存储节点处的电压复位；以及

二极管，被配置成在所述检测信号的所述激活时间的期间对所述存储节点处的所述电压进行放电。

17.根据权利要求1所述的泄漏电流测量电路，其特征在于，所述检测电路包括比较器，所述比较器被配置成通过将所述泄漏电压信号的所述电压电平与所述目标电压进行比较来产生比较信号，

其中所述检测电路还被配置成基于所述比较信号来产生所述检测信号。

18.一种包括泄漏电流测量电路的系统，其特征在于，包括：

半导体硅片，包括多个半导体管芯及泄漏电流测量电路，所述泄漏电流测量电路形成在对所述多个半导体管芯进行分离的划线通道处；以及

测试器件，被配置成测试所述半导体硅片，

其中所述泄漏电流测量电路包括：

泄漏产生电路，被配置成从起始时间点产生泄漏电流，并基于所述泄漏电流产生泄漏电压信号，所述泄漏电压信号具有从初始电压发生变化的电压电平；以及

检测电路，被配置成产生具有激活时间的检测信号，所述检测信号是从所述起始时间点到检测时间点产生，且所述检测时间点对应于所述泄漏电压信号的所述电压电平达到目标电压时，

其中在所述起始时间点之前及所述检测时间点之后，所述检测信号是第一逻辑电平，并且在所述起始时间点与所述检测时间点之间，所述检测信号是与所述第一逻辑电平不同的第二逻辑电平。

19.根据权利要求18所述的系统，其特征在于，所述检测信号的所述激活时间随着所述泄漏电流的增大而减小。

20.一种集成电路，形成于半导体管芯中，其特征在于，所述集成电路包括：

泄漏电流测量电路，被配置成测量所述半导体管芯的泄漏电流；以及

监测电路，被配置成基于所述泄漏电流测量电路的输出来监测所述集成电路的操作，

其中所述泄漏电流测量电路包括：

泄漏产生电路，被配置成从起始时间点产生所述泄漏电流，并基于所述泄漏电流产生泄漏电压信号，所述泄漏电压信号具有从初始电压发生变化的电压电平；以及

检测电路，被配置成产生具有激活时间的检测信号，所述检测信号是从所述起始时间点到检测时间点产生，且所述检测时间点对应于所述泄漏电压信号的所述电压电平达到目标电压时，

其中在所述起始时间点之前及所述检测时间点之后，所述检测信号是第一逻辑电平，并且在所述起始时间点与所述检测时间点之间，所述检测信号是与所述第一逻辑电平不同的第二逻辑电平。

Images