TW201903425A - 洩漏電流測量電路 - Google Patents

洩漏電流測量電路 Download PDF

Info

Publication number
TW201903425A
TW201903425A TW107100786A TW107100786A TW201903425A TW 201903425 A TW201903425 A TW 201903425A TW 107100786 A TW107100786 A TW 107100786A TW 107100786 A TW107100786 A TW 107100786A TW 201903425 A TW201903425 A TW 201903425A
Authority
TW
Taiwan
Prior art keywords
voltage
leakage
signal
leakage current
detection
Prior art date
Application number
TW107100786A
Other languages
English (en)
Other versions
TWI753080B (zh
Inventor
吳佶根
愼連重
鄭多萊
Original Assignee
南韓商三星電子股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 南韓商三星電子股份有限公司 filed Critical 南韓商三星電子股份有限公司
Publication of TW201903425A publication Critical patent/TW201903425A/zh
Application granted granted Critical
Publication of TWI753080B publication Critical patent/TWI753080B/zh

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/30—Marginal testing, e.g. by varying supply voltage
    • G01R31/3004—Current or voltage test
    • G01R31/3008—Quiescent current [IDDQ] test or leakage current test
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/50—Testing of electric apparatus, lines, cables or components for short-circuits, continuity, leakage current or incorrect line connections

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)
  • Tests Of Electronic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本發明提供一種洩漏電流測量電路。所述洩漏電流測量電路包括洩漏產生電路及檢測電路。所述洩漏產生電路從起始時間點產生洩漏電流，並基於所述洩漏電流產生洩漏電壓信號，所述洩漏電壓信號具有從初始電壓發生變化的電壓準位。所述檢測電路產生具有啟動時間的檢測信號，所述檢測信號是從起始時間點到檢測時間點產生，且所述檢測時間點對應於洩漏電壓信號的電壓準位達到目標電壓時。

Description

漏電流測量電路、積體電路以及包含上述的系統
與示例性實施例一致的方法及裝置大體涉及半導體積體電路，且更具體來說涉及一種洩漏電流測量電路、積體電路及包括所述洩漏電流測量電路的系統。
隨著半導體器件越來越集成化，由半導體器件中的洩漏電流引起的功耗增加，且關於洩漏電流的資訊變得很重要。一般來說，片上系統（system on chip，SoC）包括具有各種閾值電壓的電晶體以實現高速操作。且這些電晶體的洩漏電流依據閾值電壓變化且具有大的偏差。電源管理方案（例如動態電壓及頻率調整（dynamic voltage and frequency scaling，DVFS））是片上系統中不可缺少的，且為進行高效的電源管理，需要得到關於準確的洩漏電流的資訊。舉例來說，可基於因洩漏電流引起的電路操作的延遲或利用對洩漏電流的放大來測量洩漏電流。然而，這些方法可能因用於測量洩漏電流的測試時間及測試電路面積過多而不適用於片上系統。
一個或多個示例性實施例提供一種能夠高效地測量半導體元件的洩漏電流的洩漏電流測量電路。
一個或多個示例性實施例提供一種包括能夠高效地測量半導體元件的洩漏電流的洩漏電流測量電路的積體電路及系統。
根據示例性實施例的方面，提供一種洩漏電流測量電路，所述洩漏電流測量電路包括：洩漏產生電路，被配置成從起始時間點產生洩漏電流，並基於所述洩漏電流產生洩漏電壓信號，所述洩漏電壓信號具有從初始電壓發生變化的電壓準位；以及檢測電路，被配置成產生具有啟動時間的檢測信號，所述檢測信號是從所述起始時間點到檢測時間點產生，且所述檢測時間點對應於所述洩漏電壓信號的所述電壓準位達到目標電壓時。
根據另一示例性實施例的方面，提供一種系統，所述系統包括：半導體矽片，包括多個半導體晶粒及洩漏電流測量電路，所述洩漏電流測量電路形成在對所述多個半導體晶粒進行分離的劃線通道處；以及測試器件，被配置成測試所述半導體矽片。所述洩漏電流測量電路包括：洩漏產生電路，被配置成從起始時間點產生洩漏電流，並基於所述洩漏電流產生洩漏電壓信號，所述洩漏電壓信號具有從初始電壓發生變化的電壓準位；以及檢測電路，被配置成產生具有啟動時間的檢測信號，所述檢測信號是從所述起始時間點到檢測時間點產生，且所述檢測時間點對應於所述洩漏電壓信號的所述電壓準位達到目標電壓時。
根據又一示例性實施例的方面，提供一種形成在半導體晶粒中的積體電路，所述積體電路包括：洩漏電流測量電路，被配置成測量所述半導體晶粒的洩漏電流；以及監測電路，被配置成基於所述洩漏電流測量電路的輸出來監測所述積體電路的操作。所述洩漏電流測量電路包括：洩漏產生電路，被配置成從起始時間點產生洩漏電流，並基於所述洩漏電流產生洩漏電壓信號，所述洩漏電壓信號具有從初始電壓發生變化的電壓準位；以及檢測電路，被配置成產生具有啟動時間的檢測信號，所述檢測信號是從所述起始時間點到檢測時間點產生，且所述檢測時間點對應於所述洩漏電壓信號的所述電壓準位達到目標電壓時。
現在將參照附圖闡述各示例性實施例。在圖式中，相同編號自始至終指代相同組件。
根據功能區塊、單元及/或模組在圖式中闡述並示出示例性實施例的方面。所屬領域中的技術人員應理解，這些區塊、單元及/或模組是由可利用基於半導體的製作技術或其他製造技術來形成的如下電子（或光學）電路來實體地實現：邏輯電路、分立元件、微處理器、硬連線電路、記憶體元件、佈線連接等。在由微處理器或類似元件實現區塊、單元及/或模組的情形中，所述微處理器或類似元件可使用軟體（例如，微代碼）來進行程式設計以執行本文所論述的各種功能，且可視需要由固件及/或軟體來驅動。作為另外一種選擇，每一區塊、單元及/或模組可由專用硬體來實現，或者實現為用於執行一些功能的專用硬體與用於執行其他功能的處理器（例如，一個或多個經程式設計微處理器及相關聯的電路）的組合。此外，所述實施例的每一區塊、單元及/或模組可在不背離本發明概念的範圍的條件下被實體地分離成兩個或更多個交互作用的且分立的區塊、單元及/或模組。此外，所述實施例的區塊、單元及/或模組可在不背離本公開的範圍的條件下被實體地組合成更複雜的區塊、單元及/或模組。
圖1是示出根據一個或多個示例性實施例的洩漏電流測量電路的方塊圖，且圖2是闡述根據一個或多個示例性實施例的圖1所示洩漏電流測量電路的操作的圖。
參照圖1及圖2，洩漏電流測量電路10可包括洩漏產生電路100及檢測電路300。
洩漏產生電路100可從起始時間點TS在內部產生洩漏電流，並依據所述洩漏電流產生洩漏電壓信號SLV，洩漏電壓信號SLV具有從初始電壓VINT增大或減小的電壓準位。檢測電路300可從起始時間點TS到檢測時間點TD產生具有啟動時間tLK的檢測信號SDET，在檢測時間點TD處，洩漏電壓信號SLV的電壓準位達到目標電壓VTG。儘管圖2示出洩漏電壓信號SLV的電壓準位從初始電壓VINT減小到目標電壓VTG的情形，然而根據其他示例性實施例或操作模式，洩漏電壓信號SLV的電壓準位可從初始電壓VINT增大到目標電壓VTG。另外，儘管圖2示出檢測信號SDET被啟動到邏輯高準位的情形，然而根據電路配置，檢測信號SDET可被啟動到邏輯低準位。
可基於因洩漏電流引起的電路操作的延遲或利用對洩漏電流的放大來測量洩漏電流。然而，這些方法可能因用於測量洩漏電流的測試時間及測試電路面積過多而不適用於片上系統。
如下文將闡述，洩漏電壓信號SLV的電壓準位可通過由洩漏電流對提供洩漏電壓信號SLV的跟蹤節點進行充電或放電而增大或減小，且洩漏電壓信號SLV的電壓準位的增大速度或減小速度可被表示成檢測信號SDET的啟動時間tLK。如此一來，根據一個或多個示例性實施例的洩漏電流測量電路可使用一次充電或放電的時態資訊（temporal information）來減少用於洩漏電流測量的測試時間。
根據一個或多個示例性實施例，洩漏電流測量電路10還可包括轉換電路500。轉換電路500可通過將檢測信號SDET的啟動時間tLK轉換成與時態資訊不同的資訊來產生輸出信號SOUT。在一些示例性實施例中，輸出信號SOUT可為振盪信號，所述振盪信號以與檢測信號SDET的啟動時間對應的頻率而振盪，如將參照圖10到圖17所闡述。在一些示例性實施例中，輸出信號SOUT可為數位串列信號，所述數位串列信號包含與檢測信號SDET的啟動時間對應的計數值，如將參照圖23所闡述。
可通過輸入-輸出墊而非直流（direct current，DC）測量墊將被作為振盪信號或數位串列信號提供的輸出信號SOUT提供到外部測試器件。如此一來，根據一個或多個示例性實施例的洩漏電流測量電路可通過轉換關於洩漏電流的資訊並將關於洩漏電流的資訊作為振盪信號的頻率或單一數位串列信號來提供而高效地適應於具有有限輸入-輸出墊的系統，且因此洩漏電流測量電路可高效地集成在片上系統中。
圖3是示出根據一個或多個示例性實施例的在圖1所示洩漏電流測量電路中所包括的洩漏產生電路的電路圖。
參照圖3，洩漏產生電路101可包括N型半導體元件DUTN、N型電晶體TNE、P型半導體元件DUTP及P型電晶體TPE。
圖3所示N型半導體元件DUTN及P型半導體元件DUTP是洩漏電流測量的物件。儘管圖3示出N型半導體元件DUTN包括一個N型電晶體TNT且P型半導體元件DUTP包括一個P型電晶體TPT，然而N型半導體元件DUTN及P型半導體元件DUTP的配置可被確定為不同的。
N型半導體元件DUTN可連接在地電壓VSS與跟蹤節點NTR之間，其中洩漏電壓信號SLV是在跟蹤節點NTR處提供，且N型半導體元件DUTN可回應於選擇信號SEL進行操作。N型電晶體TNE可與N型半導體元件DUTN串聯連接在地電壓VSS與跟蹤節點NTR之間，且N型電晶體TNE可回應於使能信號EN進行操作。
P型半導體元件DUTP可連接在供電電壓VDD與跟蹤節點NTR之間，且P型半導體元件DUTP可回應於選擇信號SEL進行操作。P型電晶體TPE可與P型半導體元件DUTP串聯連接在供電電壓VDD與跟蹤節點NTR之間，且P型電晶體TPE可回應於使能信號EN進行操作。
圖4是示出根據一個或多個示例性實施例的包括圖3所示洩漏產生電路的洩漏電流測量電路的操作模式的圖。
參照圖3及圖4，圖3所示洩漏產生電路101及包括洩漏產生電路101的圖1所示洩漏電流測量電路10可選擇性地以第一操作模式MDN或以第二操作模式MDP進行操作，第一操作模式MDN用於測量N型半導體元件DUTN的洩漏電流，第二操作模式MDP用於測量P型半導體元件DUTP的洩漏電流。
使用選擇信號SEL來選擇洩漏電流測量的物件。在第一操作模式MDN中，可將選擇信號SEL固定到邏輯低準位L以關斷N型半導體元件DUTN。相比之下，在第二操作模式MDP中，可將選擇信號SEL固定到邏輯高準位H以關斷P型半導體元件DUTP。如此一來，洩漏產生電路101可依據選擇信號SEL的邏輯準位來選擇性地產生流過N型半導體元件DUTN的洩漏電流或流過P型半導體元件DUTP的洩漏電流。
使能信號EN的躍遷時間點可指示開始產生洩漏電流的上述起始時間點TS。在第一操作模式MDN中，使能信號EN從邏輯低準位L躍遷到邏輯高準位H的上升躍遷時間點可對應於起始時間點TS。相比之下，在第二操作模式MDP中，使能信號EN從邏輯高準位H躍遷到邏輯低準位L的下降躍遷時間點可對應於起始時間點TS。
以下，將參照圖5A、圖5B、圖6A、及圖6B來闡述包括圖3所示洩漏產生電路101的洩漏電流測量電路的第一操作模式MDN及第二操作模式MDP。
圖5A及圖5B是示出根據一個或多個示例性實施例的包括圖3所示洩漏產生電路的洩漏電流測量電路的第一操作模式的時序圖。
參照圖3、圖4、及圖5A，在第一操作模式MDN中，選擇信號SEL可被固定到邏輯低準位L，且使能信號EN可從邏輯低準位L躍遷到邏輯高準位H以指示起始時間點TS。
在起始時間點TS之前，使能信號EN及選擇信號SEL具有邏輯低準位L。因此，P型半導體元件DUTP及P型電晶體TPE被接通，而N型半導體元件DUTN及N型電晶體TNE被關斷。因此，可在起始時間點TS之前執行以供電電壓VDD對跟蹤節點NTR進行充電的操作。
在與使能信號EN的上升沿（rising edge）對應的起始時間點TS處，P型電晶體TPE被關斷而N型電晶體TNE被接通。因此，從起始時間點TS，停止對跟蹤節點NTR的充電操作，且產生流過N型半導體元件DUTN的洩漏電流以對跟蹤節點NTR進行放電。結果，洩漏電壓信號SLV可從與初始電壓VINT對應的供電電壓VDD經由目標電壓VTG減小到地電壓VSS。
檢測信號SDET可在開始產生洩漏電流的起始時間點TS處被啟動，且在洩漏電壓信號SLV的電壓準位減小達到目標電壓VTG的檢測時間點TD處被去啟動。換句話說，檢測信號SDET的啟動時間tLK對應於起始時間點TS與檢測時間點TD之間的時間間隔。儘管圖5A示出檢測信號SDET是以邏輯高準位H被啟動，然而根據電路配置，檢測信號SDET可以邏輯低準位L被啟動。
在圖5B中，第一洩漏電壓信號SLV1、第一檢測時間點TD1、第一檢測信號SDET1及第一啟動時間tLK1表示流過N型半導體元件DUTN的洩漏電流相對大的第一種情形，且第二洩漏電壓信號SLV2、第二檢測時間點TD2、第二檢測信號SDET2及第二啟動時間tLK2表示流過N型半導體元件DUTN的洩漏電流相對小的第二種情形。舉例來說，洩漏電流可在N型半導體元件DUTN中的N型電晶體TNT的閾值電壓較小或N型電晶體TNT的大小較大時增大。
隨著洩漏電流增大，跟蹤節點NTR處的電壓的放電速度增大，且因此第一洩漏電壓信號SLV1可比第二洩漏電壓信號SLV2更快地減小。因此，檢測信號SDET的啟動時間tLK可隨著流過N型半導體元件DUTN的洩漏電流的增大而減小。
圖6A及圖6B是示出根據一個或多個示例性實施例的包括圖3所示洩漏產生電路的洩漏電流測量電路的第二操作模式的時序圖。
參照圖3、圖4、及圖6A，在第二操作模式MDP中，選擇信號SEL可被固定到邏輯高準位H，且使能信號EN可從邏輯高準位H躍遷到邏輯低準位L以指示起始時間點TS。
在起始時間點TS之前，使能信號EN及選擇信號SEL具有邏輯高準位H。因此，P型半導體元件DUTP及P型電晶體TPE被關斷，而N型半導體元件DUTN及N型電晶體TNE被接通。因此，可在起始時間點TS之前執行以地電壓VSS對跟蹤節點NTR進行放電的操作。
在與使能信號EN的下降沿（falling edge）對應的起始時間點TS處，P型電晶體TPE被接通而N型電晶體TNE被關斷。因此，從起始時間點TS，停止對跟蹤節點NTR的放電操作，且產生流過P型半導體元件DUTP的洩漏電流以對跟蹤節點NTR進行充電。結果，洩漏電壓信號SLV可從與初始電壓VINT對應的地電壓VSS經由目標電壓VTG增大到供電電壓VDD。
檢測信號SDET可在開始產生洩漏電流的起始時間點TS處被啟動，且在洩漏電壓信號SLV的電壓準位增大達到目標電壓VTG的檢測時間點TD處被去啟動。換句話說，檢測信號SDET的啟動時間tLK對應於起始時間點TS與檢測時間點TD之間的時間間隔。儘管圖6A示出檢測信號SDET是以邏輯低準位L被啟動，然而根據電路配置，檢測信號SDET可以邏輯高準位H被啟動。
在圖6B中，第三洩漏電壓信號SLV3、第三檢測時間點TD3、第三檢測信號SDET3及第三啟動時間tLK3表示流過P型半導體元件DUTP的洩漏電流相對大的第三種情形，且第四洩漏電壓信號SLV4、第四檢測時間點TD4、第四檢測信號SDET4及第四啟動時間tLK4表示流過P型半導體元件DUTP的洩漏電流相對小的第四種情形。舉例來說，洩漏電流可在P型半導體元件DUTP中的P型電晶體TPT的閾值電壓較小或P型電晶體TPT的大小較大時增大。
隨著洩漏電流增大，跟蹤節點NTR處的電壓的充電速度增大，且因此第三洩漏電壓信號SLV3可比第四洩漏電壓信號SLV4更快地增大。因此，檢測信號SDET的啟動時間tLK可隨著流過P型半導體元件DUTN的洩漏電流的增大而減小。
圖7是示出根據一個或多個示例性實施例的在圖1所示洩漏電流測量電路中所包括的檢測電路的電路圖。
參照圖7，檢測電路301包括檢測反相器310、傳遞單元320、重定單元330及340以及輸出驅動單元350。
檢測反相器310具有連接到提供洩漏電壓信號SLV的跟蹤節點NTR的輸入端子及連接到第一節點N1的輸出節點。
傳遞單元320從起始時間點TS將第一節點N1電連接到第二節點N2。傳遞單元320可包括第一N型電晶體321、第一P型電晶體322、異或（XOR）閘323及反相器324。第一N型電晶體321與第一P型電晶體322形成傳輸閘，且異或閘323及反相器324控制傳輸閘321及322。異或閘323對使能信號EN及選擇信號SEL執行異或運算以產生傳輸控制信號TG，且反相器324使傳輸控制信號TG反相以產生反相傳輸控制信號TGB。傳輸控制信號TG被施加到第一N型電晶體321的柵極電極，且反相傳輸控制信號TGB被施加到第一P型電晶體322的柵極電極。
重定單元330及340在起始時間點TS之前將第二節點N2處的電壓重定。重定單元330及340可包括第一重定單元330及第二重定單元340，第一重定單元330被配置成將第二N2處的電壓重定到供電電壓VDD，第二重定單元340被配置成將第二節點N2處的電壓重定到地電壓VSS。
第一重定單元330可包括第二P型電晶體331及或（OR）閘332，第二P型電晶體331連接在供電電壓VDD與第二節點N2之間，或閘332用於控制第二P型電晶體331。或閘332對使能信號EN及選擇信號SEL執行或運算以產生第一閘控信號GP，第一閘控信號GP被施加到第二P型電晶體331的柵極電極。
第二重定單元340可包括第二N型電晶體341及與（AND）閘342，第二N型電晶體341連接在地電壓VSS與第二節點N2之間，及閘342用於控制第二N型電晶體341。及閘342對使能信號EN及選擇信號SEL執行與運算以產生第二閘控信號GN，第二閘控信號GN被施加到第二N型電晶體341的柵極電極。
輸出驅動單元350基於第二節點N2處的電壓來產生檢測信號SDET。儘管圖7示出輸出驅動單元350包括一個反相器351，然而輸出驅動單元350的配置可被確定為不同的。
以下，將參照圖8及圖9來闡述包括圖7所示檢測電路301的洩漏電流測量電路的第一操作模式MDN及第二操作模式MDP。
圖8是示出根據一個或多個示例性實施例的包括圖7所示檢測電路的洩漏電流測量電路的第一操作模式的時序圖。
參照圖7及圖8，在第一操作模式MDN中，選擇信號SEL可被固定到邏輯低準位L，且使能信號EN可從邏輯低準位L躍遷到邏輯高準位H以指示起始時間點TS。
在起始時間點TS之前，使能信號EN及選擇信號SEL具有邏輯低準位L。因此，第二P型電晶體331被接通，而第二N型電晶體341被關斷。因此，可在起始時間點TS之前執行復位操作，以將第二節點N2處的電壓V(N2)重定到供電電壓VDD。
在與使能信號EN的上升沿對應的起始時間點TS處，第一閘控信號GP及傳輸控制信號TG躍遷到邏輯高準位H，以關斷第二P型電晶體331並接通傳輸閘321及322。
因此，第二節點N2處的電壓V(N2)及檢測信號SDET在起始時間點TS處被啟動，且在洩漏電壓信號SLV的減小的電壓準位達到目標電壓VTG的檢測時間點TD處被去啟動。因此，起始時間點TS與檢測時間點TD之間的時間間隔對應於檢測信號SDET的啟動時間tLK。
圖9是示出根據一個或多個示例性實施例的包括圖7所示檢測電路的洩漏電流測量電路的第二操作模式的時序圖。
參照圖7及圖9，在第二操作模式MDN中，選擇信號SEL可被固定到邏輯高準位H，且使能信號EN可從邏輯高準位H躍遷到邏輯低準位L以指示起始時間點TS。
在起始時間點TS之前，使能信號EN及選擇信號SEL具有邏輯高準位H。因此，第二P型電晶體331被關斷，而第二N型電晶體341被接通。因此，可在起始時間點TS之前執行復位操作，以將第二節點N2處的電壓V(N2)重定到地電壓VSS。
在與使能信號EN的下降沿對應的起始時間點TS處，第二閘控信號GN躍遷到邏輯低準位L，且傳輸控制信號TG躍遷到邏輯高準位H，以關斷第二N型電晶體341並接通傳輸閘321及322。
因此，第二節點N2處的電壓V(N2)及檢測信號SDET在起始時間點TS處被啟動，且在洩漏電壓信號SLV的增大的電壓準位達到目標電壓VTG的檢測時間點TD處被去啟動。因此，起始時間點TS與檢測時間點TD之間的時間間隔對應於檢測信號SDET的啟動時間tLK。
圖10是示出根據一個或多個示例性實施例的在圖1所示洩漏電流測量電路中所包括的轉換電路的方塊圖。
參照圖10，轉換電路501可包括時間-電壓轉換器TCO 600、壓控振盪器VCO 700及分頻器FD 800。
時間-電壓轉換器600可基於檢測信號SDET來提供與檢測信號SDET的啟動時間tLK對應的控制電壓VCTRL。以下將參照圖11、圖12A、圖12B及圖13來進一步闡述時間-電壓轉換器600。
壓控振盪器700可基於控制電壓VCTRL來產生具有與檢測信號SDET的啟動時間tLK對應的頻率的振盪信號OSC。將參照圖14到圖17來進一步闡述壓控振盪器700。
分頻器800可對振盪信號OSC的頻率進行劃分，以產生輸出信號SOUT。分頻器800可對振盪信號OSC的頻率執行降頻轉換，以提供頻率減小的輸出信號SOUT，所述頻率可由外部測試器件測量出。在一些示例性實施例中，分頻器800可被省略，且振盪信號OSC自身可被提供作為輸出信號SOUT。
圖11是示出根據一個或多個示例性實施例的在圖10所示轉換電路中所包括的時間-電壓轉換器的電路圖。
參照圖11，時間-電壓轉換器601可包括控制單元610（例如，控制器）、儲存電容器CST、充電開關TPC、放電單元TND及620。
儲存電容器連接在提供控制電壓的儲存節點NC與地電壓VSS之間。充電開關TPC在起始時間點TS之前以供電電壓VDD將儲存節點NC處的電壓重定。放電單元TND及620可包括被配置成在檢測信號SDET的啟動時間tLK期間對儲存節點NC處的電壓進行放電的放電開關TND及二極體單元620。二極體單元620可包括一個或多個二極體621及622。
控制單元610可包括第一異或閘611及第二異或閘612。第一異或閘611對使能信號EN及選擇信號SEL執行異或運算並產生用於控制充電開關TPC的第一開關信號SWP。第二異或閘612對使能信號EN及檢測信號SDET執行異或運算並產生用於控制放電開關TND的第二開關信號SWN。
以下，將參照圖12A及圖12B來闡述圖11所示時間-電壓轉換器601的第一操作模式MDN及第二操作模式MDP。
圖12A是示出根據一個或多個示例性實施例的包括圖11所示時間-電壓轉換器的洩漏電流測量電路的第一操作模式的時序圖。
參照圖11及圖12A，在第一操作模式MDN中，選擇信號SEL可被固定到邏輯低準位L，且使能信號EN可從邏輯低準位L躍遷到邏輯高準位H以指示起始時間點TS。
在起始時間點TS之前，第一開關信號SWP及第二開關信號SWN具有邏輯低準位L。因此，充電開關TPC被接通，而放電開關TND被關斷。因此，可在起始時間點TS之前執行充電操作，以將儲存節點NC處的電壓V(NC)重定到供電電壓VDD。
在與使能信號EN的上升沿對應的起始時間點TS處，第一開關信號SWP及第二開關信號SWN躍遷到邏輯高準位H，以關斷充電開關TPC而接通放電開關TND。因此，儲存節點NC處的電壓V(NC)在起始時間點TS處開始通過二極體單元620進行放電。
在減小的檢測信號SDET達到目標電壓VTG的檢測時間點TD處，第二開關信號SWN躍遷到邏輯低準位L以關斷放電開關TND，且儲存節點NC處的電壓V(NC)的放電操作結束。
因此，在第一操作模式MDN中，儲存節點NC處的電壓V(NC)在啟動時間tLK期間相對於重定電壓減小，並接著維持控制電壓VCTRL。
圖12B是示出根據一個或多個示例性實施例的包括圖11所示時間-電壓轉換器的洩漏電流測量電路的第二操作模式的時序圖。
參照圖11及圖12B，在第二操作模式MDP中，選擇信號SEL可被固定到邏輯高準位H，且使能信號EN可從邏輯高準位H躍遷到邏輯低準位L以指示起始時間點TS。
在起始時間點TS之前，第一開關信號SWP及第二開關信號SWN具有邏輯低準位L。因此，充電開關TPC被接通，而放電開關TND被關斷。因此，可在起始時間點TS之前執行充電操作，以將儲存節點NC處的電壓V(NC)重定到供電電壓VDD。
在與使能信號EN的上升沿對應的起始時間點TS處，第一開關信號SWP及第二開關信號SWN躍遷到邏輯高準位H，以關斷充電開關TPC而接通放電開關TND。因此，儲存節點NC處的電壓V(NC)在起始時間點TS處開始通過二極體單元620進行放電。
在增大的檢測信號SDET達到目標電壓VTG的檢測時間點TD處，第二開關信號SWN躍遷到邏輯低準位L以關斷放電開關TND，且儲存節點NC處的電壓V(NC)的放電操作結束。
因此，在第二操作模式MDP中，儲存節點NC處的電壓V(NC)在啟動時間tLK期間相對於重定電壓減小，並接著維持控制電壓VCTRL。
如此一來，在第一操作模式MDN及第二操作模式MDP兩者中，控制電壓VCTRL可減小而啟動時間tLK會增大。如上所述，檢測信號SDET的啟動時間tLK隨著洩漏電流的增大而減小。因此，控制電壓VCTRL可隨著洩漏電流的增大而增大。
將控制電壓VCTRL提供到壓控振盪器700，且壓控振盪器700可產生具有與控制電壓VCTRL對應的頻率的振盪信號OSC。如下所述，壓控振盪器700可隨著檢測信號SDET的啟動時間tLK的減小（即，隨著控制電壓VCTRL的增大）而增大振盪信號OSC的頻率。
圖13是示出根據一個或多個示例性實施例的檢測信號的啟動時間與洩漏電流的關係的圖。
在圖13中，水準軸指示以納安（nA）為單位的洩漏電流ILK，且垂直軸指示以納秒（ns）為單位的啟動時間或洩漏時間tLK。第一曲線TCV1表示被測器件的洩漏電流ILK相對大的情形，且第二曲線TCV2表示洩漏電流ILK相對小的情形。
圖13示出洩漏電流ILK與洩漏時間tLK之間的非線性相關性。由於此種非線性相關性，控制電壓VCTRL的範圍必須為寬的，以便可測量具有各種閾值電壓及大小的電晶體的洩漏電流ILK。舉例來說，可增大圖11所示儲存電容器CST的大小以提供寬的控制電壓VCTRL範圍。可使用提供恒定電流的電流源來提供寬的控制電壓VCTRL範圍。然而，如果使用電流源，那麼儲存電容器CST的大小會根據被測半導體元件的大小而以指數方式增大。如此一來，洩漏電流測量電路的佔用面積可增大。
根據一個或多個示例性實施例，可使用二極體的電流的指數增大來代替恒定電流源。可通過如圖11所示堆疊二極體621及622來實現寬的控制電壓VCTRL範圍，且因此儲存電容器CST的大小可減小。
圖14是示出根據一個或多個示例性實施例的在圖10所示轉換電路中所包括的壓控振盪器的圖。
參照圖14，壓控振盪器701可包括級聯連接的多個單元電路UC1到UC5。圖15示出五個單元電路，但此僅為實例，且單元電路的數目可被確定為不同的。單元電路UC1到UC5可形成環形振盪器以使得最後一個單元電路（例如，UC5）的輸出被提供作為第一單元電路（例如，UC1）的輸入。如圖14所示，壓控振盪器701可為單端式環形振盪器，以使得所述多個單元電路UC1到UC5是利用反相器INV來實現。
圖15是示出根據一個或多個示例性實施例的在圖14所示壓控振盪器中所包括的單元電路的電路圖。
參照圖15，單元電路可利用反相器INV來實現，反相器INV包括第一P型電晶體TP1、第一N型電晶體TN1及第二N型電晶體TN2。第一P型電晶體TP1及第一N型電晶體TN1接收輸入信號IN以產生輸出信號OUT，且第二N型電晶體接收控制電壓VCTRL作為偏壓電壓。隨著控制電壓VCTRL增大，通過第二N型電晶體TN2流向地電壓VSS的吸收電流（sinking current）增大，壓控振盪器701的操作速度增大且因此振盪信號OSC的頻率增大。
圖16是示出根據一個或多個示例性實施例的在圖10所示轉換電路中所包括的壓控振盪器的圖。
參照圖16，壓控振盪器702可包括級聯連接的多個單元電路UC1到UC4。圖16示出四個單元電路作為非限制性實例，但單元電路的數目可被確定為不同的。單元電路UC1到UC4可形成環形振盪器以使得最後一個單元電路（例如，UC4）的輸出被提供作為第一單元電路（例如，UC1）的輸入。如圖16所示，壓控振盪器702可為差分環形振盪器（differential ring oscillator），以使得所述多個單元電路UC1到UC4是利用差分放大器AMP來實現。
圖17是示出根據一個或多個示例性實施例的在圖16所示壓控振盪器中所包括的單元電路的電路圖。
參照圖17，單元電路可利用差分放大器AMP或差分延遲電路來實現，所述差分放大器AMP或差分延遲電路包括耦合在供電電壓VDD與地電壓VSS之間的多個P型電晶體TP1到TP4及多個N型電晶體TN1到TN4。差分延遲電路可具有交叉耦合結構，以使得差分輸出信號OUTP及OUTN用作N型電晶體TN3及TN4以及P型電晶體TP3及TP4的偏壓，從而實現良好的線性度及低功率操作。對P型電晶體對TP1及TP2的柵極電極施加差分輸入信號INP及INN，且對N型電晶體對TN1及TN2施加控制電壓VCTRL。隨著控制電壓VCTRL增大，通過N型電晶體對TN1及TN2流向地電壓VSS的吸收電流增大，壓控振盪器702的操作速度增大且因此振盪信號OSC的頻率增大。
圖18是示出根據一個或多個示例性實施例的在圖1所示洩漏電流測量電路中所包括的洩漏產生電路的電路圖。
參照圖18，洩漏電流測量電路102包括解碼器110及多個被測器件DUT1到DUTm。
所述多個被測器件DUT1到DUTm共同連接到提供洩漏電壓信號SLV的跟蹤節點NTR，且所述多個被測器件DUT1到DUTm具有不同的洩漏特性。
解碼器110基於選擇碼CDSEL來產生多個經解碼位元信號DEC1到DECm，以將所述多個經解碼位元信號DEC1到DECm分別提供到所述多個被測器件DUT1到DUTm。洩漏電流測量電路102可基於所述多個經解碼位元信號DEC1到DECm從所述多個器件DUT1到DUTm中選擇一個器件進行測試，並使用所選擇的所述一個被測器件來產生洩漏電壓信號SLV。為了選擇一個被測器件，可選擇性地啟動所述多個經解碼位元信號DEC1到DECm中與將作為洩漏電流測量的物件的被測器件DUTi對應的一個經解碼位元信號DECi。
根據一個或多個示例性實施例，解碼器110可被包括在洩漏電流測量電路102中的另一電路中或包括在外部測試器件中。
圖19是示出根據一個或多個示例性實施例的在圖18所示洩漏產生電路中所包括的被測器件的電路圖。
參照圖19，洩漏產生電路DUTi可包括N型半導體元件DUTN、第一N型電晶體TNE、第二N型電晶體TNS、P型半導體元件DUTP、第一P型電晶體TPE及第二P型電晶體TPS。
圖19所示被測器件DUTi類似於圖3所示洩漏產生電路101，且因此省略重複敘述。與圖3所示洩漏產生電路101相比，圖19所示被測器件DUTi還包括第二N型電晶體TNS及第二P型電晶體TPS。
第二N型電晶體TNS與N型半導體元件DUTNi及第一N型電晶體TNE串聯連接在地電壓VSS與跟蹤節點NTR之間，且第二N型電晶體NTS回應於對應的經解碼位元信號DECi進行操作。第二P型電晶體TPS與P型半導體元件DUTPi及第一P型電晶體TPE串聯連接在供電電壓VDD與跟蹤節點TNR之間，且第二P型電晶體TPS回應於對應的經解碼位元信號DECi的反相信號DECiB進行操作。
如上所述，可選擇性地啟動所述多個經解碼位元信號DEC1到DECm中與被測器件DUTi對應的僅一個經解碼位元信號DECi，且可使用所選擇的被測器件DUTi來產生洩漏電壓信號SLV。
圖19所示N型半導體元件DUTNi及P型半導體元件DUTNP是洩漏電流測量的物件。儘管圖19示出N型半導體元件DUTNi包括一個N型電晶體TNT且P型半導體元件DUTPi包括一個P型電晶體TPT，然而N型半導體元件DUTNi及P型半導體元件DUTPi的配置可被確定為不同的。
N型半導體元件DUTNi及P型半導體元件DUTPi可被實現成針對所述多個被測器件DUT1到DUTm具有不同的洩漏特性。不同的洩漏特性可通過使將作為洩漏電流測量的對象的半導體元件中所包括的電晶體的閾值電壓及/或大小不同來實現。
如此一來，根據一個或多個示例性實施例的洩漏電流測量電路可通過針對具有不同洩漏特性的各種半導體元件共用一個檢測電路來減小用於洩漏電流測量的電路的佔用面積。
圖20是示出根據一個或多個示例性實施例的在圖1所示洩漏電流測量電路中所包括的檢測電路的電路圖。
參照圖20，檢測電路302可包括比較器371、第一異或閘372及第二異或閘373。
比較器371將洩漏電壓信號SLV的電壓準位與目標電壓VTG進行比較，以產生比較信號CMP。第一異或閘372對比較信號CMP及選擇信號SEL執行異或運算，以產生中間信號SS。第二異或閘373對中間信號SS及使能信號EN執行異或運算，以產生檢測信號SDET。如此一來，檢測電路302可基於比較信號CMP（即，洩漏電壓信號SLV與目標電壓VTG的比較結果）來產生檢測信號SDET。
以下，將參照圖21及圖22來闡述包括圖20所示檢測電路302的洩漏電流測量電路的第一操作模式MDN及第二操作模式MDP。
圖21是示出根據一個或多個示例性實施例的包括圖20所示檢測電路的洩漏電流測量電路的第一操作模式的時序圖。
參照圖20及圖21，在第一操作模式MDN中，選擇信號SEL可被固定到邏輯低準位L，且使能信號EN可從邏輯低準位L躍遷到邏輯高準位H以指示起始時間點TS。
在檢測時間點TD處，洩漏電壓信號SLV的減小的電壓準位變得低於目標電壓VTG，比較信號CMP躍遷到邏輯低準位L，且中間信號SS躍遷到邏輯低準位L。
因此，檢測信號SDET可在起始時間點TS與檢測時間點TD之間的啟動時間tLK期間以邏輯低準位L被啟動。
圖22是示出根據一個或多個示例性實施例的包括圖20所示檢測電路的洩漏電流測量電路的第二操作模式的時序圖。
參照圖20及圖22，在第二操作模式MDP中，選擇信號SEL可被固定到邏輯高準位H，且使能信號EN可從邏輯高準位H躍遷到邏輯低準位L以指示起始時間點TS。
在檢測時間點TD處，洩漏電壓信號SLV的增大的電壓準位變得高於目標電壓VTG，比較信號CMP躍遷到邏輯高準位H，且中間信號SS躍遷到邏輯高準位H。
因此，檢測信號SDET可在起始時間點TS與檢測時間點TD之間的啟動時間tLK期間以邏輯低準位L被啟動。
圖23是示出根據一個或多個示例性實施例的在圖1所示洩漏電流測量電路中所包括的轉換電路的方塊圖。
參照圖23，轉換電路502可包括計數器電路900及序列化器950。
計數器電路900可在檢測信號SDET的啟動時間tLK期間對時脈信號CLK的時脈數進行計數，以產生與檢測信號SDET的啟動時間tLK對應的計數值D[0:n]。計數值D[0:n]可為多個位信號D[0]到D[n]的並行信號。
序列化器950可對計數值D[0:n]進行序列化，以提供數位串列信號作為輸出信號SOUT。根據一個或多個示例性實施例，序列化器950可被省略且與並行信號對應的計數值D[0:n]可被提供作為輸出信號SOUT。
圖24是示出根據一個或多個示例性實施例的測試系統的圖。
參照圖24，測試系統1100可包括半導體矽片WF及用於測試半導體矽片WF的測試器件ATE。半導體矽片WF可包括多個半導體晶粒SD及洩漏電流測量電路10，洩漏電流測量電路10形成在對所述多個半導體晶粒SD進行分離的劃線通道SL處。如上所述，洩漏電流測量電路10可包括：洩漏產生電路，被配置成從起始時間點在內部產生洩漏電流，並依據所述洩漏電流產生洩漏電壓信號，所述洩漏電壓信號具有從初始電壓增大或減小的電壓準位；以及檢測電路，被配置成從起始時間點到檢測時間點產生具有啟動時間的檢測信號，在所述檢測時間點處，所述洩漏電壓信號的電壓準位達到目標電壓。另外，如上所述，洩漏電流測量電路10還可包括轉換電路，所述轉換電路被配置成產生具有與檢測信號的啟動時間對應的頻率的振盪信號或具有與檢測信號的啟動時間對應的計數值的數位串列信號。振盪信號或數位串列信號可通過與直流測量墊不同的數位輸入-輸出墊被提供到外部測試器件ATE。
所述多個半導體晶粒SD可通過製作工藝來形成，且所述多個半導體晶粒SD可沿著劃線通道SL被分離。分離的半導體晶粒通過組裝工藝被封裝成相應晶片。
例如電晶粒分揀（electric die sorting，EDS）工藝等測試工藝是在組裝工藝之前執行以測試在每一半導體晶粒中形成的半導體元件的電特性。在電晶粒分揀工藝中，對形成在半導體矽片WF上的半導體晶粒SD施加測試操作信號，且基於來自半導體晶粒SD的測試結果信號來確定每一半導體晶粒SD的性能或故障。舉例來說，測試器件ATE可通過探針卡將測試操作信號傳遞到半導體晶粒，且通過探針卡從半導體晶粒SD接收測試結果信號。
隨著製造工藝的發展，半導體器件的大小減小且每一晶片上的半導體晶粒的數目增加。測試器件的探針卡的數目有限，且用於測試晶片上的所有半導體晶粒的測試時間會增加。
隨著半導體積體電路按比例縮小，半導體元件洩漏的重要性增加。如果將洩漏測量電路集成在半導體晶粒中，那麼可能需要附加直流測量墊來測量洩漏電流，且因此難以在半導體晶粒中實現洩漏測量電路。根據一個或多個示例性實施例，如圖24所示，洩漏電流測量電路10可形成在劃線通道內，且可基於洩漏電流測量電路10來測量洩漏電流以監測製造工藝。
圖25是示出根據一個或多個示例性實施例的積體電路的圖。
參照圖25，每一半導體晶粒SD的積體電路可包括洩漏電流測量電路10及監測電路50，且在圖25中省略了用於所述積體電路自身功能的其他電路。洩漏電流測量電路10可測量洩漏電流，且監測電路50可基於所測量的洩漏電流來監測積體電路的操作狀態。如上所述，洩漏電流測量電路10可包括：洩漏產生電路，被配置成從起始時間點在內部產生洩漏電流，並依據所述洩漏電流產生洩漏電壓信號，所述洩漏電壓信號具有從初始電壓增大或減小的電壓準位；以及檢測電路，被配置成從起始時間點到檢測時間點產生具有啟動時間的檢測信號，在所述檢測時間點處，所述洩漏電壓信號的電壓準位達到目標電壓。
當洩漏電流測量電路10被包括在半導體晶粒SD的積體電路中時，除在測試操作期間以外也可在積體電路的正常操作期間測量洩漏電流並使用洩漏電流來監測積體電路的操作。
圖26是示出根據一個或多個示例性實施例的系統的方塊圖。
參照圖26，系統1000可包括積體電路1010及電壓控制單元（voltage control unit，VCU）1070（例如，電壓控制器）。圖26示出洩漏電流測量電路被實現為晶片上配置（on-chip configuration）的實例。
積體電路1010可包括至少一個處理器1020、電源管理單元（power management unit，PMU）1030（例如，電源管理器）、時脈控制單元（clock control unit，CCU）1040（例如，時脈控制器）、一個或多個功能區塊FB1到FBm以及洩漏電流測量電路10。
積體電路1010可為其中各種元件或元件被集成為一個晶片的片上系統（SoC）。積體電路1010可由電壓控制單元1070來供電。電壓控制單元1070可包括至少一個穩壓器。電壓控制單元1070可被稱為電源供應器或電源管理積體電路（power management integrated circuit，PMIC）。根據一個或多個示例性實施例，電壓控制單元1070可被實現為與積體電路1010的晶片不同的另一晶片，或電壓控制單元1070的至少一部分可被包括在積體電路1010中。
儘管在圖26中示出一個處理器1020，然而積體電路1010還可包括一個或多個處理器或處理單元。處理器1020可為用於執行積體電路1010的主要功能的中央處理器（central processing unit，CPU）。處理器1020可被配置成執行程式指令，例如作業系統（operating system，OS）中的那些程式指令。
電源管理單元1030可監測積體電路1010的操作狀態或操作條件，以確定與當前操作條件對應的操作功率準位。功率準位可由操作電壓及操作頻率中的至少一者來表示。換句話說，可通過改變操作電壓及操作頻率中的至少一者來改變功率準位。操作電壓可為供電電壓，且操作頻率可為操作時脈信號的頻率。
電源管理單元1030可監測積體電路1010的操作狀態或操作條件（例如工作負載、操作溫度等），以確定與當前操作條件對應的操作功率準位。舉例來說，當積體電路1010的工作負載增加時，電源管理單元1030可提高操作功率準位以增大操作電壓及/或操作頻率。相比之下，當積體電路1010的工作負載減小時，電源管理單元1030可降低操作功率準位以減小操作電壓及/或操作頻率。
電源管理單元1030可產生電壓控制信號VCTR及時脈控制信號CCTR，且電壓控制單元1070及時脈控制單元1040可分別回應於所產生的電壓控制信號VCTR及所產生的時脈控制信號CCTR來提供與所確定的操作功率準位對應的操作電壓及操作頻率。可通過改變操作電壓及操作頻率中的至少一者來更改操作功率準位。在示例性實施例中，電源管理單元1030可獨立於積體電路1010的另一部分的功率準位來控制積體電路1010的一部分的功率準位。舉例來說，當功能區塊FB1到FBm被包括在不同的功率域中時，被提供到功能區塊FB1到FBm的操作電壓VOP1到VOPm可獨立地加以控制。另外，當功能區塊FB1到FBm被包括在不同的時脈域中時，被提供到功能區塊FB1到FBm的操作時脈信號OCK1到OCKm可獨立地加以控制。
功能區塊FB1到FBm可執行預定功能，且功能區塊可被稱為智慧財產權核或IP（intellectual property）核。舉例來說，功能區塊FB1到FBm可包括記憶體控制器、中央處理器（CPU）、顯示控制器、檔案系統區塊、圖形處理單元（graphic processing unit，GPU）、圖像信號處理器（image signal processor，ISP）、多格式轉碼器（multi-format codec，MFC）等。處理器1020及電源管理單元1030可分別為獨立的功能區塊。
時脈控制單元1040可產生分別被提供到功能區塊FB1到FBm的操作時脈信號。時脈控制單元1040可包括鎖相環（phase-locked loop，PLL）、延遲鎖定環（delay-locked loop，DLL）、時脈倍增器及時脈驅動器中的至少一者。
如上所述，洩漏電流測量電路10可包括洩漏產生電路及檢測電路。洩漏產生電路可從起始時間點TS在內部產生洩漏電流，並依據所述洩漏電流產生洩漏電壓信號SLV，洩漏電壓信號SLV具有從初始電壓VINT增大或減小的電壓準位。檢測電路可從起始時間點TS到檢測時間點TD產生具有啟動時間tLK的檢測信號SDET，在檢測時間點TD處，洩漏電壓信號SLV的電壓準位達到目標電壓VTG。檢測信號SDET可被提供作為輸出信號SOUT。洩漏電流測量電路10可由來自處理器1020的控制信號MCTR控制。
在一些示例性實施例中，洩漏電流測量電路10的輸出信號SOUT可被提供到處理器1020以控制系統1000的操作。在其他示例性實施例中，洩漏電流測量電路10的輸出信號SOUT可被提供到外部器件（例如測試器件）。
如上所述，根據一個或多個示例性實施例的洩漏電流測量電路可使用一次充電或放電的時態資訊來減少用於洩漏電流測量的測試時間。另外，可通過針對具有不同洩漏特性的各種半導體元件共用一個檢測電路來減小用於洩漏電流測量的電路的佔用面積。此外，洩漏電流測量電路可通過轉換關於洩漏電流的資訊並將關於洩漏電流的資訊作為振盪信號的頻率或單一數位串列信號來提供而高效地適應於具有有限輸入-輸出墊的系統。
本發明概念可應用於需要進行洩漏電流測量的任何積體電路及系統。舉例來說，本發明概念可應用於如下系統：儲存卡、行動電話、智慧型電話、個人數位助理（personal digital assistant，PDA）、可攜式多媒體播放機（portable multimedia player，PMP）、數位照相機、攝錄影機、個人電腦（personal computer，PC）、伺服器電腦、工作站、膝上型電腦、數位電視機、機上盒、可攜式遊戲機、導航系統等。
上述內容是對示例性實施例的說明，而不應被視為對示例性實施例的限制。儘管已闡述了幾個示例性實施例，然而所屬領域中的技術人員應容易理解，在不實質上背離本發明概念的條件下，可在示例性實施例中進行許多修改。
10、102‧‧‧洩漏電流測量電路
50‧‧‧監測電路
100、101‧‧‧洩漏產生電路
110‧‧‧解碼器
300、301、302‧‧‧檢測電路
310‧‧‧檢測反相器
320‧‧‧傳遞單元
321‧‧‧第一N型電晶體/傳輸閘
322‧‧‧第一P型電晶體/傳輸閘
323‧‧‧異或閘
324、351、INV‧‧‧反相器
330‧‧‧重定單元/第一重定單元
331、TPS‧‧‧第二P型電晶體
332‧‧‧或閘
340‧‧‧重定單元/第二重定單元
341、TNS‧‧‧第二N型電晶體
342‧‧‧及閘
350‧‧‧輸出驅動單元
371‧‧‧比較器
372、611‧‧‧第一異或閘
373、612‧‧‧第二異或閘
500、501、502‧‧‧轉換電路
600、601、TCO‧‧‧時間-電壓轉換器
610‧‧‧控制單元
620‧‧‧放電單元/二極體單元
621、622‧‧‧二極體
700、701、702、VCO‧‧‧壓控振盪器
800、FD‧‧‧分頻器
900‧‧‧計數器電路
950‧‧‧序列化器
1000‧‧‧系統
1010‧‧‧積體電路
1020‧‧‧處理器
1030‧‧‧電源管理單元
1040‧‧‧時脈控制單元
1070‧‧‧電壓控制單元
1100‧‧‧測試系統
AMP‧‧‧差分放大器
ATE‧‧‧測試器件/外部測試器件
CCTR‧‧‧時脈控制信號
CDSEL‧‧‧選擇碼
CLK‧‧‧時脈信號
CMP‧‧‧比較信號
CST‧‧‧儲存電容器
D[0:n]‧‧‧計數值
DEC1、DEC2、DECi、DECm‧‧‧經解碼位元信號
DECiB‧‧‧反相信號
DUT1、DUT2、DUTm‧‧‧被測器件
DUTi‧‧‧被測器件/洩漏產生電路
DUTN、DUTNi‧‧‧N型半導體元件
DUTP、DUTPi‧‧‧P型半導體元件
EN‧‧‧使能信號
FB1、FB2、…、FBm‧‧‧功能區塊
GP‧‧‧第一閘控信號
GN‧‧‧第二閘控信號
H‧‧‧邏輯高準位
ILK‧‧‧洩漏電流
IN‧‧‧輸入信號
INN、INP‧‧‧差分輸入信號
L‧‧‧邏輯低準位
MCTR‧‧‧控制信號
MDN‧‧‧第一操作模式
MDP‧‧‧第二操作模式
N1‧‧‧第一節點
N2‧‧‧第二節點
NC‧‧‧儲存節點
NTR‧‧‧跟蹤節點
OCK1、OCK2、OCKm‧‧‧操作時脈信號
OSC‧‧‧振盪信號
OUT、SOUT‧‧‧輸出信號
OUTN、OUTP‧‧‧差分輸出信號
SD‧‧‧半導體晶粒
SDET‧‧‧檢測信號
SDET1‧‧‧第一檢測信號
SDET2‧‧‧第二檢測信號
SDET3‧‧‧第三檢測信號
SDET4‧‧‧第四檢測信號
SEL‧‧‧選擇信號
SL‧‧‧劃線通道
SLV‧‧‧洩漏電壓信號
SLV1‧‧‧第一洩漏電壓信號
SLV2‧‧‧第二洩漏電壓信號
SLV3‧‧‧第三洩漏電壓信號
SLV4‧‧‧第四洩漏電壓信號
SS‧‧‧中間信號
SWN‧‧‧第二開關信號
SWP‧‧‧第一開關信號
TCV1‧‧‧第一曲線
TCV2‧‧‧第二曲線
TD‧‧‧檢測時間點
TD1‧‧‧第一檢測時間點
TD2‧‧‧第二檢測時間點
TD3‧‧‧第三檢測時間點
TD4‧‧‧第四檢測時間點
TG‧‧‧傳輸控制信號
TGB‧‧‧反相傳輸控制信號
tLK‧‧‧啟動時間/洩漏時間
tLK1‧‧‧第一啟動時間
tLK2‧‧‧第二啟動時間
tLK3‧‧‧第三啟動時間
tLK4‧‧‧第四啟動時間
TN1、TNE‧‧‧第一N型電晶體/N型電晶體
TN2‧‧‧第二N型電晶體/N型電晶體
TN3、TN4、TNT‧‧‧N型電晶體
TND‧‧‧放電單元/放電開關
TP1、TPE‧‧‧第一P型電晶體/P型電晶體
TP2、TP3、TP4‧‧‧P型電晶體
TPC‧‧‧充電開關
TPT‧‧‧P型電晶體
TS‧‧‧起始時間點
UC1、CU2、UC3、UC4、UC5‧‧‧單元電路
VCTR‧‧‧電壓控制信號
VCTRL‧‧‧控制電壓
VDD‧‧‧供電電壓
VINT‧‧‧初始電壓
V(N2)、V(NC)‧‧‧電壓
VOP1、VOP2、VOPm‧‧‧操作電壓
VSS‧‧‧地電壓
VTG‧‧‧目標電壓
WF‧‧‧半導體矽片
結合附圖閱讀以下詳細說明，將更清楚地理解各示例性實施例。
圖1是示出根據一個或多個示例性實施例的洩漏電流測量電路的方塊圖。 圖2是闡述根據一個或多個示例性實施例的圖1所示洩漏電流測量電路的操作的圖。 圖3是示出根據一個或多個示例性實施例的洩漏產生電路的電路圖。 圖4是示出根據一個或多個示例性實施例的包括圖3所示洩漏產生電路的洩漏電流測量電路的操作模式的圖。 圖5A及圖5B是示出根據一個或多個示例性實施例的包括圖3所示洩漏產生電路的洩漏電流測量電路的第一操作模式的時序圖。 圖6A及圖6B是示出根據一個或多個示例性實施例的包括圖3所示洩漏產生電路的洩漏電流測量電路的第二操作模式的時序圖。 圖7是示出根據一個或多個示例性實施例的檢測電路的電路圖。 圖8是示出根據一個或多個示例性實施例的包括圖7所示檢測電路的洩漏電流測量電路的第一操作模式的時序圖。 圖9是示出根據一個或多個示例性實施例的包括圖7所示檢測電路的洩漏電流測量電路的第二操作模式的時序圖。 圖10是示出根據一個或多個示例性實施例的在圖1所示洩漏電流測量電路中所包括的轉換電路的方塊圖。 圖11是示出根據一個或多個示例性實施例的在圖10所示轉換電路中所包括的時間-電壓轉換器的電路圖。 圖12A是示出根據一個或多個示例性實施例的包括圖11所示時間-電壓轉換器的洩漏電流測量電路的第一操作模式的時序圖。 圖12B是示出根據一個或多個示例性實施例的包括圖11所示時間-電壓轉換器的洩漏電流測量電路的第二操作模式的時序圖。 圖13是示出根據一個或多個示例性實施例的檢測信號的啟動時間與洩漏電流的關係的圖。 圖14是示出根據一個或多個示例性實施例的在圖10所示轉換電路中所包括的壓控振盪器的圖。 圖15是示出根據一個或多個示例性實施例的在圖14所示壓控振盪器中所包括的電路的電路圖。 圖16是示出根據一個或多個示例性實施例的在圖10所示轉換電路中所包括的壓控振盪器的圖。 圖17是示出根據一個或多個示例性實施例的在圖16所示壓控振盪器中所包括的電路的電路圖。 圖18是示出根據一個或多個示例性實施例的在圖1所示洩漏電流測量電路中所包括的洩漏產生電路的電路圖。 圖19是示出根據一個或多個示例性實施例的在圖18所示洩漏產生電路中所包括的被測器件的電路圖。 圖20是示出根據一個或多個示例性實施例的在圖1所示洩漏電流測量電路中所包括的檢測電路的電路圖。 圖21是示出根據一個或多個示例性實施例的包括圖20所示檢測電路的洩漏電流測量電路的第一操作模式的時序圖。 圖22是示出根據一個或多個示例性實施例的包括圖20所示檢測電路的洩漏電流測量電路的第二操作模式的時序圖。 圖23是示出根據一個或多個示例性實施例的在圖1所示洩漏電流測量電路中所包括的轉換電路的方塊圖。 圖24是示出根據一個或多個示例性實施例的測試系統的圖。 圖25是示出根據一個或多個示例性實施例的積體電路的圖。 圖26是示出根據一個或多個示例性實施例的系統的方塊圖。

Claims (10)

  1. 一種洩漏電流測量電路，包括： 洩漏產生電路，被配置成從起始時間點產生洩漏電流，並基於所述洩漏電流產生洩漏電壓信號，所述洩漏電壓信號具有從初始電壓發生變化的電壓準位；以及 檢測電路，被配置成產生具有啟動時間的檢測信號，所述檢測信號是從所述起始時間點到檢測時間點產生，且所述檢測時間點對應於所述洩漏電壓信號的所述電壓準位達到目標電壓時。
  2. 如申請專利範圍第1項所述的洩漏電流測量電路，其中所述檢測信號的所述啟動時間隨著所述洩漏電流的增大而減小。
  3. 如申請專利範圍第1項所述的洩漏電流測量電路，其中所述洩漏電流測量電路還被配置成選擇性地以第一操作模式及第二操作模式進行操作，所述第一操作模式用於測量N型半導體元件的所述洩漏電流，所述第二操作模式用於測量P型半導體元件的所述洩漏電流。
  4. 如申請專利範圍第3項所述的洩漏電流測量電路，其中所述洩漏產生電路還被配置成： 在所述第一操作模式中，將所述洩漏電壓信號產生成使得所述洩漏電壓信號從所述初始電壓減小到所述目標電壓並接著減小到地電壓，且 在所述第二操作模式中，將所述洩漏電壓信號產生成使得所述洩漏電壓信號從所述初始電壓增大到所述目標電壓並接著增大到供電電壓。
  5. 如申請專利範圍第3項所述的洩漏電流測量電路，其中所述洩漏產生電路還被配置成： 在所述第一操作模式中以供電電壓對跟蹤節點進行充電，並從所述起始時間點產生流過所述N型半導體元件的所述洩漏電流以對所述跟蹤節點進行放電，所述洩漏電壓信號是在所述跟蹤節點處提供，以及 在所述第二操作模式中，以地電壓對所述跟蹤節點進行放電，並從所述起始時間點產生流過所述P型半導體元件的所述洩漏電流以對所述跟蹤節點進行充電。
  6. 如申請專利範圍第1項所述的洩漏電流測量電路，其中所述洩漏產生電路包括： N型半導體元件，連接在地電壓與跟蹤節點之間，所述N型半導體元件被配置成基於選擇信號進行操作，且所述洩漏電壓信號是在所述跟蹤節點處提供； N型電晶體，與所述N型半導體元件串聯連接在所述地電壓與所述跟蹤節點之間，所述N型電晶體被配置成基於使能信號進行操作； P型半導體元件，連接在供電電壓與所述跟蹤節點之間，所述P型半導體元件被配置成基於所述選擇信號進行操作；以及 P型電晶體，與所述P型半導體元件串聯連接在所述供電電壓與所述跟蹤節點之間，所述P型電晶體被配置成基於所述使能信號進行操作。
  7. 如申請專利範圍第1項所述的洩漏電流測量電路，其中所述洩漏產生電路包括多個被測器件，所述多個被測器件共同連接到跟蹤節點，所述跟蹤節點提供所述洩漏電壓信號，所述多個被測器件中的每一者具有不同的洩漏特性。
  8. 如申請專利範圍第7項所述的洩漏電流測量電路，更包括解碼器，所述解碼器被配置成基於選擇碼來產生多個經解碼位元信號並將所述多個經解碼位元信號分別提供到所述多個被測器件， 其中所述洩漏產生電路還被配置成基於所述多個經解碼位元信號從所述多個被測器件中選擇被測器件，並使用所述被測器件來產生所述洩漏電壓信號。
  9. 如申請專利範圍第1項所述的洩漏電流測量電路，其中所述檢測電路包括檢測反相器，所述檢測反相器被配置成基於所述洩漏電壓信號進行操作， 其中當所述檢測反相器的輸出信號躍遷時，所述目標電壓對應於所述洩漏電壓信號。
  10. 如申請專利範圍第1項所述的洩漏電流測量電路，更包括轉換電路，所述轉換電路被配置成基於所述檢測信號來產生具有與所述檢測信號的所述啟動時間對應的頻率的振盪信號。
TW107100786A 2017-06-07 2018-01-09 洩漏電流測量電路 TWI753080B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2017-0070590 2017-06-07
KR1020170070590A KR102336181B1 (ko) 2017-06-07 2017-06-07 누설 전류 측정 회로, 이를 포함하는 집적 회로 및 시스템
??10-2017-0070590 2017-06-07

Publications (2)

Publication Number Publication Date
TW201903425A true TW201903425A (zh) 2019-01-16
TWI753080B TWI753080B (zh) 2022-01-21

Family

ID=64564016

Family Applications (1)

Application Number Title Priority Date Filing Date
TW107100786A TWI753080B (zh) 2017-06-07 2018-01-09 洩漏電流測量電路

Country Status (4)

Country Link
US (1) US10473716B2 (zh)
KR (1) KR102336181B1 (zh)
CN (1) CN109001582B (zh)
TW (1) TWI753080B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109961615A (zh) * 2019-02-27 2019-07-02 邱晖 一种防泄漏控制电路
JP2023137056A (ja) * 2022-03-17 2023-09-29 キオクシア株式会社 半導体装置、及び、半導体装置のテスト方法

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6011403A (en) 1997-10-31 2000-01-04 Credence Systems Corporation Circuit arrangement for measuring leakage current utilizing a differential integrating capacitor
US6882172B1 (en) 2002-04-16 2005-04-19 Transmeta Corporation System and method for measuring transistor leakage current with a ring oscillator
US7193427B2 (en) 2003-06-30 2007-03-20 Intel Corporation Method and apparatus for measuring relative, within-die leakage current and/or providing a temperature variation profile using a leakage inverter and ring oscillator
US7202704B2 (en) * 2004-09-09 2007-04-10 International Business Machines Corporation Leakage sensing and keeper circuit for proper operation of a dynamic circuit
US7453258B2 (en) 2004-09-09 2008-11-18 Formfactor, Inc. Method and apparatus for remotely buffering test channels
KR100672142B1 (ko) 2005-05-27 2007-01-19 주식회사 하이닉스반도체 전류누설에 의한 페일 분석이 가능한 반도체 장치
KR101124665B1 (ko) * 2005-07-08 2012-03-28 삼성전자주식회사 누설전류 측정회로 및 누설전류 비교회로
US7411409B2 (en) 2005-11-17 2008-08-12 P.A. Semi, Inc. Digital leakage detector that detects transistor leakage current in an integrated circuit
JP2007172766A (ja) * 2005-12-22 2007-07-05 Matsushita Electric Ind Co Ltd 半導体リーク電流検出器とリーク電流測定方法および電圧トリミング機能付半導体リーク電流検出器とリファレンス電圧トリミング方法およびこれらの半導体集積回路
KR100990144B1 (ko) 2007-03-05 2010-10-29 주식회사 하이닉스반도체 반도체 소자 및 그의 동작방법
JP5170086B2 (ja) * 2007-04-10 2013-03-27 富士通セミコンダクター株式会社 リーク電流検出回路、ボディバイアス制御回路、半導体装置及び半導体装置の試験方法
JP4693880B2 (ja) * 2008-08-12 2011-06-01 株式会社東芝 半導体集積回路
US8310269B2 (en) 2009-08-20 2012-11-13 International Business Machines Corporation Measurement of partially depleted silicon-on-insulator CMOS circuit leakage current under different steady state switching conditions
US8154353B2 (en) * 2009-11-03 2012-04-10 Arm Limited Operating parameter monitor for an integrated circuit
US20130008935A1 (en) * 2011-07-07 2013-01-10 Advanced Engineering Solutions, Inc. Fastener detection
JP2013113643A (ja) * 2011-11-28 2013-06-10 Sony Corp 発振回路およびテスト回路
JP2014048046A (ja) 2012-08-29 2014-03-17 Renesas Electronics Corp 半導体集積回路装置
CN103411680B (zh) * 2013-08-19 2015-08-26 电子科技大学 一种红外焦平面阵列及其读出电路的使能控制电路
US9651596B2 (en) * 2013-08-30 2017-05-16 Keysight Technologies, Inc. System and apparatus for measuring capacitance
WO2015094198A1 (en) * 2013-12-17 2015-06-25 Intel Corporation Low power electrostatic discharge robust linear driver
KR102294127B1 (ko) * 2014-07-15 2021-08-26 삼성전자주식회사 누설 전류 감지 장치 및 이를 포함하는 비휘발성 메모리 장치
KR101952063B1 (ko) * 2015-06-19 2019-02-25 미쓰비시덴키 가부시키가이샤 누설 전류 검출 장치
JP6674699B2 (ja) * 2015-08-28 2020-04-01 ルネサスエレクトロニクス株式会社 半導体装置

Also Published As

Publication number Publication date
KR20180133600A (ko) 2018-12-17
CN109001582A (zh) 2018-12-14
US10473716B2 (en) 2019-11-12
KR102336181B1 (ko) 2021-12-07
US20180356462A1 (en) 2018-12-13
CN109001582B (zh) 2022-03-15
TWI753080B (zh) 2022-01-21

Similar Documents

Publication Publication Date Title
US10884035B2 (en) Semiconductor device, semiconductor system, and control method of semiconductor device
US9722606B2 (en) Digital clamp for state retention
US5336939A (en) Stable internal clock generation for an integrated circuit
US6977849B2 (en) Semiconductor device suitable for system in package
US20060097804A1 (en) Internal voltage generator for semiconductor memory device
US20090153182A1 (en) Semiconductor device
TW201627793A (zh) Pvt變化期間具有穩定性的時脈產生器以及具有該時脈產生器的晶片振盪器
US8258861B2 (en) Systems and methods for minimizing power consumption
TWI753080B (zh) 洩漏電流測量電路
US10114068B1 (en) Methods and apparatus for monitoring aging effects on an integrated circuit
US10979055B2 (en) Adaptive aging tolerant apparatus
TWI718383B (zh) 積體電路裝置及其操作方法
US7609041B2 (en) Automatic voltage control circuit and method thereof
US9698764B2 (en) Quadrature divider
TWI433463B (zh) 在一積體電路中產生一升壓電壓的方法
US7447289B2 (en) Signal timing adjustment device, signal timing adjustment system, signal timing adjustment amount setting program, and storage medium storing the program
US11928003B2 (en) Voltage control device
Minhad et al. A low power 0.18-μm CMOS phase frequency detector for high speed PLL
US9768788B2 (en) Phase-locked loop with lower power charge pump
US20230195200A1 (en) Automatic on-die frequency tuning using tunable replica circuits
JP2002335149A (ja) 半導体集積回路
TW202306317A (zh) 時脈產生裝置與時脈產生方法
KR100880926B1 (ko) 반도체 메모리 장치의 위상 고정 루프 리셋 신호 발생회로