KR102336181B1

KR102336181B1 - 누설 전류 측정 회로, 이를 포함하는 집적 회로 및 시스템

Info

Publication number: KR102336181B1
Application number: KR1020170070590A
Authority: KR
Inventors: 오길근; 신연중; 정다래
Original assignee: 삼성전자주식회사
Priority date: 2017-06-07
Filing date: 2017-06-07
Publication date: 2021-12-07
Also published as: KR20180133600A; CN109001582A; US10473716B2; TW201903425A; US20180356462A1; CN109001582B; TWI753080B

Abstract

누설 전류 측정 회로는 누설 전류 발생 회로 및 검출 회로를 포함할 수 있다. 누설 전류 발생 회로는 시작 시점부터 누설 전류를 내부적으로 발생하고 상기 누설 전류에 따라서 초기 전압부터 증가하거나 감소하는 전압 레벨을 갖는 누설 전압 신호를 발생한다. 검출 회로는 상기 시작 시점 및 상기 누설 전압 신호의 전압 레벨이 목표 전압에 도달하는 검출 시점 사이의 활성화 시간을 갖는 검출 신호를 발생한다. 누설 전류 측정 회로는 누설 전류에 따른 한 번의 충전 또는 방전의 시간 정보를 이용함으로써 누설 전류 측정을 위한 테스트 시간을 감소할 수 있고, 서로 다른 누설 전류 특성을 갖는 다양한 반도체 소자들에 대하여 하나의 검출 회로를 공통으로 사용함으로써, 누설 전류 측정을 위한 회로의 면적을 감소할 수 있다.

Description

누설 전류 측정 회로, 이를 포함하는 집적 회로 및 시스템{Leakage current measurement circuit, integrated circuit and system including same}

본 발명은 반도체 집적 회로에 관한 것으로서, 더욱 상세하게는 누설 전류 측정 회로, 이를 포함하는 집적 회로 및 시스템에 관한 것이다.

반도체 장치의 집적도가 증가할수록 반도체 장치에서 누설 전류(leakage)에 의한 전력 소모가 증가하므로 반도체 장치의 누설 전류 특성에 관한 정보에 대한 중요성이 증대되고 있다. 통상의 시스템 온 칩(SoC, system-on-chip)은 동작 속도의 증가를 위해 다양한 문턱 전압을 갖는 트랜지스터들을 포함하고 있다. 누설 전류는 문턱 전압에 따라서 편차가 크기 때문에 현재의 시스템 온 칩에서는 DVFS(dynamic voltage frequency scaling)와 같은 파워 관리 기법이 필수적이며, 정확하고 효율적인 파워 관리를 위해서 다양한 문턱 전압을 갖는 트랜지스터들의 누설 전류 특성에 대한 정보의 중요성이 증가하고 있다. 종래의 누설 전류 측정 방법은 누설 전류에 기인한 회로 동작의 지연을 이용하거나 누설 전류를 증폭하여 이용하는 방법들이 이용되었다. 그러나 이러한 종래의 방법들은 누설 전류의 측정을 위해 과도한 테스트 시간이 요구되거나 회로의 면적 증가로 시스템 온 칩에 집적하기가 용이하지 않은 문제가 있다.

상기와 같은 문제점을 해결하기 위한 본 발명의 일 목적은 반도체 소자의 누설 전류를 효율적으로 측정할 수 있는 누설 전류 측정 회로를 제공하는 것이다.

또한 본 발명의 일 목적은 반도체 소자의 누설 전류를 효율적으로 측정할 수 있는 누설 전류 측정 회로를 포함하는 집적 회로 및 시스템을 제공하는 것이다.

상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 누설 전류 측정 회로는 누설 전류 발생 회로 및 검출 회로를 포함할 수 있다. 누설 전류 발생 회로는 시작 시점부터 누설 전류를 내부적으로 발생하고 상기 누설 전류에 따라서 초기 전압부터 증가하거나 감소하는 전압 레벨을 갖는 누설 전압 신호를 발생한다. 검출 회로는 상기 시작 시점 및 상기 누설 전압 신호의 전압 레벨이 목표 전압에 도달하는 검출 시점 사이의 활성화 시간을 갖는 검출 신호를 발생한다.

상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 테스트 시스템은 복수의 반도체 다이(semiconductor die)들과 상기 반도체 다이들을 분리하기 위한 스크라이브 레인(scribe lane)에 형성되는 누설 전류 측정 회로를 포함하는 반도체 웨이퍼 및 상기 반도체 웨이퍼를 테스트하기 위한 테스트 장치를 포함할 수 있다. 상기 누설 전류 측정 회로는, 시작 시점부터 누설 전류를 내부적으로 발생하고 상기 누설 전류에 따라서 초기 전압부터 증가하거나 감소하는 전압 레벨을 갖는 누설 전압 신호를 발생하는 누설 전류 발생 회로 및 상기 시작 시점 및 상기 누설 전압 신호의 전압 레벨이 목표 전압에 도달하는 검출 시점 사이의 활성화 시간을 갖는 검출 신호를 발생하는 검출 회로를 포함한다.

상기 일 목적을 달성하기 위해, 본 발명의 실시예들에 따른 집적 회로는 하나의 반도체 다이에 형성되는 집적 회로로서, 상기 반도체 다이의 누설 전류 특성을 측정하기 위한 누설 전류 측정 회로 및 상기 누설 전류 측정 회로의 출력에 기초하여 상기 집적 회로의 동작 상태를 모니터링하는 모니터링 회로를 포함할 수 있다. 상기 누설 전류 측정 회로는, 시작 시점부터 누설 전류를 내부적으로 발생하고 상기 누설 전류에 따라서 초기 전압부터 증가하거나 감소하는 전압 레벨을 갖는 누설 전압 신호를 발생하는 누설 전류 발생 회로 및 상기 시작 시점 및 상기 누설 전압 신호의 전압 레벨이 목표 전압에 도달하는 검출 시점 사이의 활성화 시간을 갖는 검출 신호를 발생하는 검출 회로를 포함한다.

본 발명의 실시예들에 따른 누설 전류 측정 회로는 누설 전류에 따른 한 번의 충전 또는 방전의 시간 정보를 이용함으로써 누설 전류 측정을 위한 테스트 시간을 감소할 수 있다.

또한 본 발명의 실시예들에 따른 누설 전류 측정 회로는 서로 다른 누설 전류 특성을 갖는 다양한 반도체 소자들에 대하여 하나의 검출 회로를 공통으로 사용함으로써, 누설 전류 측정을 위한 회로의 면적을 감소할 수 있다.

또한 본 발명의 실시예들에 따른 누설 전류 측정 회로는 누설 전류에 관한 정보를 발진 신호의 주파수 또는 하나의 디지털 직렬 신호로 변환하여 제공함으로써 테스트 패드가 제한되는 테스트 시스템에도 효율적으로 적용될 수 있으며 온칩(On-Chip) 상태로 제품에 집적되더라도 별도의 측정용 패드 배치의 필요성이 없이 기존의 패드를 그대로 사용할 수 있다.

도 1은 본 발명의 실시예들에 따른 누설 전류 측정 회로를 나타내는 블록도이다.
도 2는 도 1의 누설 전류 측정 회로의 동작을 설명하기 위한 도면이다.
도 3은 도 1의 누설 전류 측정 회로에 포함되는 누설 전류 발생 회로의 일 실시예를 나타내는 회로도이다.
도 4는 도 3의 누설 전류 발생 회로를 포함하는 누설 전류 측정 회로의 동작 모드를 나타내는 도면이다.
도 5a 및 도 5b는 도 3의 누설 전류 발생 회로를 포함하는 누설 전류 측정 회로의 제1 동작 모드를 나타내는 타이밍도이다.
도 6a 및 도 6b는 도 3의 누설 전류 발생 회로를 포함하는 누설 전류 측정 회로의 제2 동작 모드를 나타내는 타이밍도이다.
도 7은 도 1 누설 전류 측정 회로에 포함되는 검출 회로의 일 실시예를 나타내는 회로도이다.
도 8은 도 7의 검출 회로를 포함하는 누설 전류 측정 회로의 제1 동작 모드를 나타내는 타이밍도이다.
도 9는 도 7의 검출 회로를 포함하는 누설 전류 측정 회로의 제2 동작 모드를 나타내는 타이밍도이다.
도 10은 도 1의 누설 전류 측정 회로에 포함되는 변환 회로의 일 실시예를 나타내는 블록도이다.
도 11은 도 10의 변환 회로에 포함되는 시간-전압 컨버터의 일 실시예를 나타내는 회로도이다.
도 12a는 도 11의 시간-전압 컨버터를 포함하는 누설 전류 측정 회로의 제1 동작 모드를 나타내는 타이밍도이다.
도 12b는 도 11의 시간-전압 컨버터를 포함하는 누설 전류 측정 회로의 제2 동작 모드를 나타내는 타이밍도이다.
도 13은 검출 신호의 활성화 시간 및 누설 전류의 관계를 나타내는 도면이다.
도 14는 도 10의 변환 회로에 포함되는 전압 제어 발진기의 일 실시예를 나타내는 도면이다.
도 15는 도 14의 전압 제어 발진기에 포함되는 단위 회로의 일 실시예를 나타내는 회로도이다.
도 16은 도 10의 변환 회로에 포함되는 전압 제어 발진기의 일 실시예를 나타내는 도면이다.
도 17은 도 16의 전압 제어 발진기에 포함되는 단위 회로의 일 실시예를 나타내는 회로도이다.
도 18은 도 1의 누설 전류 측정 회로에 포함되는 누설 전류 발생 회로의 일 실시예를 나타내는 블록도이다.
도 19는 도 18의 누설 전류 발생 회로에 포함되는 피검사 회로의 일 실시예를 나타내는 회로도이다.
도 20은 도 1의 누설 전류 측정 회로에 포함되는 검출 회로의 일 실시예를 나타내는 회로도이다.
도 21은 도 20의 검출 회로를 포함하는 누설 전류 측정 회로의 제1 동작 모드를 나타내는 타이밍도이다.
도 22는 도 20의 검출 회로를 포함하는 누설 전류 측정 회로의 제2 동작 모드를 나타내는 타이밍도이다.
도 23은 도 1의 누설 전류 측정 회로에 포함되는 변환 회로의 일 실시예를 나타내는 블록도이다.
도 24는 본 발명의 실시예들에 따른 테스트 시스템을 나타내는 도면이다.
도 25는 본 발명의 실시예들에 따른 집적 회로를 나타내는 도면이다.
도 26은 본 발명의 실시예들에 따른 시스템을 나타내는 블록도이다.

이하, 첨부한 도면들을 참조하여, 본 발명의 바람직한 실시예를 보다 상세하게 설명하고자 한다. 도면상의 동일한 구성요소에 대해서는 동일한 참조부호를 사용하고 동일한 구성요소에 대해서 중복된 설명은 생략한다.

도 1은 본 발명의 실시예들에 따른 누설 전류 측정 회로를 나타내는 블록도이고, 도 2는 도 1의 누설 전류 측정 회로의 동작을 설명하기 위한 도면이다.

도 1 및 도 2를 참조하면, 누설 전류 측정 회로(leakage measurement circuit)(10)는 누설 전류 발생 회로(leakage generation circuit)(100) 및 검출 회로(detection circuit)(300)를 포함한다.

누설 전류 발생 회로(100)는 시작 시점(TS)부터 누설 전류를 내부적으로 발생하고 상기 누설 전류에 따라서 초기 전압(VINT)부터 증가하거나 감소하는 전압 레벨을 갖는 누설 전압 신호(SLV)를 발생한다. 검출 회로(300)는 시작 시점(TS) 및 누설 전압 신호(SLV)의 전압 레벨이 목표 전압(VTG)에 도달하는 검출 시점(TD) 사이의 활성화 시간(tLK)을 갖는 검출 신호(SDET)를 발생한다. 도 2에는 편의상 누설 전압 신호(SLV)의 전압 레벨이 초기 전압(VINT)부터 목표 전압(VTG)을 거쳐 감소하는 경우만을 도시하였으나, 실시예에 따라서 또는 동작 모드에 따라서, 누설 전압 신호(SLV)의 전압 레벨은 초기 전압(VINT)부터 목표 전압(VTG)을 거쳐 증가할 수 있다. 한편, 도 2에는 편의상 검출 신호(SDET)가 로직 하이 레벨로 활성화되는 경우를 도시하였으나 회로 구성에 따라서 검출 신호(SDET)는 로직 로우 레벨로 활성화될 수 있다.

종래에는 누설 전류에 기인한 회로 동작의 지연을 이용하거나 누설 전류를 증폭하여 이용하는 방법들이 이용되었다. 그러나 이러한 종래의 방법들은 누설 전류의 측정을 위해 과도한 테스트 시간이 요구되거나 회로의 면적이 증가하는 문제가 있다.

후술하는 바와 같이, 본 발명의 실시예들에 따라서 누설 전압 신호(SLV)를 제공하는 트래킹 노드를 누설 전류에 의해 충전 또는 방전함으로써 누설 전압 신호(SLV)의 전압 레벨을 증가 또는 감소시킬 수 있으며, 이러한 증가 또는 감소의 속도를 검출 신호(SDET)의 활성화 시간(tLK)으로 표현할 수 있다. 이와 같이, 누설 전류 측정 회로(10)는 누설 전류에 따른 한 번의 충전 또는 방전의 시간 정보를 이용함으로써 누설 전류 측정을 위한 테스트 시간을 감소할 수 있다.

실시예에 따라서, 누설 전류 측정 회로(10)는 변환 회로(500)를 더 포함할 수 있다. 변환 회로(500)는 검출 신호(SDET)의 활성화 시간(tLK)을 다른 형태의 정보로 변환하여 출력 신호(SOUT)를 발생할 수 있다. 일 실시예에서, 출력 신호(SOUT)는 도 10 내지 도 17을 참조하여 후술하는 바와 같이 검출 신호(SDET)의 활성화 시간(tLK)에 상응하는 주파수로 발진하는 발진 신호일 수 있다. 다른 실시예에서, 출력 신호(SOUT)는 도 23을 참조하여 후술하는 바와 같이 검출 신호(SDET)의 활성화 시간(tLK)에 상응하는 카운트 값을 포함하는 디지털 직렬 신호일 수 있다.

발진 신호 또는 디지털 직렬 신호의 형태로 제공되는 출력 신호(SOUT)는 DC 측정용 패드가 아닌 디지털 입출력 패드를 통하여 외부의 테스트 장치로 제공될 수 있다. 이와 같이, 본 발명의 실시예들에 따른 누설 전류 측정 회로(10)는 누설 전류에 관한 정보를 발진 신호의 주파수 또는 하나의 디지털 직렬 신호로 변환하여 제공함으로써 테스트 패드가 제한되는 테스트 시스템에도 효율적으로 적용될 수 있고, 제품의 온-칩(On-Chip) 집적에도 효율적으로 적용될 수 있다.

도 3은 도 1의 누설 전류 측정 회로에 포함되는 누설 전류 발생 회로의 일 실시예를 나타내는 회로도이다.

도 3을 참조하면, 누설 전류 발생 회로(101)는 N-타입 반도체 소자(DUTN), N-타입 트랜지스터(TNE), P-타입 반도체 소자(DUTP) 및 P-타입 트랜지스터(TPE)를 포함할 수 있다.

도 3에서 N-타입 반도체 소자(DUTP) 및 P-타입 반도체 소자(DUTP)는 누설 전류 측정의 대상이 되는 반도체 소자들이다. 도 3에는 편의상 N-타입 반도체 소자(DUTN)는 하나의 N-타입 트랜지스터(TNT)를 포함하고 P-타입 반도체 소자(DUTP)는 하나의 P-타입 트랜지스터(TPT)를 포함한 예를 도시하였으나 누설 전류 측정의 대상이 되는 N-타입 반도체 소자(DUTP) 및 P-타입 반도체 소자(DUTP)의 구성은 다양하게 결정될 수 있다.

N-타입 반도체 소자(DUTN)는 접지 전압(VSS) 및 누설 전압 신호(SLV)를 제공하는 트래킹 노드(NTR) 사이에 연결되고 선택 신호(SEL)에 응답하여 동작한다. N-타입 트랜지스터(TNE)는 접지 전압(VSS) 및 트래킹 노드(NTR) 사이에서 N-타입 반도체 소자(DUTN)과 직렬로 연결되고 인에이블 신호(EN)에 응답하여 동작한다.

P-타입 반도체 소자(DUTP)는 전원 전압(VDD) 및 트래킹 노드(NTR) 사이에 연결되고 선택 신호(SEL)에 응답하여 동작한다. P-타입 트랜지스터(TPE)는 전원 전압(VDD) 및 트래킹 노드(NTR) 사이에서 P-타입 반도체 소자(DUTP)와 직렬로 연결되고 인에이블 신호(EN)에 응답하여 동작한다.

도 4는 도 3의 누설 전류 발생 회로를 포함하는 누설 전류 측정 회로의 동작 모드를 나타내는 도면이다.

도 3 및 도 4를 참조하면, 도 3의 누설 전류 발생 회로(101) 및 이를 포함하는 누설 전류 측정 회로(10)는 N-타입 반도체 소자(DUTN)의 누설 전류를 측정하기 위한 제1 동작 모드(MDN) 또는 P-타입 반도체 소자(DUTP)의 누설 전류를 측정하기 위한 제2 동작 모드(MDP)에서 선택적으로 동작할 수 있다.

선택 신호(SEL)는 누설 전류 측정이 대상이 되는 반도체 소자를 선택하기 위한 신호이다. 제1 동작 모드(MDN)에서는 선택 신호(SEL)는 로직 로우 레벨(L)로 고정되어 N-타입 반도체 소자(DUTN)가 턴오프되도록 선택될 수 있고, 반면에 제2 동작 모드(MDP)에서는 선택 신호(SEL)는 로직 하이 레벨(H)로 고정되어 P-타입 반도체 소자(DUTP)가 턴오프되도록 선택될 수 있다. 이와 같이, 누설 전류 발생 회로(101)는, 선택 신호(SEL)의 논리 레벨에 따라서 N-타입 반도체 소자(DUTN)를 통한 누설 전류 또는 P-타입 반도체 소자(DUTP)를 통한 누설 전류를 선택적으로 발생할 수 있다.

인에이블 신호(EN)의 천이 시점은 전술한 누설 전류의 발생이 시작되는 시작 시점(TS)을 나타낼 수 있다. 제1 동작 모드(MDN)에서는 인에이블 신호(EN)가 로직 로우 레벨(L)에서 로직 하이 레벨(H)로 천이하는 상승 천이 시점이 누설 전류 측정의 시작 시점(TS)에 상응할 수 있다. 반면에 제2 동작 모드(MDP)에서는 인에이블 신호(EN)가 로직 하이 레벨(H)에서 로직 로우 레벨(L)로 천이하는 하강 천이 시점이 누설 전류 측정의 시작 시점(TS)에 상응할 수 있다.

이하 도 5a, 5b, 6a 및 6b를 참조하여 도 3의 누설 전류 발생 회로를 포함하는 누설 전류 측정 회로의 제1 동작 모드(MDN) 및 제2 동작 모드(MDP)에서의 동작을 설명한다.

도 5a 및 도 5b는 도 3의 누설 전류 발생 회로를 포함하는 누설 전류 측정 회로의 제1 동작 모드를 나타내는 타이밍도이다.

도 3, 4 및 5a를 참조하면, 제1 동작 모드(MDN)에서는 선택 신호(SEL)가 로직 로우 레벨(L)로 고정되고 인에이블 신호(EN)가 로직 로우 레벨(L)에서 로직 하이 레벨(H)로 천이하여 시작 시점(TS)을 나타낼 수 있다.

시작 시점(TS) 전에는 인에이블 신호(EN) 및 선택 신호(SEL)가 로직 로우 레벨(L)을 가지므로 P-타입 반도체 소자(DUTP) 및 P-타입 트랜지스터(TPE)는 턴온되고 N-타입 반도체 소자(DUTN) 및 N-타입 트랜지스터(TNE)는 턴오프된다. 결과적으로 시작 시점(TS) 전에는 트래킹 노드(NTR)를 전원 전압(VDD)으로 충전하는 동작이 수행된다.

인에이블 신호(EN)가 상승 천이하는 시작 시점(TS)에서 P-타입 트랜지스터(TPE)는 턴오프되고 N-타입 트랜지스터(TNE)가 턴온된다. 따라서 시작 시점(TS)부터 트래킹 노드(NTR)의 충전 동작은 중단되고 N-타입 반도체 소자(DUTN)을 통한 누설 전류를 발생하여 트래킹 노드(NTR)를 방전한다. 결과적으로, 제1 동작 모드(MDN)에서 누설 전압 신호(SLV)는 초기 전압(VINT)에 상응하는 전원 전압(VDD)부터 목표 전압(VTG)을 거쳐서 접지 전압(VSS)으로 감소한다.

검출 신호(SDET)는 누설 전류의 발생이 시작되는 시작 시점(TS)에서 활성화되고 누설 전압 신호(SLV)의 전압 레벨이 감소하여 목표 전압(VTG)에 도달하는 검출 시점(TD)에서 비활성화될 수 있다. 즉 시작 시점(TS)부터 검출 시점(TD) 사이의 시간이 검출 신호(SDET)의 활성화 시간(tLK)에 상응한다. 도 5a에는 검출 신호(SDET)가 로직 하이 레벨로 활성화되는 예를 도시하였으나, 회로 구성에 따라서 검출 신호(SDET)는 로직 로우 레벨로 활성화될 수 있다.

도 5b에서 제1 누설 전압 신호(SLV1), 제1 검출 시점(TD1) 및 제1 활성화 시간(tLK1)은 N-타입 반도체 소자(DUTN)의 누설 전류가 상대적으로 큰 제1 경우를 나타내고 제2 누설 전압 신호(SLV2), 제2 검출 시점(TD2) 및 제2 활성화 시간(tLK2)은 N-타입 반도체 소자(DUTN)의 누설 전류가 상대적으로 작은 제2 경우를 나타낸다. 예를 들어, N-타입 반도체 소자(DUTN)에 포함되는 N-타입 트랜지스터(TNT)의 문턱 전압이 낮을수록 또는 사이즈가 클수록 누설 전류가 증가할 수 있다.

누설 전류가 증가할수록 트래킹 노드(NTR)의 전압이 방전되는 속도가 증가하고, 도 5b에 도시된 바와 같이 제1 누설 전압 신호(SLV1)는 제2 누설 전압 신호(SLV2)보다 빠른 속도로 감소할 수 있다. 결과적으로, N-타입 반도체 소자(DUTN)를 통한 누설 전류가 증가할수록 검출 신호(SDET)의 활성화 시간(tLK)은 감소할 수 있다.

도 6a 및 도 6b는 도 3의 누설 전류 발생 회로를 포함하는 누설 전류 측정 회로의 제2 동작 모드를 나타내는 타이밍도이다.

도 3, 4 및 6a를 참조하면, 제2 동작 모드(MDP)에서는 선택 신호(SEL)가 로직 하이 레벨(H)로 고정되고 인에이블 신호(EN)가 로직 로우 레벨(L)에서 로직 로우 레벨(L)로 천이하여 시작 시점(TS)을 나타낼 수 있다.

시작 시점(TS) 전에는 인에이블 신호(EN) 및 선택 신호(SEL)가 로직 하이 레벨(H)을 가지므로 P-타입 반도체 소자(DUTP) 및 P-타입 트랜지스터(TPE)는 턴오프되고 N-타입 반도체 소자(DUTN) 및 N-타입 트랜지스터(TNE)는 턴온된다. 결과적으로 시작 시점(TS) 전에는 트래킹 노드(NTR)를 접지 전압(VSS)으로 방전하는 동작이 수행된다.

인에이블 신호(EN)가 하강 천이하는 시작 시점(TS)에서 P-타입 트랜지스터(TPE)는 턴온되고 N-타입 트랜지스터(TNE)가 턴오프된다. 따라서 시작 시점(TS)부터 트래킹 노드(NTR)의 방전 동작은 중단되고 P-타입 반도체 소자(DUTP)을 통한 누설 전류를 발생하여 트래킹 노드(NTR)를 충전한다. 결과적으로, 제2 동작 모드(MDP)에서 누설 전압 신호(SLV)는 초기 전압(VINT)에 상응하는 접지 전압(VSS)부터 목표 전압(VTG)을 거쳐서 전원 전압(VDD)으로 증가한다.

검출 신호(SDET)는 누설 전류의 발생이 시작되는 시작 시점(TS)에서 활성화되고 누설 전압 신호(SLV)의 전압 레벨이 증가하여 목표 전압(VTG)에 도달하는 검출 시점(TD)에서 비활성화될 수 있다. 즉 시작 시점(TS)부터 검출 시점(TD) 사이의 시간이 검출 신호(SDET)의 활성화 시간(tLK)에 상응한다. 도 6a에는 검출 신호(SDET)가 로직 로우 레벨로 활성화되는 예를 도시하였으나, 회로 구성에 따라서 검출 신호(SDET)는 로직 하이 레벨로 활성화될 수 있다.

도 6b에서 제3 누설 전압 신호(SLV3), 제3 검출 시점(TD3) 및 제3 활성화 시간(tLK3)은 P-타입 반도체 소자(DUTP)의 누설 전류가 상대적으로 큰 제3 경우를 나타내고 제4 누설 전압 신호(SLV4), 제4 검출 시점(TD4) 및 제4 활성화 시간(tLK4)은 P-타입 반도체 소자(DUTP)의 누설 전류가 상대적으로 작은 제4 경우를 나타낸다. 예를 들어, P-타입 반도체 소자(DUTP)에 포함되는 P-타입 트랜지스터(TPT)의 문턱 전압이 낮을수록 또는 사이즈가 클수록 누설 전류가 증가할 수 있다.

누설 전류가 증가할수록 트래킹 노드(NTR)의 전압이 충전되는 속도가 증가하고, 도 6b에 도시된 바와 같이 제3 누설 전압 신호(SLV3)는 제4 누설 전압 신호(SLV4)보다 빠른 속도로 증가할 수 있다. 결과적으로, P-타입 반도체 소자(DUTP)를 통한 누설 전류가 증가할수록 검출 신호(SDET)의 활성화 시간(tLK)은 감소할 수 있다.

도 7은 도 1 누설 전류 측정 회로에 포함되는 검출 회로의 일 실시예를 나타내는 회로도이다.

도 7을 참조하면, 검출 회로(301)는 검출 인버터(310), 전달부(320), 리셋부(330, 340) 및 출력 구동부(350)를 포함할 수 있다.

검출 인버터(310)는 누설 전압 신호(SLV)가 제공되는 트래킹 노드(NTR)에 입력 단자가 연결되고 제1 노드(N1)에 출력 단자가 연결된다.

전달부(320)는 시작 시점(TS)부터 제1 노드(N1) 및 제2 노드(N2)를 전기적으로 연결한다. 전달부(320)는 패스 게이트를 형성하는 제1 N-타입 트랜지스터(321)와 제1 P-타입 트랜지스터(322), 그리고 이들을 제어하는 배타적 논리합(XOR) 게이트(323) 및 인버터(TGB)를 포함할 수 있다. XOR 게이트(323)는 인에이블 신호(EN) 및 선택 신호(SEL)에 대한 XOR 연산을 수행하여 전송 제어 신호(TG)를 발생하고 인버터(324)는 이를 반전하여 반전 전송 제어 신호(TGB)를 발생할 수 있다. 전송 제어 신호(TG)는 제1 N-타입 트랜지스터(321)의 게이트에 인가되고 반전 전송 제어 신호(TGB)는 제1 P-타입 트랜지스터(322)의 게이트에 인가될 수 있다.

리셋부(330, 340)는 시작 시점(TS) 전에 제2 노드(N2)의 전압을 리셋한다. 리셋부(330, 340)는 제2 노드(N2)를 전원 전압(VDD)으로 리셋하기 위한 제1 리셋부(330) 및 접지 전압(VSS)으로 리셋하기 위한 제2 리셋부(340)를 포함할 수 있다.

제1 리셋부(330)는 전원 전압(VDD)과 제2 노드(N2) 사이에 연결된 제2 P-타입 트랜지스터(331) 및 이를 제어하기 위한 논리합(OR) 게이트(332)를 포함할 수 있다. OR 게이트(332)는 인에이블 신호(EN) 및 선택 신호(SEL)에 대한 OR 연산을 수행하여 제1 게이트 신호(GP)를 발생하고 제1 게이트 신호(GP)는 제2 P-타입 트랜지스터(331)의 게이트에 인가될 수 있다.

제2 리셋부(340)는 접지 전압(VSS)과 제2 노드(N2) 사이에 연결된 제2 N-타입 트랜지스터(341) 및 이를 제어하기 위한 논리곱(AND) 게이트(342)를 포함할 수 있다. AND 게이트는 인에이블 신호(EN) 및 선택 신호(SEL)에 대한 AND 연산을 수행하여 제2 게이트 신호(GN)를 발생하고 제2 게이트 신호(GN)는 제2 N-타입 트랜지스터(341)의 게이트에 인가될 수 있다.

출력 구동부(350)는 제2 노드(N2)의 전압에 기초하여 검출 신호(SDET)를 발생한다. 도 7에는 출력 구동부(350)가 하나의 인버터(351)를 포함하는 경우를 도시하였으나, 출력 구동부(350)의 구성은 다양하게 결정될 수 있다.

이하 도 8 및 9를 참조하여 도 7의 검출 회로를 포함하는 누설 전류 측정 회로의 제1 동작 모드(MDN) 및 제2 동작 모드(MDP)에서의 동작을 설명한다.

도 8은 도 7의 검출 회로를 포함하는 누설 전류 측정 회로의 제1 동작 모드를 나타내는 타이밍도이다.

도 7 및 도 8을 참조하면, 제1 동작 모드(MDN)에서는 전술한 바와 같이 선택 신호(SEL)가 로직 로우 레벨(L)로 고정되고 인에이블 신호(EN)가 로직 로우 레벨(L)에서 로직 하이 레벨(H)로 천이하여 시작 시점(TS)을 나타낼 수 있다.

시작 시점(TS) 전에는 제1 게이트 신호(GP) 및 제2 게이트 신호(GN)가 로직 로우 레벨(L)을 가지므로 제2 P-타입 트랜지스터(331)는 턴온되고 제2 N-타입 트랜지스터(341)는 턴오프된다. 결과적으로 시작 시점(TS) 전에는 제2 노드(N2)의 전압(V(N2))을 전원 전압(VDD)으로 리셋하는 동작이 수행된다.

인에이블 신호(EN)가 상승 천이하는 시작 시점(TS)에서 제1 게이트 신호(GP) 및 전송 제어 신호(TG)는 로직 하이 레벨(H)로 천이하여 제2 P-타입 트랜지스터(331)는 턴오프되고 전송 게이트(321, 322)는 턴온된다.

따라서, 제2 노드(N2)의 전압(V(N2)) 및 검출 신호(SDET)는 누설 전류의 발생이 시작되는 시작 시점(TS)에서 활성화되고 누설 전압 신호(SLV)의 전압 레벨이 감소하여 목표 전압(VTG)에 도달하는 검출 시점(TD)에서 비활성화될 수 있다. 즉 시작 시점(TS)부터 검출 시점(TD) 사이의 시간이 검출 신호(SDET)의 활성화 시간(tLK)에 상응한다.

도 9는 도 7의 검출 회로를 포함하는 누설 전류 측정 회로의 제2 동작 모드를 나타내는 타이밍도이다.

도 7 및 도 9를 참조하면, 제2 동작 모드(MDP)에서는 전술한 바와 같이 선택 신호(SEL)가 로직 하이 레벨(H)로 고정되고 인에이블 신호(EN)가 로직 로우 레벨(L)에서 로직 로우 레벨(L)로 천이하여 시작 시점(TS)을 나타낼 수 있다.

시작 시점(TS) 전에는 제1 게이트 신호(GP) 및 제2 게이트 신호(GN)가 로직 하이 레벨(H)을 가지므로 제2 P-타입 트랜지스터(331)는 턴오프되고 제2 N-타입 트랜지스터(341)는 턴온된다. 결과적으로 시작 시점(TS) 전에는 제2 노드(N2)의 전압(V(N2))을 접지 전압(VSS)으로 리셋하는 동작이 수행된다.

인에이블 신호(EN)가 하강 천이하는 시작 시점(TS)에서 제2 게이트 신호(GN)는 로직 로우 레벨(L)로 천이하고 전송 제어 신호(TG)는 로직 하이 레벨(H)로 천이하여 제2 N-타입 트랜지스터(341)는 턴오프되고 전송 게이트(321, 322)는 턴온된다.

따라서, 제2 노드(N2)의 전압(V(N2)) 및 검출 신호(SDET)는 누설 전류의 발생이 시작되는 시작 시점(TS)에서 활성화되고 누설 전압 신호(SLV)의 전압 레벨이 증가하여 목표 전압(VTG)에 도달하는 검출 시점(TD)에서 비활성화될 수 있다. 즉 시작 시점(TS)부터 검출 시점(TD) 사이의 시간이 검출 신호(SDET)의 활성화 시간(tLK)에 상응한다.

도 10은 도 1의 누설 전류 측정 회로에 포함되는 변환 회로의 일 실시예를 나타내는 블록도이다.

도 10을 참조하면, 변환 회로(501)는 시간-전압 컨버터(TCO)(600), 전압-제어 발진기(VCO)(700) 및 주파수 분배기(FD)(800)를 포함할 수 있다.

시간-전압 컨버터(600)는 검출 신호(SDET)에 기초하여 검출 신호(SDET)의 활성화 시간(tLK)에 상응하는 제어 전압(VCTRL)을 제공한다. 시간-전압 컨버터(600)는 도 11 내지 도 13을 참조하여 후술한다.

전압-제어 발진기(700)는 제어 전압(VCTRL)에 기초하여 검출 신호(SDET)의 활성화 시간(tLK)에 상응하는 주파수로 발진하는 발진 신호(OSC)를 발생한다. 전압-제어 발진기는 도 14 내지 도 17을 참조하여 후술한다.

주파수 분배기(800)는 발진 신호(OSC)의 주파수를 분배하여 출력 신호(SOUT)를 발생한다. 주파수 분배기(800)는 발진 신호(OSC)의 주파수를 외부의 테스트 장치에서 측량 가능한 주파수로 하향 변환(down conversion)하여 감소된 주파수를 갖는 출력 신호(SOUT)를 발생할 수 있다. 실시예에 따라서, 주파수 분배기(800)는 생략될 수 있으며, 이 경우 발진 신호(OSC)가 그대로 출력 신호(SOUT)로서 제공될 수 있다.

도 11은 도 10의 변환 회로에 포함되는 시간-전압 컨버터의 일 실시예를 나타내는 회로도이다.

도 11을 참조하면, 시간-전압 컨버터(601)는 제어부(610), 저장 커패시터(CST), 충전 스위치(TPC) 및 방전부(TND, 620)를 포함할 수 있다.

저장 커패시터(CST)는 제어 전압(VCTRL)을 제공하는 저장 노드(NC)와 접지 전압(VSS) 사이에 연결될 수 있다. 충전 스위치(TPC)는 시작 시점(TS) 전에 저장 노드(NC)의 전압을 전원 전압(VDD)으로 리셋한다. 방전부(TND)는 검출 신호(SDET)의 활성화 시간(tLK) 동안 저장 노드(NC)의 전압을 방전하기 위한 방전 스위치(TND) 및 다이오드부(620)를 포함할 수 있다. 다이오드부는 하나 이상의 다이오드들(621, 622)을 포함할 수 있다.

제어부(610)는 충전 스위치(TPC)를 제어하는 제1 스위치 신호(SWP)를 발생하는 배타적 논리합(XOR) 게이트(611) 및 방전 스위치(TND)를 제어하는 제2 스위치 신호(SWN)를 발생하는 배타적 부정 논리합(XNOR) 게이트(612)를 포함할 수 있다. XOR 게이트(611)는 인에이블 신호(EN) 및 선택 신호(SEL)에 대한 XOR 연산을 수행하여 제1 스위치 신호(SWP)를 발생할 수 있다. XNOR 게이트(612)는 검출 신호(SDET) 및 선택 신호(SEL)에 대한 XNOR 연산을 수행하여 제2 스위치 신호(SWN)를 발생한다.

이하 도 12a 및 12b를 참조하여 도 11의 시간-전압 컨버터(601)의 제1 동작 모드(MDN) 및 제2 동작 모드(MDP)에서의 동작을 설명한다.

도 12a는 도 11의 시간-전압 컨버터를 포함하는 누설 전류 측정 회로의 제1 동작 모드를 나타내는 타이밍도이다.

도 11 및 도 12a를 참조하면, 제1 동작 모드(MDN)에서는 전술한 바와 같이 선택 신호(SEL)가 로직 로우 레벨(L)로 고정되고 인에이블 신호(EN)가 로직 로우 레벨(L)에서 로직 하이 레벨(H)로 천이하여 시작 시점(TS)을 나타낼 수 있다.

시작 시점(TS) 전에는 제1 스위치 신호(SWP) 및 제2 스위치 신호(SWN)가 로직 로우 레벨(L)을 가지므로 충전 스위치(TPC)는 턴온되고 방전 스위치(TND)는 턴오프된다. 결과적으로 시작 시점(TS) 전에는 저장 노드(NC)의 전압(V(NC))을 전원 전압(VDD)으로 리셋하는 충전 동작이 수행된다.

인에이블 신호(EN) 및 검출 신호(SDET)가 상승 천이하는 시작 시점(TS)에서 제1 스위치 신호(SWP) 및 제2 스위치 신호(SWN)가 로직 하이 레벨(H)로 상승 천이하고 충전 스위치(TPC)는 턴오프되고 방전 스위치(TND)는 턴온된다. 따라서 시작 시점(TS)부터 저장 노드(NC)의 전압(V(NC))은 다이오드부(620)를 통하여 방전된다.

검출 신호(SDET)가 하강하여 목표 전압(VTG)에 도달하는 검출 시점(TD)에서 제2 스위치 신호(SWN)가 로직 로우 레벨(L)로 하강 천이하여 방전 스위치(TND)는 턴오프된다. 따라서 저장 노드(NC)의 전압(V(NC))의 방전 동작은 종료된다.

결과적으로 제1 동작 모드(MDN)에서 저장 노드(NC)의 전압(V(NC))은 리셋된 전압으로부터 활성화 시간(tLK)동안 감소하여 제어 전압(VCTRL)을 유지한다.

도 12b는 도 11의 시간-전압 컨버터를 포함하는 누설 전류 측정 회로의 제2 동작 모드를 나타내는 타이밍도이다.

도 11 및 도 12b를 참조하면, 제2 동작 모드(MDP)에서는 전술한 바와 같이 선택 신호(SEL)가 로직 하이 레벨(H)로 고정되고 인에이블 신호(EN)가 로직 하이 레벨(H)에서 로직 로우 레벨(L)로 천이하여 시작 시점(TS)을 나타낼 수 있다.

인에이블 신호(EN) 및 검출 신호(SDET)가 하강 천이하는 시작 시점(TS)에서 제1 스위치 신호(SWP) 및 제2 스위치 신호(SWN)가 로직 하이 레벨(H)로 상승 천이하고 충전 스위치(TPC)는 턴오프되고 방전 스위치(TND)는 턴온된다. 따라서 시작 시점(TS)부터 저장 노드(NC)의 전압(V(NC))은 다이오드부(620)를 통하여 방전된다.

검출 신호(SDET)가 상승하여 목표 전압(VTG)에 도달하는 검출 시점(TD)에서 제2 스위치 신호(SWN)가 로직 로우 레벨(L)로 하강 천이하여 방전 스위치(TND)는 턴오프된다. 따라서 저장 노드(NC)의 전압(V(NC))의 방전 동작은 종료된다.

결과적으로 제2 동작 모드(MDP)에서 저장 노드(NC)의 전압(V(NC))은 리셋된 전압으로부터 활성화 시간(tLK)동안 감소하여 제어 전압(VCTRL)을 유지한다.

이와 같이, 제1 동작 모드(MDN) 및 제2 동작 모드(MDP)에서 동일하게 활성화 시간(tLK)이 증가할수록 제어 전압(VCTRL)은 감소할 수 있다. 한편, 전술한 바와 같이 누설 전류 발생 회로의 누설 전류가 증가할수록 검출 신호(SDET)의 활성화 시간(tLK)이 감소한다. 결과적으로 누설 전류 발생 회로의 누설 전류가 증가할수록 제어 전압(VCTRL)은 증가할 수 있다.

이러한 제어 전압(VCTRL)은 전압-제어 발진기(700)에 제공되고 전압-제어 발진기(700)는 제어 전압(VCTRL)에 상응하는 발진 신호(OSC)를 발생할 수 있다. 후술하는 바와 같이, 전압-제어 발진기(700)는 검출 신호(SDET)의 활성화 시간(tLK)이 감소할수록, 즉 제어 전압(VCTRL)이 증가할수록 발진 신호(OSC)의 주파수를 증가할 수 있다.

도 13은 검출 신호의 활성화 시간 및 누설 전류의 관계를 나타내는 도면이다.

도 13에서 가로축은 누설 전류(ILK)를 나노 암페어(nA) 단위로 표시하고 세로축은 누설 시간 또는 활성화 시간(tLK)을 나노 초(ns) 단위로 나타낸다. 제1 추세선(TCV1)은 피검사 반도체 소자의 누설 전류가 상대적으로 큰 경우를 나타내고 제2 추세선(TCV2)는 피검사 반도체 소자의 누설 전류가 상대적으로 작은 경우를 나타낸다.

도 13은 누설 전류(ILK)와 누설 시간(tLK)의 비선형적인 상관관계를 보여 준다. 이러한 비선형 상관관계 때문에 다양한 문턱 전압 및 사이즈를 갖는 트랜지스터의 누설 전류를 측정하기 위해서는 전압-제어 발진기(700)에 인가되는 제어 전압(VCTRL)의 범위가 매우 커야 함을 의미한다. 이와 같이, 넓은 범위의 제어 전압(VCTRL)을 제공하기 위해서는 저장 커패시터(CST)의 사이즈가 증가하는 등 회로의 면적 증가를 유발한다.

종래에는 넓은 범위의 제어 전압(VCTRL)을 제공하기 위해 일정한 전류를 발생하는 전류원을 이용하였다. 그러나 이러한 전류원을 이용하는 경우에는 피검사 반도체 소자의 사이즈 및 타입에 따라서 저장 커패시터(CST)의 사이즈가 지수적으로 증가하여야 한다. 본 발명의 실시예들에 따라서, 일정한 전류원을 이용하기 보다는 전술한 바와 같이 다이오드의 지수적인(exponential) 전류 증가를 이용한다. 다이오드의 적층(stacking)을 통해 넓은 범위의 제어 전압(VCTRL)을 발생할 수 있고, 회로의 면적 및 저장 커패시터(CST)의 사이즈를 감소시킬 수 있다.

도 14는 도 10의 변환 회로에 포함되는 전압 제어 발진기의 일 실시예를 나타내는 도면이다.

도 14를 참조하면, 전압 제어 발진기(701)는 케스케이드 결합된 복수의 단위 회로들(UC1~UC5)을 포함할 수 있다. 도 14에는 5개의 단위 회로들을 도시하고 있으나 이는 예시적인 것으로서 그 개수는 다양하게 결정될 수 있다. 케스케이드 결합의 마지막 단위 회로(UC5)의 출력이 상기 케스케이드 결합의 첫 번째 단위 회로(UC1)의 입력으로 제공되고 복수의 단위 회로들(UC1~UC5)은 링 오실레이터를 형성한다. 도 14에 도시된 바와 같이, 전압 제어 발진기(701)는, 단위 회로들(UC1~UC5)이 인버터들(INV)로 구현된 싱글-엔디드 링 오실레이터일 수 있다.

도 15는 도 14의 전압 제어 발진기에 포함되는 단위 회로의 일 실시예를 나타내는 회로도이다.

도 15를 참조하면, 인버터(INV)는 입력 신호(IN)를 수신하여 출력 신호(OUT)를 발생하는 제1 P-타입 트랜지스터(TP1)과 제1 N-타입 트랜지스터(TN1) 및 제어 전압(VCTRL)을 바이어스 전압으로 수신하는 제2 N-타입 트랜지스터(N2)를 포함할 수 있다. 제어 전압(VCTRL)이 증가할수록 제2 N-타입 트랜지스터(TN2)를 통한 접지 전압(VSS)으로의 싱킹 전류(sinking current)가 증가하여 전압 제어 발진기(701)의 동작 속도가 빨라지고 발진 신호(OSC)의 주파수가 증가할 수 있다.

도 16은 도 10의 변환 회로에 포함되는 전압 제어 발진기의 일 실시예를 나타내는 도면이다.

도 16을 참조하면, 전압 제어 발진기(702)는 케스케이드 결합된 복수의 단위 회로들(UC1~UC4)을 포함할 수 있다. 도 16에는 4개의 단위 회로들을 도시하고 있으나 이는 예시적인 것으로서 그 개수는 다양하게 결정될 수 있다. 케스케이드 결합의 마지막 단위 회로(UC4)의 출력이 상기 케스케이드 결합의 첫 번째 단위 회로(UC1)의 입력으로 제공되어 복수의 단위 회로들(UC1~UC4)은 링 오실레이터를 형성한다. 도 16에 도시된 바와 같이, 전압 제어 발진기(702)는 단위 회로들(UC1~UC4)이 차동 증폭기(AMP)로 구현된 차동 링 오실레이터일 수 있다.

도 17은 도 16의 전압 제어 발진기에 포함되는 단위 회로의 일 실시예를 나타내는 회로도이다.

도 17을 참조하면, 차동 증폭기(AMP)는 전원 전압(VDD) 과 접지 전압(VSS) 사이에 결합된 복수의 P-타입 트랜지스터들(TP1~TP4) 및 복수의 N-타입 트랜지스터들(TN1~TN4)를 포함하는 차동 지연 회로(Differential Delay Circuit, DDC)로 구현될 수 있다. 차동 지연 회로는 좋은 선형성(good linearity)과 저전력 동작(low power operation)을 위해 차동 출력 신호(OUTP, OUTN)가 일부 트랜지스터의 바이어스로 인가되는 상호 교차(cross-coupled) 구조를 가질 수 있다. 차동 입력 신호(INP, INN)는 P-타입 트랜지스터 쌍(TP1, TP2)의 게이트에 인가되고, 제어 전압(VCTRL)은 N-타입 트랜지스터 쌍(TN1, TN2)의 게이트에 인가된다. 제어 전압(VCTRL)이 증가할수록 N-타입 트랜지스터 쌍(TN1, TN2)을 통한 접지 전압(VSS)으로의 싱킹 전류(sinking current)가 증가하여 전압 제어 발진기(702)의 동작 속도가 빨라지고 발진 신호(OSC)의 주파수가 증가할 수 있다.

도 18은 도 1의 누설 전류 측정 회로에 포함되는 누설 전류 발생 회로의 일 실시예를 나타내는 블록도이다.

도 18을 참조하면, 누설 전류 발생 회로(102)는 디코더(110) 및 복수의 피검사 회로들(DUT1~DUTm)을 포함할 수 있다.

피검사 회로들(DUT1~DUTm)은 누설 전압 신호(SLV)를 제공하는 트래킹 노드(NTR)에 공통으로 연결되고 서로 다른 누설 전류 특성을 갖는다.

디코더(110)는 선택 코드(CDSEL)에 기초하여 복수의 피검사 회로들(DUT1~DUTm)에 각각 제공되는 복수의 디코디드 비트 신호들(DEC1~DECm)을 발생할 수 있다. 누설 전류 발생 회로(102)는, 복수의 디코디드 비트 신호들(DUT1~DUTm)에 응답하여 복수의 피검사 회로들(DUT1~DUTm) 중 하나의 피검사 회로(DUTi)를 선택하고, 선택된 하나의 피검사 회로(DUTi)를 이용하여 누설 전압 신호(SLV)를 발생할 수 있다. 이러한 피검사 회로의 선택을 위하여, 디코디드 비트 신호들(DEC1~DECm) 중에서 누설 전류 측정의 대상이 되는 피검사 회로(DUTi)에 상응하는 하나의 디코디드 비트 신호(DECi)만이 선택적으로 활성화될 수 있다.

실시예에 따라서, 디코더(110)는 누설 전류 측정 회로의 다른 구성 요소에 포함되거나 누설 전류 측정 회로의 외부 테스트 장치에 포함될 수 있다.

도 19는 도 18의 누설 전류 발생 회로에 포함되는 피검사 회로의 일 실시예를 나타내는 회로도이다.

도 19를 참조하면, 피검사 회로(DUTi)는 N-타입 반도체 소자(DUTN), 제1 N-타입 트랜지스터(TNE), 제2 N-타입 트랜지스터(TNS), P-타입 반도체 소자(DUTP), 제1 P-타입 트랜지스터(TPE) 및 제2 P-타입 트랜지스터(TPS)를 포함할 수 있다.

도 19의 피검사 회로(DUTi)는 도 3의 누설 전류 발생 회로(101)와 유사하므로 중복되는 설명은 생략한다. 도 3의 누설 전류 발생 회로(101)와 비교하여 도 19의 피검사 회로(DUTi)는 제2 N-타입 트랜지스터(TNS) 및 제2 P-타입 트랜지스터(TPS)를 더 포함한다.

제2 N-타입 트랜지스터(TNS)는 접지 전압(VSS) 및 트래킹 노드(NTR) 사이에서 N-타입 반도체 소자(DUTNi) 및 제1 N-타입 트랜지스터(TNE)와 직렬로 연결되고 각각의 디코디드 비트 신호(DECi)에 응답하여 동작한다. 제2 P-타입 트랜지스터(TPS)는 전원 전압(VDD) 및 트래킹 노드(NTR) 사이에서 P-타입 반도체 소자(DUTPi) 및 제1 P-타입 트랜지스터(TPE)와 직렬로 연결되고 각각의 디코디드 비트 신호(DECi)의 반전 신호(DECiB)에 응답하여 동작한다.

전술한 바와 같이, 디코디드 비트 신호들(DEC1~DECm) 중에서 누설 전류 측정의 대상이 되는 피검사 회로(DUTi)에 상응하는 하나의 디코디드 비트 신호(DECi)만이 선택적으로 활성화될 수 있고, 선택된 하나의 피검사 회로(DUTi)를 이용하여 누설 전압 신호(SLV)를 발생할 수 있다.

도 19에서 N-타입 반도체 소자(DUTP) 및 P-타입 반도체 소자(DUTP)는 누설 전류 측정의 대상이 되는 반도체 소자들이다. 도 19에는 편의상 N-타입 반도체 소자(DUTN)는 하나의 N-타입 트랜지스터(TNT)를 포함하고 P-타입 반도체 소자(DUTP)는 하나의 P-타입 트랜지스터(TPT)를 포함한 예를 도시하였으나 누설 전류 측정의 대상이 되는 N-타입 반도체 소자(DUTP) 및 P-타입 반도체 소자(DUTP)의 구성은 다양하게 결정될 수 있다. 또한, N-타입 반도체 소자(DUTP) 및 P-타입 반도체 소자(DUTP)는 복수의 피검사 회로들(DUT1~DUTm)의 각각에 대하여 서로 다른 누설 전류 특성을 갖도록 구현될 수 있다. 상기 서로 다른 누설 전류 특성은 트랜지스터의 문턱 전압 및/또는 사이즈를 다르게 하여 구현될 수 있다.

이와 같이, 본 발명의 실시예들에 따른 누설 전류 측정 회로는 서로 다른 누설 전류 특성을 갖는 다양한 반도체 소자들에 대하여 하나의 검출 회로를 공통으로 사용함으로써, 누설 전류 측정을 위한 회로의 면적을 감소할 수 있다.

도 20은 도 1의 누설 전류 측정 회로에 포함되는 검출 회로의 일 실시예를 나타내는 회로도이다.

도 20을 참조하면, 검출 회로(302)는 비교기(371), 제1 XOR 게이트(372) 및 제2 XOR 게이트(373)을 포함할 수 있다.

비교기(371)는 누설 전압 신호(SLV)의 전압 레벨을 목표 전압(VTG)과 비교하여 비교 신호(CMP)를 발생한다. 제1 XOR 게이트(372)는 비교 신호(CMP) 및 선택 신호(SEL)에 대한 XOR 연산을 수행하여 중간 신호(SS)를 발생한다. 제2 XOR 게이트(373)는 중간 신호(SS) 및 인에이블 신호(EN)에 대한 XOR 연산을 수행하여 검출 신호(SDET)를 발생한다. 이와 같이, 검출 회로(302)는 누설 전압 신호(SLV)와 목표 전압(VTG)의 비교 신호(CMP)에 기초하여 검출 신호(SDET)를 발생할 수 있다.

이하 도 21 및 22를 참조하여 도 20의 검출 회로를 포함하는 누설 전류 측정 회로의 제1 동작 모드(MDN) 및 제2 동작 모드(MDP)에서의 동작을 설명한다.

도 21은 도 20의 검출 회로를 포함하는 누설 전류 측정 회로의 제1 동작 모드를 나타내는 타이밍도이다.

도 20 및 도 21을 참조하면, 제1 동작 모드(MDN)에서는 전술한 바와 같이 선택 신호(SEL)가 로직 로우 레벨(L)로 고정되고 인에이블 신호(EN)가 로직 로우 레벨(L)에서 로직 하이 레벨(H)로 천이하여 시작 시점(TS)을 나타낼 수 있다.

검출 시점(TD)에서 누설 전압 신호(SLV)의 전압 레벨이 감소하여 목표 전압(VTG)보다 낮아지게 되므로, 검출 시점(TD)에서 비교 신호(CMP)는 로직 로우 레벨(L)로 하강 천이하고 따라서 중간 신호(SS)도 로직 로우 레벨(L)로 하강 천이한다.

따라서 검출 신호(SDET)는 인에이블 신호(EN)와 중간 신호(SS)의 논리 레벨이 동일한 시작 시점(TS) 및 검출 시점(TD) 사이의 활성화 시간(tLK) 동안에 로직 로우 레벨(L)로 활성화될 수 있다.

도 22는 도 20의 검출 회로를 포함하는 누설 전류 측정 회로의 제2 동작 모드를 나타내는 타이밍도이다.

도 20 및 도 22를 참조하면, 제2 동작 모드(MDP)에서는 전술한 바와 같이 선택 신호(SEL)가 로직 하이 레벨(H)로 고정되고 인에이블 신호(EN)가 로직 로우 레벨(L)에서 로직 로우 레벨(L)로 천이하여 시작 시점(TS)을 나타낼 수 있다.

검출 시점(TD)에서 누설 전압 신호(SLV)의 전압 레벨이 증가하여 목표 전압(VTG)보다 커지게 되므로, 검출 시점(TD)에서 비교 신호(CMP)는 로직 하이 레벨(H)로 상승 천이하고 따라서 중간 신호(SS)도 로직 하이 레벨(H)로 상승 천이한다.

도 23은 도 1의 누설 전류 측정 회로에 포함되는 변환 회로의 일 실시예를 나타내는 블록도이다.

도 23을 참조하면, 변환 회로(502)는 카운터 회로(900) 및 직렬화기(950)를 포함할 수 있다.

카운터 회로(900)는 클록 신호(CLK) 및 검출 신호(SDET)에 기초하여 검출 신호(SDET)의 활성화 시간(tLK) 동안에 클록 신호(CLK)의 클록 개수를 카운팅하여 검출 신호(SDET)의 활성화 시간(tLK)에 상응하는 카운트 값(D[0:n])을 발생할 수 있다. 카운트 값((D[0:n])은 복수의 비트 신호들(D[0]~D[n])로 이루어진 병렬 신호에 해당할 수 있다.

직렬화기(950)는 카운트 값((D[0:n])을 직렬화하여 디지털 직렬 신호를 출력 신호(SOUT)로서 제공할 수 있다. 실시예에 따라서 직렬화기(950)는 생략될 수 있으며, 이 경우 병렬 신호에 해당하는 카운트 값(D[0:n])의 비트 신호들(D[0]~D[n])이 그대로 출력 신호(SOUT)로서 제공될 수 있다.

도 24는 본 발명의 실시예들에 따른 테스트 시스템을 나타내는 도면이다.

도 24를 참조하면, 테스트 시스템(1100)은 반도체 웨이퍼(WF) 및 반도체 웨이퍼(WF)를 테스트하기 위한 테스트 장치(ATE)를 포함할 수 있다. 반도체 웨이퍼(WF)에는 반도체 다이(SD, semiconductor die)들 및 반도체 다이들(SD)을 분리하기 위한 스크라이브 레인(SL, scribe lane)에 형성되는 누설 전류 측정 회로(10)를 포함한다. 누설 전류 측정 회로(10)는 전술한 바와 같이, 시작 시점부터 누설 전류를 내부적으로 발생하고 상기 누설 전류에 따라서 초기 전압부터 증가하거나 감소하는 전압 레벨을 갖는 누설 전압 신호를 발생하는 누설 전류 발생 회로 및 상기 시작 시점 및 상기 누설 전압 신호의 전압 레벨이 목표 전압에 도달하는 검출 시점 사이의 활성화 시간을 갖는 검출 신호를 발생하는 검출 회로를 포함한다. 또한, 누설 전류 측정 회로(10)는 전술한 바와 같이 상기 활성화 시간에 상응하는 주파수를 갖는 발진 신호(OSC) 또는 상기 활성화 시간에 상응하는 카운트 값(D[0:n]을 나타내는 디지털 직렬 신호를 발생하는 변환 회로를 더 포함할 수 있다. 이러한 발진 신호 또는 디지털 직렬 신호의 형태로 제공되는 출력 신호(SOUT)는 DC 측정용 패드가 아닌 디지털 입출력 패드를 통하여 외부의 테스트 장치(ATE)로 제공될 수 있다.

팹(FAB, fabrication) 공정을 통해 웨이퍼(WF) 상에 복수의 다이들(SD)이 형성되고, 복수의 다이들(SD)은 스크라이브 레인(SL)을 따라 분리(싱귤레이션, singulation)된 후, 어셈블리(assembly) 공정을 통해 개별 단위 칩 또는 패키지로 제조될 수 있다. 이 때, 스크라이브 레인(SL)은 스크라이브 라인으로도 지칭될 수 있다.

팹 공정과 어셈블리 공정 사이에는 복수의 반도체 다이들(SD) 각각에 형성되는 반도체 소자의 전기적 특성을 테스트하는 테스트 공정, 예를 들어, EDS(electric die sorting) 공정이 진행된다. EDS 공정은 웨이퍼(WF) 상에 형성된 다이들(SD)에 테스트 동작 신호를 인가하고, 상기 테스트 동작 신호에 대응하여 다이들(SD)에서 출력되는 테스트 결과 신호에 의하여 다이들(SD)의 불량 여부를 판단하는 공정이다. 구체적으로, 자동 테스트 장치(ATE)는 테스트 동작 신호를 생성하고, 생성된 테스트 동작 신호를 프로브 카드를 통해 다이들(SD)에 전달하고, 테스트 동작 신호에 응답하는 테스트 결과 신호를 다이들(SD)로부터 프로브 카드를 통해 자동 테스트 장치에 제공하여 다이들(SD)의 불량 여부를 판단할 수 있다.

최근, 반도체 장치의 제조 기술의 발전으로, 반도체 장치들의 사이즈가 점점 감소되고 있으며, 하나의 웨이퍼 상에 형성되는 다이들의 수가 증가한다. 테스트 장치의 프로브 카드의 수는 한정되어 있으므로, 한번에 테스트할 수 있는 다이들의 수는 프로브 카드의 수로 한정되고 하나의 웨이퍼 상에 형성되는 다이들의 수가 증가할수록 하나의 웨이퍼에 형성된 반도체 장치들을 테스트하는데 소요되는 시간은 증가할 수 있다.

공정 미세화에 따른 반도체 소자의 누설 또는 누설 전류(leakage)의 중요성이 증가하고 있으나, 온-칩(On-Chip)상 누설 전류 측정은 별도의 DC 측정용 패드가 필요하여 반도체 다이(SD)내에 구현이 곤란할 수 있다. 본 발명의 실시예들에 따라서, 도 24에 도시된 바와 같이 누설 전류 측정 회로(10)를 스크라이브 레인(SL) 상에 형성하고 이를 이용하여 공정 모니터 용도의 누설 전류 측정이 수행될 수 있다.

도 25는 본 발명의 실시예들에 따른 집적 회로를 나타내는 도면이다.

도 25를 참조하면, 각각의 반도체 다이(SD)에 집적되는 회로는 적어도 누설 전류 측정 회로(10) 및 모니터링 회로(50)를 포함할 수 있다. 상기 회로는 그 기능에 따라서 다양한 회로들을 포함할 수 있으며 그러한 회로들은 편의상 도시를 생략하였다. 누설 전류 측정 회로(10)는 반도체 다이(SD)의 누설 전류 특성을 측정하고, 모니터링 회로(50)는 누설 전류 측정 회로(10)의 출력에 기초하여 상기 집적 회로의 동작 상태를 모니터할 수 있다. 누설 전류 측정 회로(10)는, 전술한 바와 같이, 시작 시점부터 누설 전류를 내부적으로 발생하고 상기 누설 전류에 따라서 초기 전압부터 증가하거나 감소하는 전압 레벨을 갖는 누설 전압 신호를 발생하는 누설 전류 발생 회로 및 상기 시작 시점 및 상기 누설 전압 신호의 전압 레벨이 목표 전압에 도달하는 검출 시점 사이의 활성화 시간을 갖는 검출 신호를 발생하는 검출 회로를 포함한다.

이와 같이, 누설 전류 측정 회로(10)가 반도체 다이(SD)의 집적 회로에 포함되는 경우에는 상기 집적 회로가 패키징된 후 통상의 동작 중에도 집적 회로의 누설 전류 특성을 검출하여 내부적으로 이용하거나 외부로 제공할 수 있다.

도 26은 본 발명의 실시예들에 따른 시스템을 나타내는 블록도이다.

도 26을 참조하면, 시스템(1000)은 집적 회로(integrated circuit)(1010) 및 전압 제어부(VCU, voltage control unit)(1070)를 포함할 수 있다. 도 26에는 본 발명의 실시예들에 따른 누설 전류 측정 회로(10)가 온-칩 구성으로 구현된 예가 도시되어 있다.

집적 회로(1010)는 적어도 하나의 프로세서(processor)(1020), 전력 관리부(PMU, power management unit)(1030), 클록 제어부(CCU, clock control unit)(1040), 하나 이상의 기능 블록들(FB1~FBm, function blocks) 및 누설 전류 측정 회로(leakage measurement circuit)(10)를 포함할 수 있다.

집적 회로(1010)는 다양한 구성 요소들이 하나의 칩에 집적된 시스템 온 칩(SOC: system on chip) 또는 애플리케이션 프로세서(AP, application processor) 칩일 수 있다. 집적 회로(1010)는 전압 제어부(1070)로부터 필요한 전력을 공급받을 수 있다. 전압 제어부(1070)는 적어도 하나의 전압 레귤레이터를 포함할 수 있고, 파워 서플라이 또는 전력 관리 집적 회로(PMIC: power management integrated circuit)로 지칭될 수도 있다. 실시예에 따라서, 전압 제어부(1070)는 집적 회로(1010)와는 별개의 칩으로 구현될 수도 있고, 전압 제어부(1070)의 적어도 일부 구성 요소는 집적 회로(1010)에 포함될 수도 있다.

도 26에는 하나의 프로세서(1020)만을 도시하였으나, 집적 회로(1010)는 하나 이상의 프로세서 또는 프로세싱 유닛을 더 포함할 수 있다. 프로세서(1020)는 집적 회로(1010)의 주요 기능을 수행하는 CPU(central processing unit)일 수 있고, 프로그램 명령들(instructions) 특히 운영 체제(OS: operating system)를 수행하도록 구현될 수 있다.

전력 관리부(1030)는 집적 회로(1010)의 동작 상태를 모니터링하여 복수의 전력 레벨들 중에서 현재의 동작 상태에 상응하는 동작 전력 레벨을 결정할 수 있다. 전력 레벨은 동작 전압과 동작 주파수 중 적어도 하나로서 표현될 수 있다. 즉 동작 전압과 동작 주파수 중 적어도 하나를 변경함으로써 전력 레벨을 변경할 수 있다. 동작 전압은 전원 전압일 수 있고 동작 주파수는 동작 클록 신호의 주파수일 수 있다.

전력 관리부(1030)는 집적 회로(1010)의 작업부하(workload), 동작 온도와 같은 동작 상태(operating state or operating condition)를 모니터링하여 현재의 동작 상태에 상응하는 동작 전력 레벨을 결정할 수 있다. 예를 들어, 집적 회로(1010)의 작업부하가 증가하면, 전력 관리부(1030)는 집적 회로(1010)의 동작 전압 및/또는 동작 주파수가 증가하도록 동작 전력 레벨을 상승시킬 수 있다. 반면에 집적 회로(1010)의 작업 부하가 감소하면, 전력 관리부(1030)는 집적 회로(1010)의 동작 전압 및/또는 동작 주파수가 감소하도록 동작 전력 레벨을 하강시킬 수 있다.

전력 관리부(1030)는 전압 제어 신호(VCTR) 및 클록 제어 신호(CCTR)를 발생하여 동작 전력 레벨에 상응하는 동작 전압 및 동작 주파수를 제공하도록 전압 제어부(1070) 및 클록 제어부(1040)를 제어할 수 있다. 전력 레벨의 변경은 동작 전압 및 동작 주파수 중 적어도 하나를 변경하는 것일 수 있다. 한편 전력 관리부(1030)는 집적 회로(1010)의 일부분의 전력 레벨을 다른 부분들과 독립적으로 제어할 수 있다. 예를 들어, 기능 블록들(FB1~FBm)이 서로 다른 파워 도메인들에 각각 속하는 경우에는 기능 블록들(FB1~FBm)에 제공되는 동작 전압들(VOP1~VOPm)은 서로 독립적으로 제어될 수 있다. 또한 기능 블록들(FB1~FBm)이 서로 다른 클록 도메인들에 각각 속하는 경우에는 기능 블록들(FB1~FBm)에 제공되는 동작 클록 신호들(OCK1~OCKm)은 서로 독립적으로 제어될 수 있다.

기능 블록들(FB1~FBm)은 각각의 고유 기능들을 수행하며, 기능 블록들(FB1~FBm)은 지능 소자(IP, intellectual property)라고 지칭될 수 있다. 예를 들어, 기능 블록들(FB1~FBm)은 메모리 콘트롤러(memory controller)(MC), 중앙 처리부(central processing unit), 디스플레이 콘트롤러(display controller)(DIS), 파일 시스템 블록(file system block)(FSYS), 그래픽 처리부(graphic processing unit)(GPU), 이미지 신호 프로세서(image signal processor)(ISP), 멀티 포맷 코덱 블록(multi-format codec block)(MFC) 등을 포함할 수 있다. 프로세서(1020), 전력 관리부(1030)도 각각 독립된 기능 블록일 수 있다.

클록 제어부(1040)는 기능 블록들(FB1~FBm)에 각각 제공되는 동작 클록 신호들(OCK1~OCKm)을 발생한다. 클록 제어부(1040)는 위상 고정 루프(PLL: phase-locked), 지연 고정 루프(DLL: delay-locked loop), 클록 체배기(clock multiplier), 클록 분배기(clock divider), 또는 이들의 조합으로 구현될 수 있다.

누설 전류 측정 회로(10)는 전술한 바와 같은 누설 전류 발생 회로 및 검출 회로를 포함할 수 있다. 누설 전류 발생 회로는 시작 시점(TS)부터 누설 전류를 내부적으로 발생하고 상기 누설 전류에 따라서 초기 전압(VINT)부터 증가하거나 감소하는 전압 레벨을 갖는 누설 전압 신호(SLV)를 발생한다. 검출 회로는 시작 시점(TS) 및 누설 전압 신호(SLV)의 전압 레벨이 목표 전압(VTG)에 도달하는 검출 시점(TD) 사이의 활성화 시간(tLK)을 갖는 검출 신호(SDET)를 발생하고 이를 다른 형태의 정보로 변환하여 출력 신호(SOUT)를 발생할 수 있다. 누설 전류 측정 회로(10)는 프로세서(1020)로부터의 제어 신호(MCTR)에 의해 제어될 수 있다.

일 실시예에서, 누설 전류 측정 회로(10)의 출력 신호(SOUT)는 프로세서(1020)에 제공되어 시스템(1000)의 동작을 제어하는데 이용될 수 있다. 다른 실시예에서, 누설 전류 측정 회로(10)의 출력 신호(SOUT)는 테스터와 같은 외부 장치로 제공될 수 있다.

전술한 바와 같이, 본 발명의 실시예들에 따른 누설 전류 측정 회로, 이를 포함하는 집적 회로 및 시스템은, 설 전류에 따른 한 번의 충전 또는 방전의 시간 정보를 이용함으로써 누설 전류 측정을 위한 테스트 시간을 감소할 수 있다. 또한, 서로 다른 누설 전류 특성을 갖는 다양한 반도체 소자들에 대하여 하나의 검출 회로를 공통으로 사용함으로써, 누설 전류 측정을 위한 회로의 면적을 감소할 수 있다. 또한, 누설 전류에 관한 정보를 발진 신호의 주파수 또는 하나의 디지털 직렬 신호로 변환하여 제공함으로써 테스트 패드가 제한되는 테스트 시스템에도 효율적으로 적용될 수 있다.

본 발명의 실시예들은 누설 전류의 측정이 요구되는 임의의 집적 회로 및 이를 포함하는 시스템에 유용하게 이용될 수 있다. 특히 본 발명의 실시예들은 메모리 카드, 솔리드 스테이트 드라이브(Solid State Drive; SSD), 컴퓨터(computer), 노트북(laptop), 핸드폰(cellular), 스마트폰(smart phone), MP3 플레이어, 피디에이(Personal Digital Assistants; PDA), 피엠피(Portable Multimedia Player; PMP), 디지털 TV, 디지털 카메라, 포터블 게임 콘솔(portable game console) 등과 같은 전자 기기에 더욱 유용하게 적용될 수 있다.

상기에서는 본 발명이 바람직한 실시예를 참조하여 설명하였지만, 해당 기술분야의 숙련된 당업자는 하기의 특허청구범위에 기재된 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 것이다.

Claims

시작 시점부터 누설 전류를 내부적으로 발생하고 상기 누설 전류에 따라서 초기 전압부터 증가하거나 감소하는 전압 레벨을 갖는 누설 전압 신호를 발생하는 누설 전류 발생 회로; 및
상기 시작 시점 및 상기 누설 전압 신호의 전압 레벨이 목표 전압에 도달하는 검출 시점 사이의 활성화 시간을 갖는 검출 신호를 발생하는 검출 회로를 포함하고,
상기 누설 전류 측정 회로는,
N-타입 반도체 소자의 누설 전류를 측정하기 위한 제1 동작 모드 또는 P-타입 반도체 소자의 누설 전류를 측정하기 위한 제2 동작 모드에서 선택적으로 동작하는 누설 전류 측정 회로.
제1 항에 있어서,
상기 누설 전류가 증가할수록 상기 검출 신호의 활성화 시간은 감소하는 것을 특징으로 하는 누설 전류 측정 회로.
삭제
제1 항에 있어서,
상기 누설 전류 발생 회로는,
상기 제1 동작 모드에서 상기 초기 전압에 상응하는 전원 전압부터 상기 목표 전압을 거쳐서 접지 전압으로 감소하도록 상기 누설 전압 신호를 발생하고,
상기 제2 동작 모드에서 상기 초기 전압에 상응하는 상기 접지 전압부터 상기 목표 전압을 거쳐서 상기 전원 전압으로 증가하도록 상기 누설 전압 신호를 발생하는 것을 특징으로 하는 누설 전류 측정 회로.
제1 항에 있어서,
상기 누설 전류 발생 회로는,
상기 제1 동작 모드에서 상기 누설 전압 신호를 제공하는 트래킹 노드를 전원 전압으로 충전한 후 상기 시작 시점부터 상기 N-타입 반도체 소자를 통한 누설 전류를 발생하여 상기 트래킹 노드를 방전하고,
상기 제2 동작 모드에서 상기 트래킹 노드를 접지 전압으로 방전한 후 상기 시작 시점부터 상기 P-타입 반도체 소자를 통한 누설 전류를 발생하여 상기 트래킹 노드를 충전하는 것을 특징으로 하는 누설 전류 측정 회로.
시작 시점부터 누설 전류를 내부적으로 발생하고 상기 누설 전류에 따라서 초기 전압부터 증가하거나 감소하는 전압 레벨을 갖는 누설 전압 신호를 발생하는 누설 전류 발생 회로; 및
상기 시작 시점 및 상기 누설 전압 신호의 전압 레벨이 목표 전압에 도달하는 검출 시점 사이의 활성화 시간을 갖는 검출 신호를 발생하는 검출 회로를 포함하고,
상기 누설 전류 발생 회로는,
접지 전압 및 상기 누설 전압 신호를 제공하는 트래킹 노드 사이에 연결되고 선택 신호에 응답하여 동작하는 N-타입 반도체 소자;
상기 접지 전압 및 상기 트래킹 노드 사이에서 상기 N-타입 반도체 소자와 직렬로 연결되고 인에이블 신호에 응답하여 동작하는 N-타입 트랜지스터;
전원 전압 및 상기 트래킹 노드 사이에 연결되고 상기 선택 신호에 응답하여 동작하는 P-타입 반도체 소자; 및
상기 전원 전압 및 상기 트래킹 노드 사이에서 상기 P-타입 반도체 소자와 직렬로 연결되고 상기 인에이블 신호에 응답하여 동작하는 P-타입 트랜지스터를 포함하는 누설 전류 측정 회로.
시작 시점부터 누설 전류를 내부적으로 발생하고 상기 누설 전류에 따라서 초기 전압부터 증가하거나 감소하는 전압 레벨을 갖는 누설 전압 신호를 발생하는 누설 전류 발생 회로; 및
상기 시작 시점 및 상기 누설 전압 신호의 전압 레벨이 목표 전압에 도달하는 검출 시점 사이의 활성화 시간을 갖는 검출 신호를 발생하는 검출 회로를 포함하고,
상기 누설 전류 발생 회로는,
상기 누설 전압 신호를 제공하는 트래킹 노드에 공통으로 연결되고 서로 다른 누설 전류 특성을 갖는 복수의 피검사 회로들을 포함하는 것을 특징으로 하는 누설 전류 측정 회로.
제7 항에 있어서,
선택 코드에 기초하여 상기 복수의 피검사 회로들에 각각 제공되는 복수의 디코디드 비트 신호들을 발생하는 디코더를 더 포함하고,
상기 누설 전류 발생 회로는, 상기 복수의 디코디드 비트 신호들에 응답하여 상기 복수의 피검사 회로들 중 하나의 피검사 회로를 선택하고, 선택된 상기 하나의 피검사 회로를 이용하여 상기 누설 전압 신호를 발생하는 것을 특징으로 하는 누설 전류 측정 회로.
제1 항에 있어서,
상기 검출 회로는,
상기 누설 전압 신호에 응답하여 동작하는 검출 인버터를 포함하고,
상기 목표 전압은 상기 검출 인버터의 출력 신호가 천이할 때의 상기 누설 전압 신호의 전압 레벨에 상응하는 것을 특징으로 하는 누설 전류 측정 회로.
제1 항에 있어서,
상기 검출 신호에 기초하여 상기 검출 신호의 활성화 시간에 상응하는 주파수로 발진하는 발진 신호를 발생하는 변환 회로를 더 포함하는 것을 특징으로 하는 누설 전류 측정 회로.