CN103411680B - 一种红外焦平面阵列及其读出电路的使能控制电路 - Google Patents

Abstract

本发明实施例公开了提供了一种红外焦平面阵列读出电路的使能控制电路，包括与门、外部控制电路、模拟上电及功耗检测电路和数字上电检测电路，外部控制电路、模拟上电及功耗检测电路和数字上电检测电路分别连接到与门的三个输入端，与门的输出端输出使能控制信号。本发明的实施例中的使能控制电路中，使能控制信号由外部控制信号、数字上电检测信号以及模拟上电及功耗检测信号三个信号共同控制，将模拟上电及功耗检测信号加入使能控制模块中，能检测模拟模块是否上电，并在整体上预防功耗过大的情况，有效地控制了功耗。

Description

一种红外焦平面阵列及其读出电路的使能控制电路

技术领域

本发明涉及红外焦平面阵列技术领域，尤其是涉及一种红外焦平面阵列读出电路的使能控制电路及其红外焦平面阵列。

背景技术

红外焦平面读出电路的功能是提取探测器热敏材料的电阻变化，转换成电信号并进行前置处理（如积分、放大、滤波和采样/保持等）及信号的并/串行转换。随着CMOS工艺的不断成熟、完善和发展，CMOS读出电路因其众多的优点而成为当今读出电路的主要发展方向。

近年来，随着移动设备和供电电池设备的广泛应用，集成电路的功耗也被提到与面积和速度同等重要的位置。如果仍使用传统的技术，就可能负担相当重量的电池，或者电池的使用时间相当短，随着集成电路集成度的提高，在设计时若不考虑功耗问题，可能会使电路某些部分因功耗过大引起温度过高而导致系统工作不稳定或失效；功耗过大也会给封装带来很大困难。

CMOS集成电路的功耗主要受三个因素的影响：电路的静态功耗、电路的动态功耗以及电路的电源电压。对于静态功耗而言，现存的CMOS技术中，其静态功耗主要由漏电流产生，由于CMOS电路结构上的互补对称性，同一时刻只有一个晶体管导通，漏电流很小，不是系统功耗的主要部分。动态功耗来自于电路节点发生0→1或1→0跳变时的短路电流和对负载电容充放电时所引起的功耗。一般认为动态功耗是集成电路功耗的主要部分。

因此，存在对于能够控制电路功耗的控制电路的需求。

发明内容

本发明的目的之一是提供一种能够检测模拟模块是否上电并预防电路功耗过大的红外焦平面阵列读出电路的使能控制电路及其红外焦平面阵列。

本发明公开的技术方案包括：

提供了一种红外焦平面阵列读出电路的使能控制电路，其特征在于，包括：与门，所述与门包括第一输入端、第二输入端、第三输入端和输出端；外部控制电路，所述外部控制电路的输出端连接到所述第一输入端；模拟上电及功耗检测电路，所述模拟上电及功耗检测电路的输出端连接到所述第二输入端；数字上电检测电路，所述数字上电检测电路的输出端连接到所述第三输入端；所述与门的所述输出端输出使能控制信号。

本发明一个实施例中，所述模拟上电及功耗检测电路包括相互串联的相差产生电路、鉴相器、充放电电路和第一延时模块。

本发明一个实施例中，所述相差产生电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第一反相器和第一电容，其中：所述第一PMOS管的源极连接到系统电源，栅极连接到第一模拟控制信号，漏极连接到所述第二PMOS管的源极；所述第二PMOS管的栅极连接到所述第一NMOS管的栅极并且连接到时钟信号，所述第二PMOS管的漏极连接到所述第一NMOS管的漏极并且连接到所述第一反相器的输入端；所述第一NMOS管的源极连接到所述第二NMOS管的漏极；所述第二NMOS管的栅极连接到第二模拟控制信号，源极接地；所述第一反相器的输入端通过所述第一电容接地，所述第一反相器的输出端作为所述相差产生电路的输出端连接到所述鉴相器的输入端。

本发明一个实施例中，所述鉴相器包括异或门和第二反相器，其中：所述异或门的第一输入端作为所述鉴相器的输入端连接到所述相差产生电路的输出端，所述异或门的第二输入端连接到系统时钟，所述异或门的输出端连接到所述第二反相器的输入端；所述第二反相器的输出端作为所述鉴相器的输出端连接到所述充放电电路。

本发明一个实施例中，所述充放电电路包括第三PMOS管、第三NMOS管和第二电容，其中：所述第三PMOS管的源极连接到系统电源，栅极作为所述充放电电路的输入端连接到所述鉴相器的输出端，漏极连接到所述第三NMOS管的漏极并且作为所述充放电电路的输出端连接到所述第一延时模块；所述第三NMOS管的源极接地，栅极连接到第二模拟控制信号；所述第二电容一端连接到所述第三PMOS管的漏极，另一端接地。

本发明一个实施例中，所述数字上电检测电路包括：第四PMOS管、第五PMOS管、第四NMOS管、第五NMOS管、第三电容和第二延时模块，其中：所述第四PMOS管的源极连接到系统电源，所述第四PMOS管的栅极连接到所述第五PMOS管的栅极并且连接到所述第四PMOS管的漏极，所述第四PMOS管的漏极连接到所述第四NMOS管的漏极和栅极；所述第四NMOS管的源极连接到所述第五NMOS管的漏极和栅极；所述第五NMOS管的源极接地；所述第五PMOS管的源极连接到系统电源，所述第五PMOS管的漏极连接到所述第二延时模块的输入端，并通过所述第三电容接地。

本发明的实施例中还提供了一种红外焦平面阵列，包括读出电路，其特征在于：所述读出电路包括前述的任意一种使能控制电路。

本发明的实施例中的使能控制电路中，使能控制信号由外部控制信号（例如，复位信号）、数字上电检测信号以及模拟上电及功耗检测信号三个信号共同控制，将模拟上电及功耗检测信号加入使能控制模块中，能检测模拟模块是否上电，并在整体上预防功耗过大的情况，有效地控制了功耗；在模拟上电及功耗检测电路中加入相差产生电路和鉴相器，能有效地将该时钟信号经过电流受控的反相器后的延迟大小反应出来，进而确定电流是否过大；通过检测电路中电流过大的情况，有效地预防了功耗过大。

附图说明

图1是本发明一个实施例的红外焦平面阵列读出电路的使能控制电路的结构框图示意图。

图2是本发明一个实施例的数字上电检测电路的结构示意图。

图3是本发明一个实施例的模拟上电及功耗检测电路的结构示意图。

图4是模拟上电检测时图3中的各个部分的输出信号的时序示意图。

图5是模拟功耗检测时图3中的各个部分的输出信号的时序示意图。

具体实施方式

下面将结合附图详细说明本发明的实施例的红外焦平面阵列读出电路的使能控制电路及其红外焦平面阵列。

如图1所示，本发明一个实施例中，一种红外焦平面阵列读出电路的使能控制电路包括与门、外部控制电路、模拟上电及功耗检测电路和数字上电检测电路。

与门包括第一输入端、第二输入端、第三输入端和输出端。

外部控制电路用于产生复位信号RESET，其输出端连接到与门的第一输入端。

模拟上电及功耗检测电路用于产生模拟上电及功耗检测信号ANALOG_ON，其输出端连接到与门的第二输入端。

数字上电检测电路用于产生数字上电检测信号DATA_ON，其输出端连接到与门的第三输入端。

复位信号RESET、模拟上电及功耗检测信号ANALOG_ON和数字上电检测信号DATA_ON这三个信号经过与门的作用而产生使能控制信号ALL_EN。该使能控制信号ALL_EN通过与门的输出端输出。

如图2所示，本发明的一个实施例中，数字上电检测电路包括：第四PMOS（P型金属氧化物半导体）管PM4、第五PMOS管PM5、第四NMOS（N型金属氧化物半导体）管NM4、第五NMOS管NM5、第三电容C3和第二延时模块。

第四PMOS管PM4的源极连接到系统电源VDD，第四PMOS管PM4的栅极连接到第五PMOS管PM5的栅极并且连接到第四PMOS管PM4的漏极；而第五PMOS管PM5的源极连接到系统电源VDD，第五PMOS管PM5的漏极连接到第二延时模块的输入端，并通过第三电容C3接地。第二延时模块的输出即为该数字上电检测电路的输出DATA_ON。

这里，第四PMOS管PM4和第五PMOS管PM5构成了一对PMOS镜像电流源。

第四PMOS管PM4的漏极连接到第四NMOS管NM4的漏极和栅极，第四NMOS管NM4的源极连接到第五NMOS管NM5的漏极和栅极，而第五NMOS管NM5的源极接地。

当数字上电时，二极管连接结构产生电流并由电流镜复制到PM5上，设该电流为I_D。由于电容C=Q/U，Q=I_D×t，因此C×U= I_D×t。即电容和电压一定时，电流I_D与电容充电时间t成反比。电容充电时间与时钟信号翻转时间成正比。

如图3所示，本发明一个实施例中，模拟上电及功耗检测电路包括相互串联的相差产生电路、鉴相器、充放电电路和第一延时模块。

本发明一个实施例中，相差产生电路包括第一PMOS管PM1、第二PMOS管PM2、第一NMOS管NM1、第二NMOS管NM2、第一反相器inv1和第一电容C1。

该相差产生电路中，第一PMOS管PM1的源极连接到系统电源，栅极连接到第一模拟控制信号pbias，漏极连接到第二PMOS管PM2的源极。

第二PMOS管PM2的栅极连接到第一NMOS管NM1的栅极并且连接到系统时钟CLK，第二PMOS管PM2的漏极连接到第一NMOS管NM1的漏极并且连接到第一反相器inv1的输入端。

第一NMOS管NM1的源极连接到第二NMOS管NM2的漏极；第二NMOS管NM2的栅极连接到第二模拟控制信号nbias，源极接地。

第一反相器inv1的输入端通过第一电容C1接地，第一反相器inv1的输出端作为相差产生电路的输出端CLK’连接到鉴相器的输入端。

本发明的实施例中，鉴相器包括异或门XOR和第二反相器inv2，其中：异或门XOR的第一输入端作为鉴相器的输入端连接到相差产生电路的输出端CLK’，异或门XOR的第二输入端连接到系统时钟，异或门XOR的输出端连接到第二反相器inv2的输入端；第二反相器inv2的输出端作为鉴相器的输出端OUT连接到充放电电路。

本发明的实施例中，充放电电路包括第三PMOS管PM3、第三NMOS管NM3和第二电容C2。

充放电电路中，第三PMOS管PM3的源极连接到系统电源，栅极作为充放电电路的输入端连接到鉴相器的输出端OUT，漏极连接到第三NMOS管NM3的漏极并且作为充放电电路的输出端OUT’连接到第一延时模块；第三NMOS管NM3的源极接地，栅极连接到第二模拟控制信号nbias；第二电容C2一端连接到第三PMOS管PM3的漏极，另一端接地。

充放电电路的输出信号OUT′经第一延迟模块延迟后，输出为模拟上电及功耗检测信号ANALOG_ON。

下面结合上述的实施例和附图说明本发明实施例中的红外焦平面阵列读出电路的使能控制电路的工作过程。

复位信号RESET是由外部控制电路输出，控制单元电路初始化情况的信号，翻转为“0”时，使能信号为“0”，整个单元电路都不工作；翻转为“1”时，单元电路开始工作。

数字上电检测信号DATA_ON由数字上电检测电路输出，检测数字电路是否加上电压。若数字电路上电成功，则电流镜产生基准电流，同时产生镜像电流。镜像电流对电容充电，一定时间后，电压达到一定值，数字上电检测信号DATA_ON输出为高电平。否则，数字电路未上电成功，DATA_ON输出为低电平。

模拟上电及功耗检测信号ANALOG_ON由模拟上电及功耗检测电路输出，当加上模拟信号pbias、nbias时，电流受控的反相器中产生如图3中所示的电流I_A。由于电容C=Q/U，Q=I_A×t，因此C×U=I_A×t。即电容和电压一定时，电流I_A与电容充电时间t成反比。电容充电时间与时钟信号翻转时间成正比。

加上模拟信号的瞬间产生模拟电流I_A，此时模拟电流I_A小，电容C1充电时间长，时钟信号CLK翻转慢，经过一反相器inv1后，得到的信号CLK′与时钟信号CLK几乎完全相反；那么，CLK与CLK′同时输入到鉴相器后得到的信号OUT，一个时钟周期内输出“0”的时间远大于输出“1”的时间。输出信号OUT输入至充放电结构中的第三PMOS管（PM3）的栅极，那么一个时钟周期内，第三PMOS管导通的时间远大于关断的时间。于是，连接于第三PMOS管漏极的电容C2充电时间大于放电时间，信号OUT′输出高电平“1”。再经过延时模块延时一定时间后，传输至模拟上电及功耗检测信号ANALOG_ON，证明模拟电路上电成功，经三输入与门判断后使能信号ALL_EN为“1”，数字电路正常工作，时序图如图4所示。

然而，加上模拟信号一段时间后，模拟电流I_A可能会很大，从而造成电路的功耗很大。若模拟电流I_A过大，则电容C1充电时间短，时钟信号CLK立即翻转，经过反相器inv1后，得到的信号CLK′几乎与时钟信号同步；那么，CLK与CLK′同时输入到鉴相器后得到的信号OUT，在一个时钟周期内输出“1”的时间远大于输出“0”的时间。输出信号OUT输入充放电结构，于是，电容C2放电时间大于充电时间，信号OUT′输出高电平“0”。此时延时为0，模拟上电及功耗检测信号ANALOG_ON也输出低电平“0”，经三输入与门判断后使能信号ALL_EN为“0”，数字电路不能正常工作。时序图如图5所示。

综上得出，当外部控制电路允许电路工作，且数字上电成功后，若模拟电路未上电成功，则使能信号输出低电平，电路不能正常工作；若模拟上电成功且功耗不大，则使能信号输出高电平，电路正常工作；若模拟电路上电成功，但是功耗过大，则使能信号输出低电平，电路不能正常工作。因此，此种数字电路使能控制模块的设计方法能有效检测模拟电路上电情况，并预防电流过大引起的功耗过大。

本发明的实施例中，还可以提供一种红外焦平面阵列，该红外焦平面阵列包括读出电路，其中，该读出电路包括上文中所述的任意一种使能控制电路。

本发明的实施例的使能控制电路中：

（1）该使能控制信号由复位信号、数字上电检测信号以及模拟上电及功耗检测信号三个信号共同控制，将模拟上电及功耗检测信号加入使能控制模块中，能检测模拟模块是否上电，并在整体上预防功耗过大的情况，有效地控制了功耗；

（2）在模拟上电及功耗检测电路中加入相差产生电路和鉴相器，方法简单却能有效地将该时钟信号经过电流受控的反相器后的延迟大小反应出来，进而确定电流是否过大；

（3）电路中电流越高，散发的热量越多，其功耗也越大。通过检测电路中电流过大的情况，有效地预防了功耗过大。

以上通过具体的实施例对本发明进行了说明，但本发明并不限于这些具体的实施例。本领域技术人员应该明白，还可以对本发明做各种修改、等同替换、变化等等，这些变换只要未背离本发明的精神，都应在本发明的保护范围之内。此外，以上多处所述的“一个实施例”表示不同的实施例，当然也可以将其全部或部分结合在一个实施例中。

Claims (7)

1.一种红外焦平面阵列读出电路的使能控制电路，其特征在于，包括：

与门，所述与门包括第一输入端、第二输入端、第三输入端和输出端；

外部控制电路，所述外部控制电路的输出端连接到所述第一输入端；

模拟上电及功耗检测电路，所述模拟上电及功耗检测电路的输出端连接到所述第二输入端；

数字上电检测电路，所述数字上电检测电路的输出端连接到所述第三输入端；

所述与门的所述输出端输出使能控制信号。

2.如权利要求1所述的使能控制电路，其特征在于，所述模拟上电及功耗检测电路包括相互串联的相差产生电路、鉴相器、充放电电路和第一延时模块。

3.如权利要求2所述的使能控制电路，其特征在于：所述相差产生电路包括第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管、第一反相器和第一电容，其中：

所述第一PMOS管的源极连接到系统电源，栅极连接到第一模拟控制信号，漏极连接到所述第二PMOS管的源极；

所述第二PMOS管的栅极连接到所述第一NMOS管的栅极并且连接到时钟信号，所述第二PMOS管的漏极连接到所述第一NMOS管的漏极并且连接到所述第一反相器的输入端；

所述第一NMOS管的源极连接到所述第二NMOS管的漏极；

所述第二NMOS管的栅极连接到第二模拟控制信号，源极接地；

所述第一反相器的输入端通过所述第一电容接地，所述第一反相器的输出端作为所述相差产生电路的输出端连接到所述鉴相器的输入端。

4.如权利要求2或者3所述的使能控制电路，其特征在于：所述鉴相器包括异或门和第二反相器，其中：

所述异或门的第一输入端作为所述鉴相器的输入端连接到所述相差产生电路的输出端，所述异或门的第二输入端连接到系统时钟，所述异或门的输出端连接到所述第二反相器的输入端；

所述第二反相器的输出端作为所述鉴相器的输出端连接到所述充放电电路。

5.如权利要求2或者3所述的使能控制电路，其特征在于：所述充放电电路包括第三PMOS管、第三NMOS管和第二电容，其中：

所述第三PMOS管的源极连接到系统电源，栅极作为所述充放电电路的输入端连接到所述鉴相器的输出端，漏极连接到所述第三NMOS管的漏极并且作为所述充放电电路的输出端连接到所述第一延时模块；

所述第三NMOS管的源极接地，栅极连接到第二模拟控制信号；

所述第二电容一端连接到所述第三PMOS管的漏极，另一端接地。

6.如权利要求1至3中任意一项所述的使能控制电路，其特征在于，所述数字上电检测电路包括：第四PMOS管、第五PMOS管、第四NMOS管、第五NMOS管、第三电容和第二延时模块，其中：

所述第四PMOS管的源极连接到系统电源，所述第四PMOS管的栅极连接到所述第五PMOS管的栅极并且连接到所述第四PMOS管的漏极，所述第四PMOS管的漏极连接到所述第四NMOS管的漏极和栅极；

所述第四NMOS管的源极连接到所述第五NMOS管的漏极和栅极；

所述第五NMOS管的源极接地；

所述第五PMOS管的源极连接到系统电源，所述第五PMOS管的漏极连接到所述第二延时模块的输入端，并通过所述第三电容接地。

7.一种红外焦平面阵列，包括读出电路，其特征在于：所述读出电路包括如权利要求1至3中任意一项所述的使能控制电路。