CN108111161A - 一种准静态动态移位寄存器及红外焦平面阵列读出电路 - Google Patents
一种准静态动态移位寄存器及红外焦平面阵列读出电路 Download PDFInfo
- Publication number
- CN108111161A CN108111161A CN201711480657.2A CN201711480657A CN108111161A CN 108111161 A CN108111161 A CN 108111161A CN 201711480657 A CN201711480657 A CN 201711480657A CN 108111161 A CN108111161 A CN 108111161A
- Authority
- CN
- China
- Prior art keywords
- oxide
- metal
- semiconductor
- reference mode
- clock signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0008—Arrangements for reducing power consumption
- H03K19/0013—Arrangements for reducing power consumption in field effect transistor circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018507—Interface arrangements
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Thin Film Transistor (AREA)
Abstract
本发明涉及一种准静态动态移位寄存器及红外焦平面阵列读出电路。本发明包括:第一MOS管,于一第一时钟信号控制下导通一输入端信号至一第一参考节点端;第二MOS管,可控制地连接于电源电压端和第一参考节点端,其控制端连接一第二参考节点端;第三MOS管,连接于一电源电压端和第二参考节点端;第四MOS管,连接于第二参考节点端和接地端之间,第三MOS管和第四MOS管的控制端连接第一参考节点端;第五MOS管、第六MOS管、第七MOS管、第八MOS管、第三参考节点和第四参考节点的连接与以上所述一致,其中第四参考节点还连接电源输出端。本发明有效的降低了寄存器的功耗,使寄存器电路的静态功耗几乎为零,只存在动态功耗。同时减少了场效应管使用的数量从而节省芯片面积。
Description
技术领域
本发明涉及寄存器领域,尤其涉及一种准静态动态移位寄存器及红外焦平面阵列读出电路。
背景技术
在数字电路中,移位寄存器是一种在若干相同时间脉冲下工作的以触发器为基础的器件,数据以并行或串行的方式输入到该器件中,然后每个时间脉冲依次向左或右移动一个比特,在输出端进行输出。移位寄存器可以用来寄存代码,还可以用来实现数据的串行—并行转换、数值的运算以及数据的处理等。移位寄存器中的数据可以在移位脉冲作用下依次逐位右移或左移,数据既可以并行输入、并行输出,也可以串行输入、串行输出,还可以并行输入、串行输出,串行输入、并行输出,十分灵活,用途也很广。
目前CMOS读出电路中,移位寄存器都采用静态移位寄存器,静态存储器依靠双稳态触发器的两个稳定状态保存信息。每个双稳态电路存储一位二进制代码0或1,一块存储芯片上包含许多个这样的双稳态电路。移位寄存器在工作中,每个寄存器都是开通的,这样会产生很大的功耗。
发明内容
本发明提供了一种准静态动态移位寄存器及红外焦平面阵列读出电路的目的降低寄存器在工作过程中消耗的功耗,并且简化结构,节省芯片面积。
本发明的具体内容如下:
本发明提供了一种准静态动态移位寄存器,包括:
第一MOS管,于一第一时钟信号控制下导通一输入端信号至一第一参考节点端;
第二MOS管,可控制地连接于所述电源电压端和所述第一参考节点端,其控制端连接一第二参考节点端;
第三MOS管,连接于一电源电压端和所述第二参考节点端;
第四MOS管,连接于所述第二参考节点端和接地端之间,所述第三MOS管和所述第四MOS管的控制端连接所述第一参考节点端;
第五MOS管,于一第二时钟信号控制下导通一输入端信号至一第三参考节点端;
第六MOS管,可控制地连接于所述电源电压端和所述第三参考节点端,其控制端连接一第四参考节点端;
第七MOS管,连接于一电源电压端和所述第四参考节点端;
第八MOS管,连接于所述第四参考节点端和接地端之间,所述第七MOS管和所述第八MOS管的控制端连接所述第四参考节点端,所述第四参考节点连接所述电源输出端;
当所述第一时钟信号为高电平,所述第二时钟信号为低电平时,当选中这一行时,高电平传入所述第五MOS管的源极并进行存储,所述第二MOS管导通;
当所述第二时钟信号为高电平,所述第一时钟信号为低电平时,所述第一MOS管断开,所述第五MOS管导通,此时电平翻转,数据传送到输出端,输入端和输出端电平一样,相位延迟为所述第一时钟信号和所述第二时钟信号非交叠时钟高电平时间总和。
所述第三MOS管与所述第四MOS管连接形成一反向器。
所述第七MOS管与所述第八MOS管连接形成一反向器。
所述第一时钟信号和所述第二时钟信号为两相非交叠时钟信号。
所述第二MOS管、所述第三MOS管、所述第六MOS管和所述第七MOS管为N沟道场效应管。
所述第一MOS管、所述第四MOS管、所述第五MOS管和所述第八MOS管为P沟道场效应管。
一种红外焦平面阵列读出电路,包括以上任意一项所述的准静态动态移位寄存器。
本发明的有益效果:
本发明提供了一种准静态动态移位寄存器,有效的降低了寄存器的功耗,使寄存器电路的静态功耗几乎为零,只存在动态功耗。同时,减少了场效应管使用的数量从而节省芯片面积。
附图说明
图1是本发明准静态动态移位寄存器的电路图;
具体实施方式
下面将结合本发明实施例中的附图,对本发明实施例中的技术方案进行清楚、完整地描述,显然,所描述的实施例仅仅是本发明一部分实施例,而不是全部的实施例。基于本发明中的实施例,本领域普通技术人员在没有作出创造性劳动的前提下所获得的所有其他实施例,都属于本发明保护的范围。
需要说明的是,在不冲突的情况下,本发明中的实施例及实施例中的特征可以相互组合。
下面结合附图和具体实施例对本发明作进一步说明,但不作为本发明的限定。
如图1所示,本发明提供了一种准静态动态移位寄存器,包括:
第一MOS管M1,于一第一时钟信号CP1控制下导通一输入端信号IN至一第一参考节点端N1;
第二MOS管M2,可控制地连接于电源电压端VDD和第一参考节点端N1,其控制端连接一第二参考节点端N2;
第三MOS管M3,连接于一电源电压端VDD和第二参考节点端N2;
第四MOS管M4,连接于第二参考节点端N2和接地端GND之间,第三MOS管和第四MOS管M4的控制端连接第一参考节点端N1;
第五MOS管M5,于一第二时钟信号CP2控制下导通一输入端信号IN至一第三参考节点端N3;
第六MOS管M6,可控制地连接于电源电压端VDD和第三参考节点端N3,其控制端连接一第四参考节点端N4;
第七MOS管M7,连接于一电源电压端VDD和第四参考节点端N4;
第八MOS管M8,连接于第四参考节点端N4和接地端GND之间,第七MOS管M7和第八MOS管M8的控制端连接第四参考节点端N4,第四参考节点N4连接电源输出端OUT;
当第一时钟信号VP1为高电平,第二时钟信号CP2为低电平时,当选中这一行时,高电平传入第五MOS管M5的源极并进行存储,第二MOS管M2导通;
当第二时钟信号CP2为高电平,第一时钟信号CP1为低电平时,第一MOS管M1断开,第五MOS管M5导通,此时电平翻转,数据传送到输出端,输入端IN和输出端OUT电平一样,相位延迟为第一时钟信号CP1和第二时钟信号CP2非交叠时钟高电平时间总和。
第三MOS管M3与第四MOS管M4连接形成一反向器。
第七MOS管M7与第八MOS管M8连接形成一反向器。
第一时钟信号CP1和第二时钟信号CP2为两相非交叠时钟信号。
第二MOS管M2、第三MOS管M3、第六MOS管M6和第七MOS管M7为N沟道场效应管。
第一MOS管M1、第四MOS管M4、第五MOS管M5和第八MOS管M8为P沟道场效应管。
一种红外焦平面阵列读出电路,包括以上任意一项的准静态动态移位寄存器。
在一种准静态动态移位寄存器中,第一MOS管M1的源极连接电源输入端IN,第一MOS管M1的栅极连接时钟信号CP1,第一MOS管M1的漏极连接第一参考节点端N1和第二MOS管M2的漏极。时钟信号CP1是指脉冲信号是一个按一定电压幅度,一定时间间隔连续发出的脉冲信号。时钟信号CP1通过第一MOS管M1传入电路。
第二MOS管M2的栅极连接第五MOS管M5的源极,第二MOS管M2的源极连接电源信号VDD。
第三MOS管M3的源极与电源信号VDD连接,第三MOS管M3的栅极连接第一参考节点N1,第三MOS管M3的漏极连接第二参考节点N2。
第四MOS管M4的栅极连接第一参考节点N1,第四MOS管M4的漏极连接第二参考节点N2,第四MOS管M4的源极连接接地端。第三MOS管M3与第四MOS管M4连接形成一反向器。
第五MOS管M5的源极与第二参考节点N2连接,第五MOS管M5的栅极连接时钟冲脉CP2,第五MOS管M5的漏极极与第六MOS管M6的漏极和第三参考节点N3连接。
第六MOS管M6的漏极与第五MOS管M5的漏极连接,第六MOS管M6的源极连接电源信号VDD,第六MOS管M6的栅极连接电源输出端OUT。
第七MOS管M7的源极连接电源信号VDD,第七MOS管M7的栅极连接第三参考节点N3,第七MOS管M7的漏极连接第四参考节点N4,第四参考节点N4与电源输出端连接OUT。
第八MOS管M8的栅极连接第三参考节点N3,第八MOS管M8的源极与接地端GND连接,第八MOS管M8的漏极通过第四参考节点N4与电源输出端OUT连接。第七MOS管M7与第八MOS管M8连接形成一反向器。
寄存器电路中第一MOS管M1、第四MOS管M4、第五MOS管M5、第八MOS管M8为P沟道场效应管。第二MOS管M2、第三MOS管M3、第六MOS管M6、第七MOS管M7为N沟道场效应管。
第一时钟信号CP1和第二时钟信号CP2为两相非交叠时钟信号。
当第一时钟信号cp1为高电平,第二时钟信号cp2为低电平时,当选中这一行时,高电平传入第五MOS管M5的源极,同时第五MOS管M5并进行存储,第二MOS管M2管导通,提升了下降时间,第三MOS管M3的栅极极与第四MOS管M4的栅极通过第一参考节点端连接,第三MOS管M3的漏极与第四MOS管M4的漏极通过第二参考节点连接,即第三MOS管M3和第四MOS管M4构成反相器,此时电平快速翻转。
当第二时钟信号cp2为高电平,第一时钟信号cp1为低电平时,第一MOS管M1断开,第五MOS管M5导通。第七MOS管M7的栅极极与第八MOS管M8的栅极通过第三参考节点连接,第七MOS管M7的漏极与第八MOS管M8的漏极通过第四参考节点连接,第七MOS管M7和第八MOS管M8构成反相器,此时电平翻转,数据传送到电源输出端OUT。电源输入端IN和电源输出端OUT的电平一样,相位延迟为第一时钟信号cp1和第二时钟信号cp2非交叠时钟高电平时间总和。
本发明有效的降低了寄存器的功耗,使寄存器电路的静态功耗几乎为零,只存在动态功耗。同时,减少了场效应管使用的数量从而节省芯片面积,也较少了成本。
以上所述仅为本发明较佳的实施例,并非因此限制本发明的实施方式及保护范围,对于本领域技术人员而言,应当能够意识到凡运用本发明说明书及图示内容所作出的等同替换和显而易见的变化所得到的方案,均应当包含在本发明的保护范围内。
Claims (8)
1.一种准静态动态移位寄存器,其特征在于:包括:
第一MOS管,于一第一时钟信号控制下导通一输入端信号至一第一参考节点端;
第二MOS管,可控制地连接于所述电源电压端和所述第一参考节点端,其控制端连接一第二参考节点端;
第三MOS管,连接于一电源电压端和所述第二参考节点端;
第四MOS管,连接于所述第二参考节点端和接地端之间,所述第三MOS管和所述第四MOS管的控制端连接所述第一参考节点端;
第五MOS管,于一第二时钟信号控制下导通一输入端信号至一第三参考节点端;
第六MOS管,可控制地连接于所述电源电压端和所述第三参考节点端,其控制端连接一第四参考节点端;
第七MOS管,连接于一电源电压端和所述第四参考节点端;
第八MOS管,连接于所述第四参考节点端和接地端之间,所述第七MOS管和所述第八MOS管的控制端连接所述第四参考节点端,所述第四参考节点连接所述电源输出端。
2.根据权利要求1所述的准静态动态移位寄存器,其特征在于:当所述第一时钟信号为高电平,所述第二时钟信号为低电平时,当选中这一行时,高电平传入所述第五MOS管的源极并进行存储,所述第二MOS管导通;
当所述第二时钟信号为高电平,所述第一时钟信号为低电平时,所述第一MOS管断开,所述第五MOS管导通,此时电平翻转,数据传送到输出端,输入端和输出端电平一样,相位延迟为所述第一时钟信号和所述第二时钟信号非交叠时钟高电平时间总和。
3.根据权利要求1所述的准静态动态移位寄存器,其特征在于:所述第三MOS管与所述第四MOS管连接形成一反向器。
4.根据权利要求1所述的准静态动态移位寄存器,其特征在于:所述第七MOS管与所述第八MOS管连接形成一反向器。
5.根据权利要求1所述的准静态动态移位寄存器,其特征在于:所述第一时钟信号和所述第二时钟信号为两相非交叠时钟脉冲。
6.根据权利要求1所述的准静态动态移位寄存器,其特征在于:所述第二MOS管、所述第三MOS管、所述第六MOS管和所述第七MOS管为N沟道场效应管。
7.根据权利要求1所述的准静态动态移位寄存器,其特征在于:所述第一MOS管、所述第四MOS管、所述第五MOS管和所述第八MOS管为P沟道场效应管。
8.一种红外焦平面阵列读出电路,其特征在于,包括权利要求1至7任意一项所述的准静态动态移位寄存器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711480657.2A CN108111161A (zh) | 2017-12-29 | 2017-12-29 | 一种准静态动态移位寄存器及红外焦平面阵列读出电路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201711480657.2A CN108111161A (zh) | 2017-12-29 | 2017-12-29 | 一种准静态动态移位寄存器及红外焦平面阵列读出电路 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108111161A true CN108111161A (zh) | 2018-06-01 |
Family
ID=62215072
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201711480657.2A Pending CN108111161A (zh) | 2017-12-29 | 2017-12-29 | 一种准静态动态移位寄存器及红外焦平面阵列读出电路 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108111161A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110138376A (zh) * | 2019-05-21 | 2019-08-16 | 电子科技大学 | 一种应用于非制冷红外焦平面读出电路的坏行保护电路 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2993072B2 (ja) * | 1990-08-15 | 1999-12-20 | 日本電気株式会社 | シフトレジスタ回路 |
CN1506978A (zh) * | 2002-12-10 | 2004-06-23 | 中国科学院微电子中心 | 高速低功耗动态无比移位寄存器结构 |
CN102467972A (zh) * | 2010-11-18 | 2012-05-23 | 上海天马微电子有限公司 | 一种动态移位寄存器单元及动态移位寄存器 |
CN102494784A (zh) * | 2011-12-15 | 2012-06-13 | 电子科技大学 | 红外焦平面阵列像元逐点偏压校正数据的读取电路和方法 |
CN103198866A (zh) * | 2013-03-06 | 2013-07-10 | 京东方科技集团股份有限公司 | 移位寄存器、栅极驱动电路、阵列基板以及显示装置 |
CN103411680A (zh) * | 2013-08-19 | 2013-11-27 | 电子科技大学 | 一种红外焦平面阵列及其读出电路的使能控制电路 |
US20170061855A1 (en) * | 2015-08-25 | 2017-03-02 | Chunghwa Picture Tubes, Ltd. | Gate driving circuit |
-
2017
- 2017-12-29 CN CN201711480657.2A patent/CN108111161A/zh active Pending
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2993072B2 (ja) * | 1990-08-15 | 1999-12-20 | 日本電気株式会社 | シフトレジスタ回路 |
CN1506978A (zh) * | 2002-12-10 | 2004-06-23 | 中国科学院微电子中心 | 高速低功耗动态无比移位寄存器结构 |
CN102467972A (zh) * | 2010-11-18 | 2012-05-23 | 上海天马微电子有限公司 | 一种动态移位寄存器单元及动态移位寄存器 |
CN102494784A (zh) * | 2011-12-15 | 2012-06-13 | 电子科技大学 | 红外焦平面阵列像元逐点偏压校正数据的读取电路和方法 |
CN103198866A (zh) * | 2013-03-06 | 2013-07-10 | 京东方科技集团股份有限公司 | 移位寄存器、栅极驱动电路、阵列基板以及显示装置 |
CN103411680A (zh) * | 2013-08-19 | 2013-11-27 | 电子科技大学 | 一种红外焦平面阵列及其读出电路的使能控制电路 |
US20170061855A1 (en) * | 2015-08-25 | 2017-03-02 | Chunghwa Picture Tubes, Ltd. | Gate driving circuit |
Non-Patent Citations (1)
Title |
---|
林聚承: "新型CMOS图像传感器的研究", 《中国优秀博硕士学位论文全文数据库 (硕士)信息科技辑》 * |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110138376A (zh) * | 2019-05-21 | 2019-08-16 | 电子科技大学 | 一种应用于非制冷红外焦平面读出电路的坏行保护电路 |
CN110138376B (zh) * | 2019-05-21 | 2023-02-24 | 电子科技大学 | 一种应用于非制冷红外焦平面读出电路的坏行保护电路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8975949B2 (en) | Integrated clock gater (ICG) using clock cascode complimentary switch logic | |
CN203675093U (zh) | 基于浮栅技术的动态异或门设计 | |
US8422620B2 (en) | Shift registers | |
US10043563B2 (en) | Flip-flop circuit, method of controlling a flip-flop circuit and memory device | |
TWI657366B (zh) | 觸控驅動單元及其驅動方法、觸控驅動電路、觸控裝置 | |
CN104966532A (zh) | 一次性可编程存储单元及电路 | |
US10699777B2 (en) | Access device and associated storage device for performing rewrite operation based on trigger level | |
CN102437836B (zh) | 一种低功耗脉冲型d触发器 | |
CN105763172A (zh) | 高速低功耗触发器 | |
CN114974337B (zh) | 一种基于自旋磁随机存储器的时间域存内计算电路 | |
CN112929018A (zh) | 锁存器、数据运算单元以及芯片 | |
US8907701B2 (en) | CMOS differential logic circuit using voltage boosting technique | |
CN108111161A (zh) | 一种准静态动态移位寄存器及红外焦平面阵列读出电路 | |
TWI586105B (zh) | 可設定之單端驅動器 | |
CN104617922A (zh) | 高速低功耗多阈值异步置位复位d型触发器 | |
CN102386908B (zh) | 一种绝热多米诺电路及绝热多米诺三值与门电路 | |
CN108347244B (zh) | 用于fpga的多模式por电路 | |
CN105720948A (zh) | 一种基于FinFET器件的时钟控制触发器 | |
CN105958975B (zh) | 一种基于FinFET器件的脉冲型D触发器 | |
CN103716039A (zh) | 一种基于浮栅mos管的增强型动态全加器设计 | |
CN102394638A (zh) | 一种三值绝热jkl触发器及绝热九进制异步计数器 | |
US6597201B1 (en) | Dynamic predecoder circuitry for memory circuits | |
CN107517045B (zh) | 一种环形振荡器 | |
Satyanarayana et al. | Gate diffusion input (Gdi) technique based CAM cell design for low power and high performance | |
CN106710614A (zh) | 一种适用于存储器的高性能读出放大器技术 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
CB02 | Change of applicant information | ||
CB02 | Change of applicant information |
Address after: 401331 No. 25 Xiyong Avenue, Shapingba District, Chongqing Applicant after: CHINA RESOURCES MICROELECTRONICS (CHONGQING) Co.,Ltd. Address before: 401331 No. 25 Xiyong Avenue, Shapingba District, Chongqing Applicant before: SKYSILICON Co.,Ltd. |
|
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180601 |