CN110274697A - 一种应用于单光子雪崩二极管的快速有源淬灭电路 - Google Patents

一种应用于单光子雪崩二极管的快速有源淬灭电路 Download PDF

Info

Publication number
CN110274697A
CN110274697A CN201910528611.6A CN201910528611A CN110274697A CN 110274697 A CN110274697 A CN 110274697A CN 201910528611 A CN201910528611 A CN 201910528611A CN 110274697 A CN110274697 A CN 110274697A
Authority
CN
China
Prior art keywords
nmos tube
grid
tube
drain electrode
pmos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201910528611.6A
Other languages
English (en)
Other versions
CN110274697B (zh
Inventor
刘马良
刘秉政
黎雄政
胡进
朱樟明
杨银堂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Xidian University
Original Assignee
Xidian University
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xidian University filed Critical Xidian University
Priority to CN201910528611.6A priority Critical patent/CN110274697B/zh
Publication of CN110274697A publication Critical patent/CN110274697A/zh
Application granted granted Critical
Publication of CN110274697B publication Critical patent/CN110274697B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01J—MEASUREMENT OF INTENSITY, VELOCITY, SPECTRAL CONTENT, POLARISATION, PHASE OR PULSE CHARACTERISTICS OF INFRARED, VISIBLE OR ULTRAVIOLET LIGHT; COLORIMETRY; RADIATION PYROMETRY
    • G01J11/00—Measuring the characteristics of individual optical pulses or of optical pulse trains
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/51—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used
    • H03K17/56—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices
    • H03K17/687—Electronic switching or gating, i.e. not by contact-making and –breaking characterised by the components used by the use, as active elements, of semiconductor devices the devices being field-effect transistors
    • H03K17/693—Switching arrangements with several input- or output-terminals, e.g. multiplexers, distributors

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Electronic Switches (AREA)
  • Light Receiving Elements (AREA)

Abstract

本发明属于光电探测技术领域，具体涉及一种应用于单光子雪崩二极管的快速有源淬灭电路，包括单光子雪崩二极管SPAD和高压电压端HVDD，单光子雪崩二极管SPAD的阴极与高压电压端HVDD连接，用于产生雪崩电流脉冲；还包括：淬灭复位单元，与单光子雪崩二极管SPAD连接，用于淬灭并复位单光子雪崩二极管SPAD，并根据雪崩电流脉冲产生脉冲电压信号；电源单元VDD，用于为淬灭复位单元与提供电源。本发明具有淬灭和复位速度极快、结构简单的有益效果。

Description

一种应用于单光子雪崩二极管的快速有源淬灭电路
技术领域
本发明属于光电探测技术领域，具体涉及一种应用于单光子雪崩二极管的快速有源淬灭电路。
背景技术
近年来，单光子雪崩二极管(Single Photon Avalanche Diode，SPAD)在极微弱光探测领域得到了越来越多的应用。一般情况下，SPAD工作时两端的电压高于其雪崩击穿电压时，可称其工作在盖革(Geiger)模式。与传统的极微弱光检测器件相比，工作在盖革模式下的单光子雪崩二极管具有高增益、高灵敏度、高信噪比等特点，只需单个光子就可触发工作在盖革模式下的SPAD发生雪崩效应，产生雪崩电流，这样可得到极大的光生电流增益，由SPAD作为光电检测器件的光电探测器也具有体积小、功耗低、可高度集成等特点。
然而，光子触发SPAD产生雪崩电流后，如不采取措施，雪崩电流会一直持续产生，若不及时淬灭，长时间工作大流量模式下的元器件就会因此损坏，影响电路可靠性。在发生雪崩电流后不仅要快速淬灭，还需快速复位SPAD至初始状态，以便下次光子检测。淬灭电路一般可分为两种形式，一种为采用串联大阻值电阻方式的无源淬灭，其结构简单，但淬灭复位时间可长达数百纳秒；另一种为采用反馈结构的有源淬灭，其淬灭复位速度较快，但结构较为复杂，版图面积也会响应增大，不利于大规模像素单元的集成。
发明内容
为了解决现有技术中存在的上述问题，本发明提供了一种应用于单光子雪崩二极管的快速有源淬灭电路。本发明要解决的技术问题通过以下技术方案实现：
一种应用于单光子雪崩二极管的快速有源淬灭电路，包括单光子雪崩二极管SPAD和高压电压端HVDD，所述单光子雪崩二极管SPAD的阴极与所述高压电压端HVDD连接，用于产生雪崩电流脉冲；还包括：
淬灭复位单元，与单光子雪崩二极管SPAD连接，用于淬灭并复位单光子雪崩二极管SPAD，并根据雪崩电流脉冲产生脉冲电压信号；
电源单元VDD，用于为所述淬灭复位单元与提供电源。
在本发明的一个实施例中，所述淬灭复位单元包括过偏电压端VEX、P管调节电压VBIASP、N管调节电压VBIASN、NMOS管NM1、NM2、NM4、NM5、NM6、NM7、NM8和PMOS管PM1、PM2、PM3、PM4、PM5、PM6、PM7；
所述单光子雪崩二极管SPAD的阳极分别与所述NMOS管NM1的漏极、所述NMOS管NM2的栅极、所述PMOS管PM3的栅极、所述NMOS管NM4的栅极以及所述PMOS管PM2的漏极连接，所述单光子雪崩二极管SPAD的阳极分别与所述NMOS管NM1的漏极、所述NMOS管NM2的栅极、所述PMOS管PM3的栅极、所述NMOS管NM4的栅极、所述PMOS管PM2的漏极连接点作为淬灭复位电路的输出端；所述NMOS管NM1的源极、所述NMOS管NM2的源极连接并接地GND，所述NMOS管MN2的漏极接地GND；所述PMOS管PM1的源极连接至所述过偏电压端VEX，所述PMOS管PM1的漏极与所述PMOS管PM2的源极连接；所述PMOS管PM3的源极与所述电源单元VDD连接，所述NMOS管MN4的源极接地GND，所述PMOS管PM3的漏极分别与所述NMOS管NM4的漏极、所述PMOS管PM1的栅极、所述PMOS管PM4的栅极以及所述PMOS管PM5的漏极连接，所述PMOS管PM5的源极与所述电源单元VDD连接，所述PMOS管PM5的栅与所述P管调节电压VBIASP连接；所述NMOS管NM6的源极与所述NMOS管NM5的漏极连接，所述NMOS管NM5的栅极与所述N管调节电压VBIASN连接；PMOS管PM4的漏极与所述NMOS管NM6的漏极、所述PMOS管PM6的栅极以及NMOS管NM7的栅极连接；所述PMOS管PM6的源极与所述电源单元VDD连接，所述NMOS管NM7的源极接地GND，所述PMOS管PM6的漏极与所述NMOS管NM7的漏极、所述PMOS管PM7的栅极以及所述NMOS管NM8的栅极连接；所述PMOS管PM7的源极与所述电源单元VDD连接，所述NMOS管NM8的源极接地GND，所述PMOS管PM7的漏极与所述NMOS管NM8的漏极连接；所述NMOS管NM1的栅极和所述PMOS管PM2的栅极与所述PMOS管PM7和NMOS管NM8的漏极交点连接；所述PMOS管PM1的栅极与所述PMOS管PM3的漏极、所述PMOS管PM4的栅极、所述NMOS管NM4的漏极、所述NMOS管NM6的栅极交点连接。
在本发明的一个实施例中，所述淬灭复位单元还包括NMOS管NM3和钳位控制电压端VC，所述PMOS管PM2的漏极、所述NMOS管NM2的栅极、所述NMOS管NM1的漏极和所述单光子雪崩二极管SPAD的阳极通过所述NMOS管NM3与所述PMOS管PM3的栅极和所述NMOS管NM4的栅极连接，所述NMOS管NM3的栅极与所述钳位控制电压端VC连接，所述NMOS管NM3的源极与所述PMOS管PM3和所述NMOS管NM4的栅极连接，所述NMOS管NM3的漏极与所述PMOS管PM2的漏极、所述NMOS管NM2的栅极、所述单光子雪崩二极管SPAD阳极和所述NMOS管NM1的漏极连接。
在本发明的一个实施例中，还包括脉冲整形单元，所述脉冲整形单元与所述淬灭复位单元连接，所述脉冲整形单元与所述电源单元VDD连接。
在本发明的一个实施例中，所述脉冲整形单元包括输出脉宽调节电压端VT、反相器I1～反相器I4、与门AND1和PMOS管PM8、NMOS管MN9、MN10；
所述反相器I1～反相器I4和所述与门AND1的供电端与所述电源单元VDD连接，所述反相器I1～反相器I4和所述与门AND1的接地端接地GND；所述反相器I1的输入端与所述淬灭复位单元的输出端连接，所述反相器I1的输出端连接至所述反相器I2的输入端；所述反相器I2的输出端与所述NMOS管NM10的栅极和所述PMOS管PM8的栅极连接；所述反相器I2的输出端还与所述与门AND1的第一输入端IN1连接，所述PMOS管PM8的源极连接至所述电源单元VDD，所述PMOS管PM8的漏极分别与所述NMOS管NM10的漏极和所述反相器I3的输入端连接；所述NMOS管NM10的源极与所述NMOS管NM9的漏极连接，所述NMOS管NM9的源极接地GND，所述NMOS管NM9的栅极连接至所述调节电压输出端VT；所述反相器I3的输出端与所述反相器I4的输入端连接，所述反相器I4的输出端与所述与门AND1的第二输入端IN2连接；所述与门AND1的输出端作为所述脉冲整形单元的输出端。
本发明的有益效果：
本发明的有源淬灭复位电路作为SPAD的动态偏置电路，淬灭和复位速度极快，可以在几纳秒内实现单光子雪崩二极管的淬灭与复位；本发明的结构简单，版图面积较小，这样有利于实现大规模集成；本发明还通过采用实现了有源淬灭复位电路仔淬灭和复位时外部可调，以调整淬灭、复位的总时间，降低后脉冲等非理想因素产生的概率，使得电路更加可靠；与此同时本发明还包括一个脉冲整形单元，可以对脉冲电压信号进行整形后输出宽度可调的数字脉冲。
以下将结合附图及实施例对本发明做进一步详细说明。
附图说明
图1是本发明实施例提供的一种应用于单光子雪崩二极管的快速有源淬灭电路的结构示意图；
图2是本发明实施例提供的一种应用于单光子雪崩二极管的快速有源淬灭电路雪崩二极管的伏安特性曲线图；
图3是本发明实施例提供的一种应用于单光子雪崩二极管的快速有源淬灭电路淬灭复位单元的电路图；
图4是本发明实施例提供的一种应用于单光子雪崩二极管的快速有源淬灭电路淬灭复位单元的工作波形图；
图5是本发明实施例提供的一种应用于单光子雪崩二极管的快速有源淬灭电路脉冲整形单元的电路图；
图6是本发明实施例提供的一种应用于单光子雪崩二极管的快速有源淬灭电路脉冲整形单元的工作波形图。
具体实施方式
下面结合具体实施例对本发明做进一步详细的描述，但本发明的实施方式不限于此。
请参见图1，图1是本发明实施例提供的一种应用于单光子雪崩二极管的快速有源淬灭电路的结构示意图，包括单光子雪崩二极管SPAD和高压电压端HVDD，所述单光子雪崩二极管SPAD的阴极与所述高压电压端HVDD连接，用于产生雪崩电流脉冲；还包括：
淬灭复位单元，与单光子雪崩二极管SPAD连接，用于淬灭并复位单光子雪崩二极管SPAD，并根据雪崩电流脉冲产生脉冲电压信号；
电源单元VDD，用于为所述淬灭复位单元与提供电源。
进一步地，请参见图2，图2是本发明实施例提供的一种应用于单光子雪崩二极管的快速有源淬灭电路雪崩二极管的伏安特性曲线图，单光子雪崩二极管SPAD因不同的外加反偏电压Vbd而工作在不同的模式。当反偏电压较小时，SPAD工作在光电二极管模式，产生的反向电流和光照强度成正比；当反偏电压Vbd在雪崩击穿电压附近但小于击穿电压时，SPAD吸收一个光子可以激发出有限个电子空穴对，SPAD工作在线性模式，对光生载流子具有线性放大作用，具有有限增益；当反偏电压Vbd大于雪崩击穿电压时，SPAD工作在盖革模式，在该模式下单个光子就可以猝发APD发生雪崩而产生雪崩电流，理论上雪崩增益为无穷大。
本发明将淬灭复位单元相结合，降低了系统的负责程度，减小了电路面积，提高了集成度。
在本发明的一个实施例中，所述淬灭复位单元包括过偏电压端VEX、P管调节电压VBIASP、N管调节电压VBIASN、NMOS管NM1、NM2、NM4、NM5、NM6、NM7、NM8和PMOS管PM1、PM2、PM3、PM4、PM5、PM6、PM7；
所述单光子雪崩二极管SPAD的阳极分别与所述NMOS管NM1的漏极、所述NMOS管NM2的栅极、所述PMOS管PM3的栅极、所述NMOS管NM4的栅极以及所述PMOS管PM2的漏极连接，所述单光子雪崩二极管SPAD的阳极分别与所述NMOS管NM1的漏极、所述NMOS管NM2的栅极、所述PMOS管PM3的栅极、所述NMOS管NM4的栅极、所述PMOS管PM2的漏极连接点作为淬灭复位电路的输出端；所述NMOS管NM1的源极、所述NMOS管NM2的源极连接并接地GND，所述NMOS管MN2的漏极接地GND；所述PMOS管PM1的源极连接至所述过偏电压端VEX，所述PMOS管PM1的漏极与所述PMOS管PM2的源极连接；所述PMOS管PM3的源极与所述电源单元VDD连接，所述NMOS管MN4的源极接地GND，所述PMOS管PM3的漏极分别与所述NMOS管NM4的漏极、所述PMOS管PM1的栅极、所述PMOS管PM4的栅极以及所述PMOS管PM5的漏极连接，所述PMOS管PM5的源极与所述电源单元VDD连接，所述PMOS管PM5的栅与所述P管调节电压VBIASP连接；所述NMOS管NM6的源极与所述NMOS管NM5的漏极连接，所述NMOS管NM5的栅极与所述N管调节电压VBIASN连接；PMOS管PM4的漏极与所述NMOS管NM6的漏极、所述PMOS管PM6的栅极以及NMOS管NM7的栅极连接；所述PMOS管PM6的源极与所述电源单元VDD连接，所述NMOS管NM7的源极接地GND，所述PMOS管PM6的漏极与所述NMOS管NM7的漏极、所述PMOS管PM7的栅极以及所述NMOS管NM8的栅极连接；所述PMOS管PM7的源极与所述电源单元VDD连接，所述NMOS管NM8的源极接地GND，所述PMOS管PM7的漏极与所述NMOS管NM8的漏极连接；所述NMOS管NM1的栅极和所述PMOS管PM2的栅极与所述PMOS管PM7和NMOS管NM8的漏极交点连接；所述PMOS管PM1的栅极与所述PMOS管PM3的漏极、所述PMOS管PM4的栅极、所述NMOS管NM4的漏极、所述NMOS管NM6的栅极交点连接。
在本发明的一个实施例中，所述淬灭复位单元还包括NMOS管NM3和钳位控制电压端VC，所述PMOS管PM2的漏极、所述NMOS管NM2的栅极、所述NMOS管NM1的漏极和所述单光子雪崩二极管SPAD的阳极通过所述NMOS管NM3与所述PMOS管PM3的栅极和所述NMOS管NM4的栅极连接，所述NMOS管NM3的栅极与所述钳位控制电压端VC连接，所述NMOS管NM3的源极与所述PMOS管PM3和所述NMOS管NM4的栅极连接，所述NMOS管NM3的漏极与所述PMOS管PM2的漏极、所述NMOS管NM2的栅极、所述单光子雪崩二极管SPAD阳极和所述NMOS管NM1的漏极连接。
具体的，如图3所示，在淬灭复位单元中，令PM2的漏极与NM2栅极、NM3的漏极交点处为ANODE节点；令NM3的源极与PM3和NM4的栅极交点为ANODE1节点；令PM3、PM4、NM5、NM6的漏极交点为VQ节点；令PM7和NM8的交点为VRST节点。
进而，NMOS管NM2的栅极与单光子雪崩二极管SPAD的阳极连接，并且NMOS管NM2的漏极、源极和衬底均接地GND，这样就可以将NMOS管NM2作为MOS电容使用；在初始状态下，单光子雪崩二极管SPAD未被光子触发时的电流可以忽略不计，进而使得NMOS管NM2的栅极即ANODE节点保持低电平，低电平经过常通的NMOS管NM3传递至节点ANODE1；节点ADODE1节点的低电平经过NMOS管NM4和PMOS管PM3反相作用传递至节点VQ，此时节点VQ为高电平，PM1此时控制PM1的断开，进而不会形成ANODE节点到电源单元VDD的通路，也不会对ANODE节点进行放电，ANODE节点在单光子雪崩二极管SPAD未发生雪崩SPAD时保持低电压。
除此之外，当光子到来时，单光子雪崩二极管SPAD发生雪崩倍增效应，产生雪崩电流，雪崩电流流入NMOS管NM2的栅极，对NM2进行充电，此时NM2的栅极电压即ANODE节点电压逐渐上升。若想使单光子雪崩二极管SPAD淬灭，即使SPAD两端电压降至击穿电压以下，由于HVDD＝VBR+VEX，ANODE节点电压至少上升至VEX以上才可使得SPAD淬灭，但为了防止VEX大于MOS管的最高承受电压。由于NM3为NMOS管，ANODE1节点的电压最大值为钳位控制电压与NM3的阈值电压值的差值，即VC-Vth，当VC-Vth小于电源单元VDD电压时，就可避免ANODE1节点电压高于MOS管可承受的最高电压VDD。当ANODE的电压传递给ANODE1的节点电压变成高电平后，VQ节点开始从高电平变为低电平，这样使得它所控制的PMOS管PM1导通，同时由于此时VRST节点仍保持低电平，此时，PM1和PM2导通，就此形成一条从过偏电压端VEX到ANODE节点的通路，以此加快ANODE节点的充电，而ANODE节点的电压就会迅速上升至偏电压端VEX，单光子雪崩二极管SPAD快速淬灭，雪崩电流也随之迅速接近零。当VQ节点从高电平变成低电平后，节点VRST从低电平变为高电平，此时VRST控制的PMOS管PM2关闭，由PM1、PM2形成的从电压端VEX到ANODE的通路关闭，切断了对节点ANODE的充电回路，同时控制NMOS管NM1导通，形成一条从ANODE到接地端GND的通路，使节点ANODE迅速放电，从高电平降至低电平，就此单光子雪崩二极管SPAD快速复位到初始待测状态；当节点ANODE从高电平放电至低电平时，电流经过路径ANODE-ANODE1-VQ-VRST使得一段时间后节点VQ变为高电平，节点VRST恢复至低电平，这样所有节点的电压均回复到了单光子雪崩二极管SPAD未被光子触发时的初始状态。本发明作为单光子雪崩二极管SPAD的动态偏执调节电路，可以使单光子雪崩二极管SPAD在几个纳秒范围内快速淬灭和复位。
如上所述，如图4所示，PMOS管PM4和NMOS管NM6在电路中起到反相器的作用，PM5连接在PM4与电源单元VDD，NM5连接在NM6与接地端GND之间，PM5和NM5的栅极分别接P管调节电压VBIASP、N管调节电压VBIASN，P管调节电压VBIASP、N管调节电压VBIASN分别调节PM5和NM5的栅极电压以实现反相器跳变时电流大小的控制，从而形成一个电流可调型反相器或者成为电流饥饿型反相器。其中通过调节P管调节电压VBIASP可以控制当节点VQ从高电平转换为低电平，节点VRST从低电平转换为高电平之间的延迟时间T1；通过调节N管调节电压VBIASN可以控制当节点VQ从低电平转换为高电平，节点VRST从高电平转换为低电平之间的延时时间T2。因此，本发明的淬灭复位单元不仅实现了快速有源淬灭和复位，还可实现从外部对淬灭时间和复位时间的调节。
具体的，反相器的上升时间tr和下降时间tf可分别表示为：
其中，VDD为电源单元的电压值，CL为反相器负载电容的电容量，IDP为反相器输出由低变为高过程中的平均电流值，IDN为反相器输出由高变为低过程中的平均电流值，因此可分别通过调节P管调节电压VBIASP和N管调节电压VBIASN来控制IDP和IDN，进而控制淬灭时间和复位时间。
在本发明的一个实施例中，还包括脉冲整形单元，所述脉冲整形单元与所述淬灭复位单元连接，所述脉冲整形单元与所述电源单元VDD连接。
在本发明的一个实施例中，所述脉冲整形单元包括输出脉宽调节电压端VT、反相器I1～反相器I4、与门AND1和PMOS管PM8、NMOS管MN9、MN10；
所述反相器I1～反相器I4和所述与门AND1的供电端与所述电源单元VDD连接，所述反相器I1～反相器I4和所述与门AND1的接地端接地GND；所述反相器I1的输入端与所述淬灭复位单元的输出端连接，所述反相器I1的输出端连接至所述反相器I2的输入端；所述反相器I2的输出端与所述NMOS管NM10的栅极和所述PMOS管PM8的栅极连接；所述反相器I2的输出端还与所述与门AND1的第一输入端IN1连接，所述PMOS管PM8的源极连接至所述电源单元VDD，所述PMOS管PM8的漏极分别与所述NMOS管NM10的漏极和所述反相器I3的输入端连接；所述NMOS管NM10的源极与所述NMOS管NM9的漏极连接，所述NMOS管NM9的源极接地GND，所述NMOS管NM9的栅极连接至所述调节电压输出端VT；所述反相器I3的输出端与所述反相器I4的输入端连接，所述反相器I4的输出端与所述与门AND1的第二输入端IN2连接；所述与门AND1的输出端作为所述脉冲整形单元的输出端。
具体的，如图5所示，PHOTON为光脉冲信号，当单光子雪崩二极管SPAD未被光子触发时，淬灭复位电路的ANODE1节点为低电平，ANODE1作为脉冲整形电路的输入端，光脉冲信号经由两级反相器I1和I2缓冲后通过与门AND1的第一输入端IN1输入与门AND1，此外；光脉冲信号还依次经由NMOS管NM10、NM9与PMOS管PM8构成的电流可调整型反相器和反相器I3、I4输入与门AND1的第二输入端IN2，此时，与门AND1的第一输入端IN1为低电平，第二输入端IN2为高电平，与门AND1输出端VOUT保持低电平。当单光子雪崩二极管SPAD被光子触发后，即光脉冲信号PHOTON到来，ANODE1点迅速变为高电平，通过反向器I1和I2迅速传递到与门AND1的第一输入端IN1，此时与门AND1的第一输入端IN1和第二输入端IN2均为高电平，因此与门AND1输出为高电平。如图6所示，当与门AND1的第一输入端IN1的电压变化在延迟时间为Td的延迟后从电流可调型反相器以及反相器I3、I4传递到与门AND1的第二输入端IN2时，使得第二输入端IN2由高电平转变为低电平，这样单光子雪崩二极管SPAD就可以输出一个宽度较窄的雪崩脉冲进行输出，其脉冲宽度正好是延迟时间Td。
本发明的有源淬灭复位电路作为SPAD的动态偏置电路，淬灭和复位速度极快，可以在几纳秒内实现单光子雪崩二极管的淬灭与复位；本发明的结构简单，版图面积较小，这样有利于实现大规模集成；本发明还通过采用实现了有源淬灭复位电路仔淬灭和复位时外部可调，以调整淬灭、复位的总时间，降低后脉冲等非理想因素产生的概率，使得电路更加可靠；与此同时本发明还包括一个脉冲整形单元，可以对脉冲电压信号进行整形后输出宽度可调的数字脉冲。
更进一步地，NMOS管NM9的输出脉宽调节电压端VT电压变小时，信号跳变时电流减小，使得延迟时间Td增长，脉冲宽度也随即变大。这样脉冲整形电路就可以输出一个脉冲宽度可调的数字信号，以便后续电路对其进行处理。
以上内容是结合具体的优选实施方式对本发明所作的进一步详细说明，不能认定本发明的具体实施只局限于这些说明。对于本发明所属技术领域的普通技术人员来说，在不脱离本发明构思的前提下，还可以做出若干简单推演或替换，都应当视为属于本发明的保护范围。

Claims (5)

1.一种应用于单光子雪崩二极管的快速有源淬灭电路，包括单光子雪崩二极管(SPAD)和高压电压端(HVDD)，所述单光子雪崩二极管(SPAD)的阴极与所述高压电压端(HVDD)连接，用于产生雪崩电流脉冲，其特征在于，还包括：
淬灭复位单元，与单光子雪崩二极管(SPAD)连接，用于淬灭并复位单光子雪崩二极管(SPAD)，并根据雪崩电流脉冲产生脉冲电压信号；
电源单元(VDD)，用于为所述淬灭复位单元与提供电源。
2.根据权利要求1所述的应用于单光子雪崩二极管的快速有源淬灭电路，其特征在于，所述淬灭复位单元包括过偏电压端(VEX)、P管调节电压(VBIASP)、N管调节电压(VBIASN)、NMOS管NM1、NM2、NM4、NM5、NM6、NM7、NM8和PMOS管PM1、PM2、PM3、PM4、PM5、PM6、PM7；
所述单光子雪崩二极管(SPAD)的阳极分别与所述NMOS管NM1的漏极、所述NMOS管NM2的栅极、所述PMOS管PM3的栅极、所述NMOS管NM4的栅极以及所述PMOS管PM2的漏极连接，所述单光子雪崩二极管(SPAD)的阳极分别与所述NMOS管NM1的漏极、所述NMOS管NM2的栅极、所述PMOS管PM3的栅极、所述NMOS管NM4的栅极、所述PMOS管PM2的漏极连接点作为淬灭复位电路的输出端；所述NMOS管NM1的源极、所述NMOS管NM2的源极连接并接地(GND)，所述NMOS管MN2的漏极接地(GND)；所述PMOS管PM1的源极连接至所述过偏电压端(VEX)，所述PMOS管PM1的漏极与所述PMOS管PM2的源极连接；所述PMOS管PM3的源极与所述电源单元(VDD)连接，所述NMOS管MN4的源极接地(GND)，所述PMOS管PM3的漏极分别与所述NMOS管NM4的漏极、所述PMOS管PM1的栅极、所述PMOS管PM4的栅极以及所述PMOS管PM5的漏极连接，所述PMOS管PM5的源极与所述电源单元(VDD)连接，所述PMOS管PM5的栅与所述P管调节电压(VBIASP)连接；所述NMOS管NM6的源极与所述NMOS管NM5的漏极连接，所述NMOS管NM5的栅极与所述N管调节电压(VBIASN)连接；PMOS管PM4的漏极与所述NMOS管NM6的漏极、所述PMOS管PM6的栅极以及NMOS管NM7的栅极连接；所述PMOS管PM6的源极与所述电源单元(VDD)连接，所述NMOS管NM7的源极接地(GND)，所述PMOS管PM6的漏极与所述NMOS管NM7的漏极、所述PMOS管PM7的栅极以及所述NMOS管NM8的栅极连接；所述PMOS管PM7的源极与所述电源单元(VDD)连接，所述NMOS管NM8的源极接地(GND)，所述PMOS管PM7的漏极与所述NMOS管NM8的漏极连接；所述NMOS管NM1的栅极和所述PMOS管PM2的栅极与所述PMOS管PM7和NMOS管NM8的漏极交点连接；所述PMOS管PM1的栅极与所述PMOS管PM3的漏极、所述PMOS管PM4的栅极、所述NMOS管NM4的漏极、所述NMOS管NM6的栅极交点连接。
3.根据权利要求2所述的应用于单光子雪崩二极管的快速有源淬灭电路，其特征在于，所述淬灭复位单元还包括NMOS管NM3和钳位控制电压端(VC)，所述PMOS管PM2的漏极、所述NMOS管NM2的栅极、所述NMOS管NM1的漏极和所述单光子雪崩二极管(SPAD)的阳极通过所述NMOS管NM3与所述PMOS管PM3的栅极和所述NMOS管NM4的栅极连接，所述NMOS管NM3的栅极与所述钳位控制电压端(VC)连接，所述NMOS管NM3的源极与所述PMOS管PM3和所述NMOS管NM4的栅极连接，所述NMOS管NM3的漏极与所述PMOS管PM2的漏极、所述NMOS管NM2的栅极、所述单光子雪崩二极管(SPAD)阳极和所述NMOS管NM1的漏极连接。
4.根据权利要求1所述的应用于单光子雪崩二极管的快速有源淬灭电路，其特征在于，还包括脉冲整形单元，所述脉冲整形单元与所述淬灭复位单元连接，所述脉冲整形单元与所述电源单元(VDD)连接。
5.根据权利要求4所述的应用于单光子雪崩二极管的快速有源淬灭电路，其特征在于，所述脉冲整形单元包括输出脉宽调节电压端(VT)、反相器I1～反相器I4、与门(AND1)和PMOS管PM8、NMOS管MN9、MN10；
所述反相器I1～反相器I4和所述与门(AND1)的供电端与所述电源单元(VDD)连接，所述反相器I1～反相器I4和所述与门(AND1)的接地端接地(GND)；所述反相器I1的输入端与所述淬灭复位单元的输出端连接，所述反相器I1的输出端连接至所述反相器I2的输入端；所述反相器I2的输出端与所述NMOS管NM10的栅极和所述PMOS管PM8的栅极连接；所述反相器I2的输出端还与所述与门(AND1)的第一输入端(IN1)连接，所述PMOS管PM8的源极连接至所述电源单元(VDD)，所述PMOS管PM8的漏极分别与所述NMOS管NM10的漏极和所述反相器I3的输入端连接；所述NMOS管NM10的源极与所述NMOS管NM9的漏极连接，所述NMOS管NM9的源极接地(GND)，所述NMOS管NM9的栅极连接至所述调节电压输出端(VT)；所述反相器I3的输出端与所述反相器I4的输入端连接，所述反相器I4的输出端与所述与门(AND1)的第二输入端(IN2)连接；所述与门AND1的输出端作为所述脉冲整形单元的输出端。
CN201910528611.6A 2019-06-18 2019-06-18 一种应用于单光子雪崩二极管的快速有源淬灭电路 Active CN110274697B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201910528611.6A CN110274697B (zh) 2019-06-18 2019-06-18 一种应用于单光子雪崩二极管的快速有源淬灭电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201910528611.6A CN110274697B (zh) 2019-06-18 2019-06-18 一种应用于单光子雪崩二极管的快速有源淬灭电路

Publications (2)

Publication Number Publication Date
CN110274697A true CN110274697A (zh) 2019-09-24
CN110274697B CN110274697B (zh) 2020-08-07

Family

ID=67961008

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201910528611.6A Active CN110274697B (zh) 2019-06-18 2019-06-18 一种应用于单光子雪崩二极管的快速有源淬灭电路

Country Status (1)

Country Link
CN (1) CN110274697B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112540363A (zh) * 2020-12-07 2021-03-23 西安电子科技大学芜湖研究院 一种用于激光雷达的硅光电倍增管读出电路
CN114199374A (zh) * 2021-11-22 2022-03-18 复旦大学 一种感算一体的单光子成像芯片及方法
CN116608948A (zh) * 2023-07-14 2023-08-18 国仪量子(合肥)技术有限公司 单光子探测电路和单光子探测器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201517267D0 (en) * 2015-09-30 2015-11-11 St Microelectronics Res & Dev Sensing apparatus having a light sensitive detector
CN106603051A (zh) * 2016-12-08 2017-04-26 中国科学院上海高等研究院 一种单光子雪崩二极管的淬火复位电路
CN106712752A (zh) * 2016-12-09 2017-05-24 南京邮电大学 一种用于单光子雪崩二极管探测器的淬灭复位电路
KR20170087639A (ko) * 2016-01-21 2017-07-31 서강대학교산학협력단 전류 거울을 사용하여 spad 변화에 무관한 퀀칭 바이어스 회로
CN107063452A (zh) * 2017-04-07 2017-08-18 电子科技大学 一种单光子雪崩光电二极管电容淬灭电路

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB201517267D0 (en) * 2015-09-30 2015-11-11 St Microelectronics Res & Dev Sensing apparatus having a light sensitive detector
KR20170087639A (ko) * 2016-01-21 2017-07-31 서강대학교산학협력단 전류 거울을 사용하여 spad 변화에 무관한 퀀칭 바이어스 회로
CN106603051A (zh) * 2016-12-08 2017-04-26 中国科学院上海高等研究院 一种单光子雪崩二极管的淬火复位电路
CN106712752A (zh) * 2016-12-09 2017-05-24 南京邮电大学 一种用于单光子雪崩二极管探测器的淬灭复位电路
CN107063452A (zh) * 2017-04-07 2017-08-18 电子科技大学 一种单光子雪崩光电二极管电容淬灭电路

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112540363A (zh) * 2020-12-07 2021-03-23 西安电子科技大学芜湖研究院 一种用于激光雷达的硅光电倍增管读出电路
CN112540363B (zh) * 2020-12-07 2023-08-08 西安电子科技大学芜湖研究院 一种用于激光雷达的硅光电倍增管读出电路
CN114199374A (zh) * 2021-11-22 2022-03-18 复旦大学 一种感算一体的单光子成像芯片及方法
CN114199374B (zh) * 2021-11-22 2023-08-29 复旦大学 一种感算一体的单光子成像芯片及方法
CN116608948A (zh) * 2023-07-14 2023-08-18 国仪量子(合肥)技术有限公司 单光子探测电路和单光子探测器
CN116608948B (zh) * 2023-07-14 2023-10-10 国仪量子(合肥)技术有限公司 单光子探测电路和单光子探测器

Also Published As

Publication number Publication date
CN110274697B (zh) 2020-08-07

Similar Documents

Publication Publication Date Title
JP5644294B2 (ja) 光検出器
CN104729724B (zh) 基于失调控制差分放大结构的单光子雪崩二极管淬灭电路
CN107271058B (zh) 一种高速自反馈的单光子探测淬火控制电路及控制方法
CN110274697A (zh) 一种应用于单光子雪崩二极管的快速有源淬灭电路
US7897906B2 (en) Double quench circuit for an avalanche current device
CN108681362A (zh) 一种阵列单光子雪崩光电二极管增益自适应调节电路
CN107271036B (zh) 高速淬灭及恢复的自由运行单光子探测系统
US9985163B2 (en) Single photon avalanche diode having pulse shaping filter
US8338773B2 (en) High-speed analog photon counter and method
CN102735351A (zh) 一种单光子探测器电路及其探测方法
TW201801519A (zh) 具有大動態範圍的圖像感測器
US10340912B2 (en) Power on reset circuit
Emami-Neyestanak et al. A 1.6 Gb/s, 3 mW CMOS receiver for optical communication
US11054306B2 (en) Self-clocked low noise photoreceiver (SCLNP)
CN110044479B (zh) 一种基于无时钟电流舵dac结构的硅光电倍增管
CN206847792U (zh) 一种高速自反馈的单光子探测淬火控制电路
CN115574936A (zh) 一种基于电流比较的spad淬灭电路
CN103487148A (zh) 基于快速电流感应的单光子探测抑制电路
Guo et al. Developments of two 4× 10 Gb/s VCSEL array drivers in 65 nm CMOS for HEP experiments
CN112363148A (zh) 光电检测电路及光电探测器
CN206259915U (zh) 一种低功耗小尺寸的上电复位电路
Patnaika et al. Noise and error analysis and optimization of a CMOS latched comparator
Dervić et al. Fully-integrated SPAD active quenching/resetting circuit in high-voltage 0.35-μ m CMOS for reaching PDP saturation at 650 nm
Tang et al. A Hybrid Quenching and Active Reset Circuit for High-Speed SPAD Detectors
CN117490839A (zh) 一种基于Cascode结构的混合式高速淬灭电路及方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant