CN112285602B - 漏电流检测电路、漏电流处理电路及处理器系统 - Google Patents

Abstract

本申请提供一种漏电流检测电路、漏电流处理电路及处理器系统，包括：漏电流探测振荡单元，其输入端用于与所述待测元件连接，以检测所述待测元件的漏电流并生成频率与所述漏电流的电流值正相关的振荡信号；时间数字转换单元，其输入端与所述漏电流探测振荡单元的输出端连接，以用于根据所述振荡信号生成对应的漏电流数值。利用漏电流探测振荡单元生成与漏电流的电流值正相关的振荡信号；随后时间数字转换单元根据振荡信号生成对应的漏电流数值。由于是依据漏电流生成振荡信号，再依据振荡信号生成对应的漏电流数值，与现有技术依据温度对漏电流进行监控相比，能够更加准确地监控漏电流。

Description

漏电流检测电路、漏电流处理电路及处理器系统

技术领域

本申请涉及集成电路领域，具体而言，涉及一种漏电流检测电路、漏电流处理电路及处理器系统。

背景技术

现有技术中，需要控制芯片的功耗。芯片中漏电流的产生会导致功耗的增加，因此需要对芯片的漏电流进行监控。

漏电流的增加通常伴随着芯片温度的升高，因此，现有技术中通常通过内置温度探测器对漏电流进行探测。若温度探测器探测到高于温度上限的温度，可以调整处理器的频率或者工作电压来降低功耗。然而，通过探测温度进行漏电流的监控往往不够准确。

发明内容

本申请实施例的目的在于提供一种漏电流检测电路、漏电流处理电路及处理器系统，用以改善现有技术中对漏电流进行监控不够准确的问题。

第一方面，本申请实施例提供了一种漏电流检测电路，用于对待测元件的漏电流进行检测，所述漏电流检测电路包括：漏电流探测振荡单元，其输入端用于与所述待测元件连接，以检测所述待测元件的漏电流并生成频率与所述漏电流的电流值正相关的振荡信号；时间数字转换单元，其输入端与所述漏电流探测振荡单元的输出端连接，以用于根据所述振荡信号生成对应的漏电流数值。

在上述的实施方式中，利用漏电流探测振荡单元生成与漏电流的电流值正相关的振荡信号；随后时间数字转换单元根据振荡信号生成对应的漏电流数值。由于是依据漏电流生成振荡信号，再依据振荡信号生成对应的漏电流数值，与现有技术依据温度对漏电流进行监控相比，能够更加准确地监控漏电流。

在一个可能的设计中，所述漏电流探测振荡单元包括比较器、延时器以及复位开关；所述比较器的一输入端与所述待测元件连接于第一节点，所述比较器的另一输入端接入参考电压，所述比较器用于根据所述参考电压与第一节点的电压的比较结果输出对应的振荡信号；所述延时器用于对所述振荡信号进行延时，得到延时预设时长后的振荡信号；所述复位开关的控制端与所述延时器的输出端连接，所述复位开关的第一端接入预设电压，所述复位开关的第二端与所述待测元件连接，所述复位开关用于在所述延时预设时长后的振荡信号的控制下实现导通与断开的切换，且所述复位开关导通时将所述第一节点复位。

在上述的实施方式中，比较器可以根据参考电压与第一节点的比较结果输出振荡信号，延时器对振荡信号进行延时，得到延时后的振荡信号，若振荡信号从比较器输出后立刻作用于复位开关，会造成电路的不稳定。复位开关在延时后的振荡信号的作用下，在导通和断开之间进行切换，并且在复位开关导通时实现第一节点的复位，第一节点的复位会立刻改变比较器输出的电平信号，该电平信号经过延时器的延时后，令复位开关断开。在复位开关断开时间，复位后的第一节点受到待测元件的漏电流的影响，会逐渐改变电压值，直到电压值改变固定电压量后，再次改变比较器输出的电平信号，使该电平信号经过延时器的延时后，再次令复位开关导通。由于延时器的延时时间相同，因此，从复位开关刚刚断开到复位开关刚刚导通的时间间隔便是漏电流改变固定电压量所需的时间，根据漏电流改变固定电压量所需的时间便可以衡量漏电流的大小。

在一个可能的设计中，所述待测元件与地端连接，所述比较器的反相输入端接入所述参考电压，所述比较器的正相输入端与所述第一节点连接；若所述第一节点的电压小于所述参考电压，则对应的延时预设时长后的振荡信号令所述复位开关导通。

在上述的实施方式中，待测元件与地端连接，欲检测待测元件的漏电流，则需检测漏电流从第一节点经待测元件流向地端的过程中，流失固定电压量所需的时间。因此，从复位开关刚刚断开到复位开关刚刚导通的过程，应是第一节点从高电压逐渐降为低电压，并在复位开关刚刚导通时立即复位为高电压的过程。所以，若第一节点的电压小于参考电压，则比较器输出对应的电平信号，该电平信号经延时器延时预设时长后，导通复位开关，令第一节点的电压立即复位成高电压。

在一个可能的设计中，所述复位开关为PMOS管；所述延时器包括偶数个反相器，所述偶数个反相器顺次连接。

在上述的实施方式中，比较器在第一节点的电压值小于参考电压时，输出低电平，而PMOS管同样是低电平导通，因此，延时器可以为偶数个顺次连接的反相器，不改变比较器输出的电平，只延迟信号传输的时间。复位开关可以为PMOS管，也可以为其他的控制端在低电平导通的开关，例如PNP三极管，在满足控制端在低电平导通的前提下，复位开关的具体开关类型不应理解为是对本申请的限制。

在一个可能的设计中，所述复位开关为NMOS管；所述延时器包括奇数个反相器，所述奇数个反相器顺次连接。

在上述的实施方式中，比较器在第一节点的电压值小于参考电压时，输出低电平，而NMOS管则是高电平导通，因此，延时器可以为奇数个顺次连接的反相器，既改变比较器输出的电平，又延迟信号传输的时间。复位开关可以为NMOS管，也可以为其他的控制端在高电平导通的开关，例如NPN三极管，在满足控制端在高电平导通的前提下，复位开关的具体开关类型不应理解为是对本申请的限制。

在一个可能的设计中，所述待测元件与电源端连接，所述比较器的反相输入端接入所述参考电压，所述比较器的正相输入端与所述第一节点连接；若所述第一节点的电压大于所述参考电压，则对应的延时预设时长后的振荡信号令所述复位开关导通。

在上述的实施方式中，待测元件与电源端连接，欲检测待测元件的漏电流，则需检测漏电流从电源经待测元件流向第一节点的过程中，向第一节点充入固定电压量所需的时间。因此，从复位开关刚刚断开到复位开关刚刚导通的过程，应是第一节点从低电压逐渐升为高电压，并在复位开关刚刚导通时立即复位为低电压的过程。所以，若第一节点的电压大于参考电压，则比较器输出对应的电平信号，该电平信号经延时器延时预设时长后，导通复位开关，令第一节点的电压立即复位成低电压。

在一个可能的设计中，所述复位开关为NMOS管；所述延时器包括偶数个反相器，所述偶数个反相器顺次连接。

在上述的实施方式中，比较器在第一节点的电压值大于参考电压时，输出高电平，而NMOS管同样是高电平导通，因此，延时器可以为偶数个顺次连接的反相器，不改变比较器输出的电平，只延迟信号传输的时间。复位开关可以为NMOS管，也可以为其他的控制端在高电平导通的开关，例如NPN三极管，在满足控制端在高电平导通的前提下，复位开关的具体开关类型不应理解为是对本申请的限制。

在一个可能的设计中，所述复位开关为PMOS管；所述延时器包括奇数个反相器，所述奇数个反相器顺次连接。

在上述的实施方式中，比较器在第一节点的电压值大于参考电压时，输出高电平，而PMOS管则是低电平导通，因此，延时器可以为奇数个顺次连接的反相器，既改变比较器输出的电平，又延迟信号传输的时间。复位开关可以为PMOS管，也可以为其他的控制端在低电平导通的开关，例如PNP三极管，在满足控制端在低电平导通的前提下，复位开关的具体开关类型不应理解为是对本申请的限制。

在一个可能的设计中，所述漏电流探测振荡单元还包括使能开关，所述使能开关串联于所述比较器、延时器以及复位开关组成的回路中；所述使能开关用于在接收到使能信号时，导通所述比较器、延时器以及复位开关组成的回路。

在上述的实施方式中，还可以包括使能开关，该使能开关可以串接于比较器、延时器和复位开关组成的回路中，在接收到使能信号的时候导通回路，令该回路能够执行漏电流检测的操作；在未接收到使能信号的时候断开回路。使能开关能够根据使能信号控制该漏电流检测电路的运行与否，在不需进行漏电流检测时，节约电能。

在一个可能的设计中，所述时间数字转换单元具体用于记录单位时间内所述振荡信号的上升沿的数量，所述上升沿的数量为所述漏电流数值。

在待测元件与地端连接的实施方式中，时间数字转换单元具体可以用于记录单位时间内，振荡信号从低电平突然变为高电平的次数，即单位时间内振荡信号上升沿的次数，该次数可以反映漏电流的泄漏快慢程度，次数越多，泄漏越快；次数越少，泄漏越慢。

在一个可能的设计中，所述时间数字转换单元具体用于记录单位时间内所述振荡信号的下降沿的数量，所述下降沿的数量为所述漏电流数值。

在待测元件与电源端连接的实施方式中，时间数字转换单元具体可以用于记录单位时间内，振荡信号从高电平突然变为低电平的次数，即单位时间内振荡信号下降沿的次数，该次数可以反映漏电流的泄漏快慢程度，次数越多，泄漏越快；次数越少，泄漏越慢。

在一个可能的设计中，所述时间数字转换单元为计数器，所述计数器的输入端与所述漏电流探测振荡单元的输出端连接；所述计数器具体用于从使能端接收时长为单位时间的计数使能信号，并在所述计数使能信号对应的单位时间内，记录所述振荡信号的信号变化延的个数，其中，所述信号变化延为上升沿或下降沿。

在上述的实施方式中，计数器在使能信号为高电平时运行，在运行时可以记录振荡信号的信号变化延的个数。使能信号保持为高电平的时间可以为单位时间。

第二方面，本申请实施例还提供了一种漏电流处理电路，包括第一方面及第一方面中的任一可能的设计的漏电流检测电路和判决逻辑单元，所述判决逻辑单元的输入端与所述至少一个漏电流检测电路的输出端连接；所述判决逻辑单元用于：接收所述至少一个漏电流检测电路的时间数字转换单元发送的单位时间内所述振荡信号的信号变化延的个数；根据单位时间内所述振荡信号的信号变化延的个数，计算信号变化延的实际频率；在所述实际频率超出预设频率范围时，调整所述漏电流检测电路所在的系统的负荷。

在上述的实施方式中，判决逻辑单元可以接收单位时间内信号变化延的个数，并根据上述个数计算信号变化延的实际频率，然后将实际频率与预设频率范围进行比较，在实际频率超出预设频率范围的时候，可以调整对应系统的负荷，从而降低系统工作的负担。由于对漏电流的检测更加准确，因此，可以更加准确地降低系统工作的负担。

第三方面，本申请实施例提供了一种处理器系统，包括第二方面中的漏电流处理电路。

在上述的实施方式中，该处理器系统可以利用漏电流检测电路中的漏电流探测振荡单元生成与漏电流的电流值正相关的振荡信号；随后利用漏电流检测电路中的时间数字转换单元根据振荡信号生成对应的漏电流数值。由于是依据漏电流生成振荡信号，再依据振荡信号生成对应的漏电流数值，与现有技术依据温度对漏电流进行监控相比，能够更加准确地监控漏电流。

为使本申请实施例所要实现的上述目的、特征和优点能更明显易懂，下文特举较佳实施例，并配合所附附图，作详细说明如下。

附图说明

为了更清楚地说明本申请实施例的技术方案，下面将对本申请实施例中所需要使用的附图作简单地介绍，应当理解，以下附图仅示出了本申请的某些实施例，因此不应被看作是对范围的限定，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他相关的附图。

图1是本申请实施例提供的漏电流检测电路的示意性结构框图；

图2是本申请实施例提供的漏电流处理电路的示意性结构框图；

图3是本申请实施例提供的漏电流探测振荡单元的电路图；

图4是本申请实施例提供的漏电流探测振荡单元的一种具体实施例的电路图；

图5是本申请实施例提供的漏电流探测振荡单元的另一种具体实施例的电路图；

图6是本申请实施例提供的漏电流探测振荡单元的又一种具体实施例的电路图；

图7是本申请实施例提供的漏电流探测振荡单元的再一种具体实施例的电路图；

图8是本申请实施例提供的时间数字转换单元的示意性结构框图。

具体实施方式

本申请实施例提供的漏电流检测电路依据漏电流生成振荡信号，再依据振荡信号生成对应的漏电流数值，与现有技术依据温度对漏电流进行监控相比，能够更加准确地监控漏电流。

下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行描述。

请参见图1，图1示出了本申请实施例提供的漏电流检测电路1，用于对待测元件的漏电流进行检测，漏电流检测电路1包括：漏电流探测振荡单元10和时间数字转换单元(Time-to-Digital Converter，简称为TDC)20，漏电流探测振荡单元10和时间数字转换单元20连接。

漏电流探测振荡单元10，其输入端用于与所述待测元件连接，以检测所述待测元件的漏电流并生成频率与所述漏电流的电流值正相关的振荡信号。时间数字转换单元20，其输入端与所述漏电流探测振荡单元的输出端连接，以用于根据所述振荡信号生成对应的漏电流数值。

对于漏电流探测振荡单元10以及时间数字转换单元20的具体结构将在下文中进行详细描述。

请参见图2，图2示出了本申请实施例提供的漏电流处理电路，该漏电流处理电路包括多个图1示出的漏电流检测电路1以及判决逻辑单元2。

多个漏电流检测电路1对应多个漏电流探测振荡单元10以及多个时间数字转换单元20。漏电流探测振荡单元10的数量与时间数字转换单元20的数量相同，多个漏电流探测振荡单元10与多个时间数字转换单元20可以一一对应。

多个漏电流探测振荡单元10中的每个漏电流探测振荡单元10均有自身对应的待测元件，待测元件包括：高阈值电压晶体管(HVT)，低阈值电压晶体管(LVT)，超低阈值电压晶体管(SLVT)，静态随机存储器(Static Random-Access Memory，简称SRAM)等。不同的待测元件对应不同的漏电流探测振荡单元10，将在下文中进行详细描述。

对于每个漏电流探测振荡单元10，其输入端与待测元件连接，从而检测对应的待测元件的漏电流，并生成相应的振荡信号，该振荡信号的频率与漏电流的电流值正相关。

漏电流探测振荡单元10的输出端与时间数字转换单元20的输入端连接。时间数字转换单元20用于接收对应的漏电流探测振荡单元10发送的振荡信号，并生成与振荡信号对应的漏电流数值。漏电流探测振荡单元10生成漏电流数值的具体过程将在下文中进行详细描述。

判决逻辑单元2的输入端与时间数字转换单元20的输出端连接，判决逻辑单元2用于接收时间数字转换单元20输出的漏电流数值，并根据漏电流数值计算出漏电流对应的频率，然后将该频率与预设频率范围进行比较，根据比较结果，决定是否对系统的负荷进行调整。

可以利用漏电流探测振荡单元10生成与漏电流的电流值正相关的振荡信号；随后时间数字转换单元20根据振荡信号生成对应的漏电流数值。由于是依据漏电流生成振荡信号，再依据振荡信号生成对应的漏电流数值，与现有技术依据温度对漏电流进行监控相比，能够更加准确地监控漏电流。

请参见图3，漏电流探测振荡单元10包括比较器11、延时器13以及复位开关14。

所述比较器11的正向输入端与待测元件连接于第一节点LN，比较器11的反向输入端接入参考电压。比较器11用于进行参考电压与第一节点LN的电压的比较，并根据参考电压与第一节点LN的电压的比较结果，输出对应的振荡信号。

可选地，比较器11可以在第一节点LN的电压小于参考电压的时候，输出低电平信号；可以在第一节点LN的电压大于参考电压的时候，输出高电平信号。

参考电压可以为VDD/2，也可以为其他的数值，例如VDD/3，参考电压的具体数值不应该理解为是对本申请的限制。为便于说明，下文中不妨一参考电压为VDD/2为例进行描述。

所述延时器13用于对振荡信号进行延时，得到延时预设时长后的振荡信号。预设时长的具体时间长度可以由延时器13的参数决定，其具体数值不应理解为是对本申请的限制。

复位开关14的控制端与延时器13的输出端连接，复位开关14的第一端接入预设电压V0，复位开关14的第二端与待测元件连接。复位开关14用于在延时预设时长后的振荡信号的控制下，实现导通与断开的切换。在复位开关14导通时，复位开关14将第一节点复位。其中，预设电压V0的具体数值与待测元件所在的位置有关，若待测元件与地端连接，则预设电压V0便为电源电压VDD；若待测元件与电源端连接，则预设电压V0便为地端电压VSS。

比较器11可以根据参考电压VDD/2与第一节点LN的比较结果输出振荡信号，延时器13用于对振荡信号进行延时，得到延时后的振荡信号，若振荡信号从比较器11输出后立刻作用于复位开关14，会造成电路的不稳定。

复位开关14在延时后的振荡信号的作用下，在导通和断开之间进行切换，并且在复位开关14导通时实现第一节点LN的复位，第一节点LN的复位会立刻改变比较器11输出的电平信号，该改变后的电平信号经过延时器13的延时后，会令复位开关14断开。

在复位开关14断开的时间段内，复位后的第一节点受到待测元件的漏电流的影响，会逐渐改变电压值，直到电压值改变到固定电压量后，再次改变比较器11输出的电平信号，使该电平信号经过延时器13的延时后，再次令复位开关14导通。

由于延时器13的延时时间相同，因此，从复位开关14刚刚断开到复位开关14刚刚导通的时间间隔便是漏电流改变固定电压量所需的时间，根据漏电流改变固定电压量所需的时间便可以衡量漏电流的大小。

不同的待测元件对应不同的漏电流探测振荡单元10，待测元件可以按照位置关系分为两类：与地端连接的待测元件，和与电源端连接的待测元件，接下来将结合附图对以上两类待测元件分别对应的漏电流检测电路进行详细说明。

请参见图4和图5，图4和图5分别示出了与地端连接的待测元件所对应的漏电流检测电路的两种实施方式。对于该种漏电流检测电路，第一节点LN的电压小于参考电压的状态下，比较器输出的振荡信号在经延时器延时后，会令复位开关导通。

待测元件与地端连接，欲检测待测元件的漏电流，则需检测漏电流从第一节点LN经待测元件流向地端的过程中，流失固定电压量所需的时间。因此，从复位开关刚刚断开到复位开关刚刚导通的过程，应是第一节点LN从高电压逐渐降为较低电压，并在复位开关刚刚导通时立即复位为高电压的过程。

所以，若第一节点LN的电压小于参考电压VDD/2，则比较器输出对应的低电平信号，该低电平信号经延时器延时预设时长后，导通上述的复位开关，令第一节点LN的电压立即复位成高电压。

复位开关刚刚断开时，正是第一节点LN的电压值与电源电压VDD相等的时候。第一节点LN的电压小于参考电压VDD/2时，比较器输出对应的低电平信号，该低电平信号经延时器延时后，导通复位开关，令第一节点LN的电压重新回到VDD。因此，复位开关刚刚断开到复位开关刚刚导通所对应的时间段，便是待测元件泄漏固定电压量(VDD-VDD/2)所需的时间。

请参见图4，在图4所示的具体实施方式中，复位开关104为PMOS管，则相应的，延时器由偶数个反相器组成，且偶数个反相器(反相器1031和反相器1032)顺次连接。

比较器101在第一节点LN的电压值小于参考电压VDD/2时，输出低电平，而PMOS管同样是低电平导通，因此，延时器可以为偶数个顺次连接的反相器，不改变比较器101输出的电平，只延迟信号传输的时间。

偶数个反相器具体可以为两个反相器，如图4所示，也可以为其他偶数数量的反相器，例如四个反相器。在满足反相器的数量是偶数个的情况下，反相器的具体数量值不应当理解为是对本申请的限制。在一些实施例中，反相器的数量也可以为0个。

复位开关104可以为PMOS管，也可以为其他的控制端在低电平导通的开关，例如PNP三极管，在满足控制端在低电平导通的前提下，复位开关104的具体开关类型不应理解为是对本申请的限制。

详情请参见图4，接下来以图4示出的具体实施方式为例，对漏电流探测振荡单元10的工作原理进行描述：

在图4示出的漏电流探测振荡单元10中，待测元件与地端连接，漏电流探测振荡器包括比较器101、与门102、延时器以及复位开关104，上述的延时器包括偶数个反相器，具体包括两个反相器：反相器1031和反相器1032，反相器1031和反相器1032顺次连接。

比较器101的正向输入端与待测元件的远离地端的一端LN连接，比较器101的反向输入端与参考电压VDD/2连接，比较器101的输出端和与门102的第一输入端连接。

与门102的第二输入端与探测使能端OSC_EN连接，与门102的输出端与延时器的输入端连接。延时器的输出端与复位开关104的控制端连接。

复位开关104的连通端串接于电源与第一节点LN之间，该复位开关104为PMOS管。比较器101的输出端为与时间数字转换器的输入端连接的输出端OSC。

对于图4示出的漏电流探测振荡单元10，工作原理如下：

OSC_EN＝1时，启动该漏电流探测振荡单元10，第一节点LN的电压初始值为VDD。VDD大于参考电压VDD/2，则比较器的输出为“1”，那么与门的输出同样为“1”，经过反相器1031和反相器1032的延时后，输出依然为“1”。复位开关为PMOS管，在复位开关的控制端(即PMOS管的栅极)接收到信号“1”时断开。

这时第一节点LN通过待测元件的漏电流放电，电压慢慢下降，降至比较器的参考电压VDD/2以下，导致比较器的输出翻转为“0”，与门的输出同样为“0”，经过反相器1031和反相器1032的延时后，输出依然为“0”。复位开关为PMOS管，在其控制端接收到信号“0”时导通，复位开关导通后迅速将第一节点LN充电至VDD。

重复上述过程，从而形成振荡信号。由于第一节点LN的充电是瞬时的，而第一节点LN的电压从VDD掉到比较器参考电压VDD/2是待测元件的漏电流引起的，较为缓慢，因此振荡器的周期是由于漏电流放电引起的。

请参见图5，在图5所示的具体实施方式中，复位开关204为NMOS管，则相应的，延时器由奇数个反相器组成，且奇数个反相器顺次连接。

比较器201在第一节点LN的电压值小于参考电压VDD/2时，输出低电平，而NMOS管则是高电平导通，因此，延时器可以为奇数个顺次连接的反相器，既改变比较器201输出的电平，又延迟信号传输的时间。

奇数个反相器具体可以为三个反相器，如图5所示，包括：反相器2031、反相器2032和反相器2033；也可以为其他奇数数量的反相器，例如一个反相器。在满足反相器的数量是奇数个的情况下，反相器的具体数量值不应当理解为是对本申请的限制。

复位开关204可以为NMOS管，也可以为其他的控制端在高电平导通的开关，例如NPN三极管，在满足控制端在高电平导通的前提下，复位开关204的具体开关类型不应理解为是对本申请的限制。

详情请参见图5，接下来以图5示出的具体实施方式为例，对漏电流探测振荡单元10的工作原理进行描述：

在图5示出的漏电流探测振荡单元10中，待测元件与地端连接，漏电流探测振荡器包括比较器201、与门202、延时器以及复位开关204。上述的延时器包括奇数个反相器，具体包括三个反相器：反相器2031、反相器2032和反相器2033，反相器2031、反相器2032和反相器2033顺次连接。

比较器201的正向输入端与待测元件的远离地端的一端LN连接，比较器201的反向输入端与参考电压VDD/2连接，比较器201的输出端和与门202的第一输入端连接。

与门202的第二输入端与探测使能端OSC_EN连接，与门202的输出端与延时器的输入端连接。延时器的输出端与复位开关204的控制端连接。

复位开关204的连通端串接于电源VDD与第一节点LN之间，该复位开关204为NMOS管。比较器201的输出端为与时间数字转换器的输入端连接的输出端OSC。

对于图5示出的漏电流探测振荡单元10，工作原理如下：

OSC_EN＝1时，启动该漏电流探测振荡单元10，第一节点LN的电压初始值为VDD。VDD大于参考电压VDD/2，则比较器的输出为“1”，那么与门的输出同样为“1”，经过反相器2031、反相器2032和反相器2033的延时后，输出翻转为“0”。复位开关为NMOS管，在其控制端接收到信号“0”时断开。

这时第一节点LN通过待测元件的漏电流放电，电压慢慢下降，降至比较器的参考电压VDD/2以下，导致比较器的输出翻转为“0”，与门的输出同样为“0”，经过反相器2031、反相器2032和反相器2033的延时后，输出翻转为“1”。复位开关为NMOS管，在其控制端接收到信号“1”时导通，复位开关导通后迅速将第一节点LN充电至VDD。

重复上述过程，从而形成振荡信号。由于第一节点LN的充电是瞬时的，而第一节点LN的电压从VDD掉到比较器参考电压VDD/2是待测元件的漏电流引起的，较为缓慢，因此振荡器的周期是由于漏电流放电引起的。

请参见图6和图7，图6和图7分别示出了与电源端连接的待测元件所对应的漏电流检测电路的两种实施方式。对于该种漏电流检测电路，第一节点LN的电压大于参考电压VDD/2的状态下，比较器输出的高电平信号在经延时器延时后，会令复位开关导通。

待测元件与电源端连接，欲检测待测元件的漏电流，则需检测漏电流从电源电压VDD经待测元件流向第一节点LN的过程中，充入固定电压量所需的时间。因此，从复位开关刚刚断开到复位开关刚刚导通的过程，应是第一节点LN从低电压逐渐升为较高电压，并在复位开关刚刚导通时立即复位为低电压的过程。

所以，若第一节点LN的电压大于参考电压VDD/2，则比较器输出对应的高电平信号，该高电平信号经延时器延时预设时长后，导通上述的复位开关，令第一节点LN的电压立即复位成低电压。

复位开关刚刚断开时，正是第一节点LN的电压值与地端电压VSS相等的时候，地端电压VSS可记为0。第一节点LN的电压大于参考电压VDD/2时，比较器输出对应的高电平信号，该高电平信号经延时器延时后，导通复位开关，令第一节点的电压重新回到VSS。因此，复位开关刚刚断开到复位开关刚刚导通所对应的时间段，便是待测元件泄漏固定电压量|VSS-VDD/2|所需的时间。

请参见图6，在图6所示的具体实施方式中，复位开关304为NMOS管，则相应的，延时器由偶数个反相器组成，且偶数个反相器顺次连接。偶数个反相器具体包括两个反相器：反相器3031和反相器3032。

比较器301在第一节点的电压值大于参考电压时，输出高电平，而NMOS管同样是高电平导通，因此，延时器可以为偶数个顺次连接的反相器，不改变比较器301输出的电平，只延迟信号传输的时间。

复位开关304可以为NMOS管，也可以为其他的控制端在高电平导通的开关，例如NPN三极管，在满足控制端在高电平导通的前提下，复位开关304的具体开关类型不应理解为是对本申请的限制。

详情请参见图6，接下来以图6示出的具体实施方式为例，对漏电流探测振荡单元10的工作原理进行描述：

在图6示出的漏电流探测振荡单元10中，待测元件与电源端VDD连接，漏电流探测振荡器包括比较器301、与门302、延时器以及复位开关304。上述的延时器包括偶数个反相器，具体包括两个反相器：反相器3031和反相器3032，反相器3031和反相器3032顺次连接。

比较器301的正向输入端与待测元件的远离地端的一端LN连接，比较器301的反向输入端与参考电压VDD/2连接，比较器301的输出端和与门302的第一输入端连接。

与门302的第二输入端与探测使能端OSC_EN连接，与门302的输出端与延时器的输入端连接。延时器的输出端与复位开关304的控制端连接。

复位开关304的连通端串接于地端VSS与第一节点LN之间，该复位开关304为NMOS管。比较器301的输出端为与时间数字转换器的输入端连接的输出端OSC。

对于图6示出的漏电流探测振荡单元10，工作原理如下：

OSC_EN＝1时，启动该漏电流探测振荡单元10，第一节点LN的电压初始值为VSS。VSS小于参考电压VDD/2，则比较器的输出为“0”，那么与门的输出同样为“0”，经过反相器3031和反相器3032的延时后，输出依然为“0”。复位开关为NMOS，在控制端接收到信号“0”时断开。

这时第一节点LN通过待测元件的漏电流充电，电压慢慢上升，升至比较器的参考电压VDD/2以上，导致比较器的输出翻转为“1”，与门的输出同样为“1”，经过反相器3031和反相器3032的延时后，输出依然为“1”。复位开关为NMOS管，在其控制端接收到信号“1”时导通，复位开关导通后迅速将第一节点LN放电至VSS。

重复上述过程，从而形成振荡信号。由于第一节点LN的放电是瞬时的，而第一节点LN的电压从VSS充到比较器参考电压VDD/2是待测元件的漏电流引起的，较为缓慢，因此振荡器的周期是由于漏电流充电引起的。

请参见图7，在图7所示的具体实施方式中，复位开关404为PMOS管，则相应的，延时器由奇数个反相器组成，且奇数个反相器顺次连接，奇数个反相器具体包括：反相器4031、反相器4032和反相器4033。

比较器401在第一节点LN的电压值大于参考电压VDD/2时，输出高电平，而PMOS管则是低电平导通，因此，延时器可以为奇数个顺次连接的反相器，既改变比较器401输出的电平，又延迟信号传输的时间。

复位开关404可以为PMOS管，也可以为其他的控制端在低电平导通的开关，例如PNP三极管，在满足控制端在低电平导通的前提下，复位开关404的具体开关类型不应理解为是对本申请的限制。

详情请参见图7，接下来以图7示出的具体实施方式为例，对漏电流探测振荡单元10的工作原理进行描述：

在图7示出的漏电流探测振荡单元10中，待测元件与电源端VDD连接，漏电流探测振荡器包括比较器401、与门402、延时器以及复位开关404。上述的延时器包括奇数个反相器，具体包括三个反相器：反相器4031、反相器4032和反相器4033，反相器4031、反相器4032和反相器4033顺次连接。

比较器401的正向输入端与待测元件的远离地端的一端LN连接，比较器401的反向输入端与参考电压VDD/2连接，比较器401的输出端和与门402的第一输入端连接。

与门402的第二输入端与探测使能端OSC_EN连接，与门402的输出端与延时器的输入端连接。延时器的输出端与复位开关404的控制端连接。

复位开关404的连通端串接于地端VSS与第一节点LN之间，该复位开关404为PMOS管。比较器401的输出端为与时间数字转换器的输入端连接的输出端OSC。

对于图7示出的漏电流探测振荡单元10，工作原理如下：

OSC_EN＝1时，启动该漏电流探测振荡单元10，第一节点LN的电压初始值为VSS。VSS小于参考电压VDD/2，则比较器的输出为“0”，那么与门的输出同样为“0”，经过反相器4031、反相器4032和反相器4033的延时后，输出翻转为“1”。复位开关为PMOS管，在其控制端接收到信号“1”时断开。

这时第一节点LN通过待测元件的漏电流充电，电压慢慢上升，升至比较器的参考电压VDD/2以上，导致比较器的输出翻转为“1”，与门的输出同样为“1”，经过反相器4031、反相器4032和反相器4033的延时后，输出翻转为“0”。复位开关为PMOS管，在其控制端接收到信号“0”时导通，复位开关导通后迅速将第一节点LN放电至VSS。

重复上述过程，从而形成振荡信号。由于第一节点LN的放电是瞬时的，而第一节点LN的电压从VSS充至比较器参考电压VDD/2是待测元件的漏电流引起的，较为缓慢，因此振荡器的周期是由于漏电流充电引起的。

上述的漏电流检测电路包括的与门为使能开关，该使能开关串联于比较器、延时器以及复位开关组成的回路中。使能开关可以在接收到使能信号时，导通比较器、延时器以及复位开关组成的回路，在未接收到使能信号时，断开比较器、延时器以及复位开关组成的回路。该使能开关可以串接于比较器、延时器和复位开关组成的回路中，在接收到使能信号的时候导通回路，令该回路能够执行漏电流检测的操作；在未接收到使能信号的时候断开回路。使能开关能够根据使能信号控制该漏电流检测电路的运行与否，在不需进行漏电流检测时，节约电能。

可选地，图4至图7中示出的与门的一输入端用于接收使能信号，该与门的另一输入端和输出端可以串联于比较器、延时器以及复位开关组成的回路。该与门可以串联在该回路中的任意位置，例如，可以串联在比较器的输出端与延时器的输入端之间，也可以串联在顺次连接的多个反相器之间，与门所在的具体位置不应该理解为是对本申请的限制。

请参见图8，图8示出了本申请实施例提供的时间数字转换单元20的一种具体实施方式，时间数字转换单元20可以为计数器。计数器的输入端与所述漏电流探测振荡单元10的输出端连接。

所述计数器具体用于从使能端接收时长为单位时间的计数使能信号，并在所述计数使能信号对应的单位时间内，记录所述振荡信号的信号变化延的个数，其中，信号变化延为上升沿或下降沿。

计数使能信号可以为一个精确的脉冲，该脉冲用于给计数器定时，该脉冲可以由处理器内部的精确时钟来产生。在计数前，可以通过clear端对计数器清零，在计数使能信号EN为1时计数器开始计数，计数使能信号EN为0时停止计数。在停止计数后，计数器的输出端Q[31:0]可以输出计数值。在一些实施例中，计数器的输出端Q[31:0]也可以直接计算出频率(计数值/单位时间)。

可选地，在待测元件与地端连接的实施方式中，时间数字转换单元20具体可以用于记录单位时间内，振荡信号从低电平突然变为高电平的次数，即单位时间内振荡信号上升沿的次数，该次数可以反映漏电流的泄漏快慢程度，次数越多，泄漏越快；次数越少，泄漏越慢。

可选地，在待测元件与电源端连接的实施方式中，时间数字转换单元20具体可以用于记录单位时间内，振荡信号从高电平突然变为低电平的次数，即单位时间内振荡信号下降沿的次数，该次数可以反映漏电流的泄漏快慢程度，次数越多，泄漏越快；次数越少，泄漏越慢。

本申请实施例提供的判决逻辑单元2的输入端与所述时间数字转换单元20的输出端连接。

判决逻辑单元2用于：接收所述时间数字转换单元20发送的单位时间内所述振荡信号的信号变化延的个数；根据单位时间内所述振荡信号的信号变化延的个数，计算信号变化延的实际频率；在所述实际频率超出预设频率范围时，调整所述漏电流检测电路所在的系统的负荷。

判决逻辑单元2可以接收单位时间内信号变化延的个数，并根据上述个数计算信号变化延的实际频率，然后将实际频率与预设频率范围进行比较，在实际频率超出预设频率范围的时候，可以调整对应系统的负荷，从而降低系统工作的负担。由于对漏电流的检测更加准确，因此，可以更加准确地降低系统工作的负担。

可选地，判决逻辑单元2可以取某一路或某几路的时间数字转换单元20的输出，并进行分析，在分析后输出指令，系统可以根据判决逻辑单元2的输出指令做出相应的反应，例如调整系统的工作频率或工作电压，令系统的负荷下降，改善系统的性能或功耗管理。

可选地，在一种具体实施方式中，本申请实施例还提供了一种处理器系统(图未示)，该处理器系统包括上述的漏电流检测电路。

该处理器系统可以利用漏电流检测电路中的漏电流探测振荡单元10生成与漏电流的电流值正相关的振荡信号；随后利用漏电流检测电路中的时间数字转换单元20根据振荡信号生成对应的漏电流数值。由于是依据漏电流生成振荡信号，再依据振荡信号生成对应的漏电流数值，与现有技术依据温度对漏电流进行监控相比，能够更加准确地监控漏电流。

在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。

以上所述仅为本申请的实施例而已，并不用于限制本申请的保护范围，对于本领域的技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本申请的保护范围之内。

Claims (13)

1.一种漏电流检测电路，其特征在于，用于对待测元件的漏电流进行检测，所述漏电流检测电路包括：

漏电流探测振荡单元，其输入端用于与所述待测元件连接，以检测所述待测元件的漏电流并生成频率与所述漏电流的电流值正相关的振荡信号；

时间数字转换单元，其输入端与所述漏电流探测振荡单元的输出端连接，以用于根据所述振荡信号生成对应的漏电流数值，其中，所述漏电流数值为所述振荡信号的上升沿或下降沿的数量；

所述漏电流探测振荡单元包括比较器、延时器以及复位开关；

所述比较器的一输入端与所述待测元件连接于第一节点，所述比较器的另一输入端接入参考电压，所述比较器用于根据所述参考电压与第一节点的电压的比较结果输出对应的振荡信号；

所述延时器用于对所述振荡信号进行延时，得到延时预设时长后的振荡信号；

所述复位开关的控制端与所述延时器的输出端连接，所述复位开关的第一端接入预设电压，所述复位开关的第二端与所述待测元件连接，所述复位开关用于在所述延时预设时长后的振荡信号的控制下实现导通与断开的切换，且所述复位开关导通时将所述第一节点复位。

2.根据权利要求1所述的漏电流检测电路，其特征在于，所述待测元件与地端连接，所述比较器的反相输入端接入所述参考电压，所述比较器的正相输入端与所述第一节点连接；

若所述第一节点的电压小于所述参考电压，则对应的延时预设时长后的振荡信号令所述复位开关导通。

3.根据权利要求2所述的漏电流检测电路，其特征在于，所述复位开关为PMOS管；

所述延时器包括偶数个反相器，所述偶数个反相器顺次连接。

4.根据权利要求2所述的漏电流检测电路，其特征在于，所述复位开关为NMOS管；

所述延时器包括奇数个反相器，所述奇数个反相器顺次连接。

5.根据权利要求1所述的漏电流检测电路，其特征在于，所述待测元件与电源端连接，所述比较器的反相输入端接入所述参考电压，所述比较器的正相输入端与所述第一节点连接；

若所述第一节点的电压大于所述参考电压，则对应的延时预设时长后的振荡信号令所述复位开关导通。

6.根据权利要求5所述的漏电流检测电路，其特征在于，所述复位开关为NMOS管；

所述延时器包括偶数个反相器，所述偶数个反相器顺次连接。

7.根据权利要求5所述的漏电流检测电路，其特征在于，所述复位开关为PMOS管；

所述延时器包括奇数个反相器，所述奇数个反相器顺次连接。

8.根据权利要求1所述的漏电流检测电路，其特征在于，所述漏电流探测振荡单元还包括使能开关，所述使能开关串联于所述比较器、延时器以及复位开关组成的回路中；

所述使能开关用于在接收到使能信号时，导通所述比较器、延时器以及复位开关组成的回路。

9.根据权利要求2-4任一项所述的漏电流检测电路，其特征在于，所述时间数字转换单元具体用于记录单位时间内所述振荡信号的上升沿的数量，所述上升沿的数量为所述漏电流数值。

10.根据权利要求5-7任一项所述的漏电流检测电路，其特征在于，所述时间数字转换单元具体用于记录单位时间内所述振荡信号的下降沿的数量，所述下降沿的数量为所述漏电流数值。

11.根据权利要求1所述的漏电流检测电路，其特征在于，所述时间数字转换单元为计数器，所述计数器的输入端与所述漏电流探测振荡单元的输出端连接；

所述计数器具体用于从使能端接收时长为单位时间的计数使能信号，并在所述计数使能信号对应的单位时间内，记录所述振荡信号的信号变化延的个数，其中，所述信号变化延为上升沿或下降沿。

12.一种漏电流处理电路，其特征在于，包括至少一个如权利要求1-11任一项所述的漏电流检测电路和判决逻辑单元，所述判决逻辑单元的输入端与至少一个所述漏电流检测电路的输出端连接；

所述判决逻辑单元用于：

接收至少一个所述漏电流检测电路的时间数字转换单元发送的单位时间内所述振荡信号的信号变化延的个数；

根据单位时间内所述振荡信号的信号变化延的个数，计算信号变化延的实际频率；

在所述实际频率超出预设频率范围时，调整所述漏电流检测电路所在的系统的负荷。

13.一种处理器系统，其特征在于，包括权利要求12所述的漏电流处理电路。