CN101635565A - 振荡检测电路 - Google Patents

振荡检测电路 Download PDF

Info

Publication number
CN101635565A
CN101635565A CN200910152192A CN200910152192A CN101635565A CN 101635565 A CN101635565 A CN 101635565A CN 200910152192 A CN200910152192 A CN 200910152192A CN 200910152192 A CN200910152192 A CN 200910152192A CN 101635565 A CN101635565 A CN 101635565A
Authority
CN
China
Prior art keywords
circuit
output
bipolar transistor
potential
differential
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN200910152192A
Other languages
English (en)
Inventor
福岛航一
长谷川荣一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko NPC Corp
Original Assignee
Seiko NPC Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko NPC Corp filed Critical Seiko NPC Corp
Publication of CN101635565A publication Critical patent/CN101635565A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B1/00—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19—Monitoring patterns of pulse trains
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
    • H03K5/2418—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors with at least one differential stage

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明的振荡检测电路，具有：被输入振荡电路的振荡输出的利用双极晶体管的差动电路；电容元件，连接在该差动电路的输出端，对应于输出端的电位进行充电或放电；以及检测电路，基于该电容元件的电位检测振荡信号端的所希望的振荡状态。

Description

振荡检测电路
技术领域
本发明涉及用于对振荡电路中的振荡输出的振幅变为所希望以上的情况进行检测的振荡检测电路。
背景技术
历来，在由CMOS倒相器(inverter)等构成的倒相放大电路的输入输出之间连接压电振子而进行使用的振荡电路中，作为检测该振荡电路的振荡状态的电路，已知有在日本专利第3564976号公报中公开的振荡检测电路。而且，该专利公报中记载的振荡检测电路具有：差动放大器，其以CMOS电路构成，该CMOS电路具有输入基准电压的第一输入端子和输入振荡输出的第二输入端子；电流限制单元，对流过差动放大器的电流进行限制；以及控制电路，对应于差动放大器的输出控制电容元件的充电或放电，该振荡检测电路基于电容元件的电位检测振荡输出的所希望的状态。
可是，由于在上述专利公报中记载的振荡检测电路全是通过CMOS电路构成，所以在要求高频的振荡输出的振荡电路中难以说是最优的结构。即，迄今为止晶体振荡用IC为了对应芯片尺寸的小型化以及低消耗电流的要求，以CMOS电路来开发，但是随着振荡频率变高，流到作为压电振子使用的晶体的功率(晶体功率)被限制。而且，作为其对策在CMOS中尝试了Rd(输出电阻)内置振荡电路等的改良(例如，日本专利第2535802号公报)。而且，为了对应在今后的振荡电路中的进一步的低功率的要求，需要采用使用了双极晶体管的电路。双极振荡电路在其结构上具有功率难以流动的特征。
此外，作为使用了双极晶体管的振荡检测电路，历来已知有本申请的发明者们开发的电路，其结构如图8所示。振荡检测电路构成为包括：电阻3和电阻4，其在电源-接地间串联连接，用于将NPN双极晶体管6的基极偏置为所希望的电位；电阻5，用于将NPN双极晶体管6的集电极偏置为所希望的电位；电容元件7，与NPN双极晶体管6的集电极连接，用于充放电；以及CMOS倒相器8，基于电容元件7的电位检测振荡输出的所希望的状态。
根据这样的电路结构，在理想的工作中，在振荡开始时振荡输出的振幅(电压值)是设定的所希望的值以下的情况下，NPN双极晶体管6的基极电位不能够使集电极电流流动。之后，在该振幅成为所希望的值以上的情况下，NPN双极晶体管6的集电极电流流动，由此电容元件7放电，CMOS倒相器8的输出反转，输出检测出振荡的信号(Vout)。
发明要解决的问题
可是，在图8所示的电路中，即使使用了双极晶体管也存在以下的课题。即，存在因为NPN双极晶体管6自身的漏电流而作为振荡检测电路整体发生错误工作的情况。
具体地，如果NPN双极晶体管6自身没有漏电流的话，在振荡输出的振幅是所希望的值以下的情况下，NPN双极晶体管6断开，电容元件7保持以电阻5的电压下降量而决定的特定的电位。与此相反，在有漏电流的情况下，电容元件7经由NPN双极晶体管6渐渐地放电，其电位不知不觉地下降。而且，因为该电容元件7的电位下降，在振荡输出的振幅还没有成为所希望的值以上时，COMS倒相器8的输出反转，发生输出检测到振荡的信号的情况。
发明内容
本发明正是为了解决这样的问题点而完成的，其目的在于提供一种振荡检测电路，在用于检测振荡输出的振幅变为所希望以上的大小的情况的振荡检测电路中，为了对应更低功率的要求而能够使用双极晶体管，而且，消除了漏电流导致的错误工作的发生。
用于解决问题的方法
为了实现该目的，本发明的振荡检测电路的特征在于，具备：振荡电路，连接在晶体振子上，输出振荡信号；差动电路，通过多个双极晶体管构成，具有连接在基准电压源上的第一输入端子和连接在上述振荡电路的输出端的第二输入端子，对基于两端子之间的电位的比较结果的电压进行输出；电容元件，连接在该差动电路的输出端，对应于上述输出端的电位进行充电或放电；以及检测电路，基于该电容元件的电位，对上述振荡信号处于所希望的状态的情况、例如振荡信号的振幅达到所希望值的情况进行检测。
作为本发明的振荡检测电路的更具体的结构，有下述结构。
首先，有如下结构，上述差动电路中的上述第二输入端子，在没有来自上述振荡电路的振荡信号时以及在振荡初始状态下，被偏置为比输入到上述第一输入端子的基准电压低的电压，上述差动电路的输出电位是高电平。
此外，有如下结构，上述差动电路中的上述第二输入端子在没有来自上述振荡电路的振荡信号时以及在振荡初始状态下，被偏置为比输入到上述第一输入端子的基准电压高的电压，上述差动电路的输出电位是低电平。
进而，有如下结构，上述差动电路具有差动部和反转部，差动部生成基于上述第一和第二端子间的电位的比较结果的输出电位，反转部具备在电源间串联连接的双极晶体管和电阻元件，生成上述差动部输出的反转电位。
此外，还有如下结构，上述检测电路由施密特电路构成。
发明的效果
根据本发明的振荡检测电路，能够抑制振荡开始时的小振幅时的电容元件的电位变化。由此，能够防止在振荡信号端没有达到所希望的振荡状态的时刻的错误的检测。
附图说明
图1是表示本发明的第一实施方式的振荡检测电路的电路图。
图2是表示图1所示的振荡检测电路的各节点的电压变化的波形图。
图3是表示图1所示的振荡电路的结构的电路图。
图4是表示本发明的第二实施方式的振荡检测电路的电路图。
图5是表示图4所示的振荡检测电路的各节点的电压变化的波形图。
图6是表示本发明的第三实施方式的振荡检测电路的电路图。
图7是表示图6所示的振荡检测电路的各节点的电压变化的波形图。
图8是表示现有技术的振荡检测电路的电路图。
附图标记说明
1、11振荡电路
7、20、34、101、102、108电容元件
3、4、5、13、14、23、24、26、32、104、105、106、107电阻元件
6、17、18、33、37、38NPN双极晶体管
15、16、25、35、36、103PNP双极晶体管
19、39恒流电源
8、21检测电路
100晶体振子
具体实施方式
下面，针对本发明的优选的第一实施方式，参照图1～图3进行说明。
振荡检测电路构成为包括：差动电路，其被输入振荡电路11的振荡输出(Vosc)，对该输入和基准电压进行比较，对基于其结果的电压进行输出；电容元件20，对应于差动电路的输出进行充电或放电；以及检测电路21，基于电容元件20的电位变化检测所希望的振荡状态，将其结果作为Vout进行输出。
具体地，差动电路具有：PNP双极晶体管15和NPN双极晶体管17，串联连接在高电位侧电源Vdd以及低电位侧电源Vss的电源间的电流通路内；以及PNP双极晶体管16和NPN双极晶体管18，同样地串联连接在电源之间的电流通路内，NPN双极晶体管17和NPN双极晶体管18的两个发射极被共同连接并连接在恒流电源19上。此外，PNP双极晶体管15和PNP双极晶体管16的两个基极被共同连接，并且该共同连接点被连接在PNP双极晶体管15的集电极上。
而且，由在电源间串联连接的电阻元件13和14生成的基准电压(Vref)被输入到NPN双极晶体管17的基极，振荡电路11的振荡输出电压(Vosc)被输入到NPN双极晶体管18的基极。此外，在没有来自振荡电路11的振荡信号时，根据电阻元件23和电阻元件24的分压比，NPN双极晶体管18的基极被偏置到比基准电压(Vref)低的电压。由此，构成了根据被施加到晶体管17、18的基极的两个输入电压的差动。
差动电路的输出被从NPN双极晶体管18的集电极侧取出，电容元件20对应于该输出电压进行充电或放电，检测电路21基于电容元件20的电位变化(放电的结果)检测处于所希望的振荡状态的情况。检测电路21例如由CMOS倒相器构成。
接着，使用图3的电路图对图1中表示的振荡电路11的结构进行说明。同图所示的结构是典型的科耳皮兹振荡电路的一个例子。根据其使用方式被施加各种变更。振荡电路具有：振荡用双极晶体管103，其集电极经由负载电阻106连接在高电位侧电源(Vdd)上，发射极经由电阻元件107连接在低电位侧电源(Vss)上；晶体振子100，连接在振荡用双极晶体管103的基极与低电位侧电源(Vss)之间；以及串联连接的电阻元件104和105，用于对振荡用双极晶体管103的基极施加偏置。此外，以串联连接的电容元件101和102分压晶体振子100的两端的信号，其连接点与双极晶体管103的发射极连接。
而且，从振荡用双极晶体管103的集电极侧输出的振荡信号经由电容元件108作为振荡输出(Vosc)向次级的电路(图1所示的振荡检测电路)提供。在该振荡电路中，经由电容元件108取出振荡输出，但只要振荡输出的偏置是稳定的话，没有该电容元件108也可。
接着，参照图2对上述第一实施方式的振荡检测电路的工作进行说明。图2是表示各节点的电压的变化的波形图，(a)表示节点a的状态，(b)表示节点b的状态，(c)表示节点c的状态。
当在振荡电路11中振荡开始时，节点a(＝Vout)的振荡波形的振幅(电压电平)渐渐变大，当经过规定时间，其振幅超过以基准电压设定的阈值(Vref)时，NPN双极晶体管18导通，使节点b的电位下降(参照图2(b))。即，通过使集电极电流流过NPN双极晶体管18，使一端连接在电源而处于充电状态的电容元件20的电位放电。
然后，当电容元件20的保持电位到达检测电路21(CMOS倒相器)的反转阈值的电平(Vth-inv)时，使处于接地电平(Vss)的检测电路的输出(Vout)变化为电源电压电平(Vdd)(参照图2(c))。由此，成为检测出振荡状态。
像这样，通过采用使用了差动电路的振荡检测电路，其中，该差动电路利用双极晶体管，即使在低功率化的电路结构中也能够抑制漏电流的发生，能够防止在振荡信号端没有达到所希望的振荡状态的时刻的错误检测。
接着，参照图4～图5对本发明的第二实施方式进行说明。再有，在图4的电路图中赋予的参照号码中，关于与上述第一实施方式的构成要素对应的构成要素赋予相同的参照号码。
振荡检测电路构成为包括：差动电路，其被输入振荡电路11的振荡输出(Vosc)，对该输入和基准电压(Vref)进行比较，对基于其结果的电压进行输出；电容元件20，对应于差动电路的输出进行充电或放电；以及检测电路21，基于电容元件20的电位变化检测所希望的振荡状态，将其结果作为Vout进行输出。
差动电路由差动部和反转部构成。差动部具有：PNP双极晶体管15和NPN双极晶体管17，串联连接在高电位侧电源Vdd和低电位侧电源Vss的电源间的电流通路内；PNP双极晶体管16和NPN双极晶体管18，同样地串联连接在电源之间的电流通路内，NPN双极晶体管17和NPN双极晶体管18的两个发射极被共同连接并连接在恒流电源19上。此外，PNP双极晶体管15和PNP双极晶体管16的两个基极被共同连接，并且该共同连接点被连接在PNP双极晶体管15的集电极上。
而且，由在电源间串联连接的电阻元件13和14生成的基准电压(Vref)被输入到NPN双极晶体管17的基极，振荡电路11的振荡输出电压(Vosc)被输入到NPN双极晶体管18的基极。此外，在没有来自振荡电路11的振荡信号时，根据电阻元件23和电阻元件24的分压比，NPN双极晶体管18的基极被偏置到比基准电压低的电压。由此，构成了根据被施加到晶体管17、18的基极的两个输入电压的差动，差动部的输出被从NPN双极晶体管18的集电极侧取出。
反转部构成为包括：PNP双极晶体管25和电阻元件26，串联连接在高电位侧电源Vdd和低电位侧电源Vss的电源间的电流通路内。而且，差动部的输出端(NPN双极晶体管18的集电极)连接在PNP双极晶体管25的基极上，其集电极的电位成为控制次级的电容元件20的充放电的输出。
电容元件20对应于PNP双极晶体管25的集电极的电位进行充电或放电，检测电路21基于电容元件20的电位变化(充电的结果)检测处于所希望的振荡状态的情况。检测电路21例如由CMOS倒相器构成。
图4中，以方块表示的振荡电路11与第一实施方式相同地，是与图3相同的结构，在这里省略说明。
接着，参照图5对第二实施方式的振荡检测电路的工作进行说明。图5是表示各节点的电压的变化的波形图，(a)表示节点a的状态，(b)表示节点b的状态，(c)表示节点c的状态。
当在振荡电路11中振荡开始时，节点a(＝Vout)的振荡波形的振幅(电压电平)渐渐变大，当经过规定时间，其振幅超过以基准电压设定的阈值(Vref)时，NPN双极晶体管18导通，使节点b的电位下降(参照图5(b))。即，通过使集电极电流流过NPN双极晶体管18，使经由PNP双极晶体管16连接在高电位(Vdd)的状态下的节点b的电位，转换到低电位侧(Vss)。由此，到此为止处于断开状态下的PNP双极晶体管25导通，使节点c的电位上升(参照图5(c))。即，因为检测端经由电阻元件26连接在低电位侧电源(Vss)上，所以通过使集电极电流流过PNP双极晶体管25，使处于放电状态下的电容元件20的电位充电。
然后，当电容元件20的保持电位到达检测电路21(CMOS倒相器)的反转阈值的电平(Vth-inv)时，使处于高电平(Vdd)的检测电路的输出(Vout)变化为低电平(Vss)(参照图5(d))。由此，成为检测出振荡状态。
像这样，通过采用使用了差动电路的振荡检测电路，其中，该差动电路利用双极晶体管，即使在低功率化的电路结构中也能够抑制漏电流的发生，能够防止在振荡信号端没有达到所希望的振荡状态的时刻的错误检测。进而，虽然电容元件20的充放电的时间常数以PNP双极晶体管25的Gm来决定，但因为其基极电位不是以振荡输出而是以差动电路的输出来决定，所以设计的自由度提高。
接着，参照图6和图7对本发明的第三实施方式进行说明。再有，在图6的电路图中赋予的参照号码中，关于与上述第一和第二实施方式的构成要素对应的构成要素赋予相同的参照号码。
振荡检测电路构成为包括：差动电路，其被输入振荡电路11的振荡输出(Vosc)，对该输入和基准电压(Vref)进行比较，对基于其结果的电压进行输出；电容元件34，对应于差动电路的输出进行充电或放电；以及检测电路21，基于电容元件34的电位变化检测所希望的振荡状态，将该结果作为Vout进行输出。
差动电路由差动部和反转部构成。差动部具有：PNP双极晶体管35和NPN双极晶体管37，串联连接在高电位侧电源Vdd和低电位侧电源Vss的电源间的电流通路内；以及PNP双极晶体管36和NPN双极晶体管38，同样地串联连接在电源之间的电流通路内，PNP双极晶体管35和PNP双极晶体管36的两个发射极被共同连接并连接在恒流电源39上。此外，NPN双极晶体管37和NPN双极晶体管38的两个基极被共同连接，并且该共同连接点被连接在NPN双极晶体管37的集电极上。
而且，由在电源间串联连接的电阻元件13和14生成的基准电压(Vref)被输入到PNP双极晶体管35的基极，振荡电路11的振荡输出电压(Vosc)被输入到PNP双极晶体管36的基极。此外，在没有来自振荡电路11的振荡信号时，根据电阻元件23和电阻元件24的分压比，PNP双极晶体管36的基极被偏置到比基准电压高的电压。由此，构成了根据被施加到晶体管35、36的基极的两个输入电压的差动，差动电路的输出被从PNP双极晶体管36的集电极侧取出。
反转部构成为包括：电阻元件32和NPN双极晶体管33，串联连接在高电位侧电源Vdd和低电位侧电源Vss的电源间的电流通路内。而且，差动部的输出端(NPN双极晶体管36的集电极)连接在NPN双极晶体管33的基极上，其集电极的电位成为控制次级的电容元件34的充放电的输出。
电容元件34对应于NPN双极晶体管33的输出进行充电或放电，检测电路21基于电容元件34的电位变化(放电的结果)检测处于所希望的振荡状态的情况。检测电路21例如由CMOS倒相器构成。
图6中，以方块表示的振荡电路11与第一实施方式相同地，是与图3相同的结构，在这里省略说明。
接着，参照图7对第三实施方式的振荡检测电路的工作进行说明。图7是表示各节点的电压的变化的波形图，(a)表示节点a的状态，(b)表示节点b的状态，(c)表示节点c的状态，(d)表示节点d的状态。
当在振荡电路11中振荡开始时，节点a(＝Vout)的振荡波形的振幅(电压电平的变化)渐渐变大，当经过规定时间，其低电位侧的振幅成为以基准电压设定的阈值(Vref)以下，PNP双极晶体管36导通，使节点b的电位上升(参照图7(b))。即，通过使集电极电流流过PNP双极晶体管36，使经由NPN双极晶体管38连接在低电位侧电源(Vss)的状态下的节点b的电位，转换到高电位侧(Vdd)。由此，到此为止处于断开状态下的NPN双极晶体管33导通，使节点c的电位下降(参照图7(c))。即，因为检测端经由电阻元件32连接在高电位侧电源(Vdd)上，因此通过使集电极电流流过NPN双极晶体管33，使处于充电状态下的电容元件34的电位放电。
然后，当电容元件34的保持电位下降到达到检测电路21(CMOS倒相器)的反转阈值的电平(Vth-inv)时，处于低电平(Vss)的检测电路的输出(Vout)变化为高电平(Vdd)(参照图7(d))。由此，成为检测出振荡状态。
像这样，通过采用使用了差动电路的振荡检测电路，其中，该差动电路利用双极晶体管，即使在低功率化的电路结构中也能够抑制漏电流的发生，能够防止在振荡信号端没有达到所希望的振荡状态的时刻的错误检测。进而，虽然电容元件34的充放电的时间常数以NPN双极晶体管33的Gm来决定，但因为其基极电位不是以振荡输出而是以差动电路的输出来决定，所以设计的自由度提高。
在上述的第一～第三实施方式中，说明了以CMOS倒相器构成最终进行振荡状态的检测的检测电路21，但本发明并不局限于此。即，也能够通过施密特电路构成检测电路21。
检测电路21检测其前级的电容元件20、34的电位到达希望值的情况并使输出反转，但在振荡初始状态下电容元件的电位不稳定，当在上述所希望的值附近反复不稳定状态时，检测电路21的输出也追随该电位变得不稳定。通过利用施密特电路构成检测电路21，根据其滞后现象，一次反转后的检测电路21的输出不追随之后的微小的电容元件电位的变化，维持反转输出，因此能够得到稳定的检测结果。

Claims (5)

1.一种振荡检测电路，其特征在于，具备：
振荡电路，连接在设置在外部的晶体振子上，输出振荡信号；
差动电路，通过多个双极晶体管构成，具有连接在基准电压源上的第一输入端子和连接在所述振荡电路的输出端的第二输入端子，具有基于两端子之间的电位的比较结果的输出；
电容元件，连接在所述差动电路的输出端，对应于其电位进行充电或放电；以及
检测电路，基于所述电容元件的电位，对所述振荡信号处于所希望的状态的情况进行检测。
2.根据权利要求1所述的振荡检测电路，其特征在于，所述差动电路中的所述第二输入端子，在没有来自所述振荡电路的振荡信号时以及在振荡初始状态下，被偏置为比输入到所述第一输入端子的基准电压低的电压，所述差动电路的输出电位是高电平。
3.根据权利要求1所述的振荡检测电路，其特征在于，所述差动电路中的所述第二输入端子，在没有来自所述振荡电路的振荡信号时以及在振荡初始状态下，被偏置为比输入到所述第一输入端子的基准电压高的电压，所述差动电路的输出电位是低电平。
4.根据权利要求2或权利要求3所述的振荡检测电路，其特征在于，所述差动电路具有：差动部，生成基于所述第一和第二端子间的电位的比较结果的输出电位；以及反转部，具备在电源间串联连接的双极晶体管和电阻元件，生成所述差动部输出的反转电位。
5.根据权利要求1所述的振荡检测电路，其特征在于，所述检测电路由施密特电路构成。
CN200910152192A 2008-07-22 2009-07-22 振荡检测电路 Pending CN101635565A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008188092A JP2010028496A (ja) 2008-07-22 2008-07-22 発振検出回路
JP2008188092 2008-07-22

Publications (1)

Publication Number Publication Date
CN101635565A true CN101635565A (zh) 2010-01-27

Family

ID=41568082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200910152192A Pending CN101635565A (zh) 2008-07-22 2009-07-22 振荡检测电路

Country Status (5)

Country Link
US (1) US20100019803A1 (zh)
JP (1) JP2010028496A (zh)
KR (1) KR20100010497A (zh)
CN (1) CN101635565A (zh)
TW (1) TWI448695B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102419392A (zh) * 2011-11-28 2012-04-18 思瑞浦(苏州)微电子有限公司 振荡电路幅度的数字化检测装置
CN112285602A (zh) * 2020-10-20 2021-01-29 海光信息技术股份有限公司 漏电流检测电路、漏电流处理电路及处理器系统

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102762193A (zh) 2010-02-12 2012-10-31 株式会社资生堂 W/o型乳化化妆品

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6191661B1 (en) * 1997-10-30 2001-02-20 Nippon Precision Circuits, Inc. Oscillator circuit with reduced capacity for AC coupling capacitor
US6448830B1 (en) * 2001-11-05 2002-09-10 International Business Machines Corporation Single-stage tri-state Schmitt trigger
US6549072B1 (en) * 2002-01-16 2003-04-15 Medtronic, Inc. Operational amplifier having improved input offset performance
TW200822528A (en) * 2006-11-07 2008-05-16 Univ Nat Taiwan Science Tech Multi-phase voltage-control osillator

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102419392A (zh) * 2011-11-28 2012-04-18 思瑞浦(苏州)微电子有限公司 振荡电路幅度的数字化检测装置
CN112285602A (zh) * 2020-10-20 2021-01-29 海光信息技术股份有限公司 漏电流检测电路、漏电流处理电路及处理器系统
CN112285602B (zh) * 2020-10-20 2023-07-21 海光信息技术股份有限公司 漏电流检测电路、漏电流处理电路及处理器系统

Also Published As

Publication number Publication date
TWI448695B (zh) 2014-08-11
TW201020561A (en) 2010-06-01
JP2010028496A (ja) 2010-02-04
KR20100010497A (ko) 2010-02-01
US20100019803A1 (en) 2010-01-28

Similar Documents

Publication Publication Date Title
CN100542028C (zh) 振荡器电路和具有振荡器电路的半导体器件
CN101403641B (zh) 温度传感器电路及温度补偿型压电振荡器
US20210152124A1 (en) Oscillator circuit, chip and electronic device
CN103580604A (zh) 环形振荡器以及反相器电路
EP0856935B1 (en) Charge pump circuit
JP2008131455A (ja) 発振回路
JPS63302620A (ja) 出力回路
CN101635565A (zh) 振荡检测电路
CN101141121B (zh) 振荡频率波动减小的环形振荡电路及具有该电路的ic芯片
CN110224689B (zh) 起振电路
US10879858B2 (en) Oscillator circuit using comparator
CN100353280C (zh) 频率修正电路
US6952140B2 (en) Ocillator and electronic device using same
JP4274520B2 (ja) 発振振幅検出回路、発振回路及び発振用集積回路
US6054904A (en) Voltage controlled ring oscillator and charge pump circuit
JP2974304B1 (ja) タイマ回路
CN100433553C (zh) 形成频率可变的振荡器的方法及其结构
JP2003332889A (ja) 発振回路
CN103166601A (zh) 产生可调整输出信号频率的振荡器
US4798973A (en) High frequency charge pump/integrator circuit
JP5075716B2 (ja) 半導体集積回路装置
KR19990076264A (ko) 정전류를 이용한 충방전 발진기 및 그 발진 방법
KR101017149B1 (ko) 전압 제어 발진 회로
CN113691220A (zh) 片上低频振荡器
JP2013162152A (ja) 発振器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20100127