TWI448695B - Oscillation detection circuit - Google Patents

Oscillation detection circuit Download PDF

Info

Publication number
TWI448695B
TWI448695B TW098123916A TW98123916A TWI448695B TW I448695 B TWI448695 B TW I448695B TW 098123916 A TW098123916 A TW 098123916A TW 98123916 A TW98123916 A TW 98123916A TW I448695 B TWI448695 B TW I448695B
Authority
TW
Taiwan
Prior art keywords
circuit
oscillation
potential
output
bipolar transistor
Prior art date
Application number
TW098123916A
Other languages
English (en)
Other versions
TW201020561A (en
Inventor
Koichi Fukushima
Eiichi Hasegawa
Original Assignee
Seiko Npc Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Npc Corp filed Critical Seiko Npc Corp
Publication of TW201020561A publication Critical patent/TW201020561A/zh
Application granted granted Critical
Publication of TWI448695B publication Critical patent/TWI448695B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B1/00—Details
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/01—Shaping pulses
    • H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/19—Monitoring patterns of pulse trains
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2409—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors
    • H03K5/2418—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using bipolar transistors with at least one differential stage

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Oscillators With Electromechanical Resonators (AREA)
  • Manipulation Of Pulses (AREA)

Description

振盪檢測電路
本發明係關於用以檢測出振盪電路中之振盪輸出之振幅成為期待以上的振盪檢測電路。
以往，在由CMOS反相器等所構成之反轉放大電路之輸入輸出間連接壓電振動子而使用之振盪電路中，作為檢測該振盪電路之振盪狀態者，所知的有揭示於日本國專利第3564976號公報之振盪檢測電路。然後，被記載於該專利公報之振盪檢測電路具有以擁有將基準電壓當作輸入之第1輸入端子和將振盪輸出當作輸入之第2輸入端子之CMOS電路所構成之差動放大器，和限制流動於差動放大器之電流的電流限制手段，和因應差動放大器之輸出而控制電容元件之充電或放電之控制電路，根據電容元件而檢測出振盪輸出之期待狀態。
但是，被記載於上述專利公報之振盪檢測電路因所有藉由CMOS電路所構成，故在要求高頻率之振盪輸出之振盪電路中難謂最佳構成。即是，至今水晶振盪用之IC係因應晶片尺寸之小型化及低消耗電流之要求而以CMOS電路被開發出，但是隨著振盪頻率變高，限制了流入當作壓電振動子使用之水晶的電力(水晶電力)。於是，就以其對策而言，嘗試在CMOS中改良Rd(輸出電阻)內藏振盪電路等(例如，日本國專利第2535802號公報)。然後 ，為了因應今後之振盪電路中要求更低消耗電力，必須採用雙極電晶體之電路。雙極振盪電路在其構造上持有電力難流動之特徵。
再者，就以使用雙極電晶體之振盪檢測電路而言，以往所知的有本案發明者所開發之電路，於第8圖表示其構成。振盪檢測電路係由被串聯連接於用以將NPN雙極電晶體6之基極偏壓在所期待之電位的電源-接地間之電阻3及電阻4，和用以將NPN雙極電晶體6之集極偏壓在所期待之電位的電阻5，和被連接於NPN雙極電晶體6之集極的充放電用之電容元件7，和根據電容元件7之電位檢測出振盪輸出之期待狀態的CMOS反相器8所構成。
當藉由如此之電路構成時，理想之動作係於振盪開始時振盪輸出之振幅(電壓值)成為所設定之期待值以下之時，NPN雙極電晶體6之基極電位不會流至集極電流。之後，當該振幅成為期待值以上之時，NPN雙極電晶體6之集極電流流動，依此電容元件7被放電，CMOS反相器8之輸出反轉並輸出檢測振盪之訊號(Vout)。
但是，即使使用雙極電晶體，在第8圖所示之電路中，也存在下述般之課題。即是，有因NPN雙極電晶體6本身之洩漏電流的原因而使得振盪檢測電路全體產生錯誤動作的情形。
詳細而言，若在NPN雙極電晶體6本身無洩漏電流之時，於振盪輸出之振幅成為期待值以下之時，NPN雙極電晶體6呈斷開，電容元件7保持以電阻55之電壓下降份所決定的特定電位。相反的，當具有洩漏電流之時，經由NPN雙極電晶體6，電容元件7漸漸放電，其電位無目的地下降。然後，該電容元件7之電位下降的原因，使得產生振盪輸出之振幅不成為期待值，並且CMOS反相器8之輸出反轉，輸出檢測出振盪的訊號。
本發明係鑑於解決上述問題點而所創作出，其目的在於提供用以檢測出振盪輸出之振幅成為所期待以上之大小的振盪檢測電路中，為了因應更低電力之需求能夠使用雙極電晶體，然後消除因洩漏電流所產生之錯誤動作產生的振盪檢測電路。
為了達成該目的，本發明之振盪檢測電路具備被連接於水晶振動L，輸出振盪訊號之振盪電路；和藉由多數雙極電晶體構成，具有被連接於基準電壓源之第1輸入端子和被連接於上述振盪電路之輸出端的第2輸入端子；輸出根據兩端子間之電位之比較結果之電壓的差動電路；和被連接於該差動電路之輸出端因應上述輸出端之電位而執行充電或放電之電容元件；和根據該電容元件之電位，檢測出上述振盪訊號處於期待狀態，例如振盪訊號之振幅到達至期待值的檢測電路。
就以本發明之振盪檢測電路之更具體構成而言，則有下述般之構成。
上述差動電路中之上述第2輸入端子在無來自上述振盪電路之振盪訊號之時以及振盪初期狀態，被偏壓在低於被輸入至上述第1輸入端子之基準電壓之電壓，上述差動電路之輸出電位為高位準之構成。
再者，上述差動電路中之上述第2輸入端子在無來自上述振盪電路之振盪訊號之時以及振盪初期狀態，被偏壓在高於被輸入至上述第1輸入端子之基準電壓之電壓，上述差動電路之輸出電位為低位準之構成。
並且，上述差動電路具有差動部和反轉部，差動部生成根據上述第1及第2端子間之電位之比較結果的輸出電位，和反轉部係具備有被串聯連接於電源間之雙極電晶體和電阻元件，為生成上述差動部輸出之反轉電位的構成。
再者，上述檢測電路為由史密特(Schmid)電路所構成。
若藉由本發明之振盪檢測電路時，則可以抑制振盪開始時之小振幅時之電容元件之電位變化。依此，可以防止在振盪訊號端不到達期待之振盪狀態之時序的錯誤檢測。
以下，針對本發明之最佳第1實施型態，參照第1至第3圖予以說明。
振盪檢測電路係藉由輸入振盪電路11之振盪輸出(Vosc)，比較該輸入和基準電壓，輸出根據其結果之電壓的差動電路，和因應差動電路之輸出而執行充電或放電之電容元件20，和根據電容元件20之電位變化而檢測出期待之振盪狀態，將其結果當作Vout予以輸出之檢測電路21而構成。
具體而言，差動電路具有在高電位側電源Vdd及低電位側電源Vss之電源間之電流路內串聯連接之PNP雙極電晶體15及NPN雙極電晶體17，和同樣在電源間之電流路內串聯連接之PNP雙極電晶體16及NPN雙極電晶體18，NPN雙極電晶體17及NPN雙極電晶體18之兩射極共同被連接而連接於定電流源19。再者，PNP雙極電晶體15及PNP雙極電晶體16之兩基極共同被連接，並且該共同連接點被連接於PNP雙極電晶體15之集極。
然後，在例如NPN雙極電晶體17之基極，輸入藉由在電源間被串聯連接之電阻元件13及14所生成之基準電壓(Vref)，在NPN雙極電晶體18之基極被輸入振盪電路11之振盪輸出電壓(Vosc)。再者，於無來自振盪電路11之振盪訊號之時，藉由電阻元件23及電阻元件24之分壓比，NPN雙極電晶體18之基極被偏壓在低於基準電壓(Vref)之電壓。依此，構成依據被施加於電晶體17、18之基極的兩輸入電壓所產生之差動。
差動電路之輸出係自NPN雙極電晶體18之集極側被 取出，因應其輸出電壓，電容元件20執行充電或放電，根據電容元件20之電位變化(放電之結果)，檢測電路21檢測出處於期待之振盪狀態。檢測電路21係由例如CMOS反相器所構成。
接著，使用第3圖之電路圖說明第1圖中之振盪電路11之構成。同圖所示之構成為典型之柯比茲(Colpitts)型振盪電路之一例，包含依據其使用型態所實行的各種變更。振盪電路係集極經負荷電阻106而被連接於高電位側電源(Vdd)，射極經電阻元件107而被連接於低電位側電源(Vss)之振盪用雙極電晶體103，和被連接於其基極和低電位側電源(Vss)之間的水晶振動子100，和用以對振盪用雙極電晶體103之基極供給偏壓之串聯連接之電阻元件104以及105。再者，以串聯連接之電容元件101及102分壓水晶振動子100之兩端訊號，連接其連接點和雙極電晶體103之射極。
然後，自振盪用雙極電晶體103之集極側所輸出之振盪訊號，經電容元件108作為振盪輸出(Vosc)被提供至下階段的電路(第1圖所示之振盪檢測電路)。在該振盪電路中，雖經電容元件108取出振盪輸出，但是振盪輸出之偏壓若安定時，即使無該電容元件108亦可。
接著，參照第2圖說明上述第1實施型態所涉及之振盪檢測電路之動作。第2圖為表示各節點之電壓之變化的波形圖，(a)表示節點a，(b)表示節點b，(c)表示節點c之狀態。
當在振盪電路11中開始振盪時，節點a(=Vout)之振盪波形之振幅(電壓位準)漸漸變大，經過特定時間，其振幅超過以基準電壓所設定之臨界值(Vref)之時，NPN雙極電晶體18呈接通(ON)，並使節點b之電位下降(參照第2圖(b))。即是，藉由對NPN雙極電晶體18流通集極電流，使藉由一端被連接於電源而處於充電狀態之電容元件20之電位放電。
然後，當電容元件20之保持電位到達至檢測電路21(CMOS反相器)之反轉臨界值之位準(Vth-inv)時，使接地位準(Vss)之檢測電路之輸出(Vout)變化成電源電壓位準(Vdd)(參照第2圖(c))。依此，成為振盪狀態之檢測。
如此一來，藉由採用振盪檢測電路，且該振盪檢測電路使用依據雙極電晶體所形成之差動電路，即使在低電力化之電路構成中，亦可以抑制洩漏電流之產生，可防止在振盪訊號端不到達期待之振盪狀態之時序的錯誤檢測。
接著，針對本發明之第2實施型態，參照第4至第5圖予以說明。並且，第4圖之電路圖中所賦予之參照號碼係針對與上述第1實施型態之構成要件對應之構成要件賦予相同參照號碼。
振盪檢測電路係藉由輸入振盪電路11之振盪輸出(Vosc)，比較該輸入和基準電壓(Vref)，輸出根據其結果之電壓的差動電路，和因應差動電路之輸出而執行充電或放電之電容元件20，和根據電容元件20之電位變化而檢測出期待之振盪狀態，將其結果當作Vout予以輸出之檢測電路21而構成。
差動電路係由差動部和反轉部所構成。差動部具有在高電位側電源Vdd及低電位側電源Vss之電源間之電流路內串聯連接之PNP雙極電晶體15及NPN雙極電晶體17，和同樣在電源間之電流路內串聯連接之PNP雙極電晶體16及NPN雙極電晶體18，NPN雙極電晶體17及NPN雙極電晶體18之兩射極共同被連接而連接於定電流源19。再者，PNP雙極電晶體15及PNP雙極電晶體16之兩基極共同被連接，並且該共同連接點被連接於PNP雙極電晶體15之集極。
然後，在NPN雙極電晶體17之基極，輸入藉由在電源間被串聯連接之電阻元件13及14所生成之基準電壓(Vref)，在NPN雙極電晶體18之基極被輸入振盪電路11之振盪輸出電壓(Vosc)。再者，於無來自振盪電路11之振盪訊號之時，藉由電阻元件23及電阻元件24之分壓比，NPN雙極電晶體18之基極被偏壓在低於基準電壓(Vref)之電壓。依此，構成依據被施加於電晶體17、18之基極的兩輸入電壓所產生之差動，差動部之輸出自NPN雙極電晶體18之集極側被取出。
反轉部係由在高電位側電源Vdd及低電位側電源Vss之電源間之電流路內被串聯連接之PNP雙極電晶體25和電阻元件26所構成。然後，在PNP雙極電晶體25之基極連接差動部之輸出端(NPN雙極電晶體18之集極)，其集極之電位成為控制後段之電容元件20之充放電之輸出。
電容元件20係因應PNP雙極電晶體25之集極電位而執行充電或放電，根據電容元件20之電位變化(充電之結果)，檢測電路21檢測出處於期待之振盪狀態。檢測電路21係由例如CMOS反相器所構成。
在第4圖中，方塊所示之振盪電路11係與第1實施型態同樣，與第3圖之構成相同，在此省略說明。
接著，參照第5圖說明上述第2實施型態所涉及之振盪檢測電路之動作。第5圖為表示各節點之電壓之變化的波形圖，(a)表示節點a，(b)表示節點b，(c)表示節點c，(d)表示節點d之狀態。
當在振盪電路11中開始振盪時，節點a(=Vout)之振盪波形之振幅(電壓位準)漸漸變大，經過特定時間，其振幅超過以基準電壓所設定之臨界值(Vref)之時，NPN雙極電晶體18呈接通(ON)，並使節點b之電位下降(參照第5圖(b))。即是，藉由對NPN雙極電晶體18流通集極電流，使處於經PNP雙極電晶體16而被連接於高電位(Vdd)之狀態的節點b之電位，移位至更低電位側(Vss)。依此，至此處於斷開(OFF)狀態之PNP雙極電晶體25接通(ON)，使節點c之電位上升(參照第5圖(c))。即是，藉由對NPN雙極電晶體25流通集極電流，使藉由檢測端經電阻元件26而被連接於低電位側電源(Vss)而處於充電狀態之電容元件20之電位放電。
然後，當電容元件20之保持電位到達至檢測電路21(CMOS反相器)之反轉臨界值之位準(Vth-inv)時，使處於高位準(Vdd)之檢測電路之輸出(Vout)變化成低位準(Vss)(參照第5圖(d))。依此，成為振盪狀態之檢測。
如此一來，藉由採用振盪檢測電路，且該振盪檢測電路使用依據雙極電晶體所形成之差動電路，即使在低電力化之電路構成中，亦可以抑制洩漏電流之產生，可防止在振盪訊號端不到達期待之振盪狀態之時序的錯誤檢測。並且，電容元件20充放電之時間常數雖然以PNP雙極電晶體25之Gm來決定，但是其基極電位因非振盪輸出而係以差動電路之輸出來決定，故提高設計之自由度。
以下，針對本發明之第3實施型態，參照第6至第7圖予以說明。並且，第6圖之電路圖中所賦予之參照號碼係針對與上述第1及第2實施型態之構成要件對應之構成要件賦予相同參照號碼。
振盪檢測電路係藉由輸入振盪電路11之振盪輸出(Vosc)，比較該輸入和基準電壓，輸出根據其結果之電壓的差動電路，和因應差動電路之輸出而執行充電或放電之電容元件34，和根據電容元件34之電位變化而檢測出期待之振盪狀態，將其結果當作Vout予以輸出之檢測電路21而構成。
差動電路係由差動部和反轉部所構成。差動部具有在高電位側電源Vdd及低電位側電源Vss之電源間之電流路內串聯連接之PNP雙極電晶體35及NPN雙極電晶體37，和同樣在電源間之電流路內串聯連接之PNP雙極電晶體36及NPN雙極電晶體38，PNP雙極電晶體35及PNP雙極電晶體36之兩射極共同被連接而連接於定電流源39。再者，NPN雙極電晶體37及NPN雙極電晶體38之兩基極共同被連接，並且該共同連接點被連接於NPN雙極電晶體37之集極。
然後，在例如PNP雙極電晶體35之基極，輸入藉由在電源間被串聯連接之電阻元件13及14所生成之基準電壓(Vref)，在PNP雙極電晶體36之基極被輸入振盪電路11之振盪輸出電壓(Vosc)。再者，於無來自振盪電路11之振盪訊號之時，藉由電阻元件23及電子元件24之分壓比，PNP雙極電晶體36之基極被偏壓在高於基準電壓(Vref)之電壓。依此，構成依據被施加於電晶體35、36之基極的兩輸入電壓所產生之差動，差動部之輸出自PNP雙極電晶體36之集極側被取出。
反轉部係由在高電位側電源Vdd及低電位側電源Vss之電源間之電流路內被串聯連接之電阻元件32和NPN雙極電晶體33所構成。然後，在NPN雙極電晶體33之基極連接差動部之輸出端(NPN雙極電晶體36之集極)，其集極之電位成為控制後段之電容元件34之充放電之輸出。
電容元件34係因應NPN雙極電晶體33之輸出而執行充電或放電，根據電容元件34之電位變化(放電之結果)，檢測電路21檢測出處於期待之振盪狀態。檢測電路21係由例如CMOS反相器所構成。
在第6圖中，方塊所示之振盪電路11係與第1實施型態同樣，與第3圖之構成相同，在此省略說明。
接著，參照第7圖說明上述第3實施型態所涉及之振盪檢測電路之動作。第7圖為表示各節點之電壓之變化的波形圖，(a)表示節點a，(b)表示節點b，(c)表示節點c，(d)表示節點d之狀態。
當在振盪電路11中開始振盪時，節點a(=Vout)之振盪波形之振幅(電壓位準之變化)漸漸變大，經過特定時間，其低電位側之振幅成為以基準電壓所設定之臨界值(Vref)以下，PNP雙極電晶體36呈接通(ON)，並使節點b之電位上升(參照第7圖(b))。即是，藉由對PNP雙極電晶體36流通集極電流，使處於經NPN雙極電晶體38而被連接於低電位(Vss)之狀態的節點b之電位，移位至高電位側(Vdd)。依此，至此處於斷開(OFF)狀態之NPN雙極電晶體33接通(ON)，使節點c之電位下降(參照第7圖(c))。即是，藉由對NPN雙極電晶體33流通集極電流，使藉由檢測端經電阻元件32被連接於高電位側電源(Vdd)而處於充電狀態之電容元件34之電位放電。
然後，當電容元件34之保持電位下降達到檢測電路21(CMOS反相器)之反轉臨界值之位準(Vth-inv)時，處於低位準(Vss)之檢測電路之輸出(Vout)變化成高位準(Vdd)(參照第7圖(c))。依此，成為振盪狀態之檢測。
如此一來，藉由採用振盪檢測電路，且該振盪檢測電路使用依據雙極電晶體所形成之差動電路，即使在低電力化之電路構成中，亦可以抑制洩漏電流之產生，可防止在振盪訊號端不到達期待之振盪狀態之時序的錯誤檢測。並且，電容元件34充放電之時間常數雖然以NPN雙極電晶體33之Gm來決定，但是其基極電位因非振盪輸出而係以差動電路之輸出來決定，故提高設計之自由度。
在上述第1至第3實施型態中，雖然以CMOS反相器構成最終執行振盪狀態之檢測的檢測電路21予以說明，但是本發明並不限定於此。即是，亦可以藉由史密特(Schmid)電路構成檢測電路21。
檢測電路21雖然檢測出其前段之電容元件20、34到達至期待值而使輸出反轉，但是在振盪初期狀態下電容元件之電位不安定，當在上述之期待值附近重複不安定之狀態時，隨著其電位檢測電路21之輸出也成為不安定。由於以史密特電路構成檢測電路21，使得一次反轉之檢測電路21之輸出因其遲滯特性，不追隨之後微小電容元件之電位變化，而維持反轉輸出，故可以取得安定之檢測結果。
1、11．．．振盪電路
7、20、34、101、108．．．電容元件
3、4、5、13、14、23、24、26、321、104、105、106、107．．．電阻元件
6、17、18、33、37、38．．．NPN雙極電晶體
15、16、25、35、36、103．．．PNP雙極電晶體
19、39‧‧‧定電流源
8、21‧‧‧檢測電路
100‧‧‧水晶振動子
第1圖為表示本發明之第1實施型態所涉及之振盪檢測電路之電路圖。
第2圖為表示第1圖所示之振盪檢測電路之各節點中之電壓變化的波形圖。
第3圖為表示第1圖所示之振盪電路之構成的電路圖。
第4圖為表示本發明之第2實施型態所涉及之振盪檢測電路之電路圖。
第5圖為表示第4圖所示之振盪檢測電路之各節點中之電壓變化的波形圖。
第6圖為表示本發明之第3實施型態所涉及之振盪檢測電路之電路圖。
第7圖為表示第6圖所示之振盪檢測電路之各節點中之電壓變化的波形圖。
第8圖為表示以往技術所涉及之振盪檢測電路的電路圖。
11‧‧‧振盪電路
20‧‧‧電容元件
13、14、23、24‧‧‧電阻元件
17、18‧‧‧NPN雙極電晶體
15、16‧‧‧PNP雙極電晶體
21‧‧‧檢測電路
100‧‧‧水晶振動子

Claims (3)

  1. 一種振盪檢測電路，其特徵為具備：振盪電路，其係被連接於設置在外部之水晶振動子，輸出振盪訊號；差動電路，其係藉由複數的雙極電晶體而被構成，具有被連接於基準電壓源之第1輸入端子和被連接於上述振盪電路之輸出端之第2輸入端子，並具有根據兩端子間之電位之比較結果的輸出；電容元件，其係被連接於上述差動電路之輸出端，因應其電位執行充電或放電；檢測電路，其係根據上述電容元件之電位，檢測出上述振盪訊號的期待狀態；及偏壓手段，其係將上述差動電路中之上述第2輸入端子，偏壓成比被輸入至上述第1端子之基準電壓低的電壓，在無來自上述振盪電路之振盪訊號之時以及振盪初期狀態，藉由上述偏壓手段所產生的偏壓電壓和被輸入至上述第1輸入端子之基準電壓的比較，上述差動電路之輸出電位為高位準。
  2. 一種振盪檢測電路，其特徵為具備：振盪電路，其係被連接於設置在外部之水晶振動子，輸出振盪訊號；差動電路，其係藉由複數的雙極電晶體而被構成，具有被連接於基準電壓源之第1輸入端子和被連接於上述振 盪電路之輸出端之第2輸入端子，並具有根據兩端子間之電位之比較結果的輸出；電容元件，其係被連接於上述差動電路之輸出端，因應其電位執行充電或放電；檢測電路，其係根據上述電容元件之電位，檢測出上述振盪訊號的期待狀態；及偏壓手段，其係將上述差動電路中之上述第2輸入端子，偏壓成比被輸入至上述第1端子之基準電壓低的電壓，在無來自上述振盪電路之振盪訊號之時以及振盪初期狀態，藉由上述偏壓手段所產生的偏壓電壓和被輸入至上述第1輸入端子之基準電壓的比較，上述差動電路之輸出電位為低位準。
  3. 如申請專利範圍第1或2項所記載之振盪檢測電路，其中，上述差動電路具有差動部和反轉部，差動部係生成根據上述第1及第2端子間之電位之比較結果的輸出電位，反轉部係具備有被串聯連接於電源間之雙極電晶體和電阻元件，生成上述差動部輸出的反轉電位。
TW098123916A 2008-07-22 2009-07-15 Oscillation detection circuit TWI448695B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008188092A JP2010028496A (ja) 2008-07-22 2008-07-22 発振検出回路

Publications (2)

Publication Number Publication Date
TW201020561A TW201020561A (en) 2010-06-01
TWI448695B true TWI448695B (zh) 2014-08-11

Family

ID=41568082

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098123916A TWI448695B (zh) 2008-07-22 2009-07-15 Oscillation detection circuit

Country Status (5)

Country Link
US (1) US20100019803A1 (zh)
JP (1) JP2010028496A (zh)
KR (1) KR20100010497A (zh)
CN (1) CN101635565A (zh)
TW (1) TWI448695B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102762193A (zh) 2010-02-12 2012-10-31 株式会社资生堂 W/o型乳化化妆品
CN102419392B (zh) * 2011-11-28 2013-08-28 思瑞浦微电子科技（苏州）有限公司 振荡电路幅度的数字化检测装置
CN112285602B (zh) * 2020-10-20 2023-07-21 海光信息技术股份有限公司 漏电流检测电路、漏电流处理电路及处理器系统

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411172B2 (en) * 1997-10-30 2002-06-25 Nippon Precision Circuits, Inc. Oscillator circuit with reduced capacity for AC coupling capacitor
US6448830B1 (en) * 2001-11-05 2002-09-10 International Business Machines Corporation Single-stage tri-state Schmitt trigger
US6549072B1 (en) * 2002-01-16 2003-04-15 Medtronic, Inc. Operational amplifier having improved input offset performance
TW200822528A (en) * 2006-11-07 2008-05-16 Univ Nat Taiwan Science Tech Multi-phase voltage-control osillator

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6411172B2 (en) * 1997-10-30 2002-06-25 Nippon Precision Circuits, Inc. Oscillator circuit with reduced capacity for AC coupling capacitor
US6448830B1 (en) * 2001-11-05 2002-09-10 International Business Machines Corporation Single-stage tri-state Schmitt trigger
US6549072B1 (en) * 2002-01-16 2003-04-15 Medtronic, Inc. Operational amplifier having improved input offset performance
TW200822528A (en) * 2006-11-07 2008-05-16 Univ Nat Taiwan Science Tech Multi-phase voltage-control osillator

Also Published As

Publication number Publication date
TW201020561A (en) 2010-06-01
JP2010028496A (ja) 2010-02-04
CN101635565A (zh) 2010-01-27
KR20100010497A (ko) 2010-02-01
US20100019803A1 (en) 2010-01-28

Similar Documents

Publication Publication Date Title
JP2008131455A (ja) 発振回路
JP2010136001A (ja) 発振器
KR100770416B1 (ko) 신호출력회로
TWI448695B (zh) Oscillation detection circuit
US6498539B2 (en) Highly accurate voltage controlled oscillator with RC circuit
JP2005333484A (ja) リング発振回路
TWI756964B (zh) D型正反器
JP4274520B2 (ja) 発振振幅検出回路、発振回路及び発振用集積回路
KR101986799B1 (ko) 저전력과 작은 면적으로 구현한 단일 비교기 구조의 릴렉세이션 발진기
CN107070437B (zh) 一种脉宽稳定电路
JP5035017B2 (ja) 発振回路
JP4829724B2 (ja) 発振回路
JP5193167B2 (ja) 発振器、発振装置
JP5532798B2 (ja) 水晶発振回路
JP2021082861A (ja) コンパレータ
JP2009253729A (ja) 半導体集積回路装置
JPH1079652A (ja) ヒステリシスコンパレータ
TWI858381B (zh) 正交相位檢測器及相關電路
JP5075716B2 (ja) 半導体集積回路装置
JP4986727B2 (ja) 増幅回路
JP3801174B2 (ja) Ｃｍｏｓ−ｅｃｌレベル変換回路
JP5350889B2 (ja) 抵抗増倍回路
JP2974304B1 (ja) タイマ回路
JP2021175061A (ja) 交流増幅器
JP6312022B2 (ja) 発振検出回路及び発振回路

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees