CN100353280C - 频率修正电路 - Google Patents
频率修正电路 Download PDFInfo
- Publication number
- CN100353280C CN100353280C CNB2005100836673A CN200510083667A CN100353280C CN 100353280 C CN100353280 C CN 100353280C CN B2005100836673 A CNB2005100836673 A CN B2005100836673A CN 200510083667 A CN200510083667 A CN 200510083667A CN 100353280 C CN100353280 C CN 100353280C
- Authority
- CN
- China
- Prior art keywords
- circuit
- frequency correction
- data
- signal
- correction data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000012937 correction Methods 0.000 claims description 111
- 230000010355 oscillation Effects 0.000 claims description 39
- 230000003534 oscillatory effect Effects 0.000 claims description 26
- 230000005540 biological transmission Effects 0.000 claims description 15
- 238000012546 transfer Methods 0.000 claims description 13
- 238000004321 preservation Methods 0.000 claims description 6
- 230000008034 disappearance Effects 0.000 claims 5
- 230000001360 synchronised effect Effects 0.000 abstract description 14
- 230000000737 periodic effect Effects 0.000 abstract description 3
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 abstract 2
- 238000010586 diagram Methods 0.000 description 28
- 230000009471 action Effects 0.000 description 17
- 230000015572 biosynthetic process Effects 0.000 description 13
- 239000003990 capacitor Substances 0.000 description 13
- 238000005755 formation reaction Methods 0.000 description 13
- 101000964762 Homo sapiens Zinc finger protein 569 Proteins 0.000 description 8
- 102100040654 Zinc finger protein 569 Human genes 0.000 description 8
- 230000008859 change Effects 0.000 description 7
- 230000000630 rising effect Effects 0.000 description 5
- 238000012360 testing method Methods 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 3
- 229920005591 polysilicon Polymers 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 3
- 230000001052 transient effect Effects 0.000 description 3
- 230000033228 biological regulation Effects 0.000 description 2
- 230000008676 import Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000009514 concussion Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000001514 detection method Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000008569 process Effects 0.000 description 1
- 230000008929 regeneration Effects 0.000 description 1
- 238000011069 regeneration method Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/20—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising resistance and either capacitance or inductance, e.g. phase-shift oscillator
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
- H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
- H03K3/023—Generators characterised by the type of circuit or by the means used for producing pulses by the use of differential amplifiers or comparators, with internal or external positive feedback
- H03K3/0231—Astable circuits
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K2005/00013—Delay, i.e. output pulse is delayed after input pulse and pulse length of output pulse is dependent on pulse length of input pulse
- H03K2005/00078—Fixed delay
- H03K2005/00084—Fixed delay by trimming or adjusting the delay
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- General Physics & Mathematics (AREA)
- Chemical & Material Sciences (AREA)
- Mathematical Physics (AREA)
- Theoretical Computer Science (AREA)
- Crystallography & Structural Chemistry (AREA)
- Computer Hardware Design (AREA)
- Optics & Photonics (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Manipulation Of Pulses (AREA)
- Electric Clocks (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
本发明提供一种频率修正电路，其即使由于外部干扰而使快速切换电路的频率修正数据变化，也可以稳定维持振荡频率。频率修正电路包括：复位信号产生电路(24)；根据锁存时钟ZCLK，锁存保存第一快速切换电路(21)和第二快速切换电路(22)分别产生的频率修正数据ZP1、ZP2的频率修正数据锁存电路(25)；产生锁存时钟ZCLK的锁存时钟产生电路(26)。复位信号产生电路(24)生成：同步于接口电路(27)所产生的启动信号EN的上升沿的周期性复位信号ZRES。锁存时钟产生电路(26)生成：同步于启动信号EN的下降沿的锁存时钟ZCLK。
Description
技术领域
本发明涉及频率修正电路，特别涉及修正根据时间常数电路所设定的时间常数而振荡的振荡电路的振荡频率的振荡频率修正电路。
背景技术
以往，在半导体集成电路(LSI)中，内置采用了电阻R和电容C的RC振荡电路，根据该RC振荡电路所产生的时钟，生成LSI的系统时钟。然而，在LSI内部内置电阻R和电容C的情况下，存在：由于LSI的制造偏差，在这些从动元件的特性上产生偏差，每一个振荡电路的振荡频率不同的问题。因此，在以往，利用多晶硅熔断器(polysilicon fuse)等的快速切换(zapping)元件，生成频率修正数据，利用该频率修正数据，将振荡频率修正为目标值。
图16是现有的频率修正电路的电路图。RC振荡电路10包括：磁滞逆变器11、逆变器12、P沟道型MOS晶体管13所构成的振荡环路；将振荡电路的振荡波形进行整形后，输出时钟OSCCLK的波形整形用逆变器14；连接在所述振荡环路上，并由电阻Rosc1、Rosc2、Rosc3、Rosc4和电容Cosc构成的时间常数电路15。
另外，设有：根据复位信号RESET，产生与快速切换元件的连接状态相应的频率修正数据ZP1、ZP2的第一快速切换电路21和第二快速切换电路22。快速切换元件的连接、非连接是根据施加在快速切换端子ZAP1、ZAP2上的电压而永久性设定的。
从这些第一快速切换电路21和第二快速切换电路22所产生的频率修正数据ZP1、ZP2由频率修正数据译码器23来读出，该读出数据ZDC10、ZDC00、ZDC01分别施加在CMOS模拟开关所构成的开关SW1、SW2、SW3的接通断开控制端子上。
例如，在作为来自第一快速切换电路21和第二快速切换电路22频率修正数据的(ZP1、ZP2)为(1，0)的情况下，频率修正数据译码器23的读出数据(ZDC10、ZDC00、ZDC01)变为(1，0，0)。于是，开关SW1接通、开关SW2、SW3断开，所以电阻Rosc1的一端被接地，从而时间常数电路15变为由电阻Rosc1和电容Cosc构成。该情况下，RC振荡电路10在电阻Rosc1和电容Cosc中以时间常数相应的振荡频率fosc振荡。即，P沟道型MOS晶体管13接通的期间，电容Cosc被充电而磁滞逆变器11的输入端子的电位上升，如果磁滞逆变器11的输出反转，则通过反相器12，P沟道型MOS晶体管13断开。
于是，已经充电到电容Cosc中的电荷通过电阻Rosc1而放电为接地电位。这样，磁滞逆变器11的输入端子的电位下降，若磁滞逆变器11的输出反转，则通过反相器12，P沟道型MOS晶体管13接通。通过重复该充电动作和放电动作，从而RC振荡电路10振荡。因此，根据该频率修正电路，通过根据快速切换元件的连接状态来产生所要的频率修正数据ZP1、ZP2，从而可以修正RC振荡电路10的振荡频率。
【专利文献1】
特开2000-148064号公报
然而，一般地，在内置了上述RC振荡电路10的LSI动作中的情况下，外部干扰从LSI的某一个端子进入LSI的内部，有时会改变保存在第一快速切换电路21和第二快速切换电路22中的频率修正数据。例如，在第一快速切换电路21的频率修正数据ZP1从「1」变化为「0」的情况下，变为(ZP1、ZP2)＝(0，0)。与此相应，频率修正数据译码器23的读出数据(ZDC10、ZDC00、ZDC01)从(1，0，0)变化为(0，1，0)。
于是，连接在振荡环路上的电阻和电容的构成，从电阻Rosc1和电容Cosc的构成变为电阻Rosc1、Rosc2和电容Cosc的构成，所以此时的振荡频率低于目标的振荡频率fosc。为了使由于外来干扰而变化的频率修正数据(ZP1、ZP2)恢复为原来的数据(1，0)，需要再一次输入复位信号RESET，但是，通常复位信号RESET构成为只在LSI的电源投入时才能输入，所以实际上已经变化一次的频率修正数据ZP1、ZP2是不可能恢复为正常值的。
发明内容
因此，本发明是一种震荡频率修正电路，其中修正根据设定在时间常数电路中的时间常数而振荡的振荡电路的振荡频率，其特征在于，包括：快速切换电路，其具有快速切换元件，并根据周期性输入的复位信号，产生与快速切换元件状态相应的频率修正数据；频率修正数据锁存电路，其根据晚于所述复位信号产生的锁存时钟，锁存保存由所述快速切换电路产生的所述频率修正数据；和时间常数调整电路，其根据保存在所述频率修正数据锁存电路中的频率修正数据，调整所述时间常数电路的时间常数。
并且，在上述的构成中，周期性的复位信号或频率修正数据锁存电路用的锁存时钟是利用从微型计算机传送来的芯片启动信号或指定设备地址的地址数据来生成的。
进一步，设置：计数从微型计算机传送来的数据的位数的串行数据计数器；通过根据该计数输出来控制频率修正数据锁存电路的锁存时钟，从而只在从微型计算机传送来的数据为特定位数的情况下，锁存保存来自快速切换电路的频率修正数据。
根据本发明，构成为将快速切换电路的频率修正数据周期性地再生为正常值，并且，设置锁存保存其再生后的频率修正数据的频率修正数据锁存电路，因此，即使由于外部干扰，快速切换电路的频率修正数据变化，也可以稳定地维持目标的振荡频率。
另外，通过利用从微型计算机传送来的芯片启动信号或指定设备地址的地址数据来生成周期性的复位信号或频率修正数据锁存电路用的锁存时钟，从而具有：在具备与微型计算机之间的接口的LSI中，通过已经存在的接口的利用，可以使电路构成变为简单的优点。
进而，通过设置：计数从微型计算机传送来的数据的位数的串行数据计数器，并根据该计数输出来控制频率修正数据锁存电路的锁存时钟，从而只在从微型计算机传送来的数据为特定位数的情况下，锁存保存来自快速切换电路的频率修正数据。因此，在从微型计算机接收数据的过程中，即使外部干扰进入、快速切换电路的频率修正数据发生变化，也因为该已经变化的频率修正数据没有被锁存，故更可靠地维持目标振荡频率成为可能。
附图说明
图1是本发明第一实施方式的频率修正电路的电路图。
图2是说明第一快速切换电路21的图。
图3是频率修正数据锁存电路25的电路图。
图4是频率修正数据译码器23的电路图。
图5是复位信号产生电路24的电路图。
图6是锁存时钟产生电路26的电路图。
图7是共用了复位信号产生电路24与图6的锁存时钟产生电路26的重复部分的电路的电路图。
图8是接口电路27的电路图。
图9是说明本发明第一实施方式的频率修正电路的动作的时间图。
图10是使用于本发明第二实施方式的频率修正电路的接口电路的电路图。
图11是说明本发明第二实施方式的频率修正电路的动作的时间图。
图12是本发明第三实施方式的频率修正电路的电路图。
图13是使用于本发明第三实施方式的频率修正电路的锁存时钟产生电路的电路图。
图14是说明本发明第三实施方式的频率修正电路的动作的时间图。
图15是说明本发明第三实施方式的频率修正电路的动作的时间图。
图16是现有的频率修正电路的电路图。
图中：10-RC振荡电路，11-磁滞逆变器，12-反相器，13-P沟道型MOS晶体管，14-波形整形用逆变器，15-时间常数电路，21-第一快速切换电路，22-第二快速切换电路，23-频率修正数据译码器，24-复位信号产生电路，25-频率修正数据锁存电路，26-锁存时钟产生电路，27-接口电路，28-串行数据输入寄存器，30-微型计算机，40-串行数据计数器。
具体实施方式
下面，参照附图，说明本发明第一实施方式的频率修正电路。如图1的全体电路构成所示，该频率修正电路是在图16的电路的基础上，还包括：产生周期性复位信号ZRES的复位信号产生电路24；根据锁存时钟ZCLK，锁存保存第一快速切换电路21和第二快速切换电路22分别产生的频率修正数据ZP1、ZP2的频率修正数据锁存电路25；产生锁存时钟ZCLK的锁存时钟产生电路26。
复位信号产生电路24生成：同步于与LSI外部的微型计算机30之间进行接口的接口电路27所产生的启动信号EN上升(产生信号)为H电平(高电平)的周期性复位信号ZRES。另外，锁存时钟产生电路26生成：同步于所述启动信号EN下降(信号消失)为L电平(低电平)的锁存时钟ZCLK。
第一快速切换电路21和第二快速切换电路22中所产生的频率修正数据ZP1、ZP2周期性地再生为正常值，根据比复位信号ZRES晚产生的锁存时钟ZCLK，将该已经再生的频率修正数据ZP1、ZP2锁存保存在频率修正数据锁存电路25中。该频率修正数据锁存电路25的输出数据ZPD1、ZPD2由频率修正数据译码器23来读出，该读出数据ZDC10、ZDC00、ZDC01分别施加在开关SW1、SW2、SW3的接通断开控制端子上。
下面，参照附图，说明上述每一个电路的详细构成。另外，对于RC振荡电路10、时间常数电路15，因为和以往的例子相同，故省略其说明。
图2是说明第一快速切换电路21的图，图2(a)是其电路图，图2(b)是说明其动作的表，图2(c)是图2(a)的“或非”电路211的晶体管电路图。第二快速切换电路22构成也和这个同样。
如图2(a)所示，第一快速切换电路21包括：“或非”电路211、反相器212和作为快速切换元件的由多晶硅构成的熔断器213。“或非”电路211的输出被输入到反相器212，反相器212的输出输入到“或非”电路211的第一输入端子。复位信号ZRES输入到“或非”电路211的第二输入端子。另外，在熔断器213为连接状态(非切断状态)中，熔断器213的一端连接在快速切换端子ZAP1上，在其另一端上施加电源电位VDD。
说明该第一快速切换电路21的动作。假设：熔断器213为连接状态(非切断状态)的情况下，输入复位信号ZRES。复位信号ZRES是具有规定脉冲宽度的脉冲信号。如果复位信号ZRES变为「1」(H电平＝高电平)，则“或非”电路211输出「0」(L电平＝低电平)。设定晶体管尺寸，以使“或非”电路211的N沟道型MOS晶体管MN1以比熔断器213的阻抗还足够小的阻抗导通。于是，快速切换端子ZAP1的电位下降为L电平，作为反相器212输出的频率修正数据ZP1暂时变为「1」。接收这个，“或非”电路211的N沟道型MOS晶体管MN2也变为导通状态。
然后，如果复位信号ZRES变为「0」(L电平)，则“或非”电路211的N沟道型MOS晶体管MN1变为截止。因此，若设定晶体管尺寸，以使“或非”电路211的N沟道型MOS晶体管MN2以比熔断器213的阻抗还充分大的阻抗导通，则快速切换端子ZAP1的电位变化为H电平，作为反相器212输出的频率修正数据ZP1稳定在「0」。
另一方面，在快速切换端子ZAP1上施加规定的高电压，使熔断器213通过过大电流而切断它。这样，在熔断器213为切断状态的情况下，输入复位信号ZRES。如果复位信号ZRES变为「1」(H电平)，则“或非”电路211输出「0」(L电平)。于是，快速切换端子ZAP1的电位变为L电平，作为反相器212输出的频率修正数据ZP1暂时性地变为「1」。
然后，如果复位信号ZRES变为「0」(L电平)，则“或非”电路211变为和反相器等效的电路，作为反相器212输出的频率修正数据ZP1(数据「1」)由反相器212和“或非”电路211所构成的保存电路所保存。这样，通过利用快速切换元件来改变电路性结构，从而可以产生频率修正数据ZP1、ZP2。
图3是频率修正数据锁存电路25的电路图。该电路包括：同步于锁存时钟ZCLK，分别锁存保存频率修正数据ZP1、ZP2的第一锁存电路251和第二二锁存电路252。
图4是频率修正数据译码器23的电路图。该电路包括：两个反相器231、232和三个“与”电路233、234、235。图5是复位信号产生电路24的电路图。该电路是检测所输入的启动信号EN的上升沿之后，产生与其同步的复位信号ZRES(脉冲信号)的电路，包括：反相器241、242、延迟电路243和“或非”电路244。
图6是锁存时钟产生电路26的电路图。该电路是检测所输入的启动信号EN的上升沿之后，产生与其同步的锁存时钟ZCLK(脉冲信号)的电路，包括反相器261、262、延迟电路263、和“与”电路264。图7是共用了图5的复位信号产生电路24和图6的锁存时钟产生电路26的重复部分的电路的电路图，用少的元件数可以生成复位信号ZRES和锁存时钟ZCLK。
图8是与LSI外部的微型计算机30之间进行接口的接口电路27的电路图。该接口电路27包括：接收从微型计算机30串行传送来的数据的数据输入端子DI；接收数据的传送时钟的时钟输入端子CL；接收把LSI设定为选择状态的芯片启动信号的芯片启动端子CE。芯片启动信号为H电平时，通过“与”电路271的、来自微型计算机30的串行数据SDI(LSI为显示驱动器的情况下，是显示数据)同步于通过时钟输出电路272的串行传送时钟SCL，传送到串行数据输入寄存器28并暂时存储。
然后，芯片启动端子CE所接收的芯片启动信号直接作为所述启动信号EN，被利用于复位信号产生电路24和锁存时钟产生电路26。在此，周期性进行来自微型计算机30的串行数据传送，周期性地产生芯片启动信号。因此，启动信号EN也是周期性地产生。
参照图9的时间图，说明上述构成的频率修正电路的动作。首先，利用LSI测试器的振荡电路10的振荡频率试验结果是，为了获得目标振荡频率fosc，有必要将频率修正数据(ZP1、ZP2)设定为(1，0)。该情况下，在第一快速切换电路21的快速切换端子ZAP1上施加规定的高电压，在熔断器213中通过过大电流而切断它。另一方面，对于第二快速切换电路22的熔断器213，成为连接状态。
如果来自接口电路27的启动信号EN上升，则接收这个，由复位信号产生电路24产生复位信号ZRES。利用该复位信号ZRES，第一快速切换电路21和第二快速切换电路22被复位，复位后的频率修正数据(ZP1、ZP2)被设定为(1，0)。然后，如果启动信号EN下降，则由锁存时钟产生电路26产生锁存时钟ZCLK。与该锁存时钟ZCLK同步，在频率修正数据锁存电路25中锁存保存频率修正数据(ZP1、ZP2)＝(1，0)。
频率修正数据译码器23根据保存在频率修正数据锁存电路25中的频率修正数据(ZP1、ZP2)＝(1，0)，进行读出，把读出数据(ZDC10、ZDC00、ZDC01)＝(1，0，0)向开关SW1、SW2、SW3输出。于是，开关SW1接通、开关SW2、SW3断开，所以通过将电阻Rosc1的一端接地，从而时间常数电路15变为由电阻Rosc1和电容Cosc构成。由此，RC振荡电路10由电阻Rosc1和电容Cosc输出：与时间常数相应的振荡频率fosc(Cosc+Rosc1)的振荡时钟OSCCLK。
如上所述，由于来自接口电路27的启动信号EN是周期性地产生，所以第一快速切换电路21、第二快速切换电路22的动作和频率修正数据锁存电路25的锁存动作也周期性进行，RC振荡电路10的振荡频率fosc维持恒定。
在由于某种原因，外来干扰从LSI的某一个端子进入，第一快速切换电路21或第二快速切换电路22的频率修正数据ZP1、ZP2发生变化的情况下，例如第一快速切换电路21的频率修正数据ZP1从「1」变化为「0」情况下，虽然变为(ZP1、ZP2)＝(0，0)，但其后，接口电路27从微型计算机30接收数据，从而产生启动信号EN，利用上述的动作，可以恢复(ZP1、ZP2)＝(0，0)。因为保存在频率修正数据锁存电路25中的频率修正数据ZP1、ZP2完全没有变化，所以RC振荡电路10的振荡频率fosc维持恒定。
下面，参照附图说明本发明第二实施方式的频率修正电路。该电路的整体构成和图1的电路虽然同样，但是，接口电路27的构成不同于第一实施方式。图10是本实施方式的接口电路27的电路图。该接口电路27具有如下功能：在从微型计算机30将地址数据(是指定设备、特别在本实施方式中是指定内置了该频率修正电路的LSI的地址数据)与数据一起传送的情况下，核对该地址数据是否为预先设定在LSI中的固有地址。
接口电路27还包括：接收从微型计算机30串行传送来的、数据和地址数据的数据输入端子DI、接收数据和地址数据的传送时钟的时钟输入端子CL、和接收把LSI设定为选择状态的芯片启动信号的芯片启动端子CE。在芯片启动信号为H电平时，通过“或非”电路271A的、来自微型计算机30的串行数据SDI(LSI为显示驱动器的情况下为显示数据)同步于通过时钟输出电路272A的串行传送时钟，传送到串行数据输入寄存器28，并暂时存储。
该接口电路27还包括：从微型计算机30取入同步于地址传送时钟而串行传送来的地址数据，并将其暂时存储的CCB地址寄存器273(CCB是Computer Contror Bus的缩写)；读出暂时存储在CCB地址寄存器273中的地址数据，并核对其是否为预先设定在LSI中的固有地址之后，产生地址核对信号(已经核对了的情况下是H电平信号)的CCB地址译码器274；检测芯片启动信号的上升沿和下降沿的芯片启动检测电路275；与芯片启动信号的上升沿同步，取入并保存地址核对信号，与芯片启动信号的下降沿同步而复位的地址核对信号寄存器276。并且，地址核对信号寄存器276的输出作为启动信号EN而被利用，向第一实施方式的复位信号产生电路24和锁存时钟产生电路26供给。
参照图11的时间图说明上述构成的频率修正电路的动作。首先，和第一实施方式同样，利用LSI测试器的振荡电路10的振荡频率试验的结果，为了获得目标振荡频率数fosc，需要将频率修正数据(ZP1、ZP2)设定为(1，0)。该情况下，将规定的高电压施加在第一快速切换电路21的快速切换端子ZAP1上，使过大电流通过熔断器213而切断它。另一方面，至于第二快速切换电路22的熔断器213仍然为连接状态。
因此，如果从微型计算机30传送地址数据，在接口电路27的CCB地址译码器274中已经进行核对，则作为其输出的地址核对信号变为H电平。然后，同步于芯片启动信号的上升沿，该地址核对信号被地址核对信号寄存器276取入。于是，作为地址核对信号寄存器276输出的启动信号EN上升为H电平，由复位信号产生电路24接收它而产生复位信号ZRES。
利用该复位信号ZRES，第一快速切换电路2 1和第二快速切换电路22被复位，复位后的频率修正数据(ZP1、ZP2)被设定为(1，0)。然后，如果芯片启动信号下降，则地址核对信号寄存器276被复位，启动信号EN下降为L电平，由锁存时钟产生电路26产生锁存时钟ZCLK。与该锁存时钟ZCLK同步，在频率修正数据锁存电路25中锁存保存频率修正数据(ZP1、ZP2)＝(1，0)。
从此以后，和第一实施方式同样，频率修正数据译码器23根据保存在频率修正数据锁存电路25中的频率修正数据(ZP1、ZP2)＝(1，0)，进行读出，并把读出数据(ZDC10、ZDC00、ZDC01)＝(1，0，0)向开关SW1、SW2、SW3输出。于是，开关SW1接通、开关SW2、SW3断开，所以电阻Rosc1的一端接地，时间常数电路15变为由电阻Rosc1和电容Cosc构成。由此，RC振荡电路10由电阻Rosc1和电容Cosc输出：对应于时间常数的振荡频率fosc(Cosc+Rosc1)的振荡时钟OSCCLK。
然后，在由于某种原因，外来干扰从LSI的某一个端子进入，例如第一快速切换电路21的ZP1已经从「1」变化为「0」情况下，虽然变为(ZP1、ZP2)＝(0，0)，但其后，由于接口电路27从微型计算机30接收地址数据，通过与LSI固有的地址数据进行核对，从而产生启动信号EN，由于上述的动作，可以恢复为(ZP1、ZP2)＝(1，0)。因为保存在频率修正数据锁存电路25中的频率修正数据ZP1、ZP2完全没有变化，所以RC振荡电路10的振荡频率fosc维持恒定。
下面，参照附图说明本发明的第三实施方式的频率修正电路。该电路是在第一实施方式的电路(图1)中设置串行数据计数器40，其通过对来自微型计算机30的传送时钟进行计数，从而计数串行传送数据的位数，仅在成为某一特定计数值时产生计数输出信号SDCNT；同时，根据接口电路27的启动信号EN和串行数据计数器40的计数输出信号SDCNT，以使从锁存时钟产生电路26A产生锁存时钟ZCLK的方式，变更了锁存时钟产生电路26A的电路。
如果更具体地说明，则接口电路27和第一实施方式中所说明的电路(图8)相同。串行数据计数器40通过计数通过接口电路27的传送时钟SCL，从而计数串行传送数据。如图13(a)所示，锁存时钟产生电路26A是图6的“与”电路264变更为三个输入的“与”电路264A，计数输出信号SDCNT输入到该“与”电路264A。
即，根据锁存时钟产生电路26A，仅在启动信号EN下降为L电平、且产生了计数输出信号SDCNT时(即，变为H电平)，产生锁存时钟ZCLK。复位信号产生电路24虽然和第一实施方式相同，但在与锁存时钟产生电路26A合成一体的情况下，变为图13(b)的电路构成。在图13(b)的电路中，图7的电路的“与”电路264变更为三个输入的“与”电路264A，计数输出信号SDCNT输入到该“与”电路264A中。
串行数据计数器40是：原本在LSI接收从微型计算机30传送来的数据之际，暂时性地接收到串行数据输入寄存器28中，仅在该数据具有某一特定位数的情况下，启动从串行数据输入寄存器28向下一级电路传送该数据的电路。在本实施方式中，通过追加该串行数据计数器40，从而仅在从微型计算机30传送的数据为特定位数的情况下，把第一快速切换电路21和第二快速切换电路22的频率修正数据ZP1、ZP2锁存保存在频率修正数据锁存电路25中，因此更可靠的频率修正成为可能。
下面，参照附图14的时间图，说明上述构成的频率修正电路的动作。在此，仅说明：伴随设置串行数据计数器40的、本实施方式的特有动作。另外，利用LSI测试器的振荡电路10的振荡频率试验结果，为了获得目标振荡频率数fosc，将频率修正数据(ZP1、ZP2)设定为(1，0)。另外，串行数据计数器40所计数的时钟数等于数据的位数，即每一个传送时钟从微型计算机30串行传送1位的数据。
接口电路27正常接收从微型计算机30传送来的数据时，串行数据计数器40的计数输出信号SDCNT在每次结束数据传送时变为H电平，由锁存时钟产生电路26A正常产生锁存时钟ZCLK。
另一方面，接口电路27正在接收从微型计算机30传送来的数据时，如果外来干扰进入，在传播微型计算机30与接口电路27之间的通信的通信线路(芯片启动线路、传送时钟线路、数据线路)上产生干扰信号，传送时钟SCL产生异常，则串行数据计数器40的计数输出信号SDCNT不是每次结束数据传送时变为H电平，而是仍然为L电平。
于是，即使启动信号EN下降为L电平，锁存时钟产生电路26A也不会产生锁存时钟ZCLK。因此，由于外来干扰的影响，即使频率修正数据(ZP1、ZP2)例如从(1，0)变化为(0，0)，该错误的频率修正数据(0，0)也不会锁存在频率修正数据锁存电路25中，所以RC振荡电路10的振荡频率fosc维持恒定。
下面，说明本发明的第四实施方式的频率修正电路。该频率修正电路是将第三实施方式的频率修正电路的接口电路27置换为第二实施方式的(图10)的接口电路的构成。即，如上所述，该接口电路27包括CCB地址寄存器273、CCB地址译码器274、芯片启动检测电路275、地址核对信号寄存器276。并且，还具备：计数来自该接口电路27的传送时钟SCL的串行数据计数器40。
如图15的时间图所示，上述构成的频率修正电路的动作兼具第二实施方式和第三实施方式的电路的动作特征。即，如果在接口电路27中核对从微型计算机30传送来的地址数据，则进行第一快速切换电路21和第二快速切换电路22的复位。另外，在从微型计算机30传送数据之际，仅在串行数据计数器40的传送时钟SCL的计数值变为特定计数值时，才将保存在第一及第二快速切换电路22中的频率修正数据ZP1、ZP2锁存在频率修正数据锁存电路25内。这样，RC振荡电路10的振荡频率fosc维持恒定。
在上述的第一至第四实施方式中，包括两个快速切换电路、即第一及第二快速切换电路21、22，但是，在进行更精密的频率修正的情况下，也可以增加其数目。该情况下，伴随其增加，可以增加频率修正数据锁存电路25的位数，也可适当变更频率修正数据译码器23或时间常数电路15的构成。
Claims (12)
1、一种振荡频率修正电路，其中修正根据时间常数电路所设定的时间常数而振荡的振荡电路的振荡频率，其特征在于，包括：
快速切换电路，其具有快速切换元件，并根据周期性输入的复位信号，产生与快速切换元件状态相应的频率修正数据；
频率修正数据锁存电路，其根据比所述复位信号晚产生的锁存时钟，锁存保存由所述快速切换电路产生的所述频率修正数据；和
时间常数调整电路，其根据保存在所述频率修正数据锁存电路中的频率修正数据，调整所述时间常数电路的时间常数。
2、根据权利要求1所述的振荡频率修正电路，其特征在于，还包括：
复位信号产生电路，其根据启动信号的产生来产生所述复位信号；和
锁存时钟产生电路，其根据所述启动信号的消失来产生所述锁存时钟。
3、根据权利要求2所述的振荡频率修正电路，其特征在于，
还包括接口电路，其接收从微型计算机串行传送来的数据、所述数据的传送时钟和芯片启动信号；
把所述芯片启动信号作为所述启动信号来利用。
4、根据权利要求2所述的振荡频率修正电路，其特征在于，
还包括接口电路，其接收从微型计算机串行传送来的数据、指定设备地址的地址数据和芯片启动信号，核对所述地址数据为预先设定的固有地址之后，产生地址核对信号；
把所述地址核对信号作为所述启动信号来利用。
5、根据权利要求4所述的振荡频率修正电路，其特征在于，
还包括地址核对信号寄存器，其根据所述芯片启动信号，保存所述地址核对信号。
6、根据权利要求5所述的振荡频率修正电路，其特征在于，
所述地址核对信号寄存器根据所述芯片启动信号的产生而取入所述地址核对信号，根据所述芯片启动信号的消失而复位。
7、一种振荡频率修正电路，其中修正根据时间常数电路所设定的时间常数而振荡的振荡电路的振荡频率，其特征在于，包括：
接口电路，其接收从微型计算机串行传送来的数据、所述数据的传送时钟和芯片启动信号；
串行数据计数器，其通过计数所述传送时钟来计数所述数据的位数；
复位信号产生电路，其根据所述芯片启动信号的产生来产生复位信号；
锁存时钟产生电路，其根据所述芯片启动信号的消失及所述串行数据计数器的计数输出而产生锁存时钟；
快速切换电路，其具有快速切换元件，并根据复位信号，产生与快速切换元件相应的频率修正数据；
频率修正数据锁存电路，其根据所述锁存时钟，锁存保存所述快速切换电路所产生的所述频率修正数据；和
时间常数调整电路，其根据所述频率修正数据锁存电路所保存的频率修正数据，调整所述时间常数电路的时间常数。
8、一种振荡频率修正电路，其中修正根据时间常数电路所设定的时间常数而振荡的振荡电路的振荡频率，其特征在于，包括：
接口电路，其接收从微型计算机串行传送来的数据、指定设备地址的地址数据、所述数据及地址数据的传送时钟和芯片启动信号，核对所述地址数据为预先设定的固有地址之后，产生地址核对信号；
串行数据计数器，其通过计数所述传送时钟来计数所述数据的位数；
复位信号产生电路，其根据所述地址核对信号的产生来产生复位信号；
锁存时钟产生电路，其根据所述地址核对信号的消失及所述串行数据计数器的计数输出而产生锁存时钟；
快速切换电路，其具有快速切换元件，并根据复位信号，产生与快速切换元件的状态相应的频率修正数据；
频率修正数据锁存电路，其根据所述锁存时钟，锁存保存所述快速切换电路所产生的所述频率修正数据；和
时间常数调整电路，其根据所述频率修正数据锁存电路所保存的频率修正数据，调整所述时间常数电路的时间常数。
9、根据权利要求8所述的振荡频率修正电路，其特征在于，
还包括地址核对信号寄存器，其根据所述芯片启动信号来保存所述地址核对信号。
10、根据权利要求9所述的振荡频率修正电路，其特征在于，
所述地址核对信号寄存器根据所述芯片启动信号的产生而取入所述地址核对信号，根据所述芯片启动信号的消失而复位。
11、根据权利要求1、7、8中任一项所述的振荡频率修正电路，其特征在于，所述快速切换元件是熔断器。
12、根据权利要求1、7、8中任一项所述的振荡频率修正电路，其特征在于，所述时间常数电路包括电阻和电容。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2004228006A JP4596848B2 (ja) | 2004-08-04 | 2004-08-04 | 周波数補正回路 |
| JP2004228006 | 2004-08-04 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1734390A CN1734390A (zh) | 2006-02-15 |
| CN100353280C true CN100353280C (zh) | 2007-12-05 |
Family
ID=35799442
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNB2005100836673A Expired - Fee Related CN100353280C (zh) | 2004-08-04 | 2005-07-12 | 频率修正电路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7199676B2 (zh) |
| JP (1) | JP4596848B2 (zh) |
| KR (1) | KR100683103B1 (zh) |
| CN (1) | CN100353280C (zh) |
| TW (1) | TWI311407B (zh) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4796983B2 (ja) * | 2007-03-08 | 2011-10-19 | オンセミコンダクター・トレーディング・リミテッド | シリアル／パラレル変換回路、液晶表示駆動回路 |
| CN103187925B (zh) * | 2011-12-31 | 2016-06-15 | 意法半导体研发（上海）有限公司 | 使用跟踪振荡器电路的hs-can总线时钟恢复 |
| CN104410389B (zh) * | 2014-11-21 | 2017-03-29 | 安庆师范学院 | 一种基于复杂三互锁存单元的抗辐射加固触发器电路 |
| CN105071788A (zh) * | 2015-08-18 | 2015-11-18 | 成都九华圆通科技发展有限公司 | 宽带数字信号干预源 |
| TWI817362B (zh) * | 2021-12-03 | 2023-10-01 | 南亞科技股份有限公司 | 資料接收電路 |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5663658A (en) * | 1994-02-24 | 1997-09-02 | Micron Technology, Inc. | Low current redundancy fuse assembly |
| CN1237038A (zh) * | 1998-04-25 | 1999-12-01 | 普诚科技股份有限公司 | 振荡器内建于集成电路内的频率调整方法与装置 |
| JP2002261243A (ja) * | 2001-03-02 | 2002-09-13 | Sanyo Electric Co Ltd | 電流調整回路 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62200804A (ja) * | 1986-02-27 | 1987-09-04 | Ricoh Co Ltd | プログラム可能なアナログ量素子をもつ半導体集積回路装置 |
| KR950003022B1 (ko) * | 1992-03-20 | 1995-03-29 | 금성일렉트론 주식회사 | 수평동기 신호의 주파수 보정회로 |
| KR960011261B1 (ko) * | 1993-06-11 | 1996-08-21 | 삼성전자 주식회사 | 반도체집적회로의회로소자값조정회로및방법 |
| JP2571020B2 (ja) * | 1994-07-29 | 1997-01-16 | 日本電気株式会社 | 発振回路 |
| JP2000148064A (ja) * | 1998-11-06 | 2000-05-26 | Seiko Instruments Inc | 電子回路の特性調整装置、液晶駆動装置、及び携帯用電話 |
| JP4048884B2 (ja) * | 2002-09-10 | 2008-02-20 | セイコーエプソン株式会社 | ヒューズ回路及び表示駆動回路 |
-
2004
- 2004-08-04 JP JP2004228006A patent/JP4596848B2/ja not_active Expired - Fee Related
-
2005
- 2005-07-12 CN CNB2005100836673A patent/CN100353280C/zh not_active Expired - Fee Related
- 2005-08-01 TW TW094126089A patent/TWI311407B/zh not_active IP Right Cessation
- 2005-08-03 KR KR1020050070938A patent/KR100683103B1/ko not_active IP Right Cessation
- 2005-08-04 US US11/196,512 patent/US7199676B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5663658A (en) * | 1994-02-24 | 1997-09-02 | Micron Technology, Inc. | Low current redundancy fuse assembly |
| CN1237038A (zh) * | 1998-04-25 | 1999-12-01 | 普诚科技股份有限公司 | 振荡器内建于集成电路内的频率调整方法与装置 |
| JP2002261243A (ja) * | 2001-03-02 | 2002-09-13 | Sanyo Electric Co Ltd | 電流調整回路 |
Also Published As
| Publication number | Publication date |
|---|---|
| TW200606511A (en) | 2006-02-16 |
| US20060033583A1 (en) | 2006-02-16 |
| US7199676B2 (en) | 2007-04-03 |
| TWI311407B (en) | 2009-06-21 |
| KR100683103B1 (ko) | 2007-02-15 |
| JP4596848B2 (ja) | 2010-12-15 |
| CN1734390A (zh) | 2006-02-15 |
| KR20060049065A (ko) | 2006-05-18 |
| JP2006050217A (ja) | 2006-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN100449860C (zh) | 数据认证电路、电池组件和携带型电子设备 | |
| US9231598B2 (en) | Multiplexed oscillators | |
| US7334151B2 (en) | Method of and device for detecting cable connection using an oscillation circuit and a counter | |
| CN101584098B (zh) | 无接点传送装置 | |
| US7948263B2 (en) | Power gating circuit and integrated circuit including same | |
| US6535075B2 (en) | Tunable on-chip capacity | |
| CN100353280C (zh) | 频率修正电路 | |
| CN110928212B (zh) | 唤醒电路、唤醒方法 | |
| CN101167253B (zh) | 锁相环电路 | |
| CN112039606B (zh) | 一种解码电路及芯片 | |
| CN102160291B (zh) | 振荡电路、dc-dc转换器和半导体器件 | |
| CN101604182A (zh) | 自动调整时钟频率的方法以及时钟频率调整电路 | |
| CN105390761A (zh) | 半导体装置、电池监视系统以及半导体装置的起动方法 | |
| CN103368500A (zh) | 用于生成时钟信号的振荡器电路 | |
| CN115425955A (zh) | 一种时钟切换电路、芯片及终端 | |
| KR101292665B1 (ko) | 저전력 완화 발진기 및 이를 이용한 ｒｆｉｄ 태그 | |
| JP2007096661A (ja) | 遅延回路、遅延回路におけるコンデンサの充放電方法及び遅延回路を使用した電源システム装置 | |
| KR100845780B1 (ko) | 반도체 메모리 장치의 클럭 생성 회로 | |
| US7098701B2 (en) | Receiving apparatus and transmission apparatus utilizing the same | |
| US20080090530A1 (en) | Transmitter IC with SAW-based oscillator | |
| CN111585539A (zh) | 一种晶体振荡器电路及其控制方法 | |
| US7924068B2 (en) | Automatic adjustment circuit, and filter circuit | |
| CN109282437A (zh) | 无线通讯模块及空调器 | |
| KR20070081532A (ko) | Ｒｃ 발진회로 | |
| JP2555051Y2 (ja) | 識別システム |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20071205 Termination date: 20210712 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |