JP2002186173A - テスト機能を有する半導体装置、充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器 - Google Patents
テスト機能を有する半導体装置、充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器Info
- Publication number
- JP2002186173A JP2002186173A JP2000378372A JP2000378372A JP2002186173A JP 2002186173 A JP2002186173 A JP 2002186173A JP 2000378372 A JP2000378372 A JP 2000378372A JP 2000378372 A JP2000378372 A JP 2000378372A JP 2002186173 A JP2002186173 A JP 2002186173A
- Authority
- JP
- Japan
- Prior art keywords
- delay time
- circuit
- delay
- test
- protection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Abstract
(57)【要約】
【課題】 テスト用端子を用いて、テスト時間を短くす
ることを可能にするとともに長い遅延時間も保証し、か
つ検出状態と非検出状態との繰り返しが必要な場合（被
テスト回路を含む場合）、遅延時間なしで検出状態と非
検出状態に状態を変化することが可能な半導体装置、Ｌ
ｉイオン二次電池などの充放電保護回路、該充放電保護
回路を組み込んだバッテリーパック、該バッテリーパッ
クを用いた携帯電話などの電子機器を提供すること。 【解決手段】 テスト用端子ＴＥＳＴの入力として３つ
の電圧レベル 「Ｌ」、「Ｈ」、「Ｍ」のいずれかを選
択することによって、スレッシュ電圧が異なるインバー
タＢ１，Ｂ２と、ＮＯＲ１、ＮＡＮＤ１〜３を用い、コ
ンパレータＣの出力の遅延時間を、通常の遅延時間モー
ド、遅延時間短縮モード、遅延時間なしモードのいずれ
かに切換え可能とした。
ることを可能にするとともに長い遅延時間も保証し、か
つ検出状態と非検出状態との繰り返しが必要な場合（被
テスト回路を含む場合）、遅延時間なしで検出状態と非
検出状態に状態を変化することが可能な半導体装置、Ｌ
ｉイオン二次電池などの充放電保護回路、該充放電保護
回路を組み込んだバッテリーパック、該バッテリーパッ
クを用いた携帯電話などの電子機器を提供すること。 【解決手段】 テスト用端子ＴＥＳＴの入力として３つ
の電圧レベル 「Ｌ」、「Ｈ」、「Ｍ」のいずれかを選
択することによって、スレッシュ電圧が異なるインバー
タＢ１，Ｂ２と、ＮＯＲ１、ＮＡＮＤ１〜３を用い、コ
ンパレータＣの出力の遅延時間を、通常の遅延時間モー
ド、遅延時間短縮モード、遅延時間なしモードのいずれ
かに切換え可能とした。
Description
【０００１】
【発明の属する技術分野】本発明は、テスト機能を有す
る半導体装置に係り、特に単一のテスト用端子を用い
て、遅延回路の遅延時間を、異なる２つの遅延時間およ
び遅延なしの間で任意に制御することが可能なテスト機
能を有する半導体装置、テスト機能を有するＬｉイオン
二次電池などの充放電保護回路、該充放電保護回路を組
み込んだバッテリーパック、該バッテリーパックを用い
た携帯電話などの電子機器に関する。
る半導体装置に係り、特に単一のテスト用端子を用い
て、遅延回路の遅延時間を、異なる２つの遅延時間およ
び遅延なしの間で任意に制御することが可能なテスト機
能を有する半導体装置、テスト機能を有するＬｉイオン
二次電池などの充放電保護回路、該充放電保護回路を組
み込んだバッテリーパック、該バッテリーパックを用い
た携帯電話などの電子機器に関する。
【０００２】
【従来の技術】携帯型の電子機器にはＬｉイオン二次電
池が使用されていることが多い。Ｌｉイオン二次電池
は、過充電すると金属Ｌｉが析出して事故を起こす危険
性があり、また過放電すると繰り返し充放電使用回数が
悪くなるなどの問題点を有している。そのため、二次電
池と機器本体の間の充放電経路に保護スイッチを設け、
所定の電圧以上に過充電された場合や所定の電圧以下に
過放電された場合に、これを検出し、保護スイッチをオ
フにし、それ以上の過充電，過放電を抑止するようにし
ている。
池が使用されていることが多い。Ｌｉイオン二次電池
は、過充電すると金属Ｌｉが析出して事故を起こす危険
性があり、また過放電すると繰り返し充放電使用回数が
悪くなるなどの問題点を有している。そのため、二次電
池と機器本体の間の充放電経路に保護スイッチを設け、
所定の電圧以上に過充電された場合や所定の電圧以下に
過放電された場合に、これを検出し、保護スイッチをオ
フにし、それ以上の過充電，過放電を抑止するようにし
ている。
【０００３】例えば、特開平９−１８２２８３号公報に
は、Ｌｉイオン二次電池の過充電、過放電、過電流を検
出する保護回路が開示されている。図３は、上記公開公
報に開示されている従来の充放電保護回路の例である。
一般に、電池電圧が放電動作を停止すべき終止電圧に近
くなると、電圧マージンが小さくなり急激な負荷変動な
どによる誤動作を起こしやすくなる。従って終止電圧以
下になっても直ちに保護スイッチをオフするのではな
く、その状態が一定期間以上継続した場合にのみ保護ス
イッチをオフにする必要がある。図３ではそのために、
内部発振回路と分周カウンタからなるタイマーを利用し
ている。
は、Ｌｉイオン二次電池の過充電、過放電、過電流を検
出する保護回路が開示されている。図３は、上記公開公
報に開示されている従来の充放電保護回路の例である。
一般に、電池電圧が放電動作を停止すべき終止電圧に近
くなると、電圧マージンが小さくなり急激な負荷変動な
どによる誤動作を起こしやすくなる。従って終止電圧以
下になっても直ちに保護スイッチをオフするのではな
く、その状態が一定期間以上継続した場合にのみ保護ス
イッチをオフにする必要がある。図３ではそのために、
内部発振回路と分周カウンタからなるタイマーを利用し
ている。
【０００４】図３において、電圧比較回路ＣＯＭＰ５０
４により基準電圧Ｖ４と分圧電圧ＶＣＣ／Ｎを比較し、
電池電圧ＶＣＣが終止電圧以下になったとき、ロウレベ
ルの信号を出力して分周カウンタ５０２のリセットを解
除して計数を開始する。この計数値がデコーダ５０５に
より予め設定した値になるとラッチ回路５０５をセット
してＭＯＳトランジスタで構成される保護スイッチ５０
７をオフにする。
４により基準電圧Ｖ４と分圧電圧ＶＣＣ／Ｎを比較し、
電池電圧ＶＣＣが終止電圧以下になったとき、ロウレベ
ルの信号を出力して分周カウンタ５０２のリセットを解
除して計数を開始する。この計数値がデコーダ５０５に
より予め設定した値になるとラッチ回路５０５をセット
してＭＯＳトランジスタで構成される保護スイッチ５０
７をオフにする。
【０００５】しかし、分周カウンタ５０２が予め設定し
た値に達する前に電池電圧ＶＣＣがもとの終止電圧以上
の電圧に復帰すると、リセット信号が発生されて分周カ
ウンタ５０２を計数途中でリセットする。これにより、
デコーダ回路５０５による設定を負荷変動を考慮して比
較的長い時間に設定しておけば、負荷変動に対して電池
電圧ＶＣＣが一時的に終止電圧以下に低下した場合に、
保護スイッチ５０７がオフしてしまう誤動作はなくな
る。
た値に達する前に電池電圧ＶＣＣがもとの終止電圧以上
の電圧に復帰すると、リセット信号が発生されて分周カ
ウンタ５０２を計数途中でリセットする。これにより、
デコーダ回路５０５による設定を負荷変動を考慮して比
較的長い時間に設定しておけば、負荷変動に対して電池
電圧ＶＣＣが一時的に終止電圧以下に低下した場合に、
保護スイッチ５０７がオフしてしまう誤動作はなくな
る。
【０００６】上述した過放電の場合と同様に、過充電や
過電流の検出時の遅延時間も、すべて内部発振回路とカ
ウンタで決定することが可能である。これによると、遅
延時間を決定するための外付けコンデンサーを設ける必
要がなくなり、保護回路基板の部品点数を少なくするこ
とができる。
過電流の検出時の遅延時間も、すべて内部発振回路とカ
ウンタで決定することが可能である。これによると、遅
延時間を決定するための外付けコンデンサーを設ける必
要がなくなり、保護回路基板の部品点数を少なくするこ
とができる。
【０００７】しかしながら、過放電と過電流の検出時の
遅延時間は、一般的に１０ｍＳ〜数１０ｍＳ程度なの
で、テスト時間にはそれほど大きな影響はないが、過充
電の検出時の遅延時間は通常数秒程度に設定されてい
る。したがって、上記技術では、過充電の検出動作のテ
ストを行う場合、必ず数秒以上の時間が必要となる。ま
して、正確な過充電検出電圧値を測定する場合は、電圧
をステップさせる度に、数秒以上の待ち時間が必要とな
るため、仮に２５ステップで検出電圧を測定できたとし
て、待ち時間を２秒とすると、過充電検出電圧値の測定
に要する時間は５０秒となり、これは量産を行うには時
間がかかりすぎて実用化できるレベルではない。
遅延時間は、一般的に１０ｍＳ〜数１０ｍＳ程度なの
で、テスト時間にはそれほど大きな影響はないが、過充
電の検出時の遅延時間は通常数秒程度に設定されてい
る。したがって、上記技術では、過充電の検出動作のテ
ストを行う場合、必ず数秒以上の時間が必要となる。ま
して、正確な過充電検出電圧値を測定する場合は、電圧
をステップさせる度に、数秒以上の待ち時間が必要とな
るため、仮に２５ステップで検出電圧を測定できたとし
て、待ち時間を２秒とすると、過充電検出電圧値の測定
に要する時間は５０秒となり、これは量産を行うには時
間がかかりすぎて実用化できるレベルではない。
【０００８】そこで、本出願人は、先に、単一のテスト
用端子により、過充電、過放電、または過電流の検出時
の遅延時間を決定する遅延回路の遅延時間を発振周波数
を高くすることによって短縮する充放電保護回路を提案
した（特願２０００−８３３７５号参照）。
用端子により、過充電、過放電、または過電流の検出時
の遅延時間を決定する遅延回路の遅延時間を発振周波数
を高くすることによって短縮する充放電保護回路を提案
した（特願２０００−８３３７５号参照）。
【０００９】図４は、上記出願における充放電保護回路
と該回路を使用したバッテリーパックを示す図であり、
本発明を適用する回路の一例である。まず、図４を用い
て、上記出願における充放電保護回路の動作を説明す
る。同図に示すように、バッテリーパックの主要部を構
成部する半導体装置（充放電保護回路）１は、おおまか
には過充電検出回路１１と過放電検出回路１２と過電流
検出回路１３と短絡検出回路１４と異常充電器検出回路
１５とオシレータ１６とカウンタ１７から構成されてい
る。
と該回路を使用したバッテリーパックを示す図であり、
本発明を適用する回路の一例である。まず、図４を用い
て、上記出願における充放電保護回路の動作を説明す
る。同図に示すように、バッテリーパックの主要部を構
成部する半導体装置（充放電保護回路）１は、おおまか
には過充電検出回路１１と過放電検出回路１２と過電流
検出回路１３と短絡検出回路１４と異常充電器検出回路
１５とオシレータ１６とカウンタ１７から構成されてい
る。
【００１０】過充電検出回路１１または過放電検出回路
１２または過電流検出回路１３または短絡検出回路１４
により、過充電または過放電または過電流または短絡を
検出すると、オシレータ１６が動作を開始し、カウンタ
１７が計数を始める。そして、カウンタ１７によりそれ
ぞれの検出時に設定されている遅延時間をカウントする
と、過充電の場合は、ロジック回路（ラッチなど）１
８、レベルシフト１９を通してＣｏｕｔ出力がローレベ
ルになり充電制御用ＦＥＴ Ｑ１をオフにし、過放電，
過電流，または短絡の場合はロジック回路２０を通して
Ｄｏｕｔ出力がローレベルになり放電制御用ＦＥＴ Ｑ
２をオフにする。
１２または過電流検出回路１３または短絡検出回路１４
により、過充電または過放電または過電流または短絡を
検出すると、オシレータ１６が動作を開始し、カウンタ
１７が計数を始める。そして、カウンタ１７によりそれ
ぞれの検出時に設定されている遅延時間をカウントする
と、過充電の場合は、ロジック回路（ラッチなど）１
８、レベルシフト１９を通してＣｏｕｔ出力がローレベ
ルになり充電制御用ＦＥＴ Ｑ１をオフにし、過放電，
過電流，または短絡の場合はロジック回路２０を通して
Ｄｏｕｔ出力がローレベルになり放電制御用ＦＥＴ Ｑ
２をオフにする。
【００１１】異常充電器検出回路１５は、異常充電器等
が接続されて大電圧がバッテリーパックに印加された時
に、過電流検出回路１３と短絡検出回路１４の入力に大
電圧（Ｖ−電位）がかからないようにスイッチＳＷ１と
ＳＷ２をオフにすることによって、スイッチＳＷ１およ
びスイッチＳＷ２を構成するトランジスタのＶｔｈの経
時変化による過電流検出電圧値と短絡検出電圧値のシフ
トが起こらないようにするための回路である。
が接続されて大電圧がバッテリーパックに印加された時
に、過電流検出回路１３と短絡検出回路１４の入力に大
電圧（Ｖ−電位）がかからないようにスイッチＳＷ１と
ＳＷ２をオフにすることによって、スイッチＳＷ１およ
びスイッチＳＷ２を構成するトランジスタのＶｔｈの経
時変化による過電流検出電圧値と短絡検出電圧値のシフ
トが起こらないようにするための回路である。
【００１２】通常、過放電検出回路１２による過放電検
出時の遅延時間は１６ｍＳ程度、過電流検出回路１３に
よる過電流検出時の遅延時間は１０ｍＳ程度、短絡検出
回路１４による短絡検出時の遅延時間は１ｍＳ程度であ
るが、過充電検出回路１１による過充電検出時の遅延時
間は１Ｓ以上である。そこで、半導体装置１もしくは保
護回路基板などのテストを行うときに、テスト用端子を
ローレベルに固定（例えば、スイッチＳＷ３をオン）す
ることによって、オシレータ１６の出力周波数を高く
し、遅延時間を短くすることでテスト時間を短縮するこ
とができる。本構成は、過充電、過放電、または過電流
のいずれの検出時にも有効であるが、特に過充電検出時
に有効性が大きい。
出時の遅延時間は１６ｍＳ程度、過電流検出回路１３に
よる過電流検出時の遅延時間は１０ｍＳ程度、短絡検出
回路１４による短絡検出時の遅延時間は１ｍＳ程度であ
るが、過充電検出回路１１による過充電検出時の遅延時
間は１Ｓ以上である。そこで、半導体装置１もしくは保
護回路基板などのテストを行うときに、テスト用端子を
ローレベルに固定（例えば、スイッチＳＷ３をオン）す
ることによって、オシレータ１６の出力周波数を高く
し、遅延時間を短くすることでテスト時間を短縮するこ
とができる。本構成は、過充電、過放電、または過電流
のいずれの検出時にも有効であるが、特に過充電検出時
に有効性が大きい。
【００１３】図５および図６は、上記出願において単一
のテスト用端子でオシレータの周波数を変えることによ
り遅延時間を変更する構成を説明するための図である。
図５のオシレータ１６は、定電流インバータ１１１〜１
１５と、コンデンサ１１６および１１７を使ったリング
オシレータである。このリングオシレータの発振周波数
は、定電流源１０５および１０９の定電流値と、コ
ンデンサ１１６および１１７の値と、インバータ１１
２および１１５のスレッショルドによって変えることが
できる。
のテスト用端子でオシレータの周波数を変えることによ
り遅延時間を変更する構成を説明するための図である。
図５のオシレータ１６は、定電流インバータ１１１〜１
１５と、コンデンサ１１６および１１７を使ったリング
オシレータである。このリングオシレータの発振周波数
は、定電流源１０５および１０９の定電流値と、コ
ンデンサ１１６および１１７の値と、インバータ１１
２および１１５のスレッショルドによって変えることが
できる。
【００１４】図５は、発振周波数を定電流源１０５およ
び１０９の定電流値を変えることによって変更する例で
ある。図５において、テスト用端子は抵抗１０１によっ
てＶｄｄにプルアップされている。例えば、テスト用端
子に接続しているスイッチＳＷ３をオフさせてテスト用
端子をオープンにした時は、プルアップ抵抗１０１によ
ってＰch ＭＯＳトランジスタ１０２，１０３のゲート
電圧がハイレベルになるため、Ｐch ＭＯＳトランジス
タ１０２，１０３はオフしている。したがって、このと
きの発振周波数は、定電流１０５，１０９およびコンデ
ンサ１１６，１１７の値で決定される。
び１０９の定電流値を変えることによって変更する例で
ある。図５において、テスト用端子は抵抗１０１によっ
てＶｄｄにプルアップされている。例えば、テスト用端
子に接続しているスイッチＳＷ３をオフさせてテスト用
端子をオープンにした時は、プルアップ抵抗１０１によ
ってＰch ＭＯＳトランジスタ１０２，１０３のゲート
電圧がハイレベルになるため、Ｐch ＭＯＳトランジス
タ１０２，１０３はオフしている。したがって、このと
きの発振周波数は、定電流１０５，１０９およびコンデ
ンサ１１６，１１７の値で決定される。
【００１５】しかし、スイッチＳＷ３をオンさせてテス
ト用端子をローレベルにすると、Ｐch ＭＯＳトランジ
スタ１０２，１０３のゲート電圧がローレベルとなり、
ＰchＭＯＳトランジスタ１０２，１０３がオンするの
で、発振周波数を決めている定電流の値は、定電流源１
０５および定電流源１０４における定電流値の和、定電
流源１０９および定電流源１０８における定電流値の和
となるため、発振周波数が高くなり、結果的に過充電検
出時の遅延時間を短くすることができる。
ト用端子をローレベルにすると、Ｐch ＭＯＳトランジ
スタ１０２，１０３のゲート電圧がローレベルとなり、
ＰchＭＯＳトランジスタ１０２，１０３がオンするの
で、発振周波数を決めている定電流の値は、定電流源１
０５および定電流源１０４における定電流値の和、定電
流源１０９および定電流源１０８における定電流値の和
となるため、発振周波数が高くなり、結果的に過充電検
出時の遅延時間を短くすることができる。
【００１６】例えば、定電流源１０５と定電流源１０４
の定電流の比、定電流源１０９と定電流源１０８の定電
流の比を１：９にすると、発振周波数は１０倍になり、
遅延時間を１／１０にすることができる。この場合は、
半導体装置１または半導体装置１を実装した保護回路基
板のテスト時間を、１／１０に短縮することができる。
の定電流の比、定電流源１０９と定電流源１０８の定電
流の比を１：９にすると、発振周波数は１０倍になり、
遅延時間を１／１０にすることができる。この場合は、
半導体装置１または半導体装置１を実装した保護回路基
板のテスト時間を、１／１０に短縮することができる。
【００１７】図６は、コンデンサ１１６および１１７の
値を変えることによって変更する例である。図６におい
て、スイッチＳＷ３がオフでテスト用端子がオープンの
時は、ＮchＭＯＳトランジスタ２１６および２１７のゲ
ートにＶｄｄが印加され、Ｎch ＭＯＳトランジスタ２
１６および２１７がオンしているため、発振周波数を決
めているコンデンサの値は、コンデンサ２１２＋２１
３、コンデンサ２１４＋２１５になる。
値を変えることによって変更する例である。図６におい
て、スイッチＳＷ３がオフでテスト用端子がオープンの
時は、ＮchＭＯＳトランジスタ２１６および２１７のゲ
ートにＶｄｄが印加され、Ｎch ＭＯＳトランジスタ２
１６および２１７がオンしているため、発振周波数を決
めているコンデンサの値は、コンデンサ２１２＋２１
３、コンデンサ２１４＋２１５になる。
【００１８】しかし、スイッチＳＷ３をオンにしてテス
ト用端子をローレベルにすると、Ｎch ＭＯＳトランジ
スタ２１６および２１７のゲートが接地されＮch ＭＯ
Ｓトランジスタ２１６および２１７がオフになり、コン
デンサの値は、コンデンサ２１３と２１５だけになり、
発振周波数は高くなって、遅延時間が短くなり、結果的
にテスト時間を短縮することが可能である。なお、発振
周波数は、上記の他に、リングオシレータを構成する定
電流インバータのスレッショルドを変えることによって
も可能である。
ト用端子をローレベルにすると、Ｎch ＭＯＳトランジ
スタ２１６および２１７のゲートが接地されＮch ＭＯ
Ｓトランジスタ２１６および２１７がオフになり、コン
デンサの値は、コンデンサ２１３と２１５だけになり、
発振周波数は高くなって、遅延時間が短くなり、結果的
にテスト時間を短縮することが可能である。なお、発振
周波数は、上記の他に、リングオシレータを構成する定
電流インバータのスレッショルドを変えることによって
も可能である。
【００１９】
【発明が解決しようとする課題】上述したように、図３
に示した従来技術では、量産を行うには時間がかかりす
ぎて実用化には向かない。また、上記先に出願した発明
は、テスト用端子を用いてオシレータの周波数を、通常
周波数と、それより高い周波数の加速周波数とで可変に
することによってテスト時間を短縮することを可能に
し、上記従来技術における問題を解消している。
に示した従来技術では、量産を行うには時間がかかりす
ぎて実用化には向かない。また、上記先に出願した発明
は、テスト用端子を用いてオシレータの周波数を、通常
周波数と、それより高い周波数の加速周波数とで可変に
することによってテスト時間を短縮することを可能に
し、上記従来技術における問題を解消している。
【００２０】しかしながら、遅延回路を含む半導体装
置、例えば電圧検出器の検出後の遅延時間が５秒の半導
体装置（例えば、上述した充放電保護回路などのＩＣ）
では、テスト時間を短くし、なおかつ、５秒の遅延時間
も保証しなければならない。更に、その半導体装置のテ
ストにおいて、回路構成上、検出状態と非検出状態との
繰り返しが必要な場合（被テスト回路を含む場合）、遅
延時間なしで検出状態と非検出状態に状態を変化できな
ければ多大なテスト時間を要してしまう。そのような遅
延回路を含むテスト時間が長い半導体装置は、テスト時
間の短いものに比較して量産性が劣るという問題があ
る。
置、例えば電圧検出器の検出後の遅延時間が５秒の半導
体装置（例えば、上述した充放電保護回路などのＩＣ）
では、テスト時間を短くし、なおかつ、５秒の遅延時間
も保証しなければならない。更に、その半導体装置のテ
ストにおいて、回路構成上、検出状態と非検出状態との
繰り返しが必要な場合（被テスト回路を含む場合）、遅
延時間なしで検出状態と非検出状態に状態を変化できな
ければ多大なテスト時間を要してしまう。そのような遅
延回路を含むテスト時間が長い半導体装置は、テスト時
間の短いものに比較して量産性が劣るという問題があ
る。
【００２１】すなわち、例えば量産数量の大きいＬｉイ
オン保護用ＩＣでは、突発的な原因で歩留が低下した時
のリカバリーにおいて、テスト時間が長いためにそのテ
スト時間が大きな影響を与え量産対応が遅れかねないと
いう問題があった。また、客先におけるＬｉイオン電池
パック試験においても同様の問題があった。
オン保護用ＩＣでは、突発的な原因で歩留が低下した時
のリカバリーにおいて、テスト時間が長いためにそのテ
スト時間が大きな影響を与え量産対応が遅れかねないと
いう問題があった。また、客先におけるＬｉイオン電池
パック試験においても同様の問題があった。
【００２２】本発明の目的は、上述した先願の発明をさ
らに改良し、単一のテスト用端子を用いて、遅延回路に
より遅延時間を、通常の遅延時間モード、遅延時間短縮
モード、または遅延時間なしモードのいずれかに切換え
るようにし、テスト時間を短くすることを可能にすると
ともに長い遅延時間も保証し、かつ検出状態と非検出状
態との繰り返しが必要な場合（被テスト回路を含む場
合）、遅延時間なしで検出状態と非検出状態に状態を変
化することが可能な半導体装置（請求項１，２）、Ｌｉ
イオン二次電池などの充放電保護回路（請求項３〜
５）、該充放電保護回路を組み込んだバッテリーパック
（請求項６）、該バッテリーパックを用いた携帯電話な
どの各種電子機器（請求項７）を提供することである。
らに改良し、単一のテスト用端子を用いて、遅延回路に
より遅延時間を、通常の遅延時間モード、遅延時間短縮
モード、または遅延時間なしモードのいずれかに切換え
るようにし、テスト時間を短くすることを可能にすると
ともに長い遅延時間も保証し、かつ検出状態と非検出状
態との繰り返しが必要な場合（被テスト回路を含む場
合）、遅延時間なしで検出状態と非検出状態に状態を変
化することが可能な半導体装置（請求項１，２）、Ｌｉ
イオン二次電池などの充放電保護回路（請求項３〜
５）、該充放電保護回路を組み込んだバッテリーパック
（請求項６）、該バッテリーパックを用いた携帯電話な
どの各種電子機器（請求項７）を提供することである。
【００２３】
【課題を解決するための手段】本発明は、上記目的を達
成するために、次のような構成を有している。本願請求
項１記載の発明は、テスト用端子（ＴＥＳＴ）を有し、
該テスト用端子（ＴＥＳＴ）によって所定の状態の検出
時の遅延時間を決定するようにしたテスト機能を有する
半導体装置（１）であって、遅延回路（オシレータＢ
３，カウンタＢ４）と、前記テスト用端子（ＴＥＳＴ）
に第１レベル範囲（Ｌ）、第２レベル範囲（Ｈ）、第３
レベル範囲（Ｍ）のいずれかの電圧を入力する手段と、
該テスト用端子に入力された電圧に応じて、前記遅延回
路の遅延時間を、通常の遅延時間モード、遅延時間短縮
モード、または遅延時間なしモードのいずれかに切換え
るようにしたことを特徴としている。
成するために、次のような構成を有している。本願請求
項１記載の発明は、テスト用端子（ＴＥＳＴ）を有し、
該テスト用端子（ＴＥＳＴ）によって所定の状態の検出
時の遅延時間を決定するようにしたテスト機能を有する
半導体装置（１）であって、遅延回路（オシレータＢ
３，カウンタＢ４）と、前記テスト用端子（ＴＥＳＴ）
に第１レベル範囲（Ｌ）、第２レベル範囲（Ｈ）、第３
レベル範囲（Ｍ）のいずれかの電圧を入力する手段と、
該テスト用端子に入力された電圧に応じて、前記遅延回
路の遅延時間を、通常の遅延時間モード、遅延時間短縮
モード、または遅延時間なしモードのいずれかに切換え
るようにしたことを特徴としている。
【００２４】請求項２記載の発明は、遅延回路をオシレ
ータ（Ｂ３）とカウンタ（Ｂ４）で構成し、テスト用端
子（ＴＥＳＴ）に入力される電圧に基づいて、遅延回路
を構成するオシレータ（Ｂ３）の周波数を切替えること
を特徴としている。
ータ（Ｂ３）とカウンタ（Ｂ４）で構成し、テスト用端
子（ＴＥＳＴ）に入力される電圧に基づいて、遅延回路
を構成するオシレータ（Ｂ３）の周波数を切替えること
を特徴としている。
【００２５】請求項３記載の発明は、２次電池の過充
電、過放電、または過電流を検出して、２次電池を過充
電、過放電、または過電流から保護する充放電保護回路
であって、オシレータ（Ｂ３）とカウンタ（Ｂ４）から
なる過充電、過放電、または過電流の検出時の遅延時間
を決定する遅延回路と、テスト用端子（ＴＥＳＴ）の電
位として第１レベル範囲（Ｌ）、第２レベル範囲
（Ｈ）、第３レベル範囲（Ｍ）の電位を入力する手段
と、該テスト用端子（ＴＥＳＴ）の電位に基づいて、遅
延回路の遅延時間を切替えるようにしたことを特徴とし
ている。
電、過放電、または過電流を検出して、２次電池を過充
電、過放電、または過電流から保護する充放電保護回路
であって、オシレータ（Ｂ３）とカウンタ（Ｂ４）から
なる過充電、過放電、または過電流の検出時の遅延時間
を決定する遅延回路と、テスト用端子（ＴＥＳＴ）の電
位として第１レベル範囲（Ｌ）、第２レベル範囲
（Ｈ）、第３レベル範囲（Ｍ）の電位を入力する手段
と、該テスト用端子（ＴＥＳＴ）の電位に基づいて、遅
延回路の遅延時間を切替えるようにしたことを特徴とし
ている。
【００２６】請求項４記載の発明（図５参照）は、オシ
レータを定電流インバータとコンデンサからなる複数の
遅延素子を閉ループに接続したリングオシレータ（１
６）で構成し、遅延時間を切替える手段を遅延素子の定
電流インバータを構成する定電流源の定電流値を実質的
に変化させる手段としたことを特徴としている。
レータを定電流インバータとコンデンサからなる複数の
遅延素子を閉ループに接続したリングオシレータ（１
６）で構成し、遅延時間を切替える手段を遅延素子の定
電流インバータを構成する定電流源の定電流値を実質的
に変化させる手段としたことを特徴としている。
【００２７】請求項５記載の発明（図６参照）は、オシ
レータを定電流インバータとコンデンサからなる複数の
遅延素子を閉ループに接続したリングオシレータ（１
６）で構成し、遅延時間を切替える手段を遅延素子を構
成するコンデンサの容量を実質的に変化させる手段とし
たことを特徴としている。
レータを定電流インバータとコンデンサからなる複数の
遅延素子を閉ループに接続したリングオシレータ（１
６）で構成し、遅延時間を切替える手段を遅延素子を構
成するコンデンサの容量を実質的に変化させる手段とし
たことを特徴としている。
【００２８】請求項６記載の発明は、上記請求項３〜５
のいずれかに記載された充放電保護回路を組み込んだバ
ッテリーパックであり、請求項７記載の発明は、該バッ
テリーパックを用いた電子機器（例えば、携帯電話，デ
ィジタルカメラ，携帯用音響機器）である。
のいずれかに記載された充放電保護回路を組み込んだバ
ッテリーパックであり、請求項７記載の発明は、該バッ
テリーパックを用いた電子機器（例えば、携帯電話，デ
ィジタルカメラ，携帯用音響機器）である。
【００２９】
【発明の実施の形態】（概要）単一のテスト用端子の入
力として３つの電圧レベル 「Ｌ」、「Ｈ」、「Ｍ」の
いずれかを選択することにより、遅延回路の遅延時間
を、通常の遅延時間モード、遅延時間短縮モード、遅延
時間なしモードに切換えるように構成する。このとき、
通常の遅延時間モードと遅延時間短縮モードの比を固定
にし、例えば遅延時間短縮モードでは１００分の１の遅
延時間になるとすると、遅延時間短縮モードでの遅延時
間を測定することで通常の遅延時間を保証できるように
設計すれば、客先のテスト時間も含めた形でテスト時間
短縮が可能となる。また、検出状態と非検出状態との繰
り返しが必要な場合でも（被テスト回路がある場合）、
遅延時間なしモードで状態を変化させることで、テスト
時間の効率化に大きく貢献する。
力として３つの電圧レベル 「Ｌ」、「Ｈ」、「Ｍ」の
いずれかを選択することにより、遅延回路の遅延時間
を、通常の遅延時間モード、遅延時間短縮モード、遅延
時間なしモードに切換えるように構成する。このとき、
通常の遅延時間モードと遅延時間短縮モードの比を固定
にし、例えば遅延時間短縮モードでは１００分の１の遅
延時間になるとすると、遅延時間短縮モードでの遅延時
間を測定することで通常の遅延時間を保証できるように
設計すれば、客先のテスト時間も含めた形でテスト時間
短縮が可能となる。また、検出状態と非検出状態との繰
り返しが必要な場合でも（被テスト回路がある場合）、
遅延時間なしモードで状態を変化させることで、テスト
時間の効率化に大きく貢献する。
【００３０】以下、本発明の実施の形態を、図面を用い
て詳細に説明する。図１は、本発明の一実施例を説明す
るための図である。同図において、１は半導体装置（例
えば、充放電保護回路などのＩＣ）、Ｂ１およびＢ２は
スレッシュ電圧が異なるインバータ、Ｂ３はオシレー
タ、Ｂ４はカウンタ、Ｃはコンパレータ、Ａは半導体集
積回路上の被テスト回路、ＴＥＳＴはテスト用端子、Ｏ
ｕｔは出力端子を示している。
て詳細に説明する。図１は、本発明の一実施例を説明す
るための図である。同図において、１は半導体装置（例
えば、充放電保護回路などのＩＣ）、Ｂ１およびＢ２は
スレッシュ電圧が異なるインバータ、Ｂ３はオシレー
タ、Ｂ４はカウンタ、Ｃはコンパレータ、Ａは半導体集
積回路上の被テスト回路、ＴＥＳＴはテスト用端子、Ｏ
ｕｔは出力端子を示している。
【００３１】この構成において、検出電圧（例えば、過
電圧検出回路などからの検出電圧）である入力１と基準
電圧源からの基準電圧である入力２とをコンパレータＣ
に入力し、検出電圧の方が基準電圧より高いとき、すな
わち（コンパレータＣの入力１の電圧）＞（コンパレー
タＣの入力２の電圧）のときコンパレータＣの出力が
「Ｈ」になり、このときのみオシレータＢ３は動作状態
となり、コンパレータＣの出力が「Ｌ」のときには非動
作状態を継続するものとする。
電圧検出回路などからの検出電圧）である入力１と基準
電圧源からの基準電圧である入力２とをコンパレータＣ
に入力し、検出電圧の方が基準電圧より高いとき、すな
わち（コンパレータＣの入力１の電圧）＞（コンパレー
タＣの入力２の電圧）のときコンパレータＣの出力が
「Ｈ」になり、このときのみオシレータＢ３は動作状態
となり、コンパレータＣの出力が「Ｌ」のときには非動
作状態を継続するものとする。
【００３２】また、オシレータＢ３の周波数は、インバ
ータＢ２の出力が「Ｈ」のとき（テスト用端子ＴＥＳＴ
が「Ｌ」の場合に相当）通常周波数を発生し、インバー
タＢ２の出力が「Ｌ」のとき（テスト用端子ＴＥＳＴが
「Ｈ」の場合に相当）加速された周波数（加速周波数）
を発生するように構成されているものとする。
ータＢ２の出力が「Ｈ」のとき（テスト用端子ＴＥＳＴ
が「Ｌ」の場合に相当）通常周波数を発生し、インバー
タＢ２の出力が「Ｌ」のとき（テスト用端子ＴＥＳＴが
「Ｈ」の場合に相当）加速された周波数（加速周波数）
を発生するように構成されているものとする。
【００３３】図１において、印加最大電圧をＶｄｄ、印
加最低電圧をＧｎｄとし、回路ブロックＢ１と回路ブロ
ックＢ２はスレッシュ電圧の異なるインバータであると
する。本実施例では、インバータＢ１のスレッシュ電圧
（ＶＢ１）＜インバータＢ２のスレッシュ電圧（ＶＢ
２）とする。
加最低電圧をＧｎｄとし、回路ブロックＢ１と回路ブロ
ックＢ２はスレッシュ電圧の異なるインバータであると
する。本実施例では、インバータＢ１のスレッシュ電圧
（ＶＢ１）＜インバータＢ２のスレッシュ電圧（ＶＢ
２）とする。
【００３４】図２は、テスト用端子ＴＥＳＴへの印加電
圧の入力範囲とインバータＢ２の出力が「Ｌ」になる範
囲およびＮＯＲ１の出力が「Ｈ」になる範囲を示す図で
ある。同図に示すように、テスト用端子ＴＥＳＴへの印
加電圧が「Ｖｄｄ〜ＶＢ２」の範囲を「Ｈ」で表し、
「ＶＢ２〜ＶＢ１」の範囲を「Ｍ」で表し、「ＶＢ１〜
Ｇｎｄ」の範囲を「Ｌ」で表すものとする。
圧の入力範囲とインバータＢ２の出力が「Ｌ」になる範
囲およびＮＯＲ１の出力が「Ｈ」になる範囲を示す図で
ある。同図に示すように、テスト用端子ＴＥＳＴへの印
加電圧が「Ｖｄｄ〜ＶＢ２」の範囲を「Ｈ」で表し、
「ＶＢ２〜ＶＢ１」の範囲を「Ｍ」で表し、「ＶＢ１〜
Ｇｎｄ」の範囲を「Ｌ」で表すものとする。
【００３５】以下、テスト用端子ＴＥＳＴの電位が、上
述した如き「Ｌ」、「Ｈ」、「Ｍ」の各範囲にある場合
の動作を説明する。本実施例における「Ｌ」、「Ｈ」、
「Ｍ」が、請求項における第１レベル範囲、第２レベル
範囲、第３レベル範囲に相当している。
述した如き「Ｌ」、「Ｈ」、「Ｍ」の各範囲にある場合
の動作を説明する。本実施例における「Ｌ」、「Ｈ」、
「Ｍ」が、請求項における第１レベル範囲、第２レベル
範囲、第３レベル範囲に相当している。
【００３６】（１）テスト用端子ＴＥＳＴの電圧範囲が
「Ｌ」の場合の動作：テスト用端子ＴＥＳＴの電圧範囲
が「Ｌ」、すなわち回路ブロックＢ１のスレッシュ電圧
ＶＢ１より低い場合、ＮＯＲ１の入力に「Ｈ」が印加さ
れその出力が「Ｌ」になるため、ＮＡＮＤ２の出力が
「Ｈ」に固定される。従って、ＮＡＮＤ３はＮＡＮＤ１
からの入力待ち状態となる。
「Ｌ」の場合の動作：テスト用端子ＴＥＳＴの電圧範囲
が「Ｌ」、すなわち回路ブロックＢ１のスレッシュ電圧
ＶＢ１より低い場合、ＮＯＲ１の入力に「Ｈ」が印加さ
れその出力が「Ｌ」になるため、ＮＡＮＤ２の出力が
「Ｈ」に固定される。従って、ＮＡＮＤ３はＮＡＮＤ１
からの入力待ち状態となる。
【００３７】ここで、コンパレータＣの入力１の電圧が
入力２の電圧より高くなりコンパレータＣの出力が
「Ｈ」になると、オシレータＢ３が動作状態となり、オ
シレータＢ３からカウンタＢ４にクロック入力を与え
る。このときのクロック入力は、インバータＢ２の出力
が「Ｈ」であるため加速されていない通常のクロック入
力である。カウンタＢ４の出力が「Ｈ」になると、ＮＡ
ＮＤ１が反転し、出力端子電圧はＶｄｄからＧｎｄ電位
へと変化する。
入力２の電圧より高くなりコンパレータＣの出力が
「Ｈ」になると、オシレータＢ３が動作状態となり、オ
シレータＢ３からカウンタＢ４にクロック入力を与え
る。このときのクロック入力は、インバータＢ２の出力
が「Ｈ」であるため加速されていない通常のクロック入
力である。カウンタＢ４の出力が「Ｈ」になると、ＮＡ
ＮＤ１が反転し、出力端子電圧はＶｄｄからＧｎｄ電位
へと変化する。
【００３８】（２）テスト用端子ＴＥＳＴの電圧範囲が
「Ｈ」の場合：テスト用端子ＴＥＳＴの電圧範囲が
「Ｈ」、すなわち回路ブロックＢ２のスレッシュ電圧Ｖ
Ｂ２より高い場合、ＮＯＲ１の入力に「Ｈ」が印加され
その出力が「Ｌ」になるため、上記（１）の場合と同
様、ＮＡＮＤ２の出力が「Ｈ」に固定される。従って、
ＮＡＮＤ３はＮＡＮＤ１からの入力待ち状態となる。
「Ｈ」の場合：テスト用端子ＴＥＳＴの電圧範囲が
「Ｈ」、すなわち回路ブロックＢ２のスレッシュ電圧Ｖ
Ｂ２より高い場合、ＮＯＲ１の入力に「Ｈ」が印加され
その出力が「Ｌ」になるため、上記（１）の場合と同
様、ＮＡＮＤ２の出力が「Ｈ」に固定される。従って、
ＮＡＮＤ３はＮＡＮＤ１からの入力待ち状態となる。
【００３９】ここで、コンパレータＣの入力１の電圧が
入力２の電圧より高くなりコンパレータＣの出力が
「Ｈ」になると、オシレータＢ３が動作状態となり、オ
シレータＢ３からカウンタＢ４にクロック入力を与え
る。このときのクロック入力は、インバータＢ２の出力
が「Ｌ」であるため加速されているので、カウンタＢ４
の出力は上記（１）の場合と比較して大幅に短い時間で
出力され、この短い時間で出力されるカウンタＢ４から
の出力によりＮＡＮＤ１が反転し出力端子電圧Ｏｕｔは
ＶｄｄからＧｎｄ電位へと変化する。
入力２の電圧より高くなりコンパレータＣの出力が
「Ｈ」になると、オシレータＢ３が動作状態となり、オ
シレータＢ３からカウンタＢ４にクロック入力を与え
る。このときのクロック入力は、インバータＢ２の出力
が「Ｌ」であるため加速されているので、カウンタＢ４
の出力は上記（１）の場合と比較して大幅に短い時間で
出力され、この短い時間で出力されるカウンタＢ４から
の出力によりＮＡＮＤ１が反転し出力端子電圧Ｏｕｔは
ＶｄｄからＧｎｄ電位へと変化する。
【００４０】上記（１）の場合のカウンタＢ４へのクロ
ック入力の１周期と本例の場合のカウンタＢ４へのクロ
ック入力の１周期の比は、例えば、１対１００程度にし
ておく。この１周期の比が、上記（１）の場合（テスト
用端子ＴＥＳＴの電圧範囲が「Ｌ」の場合）の遅延時間
と本例の場合（テスト用端子ＴＥＳＴの電圧範囲が
「Ｈ」の場合）の遅延時間の比に等しくなる。
ック入力の１周期と本例の場合のカウンタＢ４へのクロ
ック入力の１周期の比は、例えば、１対１００程度にし
ておく。この１周期の比が、上記（１）の場合（テスト
用端子ＴＥＳＴの電圧範囲が「Ｌ」の場合）の遅延時間
と本例の場合（テスト用端子ＴＥＳＴの電圧範囲が
「Ｈ」の場合）の遅延時間の比に等しくなる。
【００４１】（３）テスト用端子ＴＥＳＴの電圧範囲が
「Ｍ」の場合：テスト用端子ＴＥＳＴの電圧範囲が
「Ｍ」の場合、すなわち回路ブロックＢ１のスレッシュ
電圧ＶＢ１より高く回路ブロックＢ２のスレッシュ電圧
ＶＢ２より低い場合、ＮＯＲ１の両入力には「Ｌ」が印
加されその出力が「Ｈ」になる。このＮＯＲ１の「Ｈ」
出力が反転されてＮＡＮＤ１に入力されるため、ＮＡＮ
Ｄ１の出力は「Ｈ」に固定され、ＮＡＮＤ３は、ＮＡＮ
Ｄ２の入力待ち状態となる。
「Ｍ」の場合：テスト用端子ＴＥＳＴの電圧範囲が
「Ｍ」の場合、すなわち回路ブロックＢ１のスレッシュ
電圧ＶＢ１より高く回路ブロックＢ２のスレッシュ電圧
ＶＢ２より低い場合、ＮＯＲ１の両入力には「Ｌ」が印
加されその出力が「Ｈ」になる。このＮＯＲ１の「Ｈ」
出力が反転されてＮＡＮＤ１に入力されるため、ＮＡＮ
Ｄ１の出力は「Ｈ」に固定され、ＮＡＮＤ３は、ＮＡＮ
Ｄ２の入力待ち状態となる。
【００４２】ここで、コンパレータＣの入力１の電圧が
入力２の電圧より高くなりコンパレータＣの出力が
「Ｈ」になると、ＮＡＮＤ２の出力は反転して「Ｌ」に
なってＮＡＮＤ３に入力され、結果的に出力端子電圧は
ＶｄｄからＧｎｄ電位へと変化する。
入力２の電圧より高くなりコンパレータＣの出力が
「Ｈ」になると、ＮＡＮＤ２の出力は反転して「Ｌ」に
なってＮＡＮＤ３に入力され、結果的に出力端子電圧は
ＶｄｄからＧｎｄ電位へと変化する。
【００４３】この場合、すなわちテスト用端子ＴＥＳＴ
の電圧範囲が回路ブロックＢ１のスレッシュ電圧ＶＢ１
と回路ブロックＢ２のスレッシュ電圧ＶＢ２との間の場
合、コンパレータＣを用いた入力１の電圧変化を、オシ
レータＢ３やカウンタＢ４を介さず待ち時間なしで検出
することができる。
の電圧範囲が回路ブロックＢ１のスレッシュ電圧ＶＢ１
と回路ブロックＢ２のスレッシュ電圧ＶＢ２との間の場
合、コンパレータＣを用いた入力１の電圧変化を、オシ
レータＢ３やカウンタＢ４を介さず待ち時間なしで検出
することができる。
【００４４】なお、上記実施例は、コンパレータＣの出
力が「Ｈ」になるとオシレータＢ３が動作状態となり、
逆に、コンパレータＣの出力が「Ｌ」になると、オシレ
ータＢ３が非動作状態となる場合であるが、この構成
は、例えば、図５に破線で囲って示したように、リング
オシレータ１６の途中段にＮch ＭＯＳトランジスタ１
６１，１６２とインバータ１６３を設け、また、図６に
破線で囲って示したように、Ｎch ＭＯＳトランジスタ
１６４，１６５とインバータ１６６を設けることによっ
て実現可能である。
力が「Ｈ」になるとオシレータＢ３が動作状態となり、
逆に、コンパレータＣの出力が「Ｌ」になると、オシレ
ータＢ３が非動作状態となる場合であるが、この構成
は、例えば、図５に破線で囲って示したように、リング
オシレータ１６の途中段にＮch ＭＯＳトランジスタ１
６１，１６２とインバータ１６３を設け、また、図６に
破線で囲って示したように、Ｎch ＭＯＳトランジスタ
１６４，１６５とインバータ１６６を設けることによっ
て実現可能である。
【００４５】また、図５および図６の回路では、テスト
用端子がハイレベル「Ｈ」のときに通常の周波数、ロー
レベル「Ｌ」のときに高い周波数となっており、本実施
例と逆であるが、図５および図６においてプルアップ接
続されているテスト用端子をプルダウン接続し、テスト
用端子ＴＥＳＴとＰch ＭＯＳトランジスタ１０２，１
０３，Ｎch ＭＯＳトランジスタ２１６，２１７のゲー
トの間にインバータを挿入することによりテスト用端子
がハイレベル「Ｈ」のときに高い周波数、ローレベル
「Ｌ」のときに低い周波数となり、本願実施例のような
動作を行わせることができる。
用端子がハイレベル「Ｈ」のときに通常の周波数、ロー
レベル「Ｌ」のときに高い周波数となっており、本実施
例と逆であるが、図５および図６においてプルアップ接
続されているテスト用端子をプルダウン接続し、テスト
用端子ＴＥＳＴとＰch ＭＯＳトランジスタ１０２，１
０３，Ｎch ＭＯＳトランジスタ２１６，２１７のゲー
トの間にインバータを挿入することによりテスト用端子
がハイレベル「Ｈ」のときに高い周波数、ローレベル
「Ｌ」のときに低い周波数となり、本願実施例のような
動作を行わせることができる。
【００４６】以上説明したように、本実施例によれば、
単一のテスト用端子ＴＥＳＴの入力電圧範囲を、
「Ｌ」、「Ｈ」、「Ｍ」のいずれかにすることにより、
オシレータＢ３とカウンタＢ４からなる遅延回路の遅延
時間を、通常の遅延時間モード、遅延時間短縮モード、
または遅延時間なしモードのいずれかに切換えることが
でき、その結果、テスト時間を短くすることを可能にす
るとともに長い遅延時間も保証し、かつ検出状態と非検
出状態との繰り返しが必要な場合（被テスト回路を含む
場合）、遅延時間なしで検出状態と非検出状態に状態を
変化することが可能な半導体装置を実現できる。
単一のテスト用端子ＴＥＳＴの入力電圧範囲を、
「Ｌ」、「Ｈ」、「Ｍ」のいずれかにすることにより、
オシレータＢ３とカウンタＢ４からなる遅延回路の遅延
時間を、通常の遅延時間モード、遅延時間短縮モード、
または遅延時間なしモードのいずれかに切換えることが
でき、その結果、テスト時間を短くすることを可能にす
るとともに長い遅延時間も保証し、かつ検出状態と非検
出状態との繰り返しが必要な場合（被テスト回路を含む
場合）、遅延時間なしで検出状態と非検出状態に状態を
変化することが可能な半導体装置を実現できる。
【００４７】この構成は、特に図４で説明した如きＬｉ
イオン二次電池などの充放電保護回路に適用すれば効果
が大きく、また、この構成を有する充放電保護回路を組
み込んだバッテリーパックや該バッテリーパックを用い
た電子機器、例えば、携帯電話、ディジタルカメラ、携
帯用音響機器などに応用することも可能である。
イオン二次電池などの充放電保護回路に適用すれば効果
が大きく、また、この構成を有する充放電保護回路を組
み込んだバッテリーパックや該バッテリーパックを用い
た電子機器、例えば、携帯電話、ディジタルカメラ、携
帯用音響機器などに応用することも可能である。
【００４８】
【発明の効果】本発明によれば、単一のテスト用端子を
用いることによって、遅延回路の遅延時間を、通常の遅
延時間モード、遅延時間短縮モード、または遅延時間な
しモードのいずれかに切換えることが可能になり、テス
ト時間を短くすることを可能にするとともに長い遅延時
間も保証し、かつ検出状態と非検出状態との繰り返しが
必要な場合（被テスト回路を含む場合）、遅延時間なし
で検出状態と非検出状態に状態を変化することが可能な
半導体装置（請求項１〜２）、Ｌｉイオン二次電池など
の充放電保護回路（請求項３〜５）、該充放電保護回路
を組み込んだバッテリーパック（請求項６）、該バッテ
リーパックを用いた携帯電話などの各種電子機器（請求
項７）を実現することが可能になる。
用いることによって、遅延回路の遅延時間を、通常の遅
延時間モード、遅延時間短縮モード、または遅延時間な
しモードのいずれかに切換えることが可能になり、テス
ト時間を短くすることを可能にするとともに長い遅延時
間も保証し、かつ検出状態と非検出状態との繰り返しが
必要な場合（被テスト回路を含む場合）、遅延時間なし
で検出状態と非検出状態に状態を変化することが可能な
半導体装置（請求項１〜２）、Ｌｉイオン二次電池など
の充放電保護回路（請求項３〜５）、該充放電保護回路
を組み込んだバッテリーパック（請求項６）、該バッテ
リーパックを用いた携帯電話などの各種電子機器（請求
項７）を実現することが可能になる。
【図１】本発明の一実施例を説明するための図である。
【図２】テスト用端子ＴＥＳＴへの印加電圧の入力範囲
とインバータＢ２の出力が「Ｌ」になる範囲およびＮＯ
Ｒ１の出力が「Ｈ」になる範囲を示す図である。
とインバータＢ２の出力が「Ｌ」になる範囲およびＮＯ
Ｒ１の出力が「Ｈ」になる範囲を示す図である。
【図３】従来の充放電保護回路の例を示す図である。
【図４】先願における充放電保護回路と該回路を使用し
たバッテリーパックを示す図である。
たバッテリーパックを示す図である。
【図５】先願において単一のテスト用端子でオシレータ
の周波数を変えることにより遅延時間を変更する構成を
説明するための図である（その１）。
の周波数を変えることにより遅延時間を変更する構成を
説明するための図である（その１）。
【図６】先願において単一のテスト用端子でオシレータ
の周波数を変えることにより遅延時間を変更する構成を
説明するための図である（その２）。
の周波数を変えることにより遅延時間を変更する構成を
説明するための図である（その２）。
ＴＥＳＴ：テスト用端子、 Ａ：被テスト回路、 Ｏｕｔ：出力端子、 Ｂ１，Ｂ２：回路ブロック（インバータ）、 Ｂ３：回路ブロック（オシレータ）、 Ｂ４：回路ブロック（カウンタ）、 １：半導体集積回路（充放電保護回路などのＩＣ）、 １１：過充電検出回路、 １２：過放電検出回路、 １３：過電流検出回路、 １４：短絡検出回路、 １５：異常充電器検出回路、 １６：オシレータ、 １７：カウンタ、 １８，２０：ロジック回路（ラッチ）、 １９：レベルシフト回路、 Ｑ１，Ｑ２：トランジスタ、 ＳＷ１，ＳＷ２，ＳＷ３：スイッチ、 １０１，２０１：プルアップ抵抗、 １０２，１０３，３０２：Ｐch ＭＯＳトランジスタ、 １０４〜１１０，２０２〜２０６，３０１：定電流源、 １１１〜１１５，２０７〜２１１：定電流インバータ、 １１６，１１７，２１２〜２１５：コンデンサ、 １６１，１６２，１６４，１６５：Ｎch ＭＯＳトラン
ジスタ、 １６３，１６６：インバータ、 ３０３，３０４：Ｎch ＭＯＳトランジスタ、 ４０１，４０２：トランスミッションゲート、 ５０１：内蔵発振器、 ５０２：分周カウンタ、 ５０３：ゲート、 ５０４：比較器（ＣＯＭＰ）、 ５０５：デコーダ（ラッチ回路）、 ５０６：インバータ、 ５０７：保護スイッチ。
ジスタ、 １６３，１６６：インバータ、 ３０３，３０４：Ｎch ＭＯＳトランジスタ、 ４０１，４０２：トランスミッションゲート、 ５０１：内蔵発振器、 ５０２：分周カウンタ、 ５０３：ゲート、 ５０４：比較器（ＣＯＭＰ）、 ５０５：デコーダ（ラッチ回路）、 ５０６：インバータ、 ５０７：保護スイッチ。
Claims (7)
- 【請求項１】 テスト用端子を有し、該テスト用端子に
よって所定の状態の検出時の遅延時間を決定するように
したテスト機能を有する半導体装置であって、 遅延回路と、前記テスト用端子に第１レベル範囲、第２
レベル範囲、第３レベル範囲のいずれかの電圧を入力す
る手段と、該テスト用端子に入力された電圧に応じて、
前記遅延回路の遅延時間を、通常の遅延時間モード、遅
延時間短縮モード、または遅延時間なしモードのいずれ
かに切換える手段とを有することを特徴とする半導体装
置。 - 【請求項２】 前記遅延回路をオシレータとカウンタで
構成し、前記テスト用端子に入力される電圧に基づい
て、前記遅延回路を構成するオシレータの周波数を切替
えることを特徴とする請求項１記載のテスト機能を有す
る半導体装置。 - 【請求項３】 ２次電池の過充電、過放電、または過電
流を検出して、２次電池を過充電、過放電、または過電
流から保護する充放電保護回路であって、 オシレータとカウンタからなる過充電、過放電、または
過電流の検出時の遅延時間を決定する遅延回路と、テス
ト用端子の電位として第１レベル範囲、第２レベル範
囲、第３レベル範囲の電位を入力する手段と、該テスト
用端子の電位に基づいて、前記遅延回路の遅延時間を切
替える手段を有することを特徴とする充放電保護回路。 - 【請求項４】 前記オシレータを定電流インバータとコ
ンデンサからなる複数の遅延素子を閉ループに接続した
リングオシレータで構成し、前記遅延時間を切替える手
段を前記遅延素子の定電流インバータを構成する定電流
源の定電流値を実質的に変化させる手段としたことを特
徴とする請求項３記載の充放電保護回路。 - 【請求項５】 前記オシレータを定電流インバータとコ
ンデンサからなる複数の遅延素子を閉ループに接続した
リングオシレータで構成し、前記遅延時間を切替える手
段を前記遅延素子を構成するコンデンサの容量を実質的
に変化させる手段としたことを特徴とする請求項３記載
の充放電保護回路。 - 【請求項６】 請求項３〜５のいずれか１項に記載され
た充放電保護回路を組み込んだことを特徴とするバッテ
リーパック。 - 【請求項７】 請求項６記載のバッテリーパックを用い
た電子機器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000378372A JP3794547B2 (ja) | 2000-12-13 | 2000-12-13 | テスト機能を有する半導体装置、充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000378372A JP3794547B2 (ja) | 2000-12-13 | 2000-12-13 | テスト機能を有する半導体装置、充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002186173A true JP2002186173A (ja) | 2002-06-28 |
| JP3794547B2 JP3794547B2 (ja) | 2006-07-05 |
Family
ID=18846957
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000378372A Expired - Lifetime JP3794547B2 (ja) | 2000-12-13 | 2000-12-13 | テスト機能を有する半導体装置、充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3794547B2 (ja) |
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006262574A (ja) * | 2005-03-16 | 2006-09-28 | Ricoh Co Ltd | ２次電池保護回路とバッテリパックおよび電子機器 |
| US7224198B2 (en) | 2004-09-15 | 2007-05-29 | Samsung Electronics Co., Ltd. | Input and output circuit and method of operation thereof |
| WO2008032644A1 (en) * | 2006-09-13 | 2008-03-20 | Ricoh Company, Ltd. | Semiconductor unit for protecting secondary battery, battery pack having the semiconductor unit built-in and electronic apparatus using it |
| KR100837015B1 (ko) * | 2002-09-27 | 2008-06-10 | 세이코 인스트루 가부시키가이샤 | 충방전 제어 회로 및 충전식 전원 장치 |
| US7728556B2 (en) | 2005-08-08 | 2010-06-01 | Ricoh Company, Ltd. | Semiconductor device for protecting rechargeable battery |
| WO2010061814A1 (ja) * | 2008-11-27 | 2010-06-03 | ミツミ電機株式会社 | カウンタ回路及び保護回路 |
| KR100975279B1 (ko) | 2003-01-22 | 2010-08-12 | 미쓰미덴기가부시기가이샤 | 과전류 검출 회로 및 그 지연 회로 |
| JP2013055762A (ja) * | 2011-09-02 | 2013-03-21 | Ricoh Co Ltd | 二次電池の保護用半導体装置及び二次電池パック |
| US8581556B2 (en) | 2008-11-14 | 2013-11-12 | Mitsumi Electric Co., Ltd. | Protection circuit and battery pack having current varying circuit to vary current flowing through power terminal |
| CN104037822A (zh) * | 2013-03-05 | 2014-09-10 | 三美电机株式会社 | 充放电控制电路以及充放电控制方法 |
| US9103893B2 (en) | 2011-03-11 | 2015-08-11 | Ricoh Electronic Devices Co., Ltd. | Voltage monitor semiconductor device, battery pack, and electronic device employing battery pack |
-
2000
- 2000-12-13 JP JP2000378372A patent/JP3794547B2/ja not_active Expired - Lifetime
Cited By (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100837015B1 (ko) * | 2002-09-27 | 2008-06-10 | 세이코 인스트루 가부시키가이샤 | 충방전 제어 회로 및 충전식 전원 장치 |
| CN100449905C (zh) * | 2002-09-27 | 2009-01-07 | 精工电子有限公司 | 充放电控制电路及充电型电源装置 |
| KR100975279B1 (ko) | 2003-01-22 | 2010-08-12 | 미쓰미덴기가부시기가이샤 | 과전류 검출 회로 및 그 지연 회로 |
| US7224198B2 (en) | 2004-09-15 | 2007-05-29 | Samsung Electronics Co., Ltd. | Input and output circuit and method of operation thereof |
| JP2006262574A (ja) * | 2005-03-16 | 2006-09-28 | Ricoh Co Ltd | ２次電池保護回路とバッテリパックおよび電子機器 |
| JP4535910B2 (ja) * | 2005-03-16 | 2010-09-01 | 株式会社リコー | ２次電池保護回路とバッテリパックおよび電子機器 |
| US7728556B2 (en) | 2005-08-08 | 2010-06-01 | Ricoh Company, Ltd. | Semiconductor device for protecting rechargeable battery |
| US7816890B2 (en) | 2006-09-13 | 2010-10-19 | Ricoh Company, Ltd. | Semiconductor unit for protecting secondary battery, battery pack having the semiconductor unit built-in and electronic apparatus using it |
| WO2008032644A1 (en) * | 2006-09-13 | 2008-03-20 | Ricoh Company, Ltd. | Semiconductor unit for protecting secondary battery, battery pack having the semiconductor unit built-in and electronic apparatus using it |
| JP2008072800A (ja) * | 2006-09-13 | 2008-03-27 | Ricoh Co Ltd | 二次電池保護用半導体装置および該二次電保護用半導体装置を内蔵したバッテリパックならびに電子機器 |
| US8581556B2 (en) | 2008-11-14 | 2013-11-12 | Mitsumi Electric Co., Ltd. | Protection circuit and battery pack having current varying circuit to vary current flowing through power terminal |
| JP2010130283A (ja) * | 2008-11-27 | 2010-06-10 | Mitsumi Electric Co Ltd | カウンタ回路 |
| CN102224678A (zh) * | 2008-11-27 | 2011-10-19 | 三美电机株式会社 | 计数器电路以及保护电路 |
| KR101261309B1 (ko) * | 2008-11-27 | 2013-05-07 | 미쓰미덴기가부시기가이샤 | 카운터회로 및 보호회로 |
| US8498372B2 (en) | 2008-11-27 | 2013-07-30 | Mitsumi Electric Co., Ltd. | Counter circuit and protection circuit |
| WO2010061814A1 (ja) * | 2008-11-27 | 2010-06-03 | ミツミ電機株式会社 | カウンタ回路及び保護回路 |
| US9103893B2 (en) | 2011-03-11 | 2015-08-11 | Ricoh Electronic Devices Co., Ltd. | Voltage monitor semiconductor device, battery pack, and electronic device employing battery pack |
| JP2013055762A (ja) * | 2011-09-02 | 2013-03-21 | Ricoh Co Ltd | 二次電池の保護用半導体装置及び二次電池パック |
| CN104037822A (zh) * | 2013-03-05 | 2014-09-10 | 三美电机株式会社 | 充放电控制电路以及充放电控制方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3794547B2 (ja) | 2006-07-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4667157B2 (ja) | ２次電池保護用半導体装置 | |
| KR101057505B1 (ko) | 충방전 제어 회로, 및 충전식 전원 장치 | |
| US6501248B2 (en) | Charge/discharge protection apparatus having a charge-state overcurrent detector, and battery pack including the same | |
| JP5064746B2 (ja) | 二次電池保護用半導体装置および該二次電保護用半導体装置を内蔵したバッテリパックならびに電子機器 | |
| US9103893B2 (en) | Voltage monitor semiconductor device, battery pack, and electronic device employing battery pack | |
| WO2008035523A1 (en) | Back-gate voltage generator circuit, four-terminal back gate switching fet, and charge and discharge protection circuit using same | |
| KR20050028846A (ko) | 충방전 제어 회로 및 충전식 전원 장치 | |
| JP3498736B2 (ja) | 充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器 | |
| WO2010055785A1 (ja) | 保護回路及び電池パック | |
| JP3794547B2 (ja) | テスト機能を有する半導体装置、充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器 | |
| JP3827136B2 (ja) | 充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器 | |
| JP4535910B2 (ja) | ２次電池保護回路とバッテリパックおよび電子機器 | |
| US7679333B2 (en) | Delay time generation circuit, semiconductor device for protecting secondary batteries using delay time generation circuit, battery pack, and electronic device | |
| US20040104708A1 (en) | Charging and discharging control circuit and charging type power supply unit | |
| JP3948435B2 (ja) | ２次電池保護用ｉｃとそれを用いたバッテリパックおよび電子機器 | |
| US6518729B2 (en) | Secondary battery protection circuit capable of reducing time for functional test | |
| KR101261309B1 (ko) | 카운터회로 및 보호회로 | |
| JP4049184B2 (ja) | 充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器 | |
| US20220181899A1 (en) | Charge/discharge control circuit and battery device | |
| JP2010109605A (ja) | モード設定回路及びそれを用いたカウンタ回路 | |
| JP2010109606A (ja) | カウンタ回路 | |
| CN114629192A (zh) | 屏蔽控制电路、控制器、充放电控制电路及电池装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041109 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060313 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20060324 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20060406 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 3794547 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100421 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110421 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120421 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130421 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140421 Year of fee payment: 8 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| EXPY | Cancellation because of completion of term |