JP3827136B2

JP3827136B2 - 充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器

Info

Publication number: JP3827136B2
Application number: JP2000083375A
Authority: JP
Inventors: 明彦藤原
Original assignee: Ricoh Co Ltd
Current assignee: Ricoh Co Ltd
Priority date: 2000-03-24
Filing date: 2000-03-24
Publication date: 2006-09-27
Anticipated expiration: 2020-03-24
Also published as: JP2001268810A

Description

【０００１】
【発明の属する技術分野】
本発明は、Ｌｉイオン二次電池などの充放電保護回路に係り、特に、発振回路の周波数を高くすることができ、過充電、過放電、または過電流の検出時に遅延時間を短縮してテスト時間を短縮することが可能な二次電池の充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた携帯電話などの電子機器に関する。
【０００２】
【従来の技術】
携帯型の電子機器にはＬｉイオン二次電池が使用されていることが多い。Ｌｉイオン二次電池は、過充電すると金属Ｌｉが析出して事故を起こす危険性があり、また過放電すると繰り返し充放電使用回数が悪くなるなどの問題点を有している。そのため、二次電池と機器本体の間の充放電経路に保護スイッチを設け、所定の電圧以上に過充電された場合や所定の電圧以下に過放電された場合に、これを検出し、保護スイッチをオフにし、それ以上の過充電，過放電を抑止するようにしている。
【０００３】
例えば、特開平９−１８２２８３号公報には、Ｌｉイオン二次電池の過充電、過放電、過電流を検出する保護回路が開示されている。図６は、上記公開公報に開示されている充放電保護回路の例である。一般に、電池電圧が放電動作を停止すべき終止電圧に近くなると、電圧マージンが小さくなり急激な負荷変動などによる誤動作を起こしやすくなる。従って終止電圧以下になっても直ちに保護スイッチをオフするのではなく、その状態が一定期間以上継続した場合にのみ保護スイッチをオフにする必要がある。図６ではそのために、内部発振回路と分周カウンタからなるタイマーを利用している。
【０００４】
図６において、電圧比較回路ＣＯＭＰ５０４により基準電圧Ｖ４と分圧電圧ＶＣＣ／Ｎを比較し、電池電圧ＶＣＣが終止電圧以下になったとき、ロウレベルの信号を出力して分周カウンタ５０２のリセットを解除して計数を開始する。この計数値がデコーダ５０５により予め設定した値になるとラッチ回路５０５をセットしてＭＯＳトランジスタで構成される保護スイッチ５０７をオフにする。しかし、分周カウンタ５０２が予め設定した値に達する前に電池電圧ＶＣＣがもとの終止電圧以上の電圧に復帰すると、リセット信号が発生されて分周カウンタ５０２を計数途中でリセットする。これにより、デコーダ回路５０５による設定を負荷変動を考慮して比較的長い時間に設定しておけば、負荷変動に対して電池電圧ＶＣＣが一時的に終止電圧以下に低下した場合に、保護スイッチ５０７がオフしてしまう誤動作はなくなる。
【０００５】
上述した過放電の場合と同様に、過充電や過電流の検出時の遅延時間も、すべて内部発振回路とカウンタで決定することが可能である。このように、上記従来技術によれば、遅延時間を決定するための外付けコンデンサーを設ける必要がなくなり、保護回路基板の部品点数を少なくすることができる。
【０００６】
【発明が解決しようとする課題】
上述したように、上記従来技術は、内部発信回路とカウンタを用いて遅延時間を設定するようにしているため、外付けコンデンサを設ける必要がなくなり、外付け部品点数を削減することができるという利点を有している。
【０００７】
しかしながら、過放電と過電流の検出時の遅延時間は、一般的に１０ｍＳ〜数１０ｍＳ程度なので、テスト時間にはそれほど大きな影響はないが、過充電の検出時の遅延時間は通常数秒程度に設定されている。したがって、上記従来技術では、過充電の検出動作のテストを行う場合、必ず数秒以上の時間が必要となる。まして、正確な過充電検出電圧値を測定する場合は、電圧をステップさせるたびに、数秒以上の待ち時間が必要となるため、仮に２５ステップで検出電圧を測定できたとして、待ち時間を２秒とすると、過充電検出電圧値の測定に要する時間は５０秒となり、これは量産を行うには時間がかかりすぎて実用化できるレベルではない。
【０００８】
本発明の目的は、発振回路の周波数を高くすることができ、過充電、過放電、または過電流の検出時の遅延時間を短縮してテスト時間を短縮することが可能な二次電池の充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを有する携帯電話などの電子機器を提供することである。
【０００９】
さらに詳しくは、請求項１記載の発明は、単一のテスト端子により、過充電、過放電、または過電流の検出時の遅延時間を決定する遅延回路の遅延時間を短縮する充放電保護回路を提供することを、請求項２および３記載の発明は、発振回路を構成する定電流インバータの定電流値を変えることにより遅延時間を短縮する充放電保護回路を提供することを、請求項４および５記載の発明は、発振回路を構成するコンデンサの容量を変えることにより遅延時間を短縮する充放電保護回路を提供することを、請求項６および７記載の発明は、発振回路を構成する定電流インバータのスレッショルドを変えることにより遅延時間を短縮する充放電保護回路を提供することを目的としている。
【００１０】
また、請求項８記載の発明は、カウンター回路の出力位置を変えることによって遅延時間を短縮する充放電保護回路を提供することを、請求項９記載の発明は、カウンター回路を複数の発振回路で構成することによって遅延時間を短縮する充放電保護回路を提供することを目的としている。
【００１１】
また、請求項１０〜１４記載の発明は、上記充放電保護回路の応用技術を提供することを目的としている。
【００１２】
【課題を解決するための手段】
上記目的を達成するために、請求項１記載の発明は、内部発振回路とカウンター回路からなる過充電、過放電、または過電流の検出時の遅延時間を決定する遅延回路と、テスト用のテスト端子の電位をローレベルもしくはハイレベルに固定する手段と、該テスト端子の電位がローレベルもしくはハイレベルに固定された場合に、電流値を増加させることにより前記遅延回路の遅延時間を短縮する遅延時間短縮手段を有することを特徴としている。本発明は、特に過充電検出時に有効性が顕著な技術である。
【００１３】
請求項２記載の発明は、内部発振回路を定電流インバータとコンデンサからなる複数の遅延素子を閉ループに接続したリングオシレータで構成し、遅延素子の定電流源の定電流値を増加させることにより遅延時間を短縮するものであり、請求項３記載の発明は、そのために定電流源に並列に設けた別の定電流源を有効化するようにしたものである。
【００１４】
また、請求項４記載の発明は、２次電池の過充電、過放電、または過電流を検出して、２次電池を過充電、過放電、または過電流から保護する充放電保護回路であって、内部発振回路とカウンター回路からなる過充電、過放電、または過電流の検出時の遅延時間を決定する遅延回路と、テスト用のテスト端子の電位をローレベルもしくはハイレベルに固定する手段と、該テスト端子の電位がローレベルもしくはハイレベルに固定された場合に、前記遅延回路の遅延時間を短縮する遅延時間短縮手段を有し、前記内部発振回路が定電流インバータとコンデンサからなる複数の遅延素子を閉ループに接続したリングオシレータで構成され、前記遅延時間短縮手段が前記遅延素子を構成するコンデンサの容量を低減させることにより遅延時間を短縮するものであり、請求項５記載の発明は、そのためにそのコンデンサに並列に設けた別のコンデンサを無効化するようにしたものである。
【００１５】
請求項６記載の発明は、２次電池の過充電、過放電、または過電流を検出して、２次電池を過充電、過放電、または過電流から保護する充放電保護回路であって、
内部発振回路とカウンター回路からなる過充電、過放電、または過電流の検出時の遅延時間を決定する遅延回路と、テスト用のテスト端子の電位をローレベルもしくはハイレベルに固定する手段と、該テスト端子の電位がローレベルもしくはハイレベルに固定された場合に、前記遅延回路の遅延時間を短縮する遅延時間短縮手段を有し、前記内部発振回路が定電流インバータとコンデンサからなる複数の遅延素子を閉ループに接続したリングオシレータで構成され、前記遅延時間短縮手段が、前記遅延素子の定電流インバータを構成するインバータのスレッショルドを減少させることにより遅延時間を短縮するものであり、請求項７記載の発明は、そのために、インバータをＣＭＯＳインバータで構成し、一方のＭＯＳトランジスタに直列接続される飽和結線されたＭＯＳトランジスタの個数を減らすようにしたものである。
【００１６】
請求項８記載の発明は、２次電池の過充電、過放電、または過電流を検出して、２次電池を過充電、過放電、または過電流から保護する充放電保護回路であって、
内部発振回路とカウンター回路からなる過充電、過放電、または過電流の検出時の遅延時間を決定する遅延回路と、テスト用のテスト端子の電位をローレベルもしくはハイレベルに固定する手段と、該テスト端子の電位がローレベルもしくはハイレベルに固定された場合に、前記遅延回路の遅延時間を短縮する遅延時間短縮手段を有し、前記遅延時間短縮手段が、カウンター回路からの出力位置を変えることにより遅延時間を短縮するものである。
【００１７】
請求項９記載の発明は、内部発振回路を低速周波数発振器と高速周波数発振器で構成し、単一のテスト端子の電位により低速周波数発振器と高速周波数発振器のいずれか一方を有効化するようにしたものである。
【００１８】
請求項１０記載の発明は、上述した構成を有する充放電保護回路をバッテリーパックに組み込んだものである。請求項１１〜１４のこのようなバッテリーパックを具体的な応用製品に用いたものである。
【００１９】
【発明の実施の形態】
図１は、本発明を用いた半導体装置のブロック図と、その半導体装置を使用したバッテリーパック内部の保護回路を示す図である。
同図に示すように、バッテリーパックＡの主要部を構成部する半導体装置（充放電保護回路）１は、おおまかには過充電検出回路１１と過放電検出回路１２と過電流検出回路１３と短絡検出回路１４と異常充電器検出回路１５と発振回路１６とカウンター回路１７から構成されている。
【００２０】
過充電検出回路１１または過放電検出回路１２または過電流検出回路１３または短絡検出回路１４により、過充電または過放電または過電流または短絡を検出すると、発振回路１６が動作を開始し、カウンター回路１７が計数を始める。そして、カウンター回路１７によりそれぞれの検出時に設定されている遅延時間をカウントすると、過充電の場合は、ロジック回路（ラッチなど）１８、レベルシフト１９を通してＣｏｕｔ出力がローレベルになり充電制御用ＦＥＴＱ１をオフにし、過放電，過電流，または短絡の場合はロジック回路２０を通してＤｏｕｔ出力がローレベルになり放電制御用ＦＥＴＱ２をオフにする。
【００２１】
異常充電器検出回路１５は、異常充電器等が接続されて大電圧がバッテリーパックＡに印加された時に、過電流検出回路１３と短絡検出回路１４の入力に大電圧（Ｖ−電位）がかからないようにスイッチＳＷ１とＳＷ２をオフにすることによって、スイッチＳＷ１およびスイッチＳＷ２を構成するトランジスタのＶｔｈの経時変化による過電流検出電圧値と短絡検出電圧値のシフトが起こらないようにするための回路である。
【００２２】
通常、過放電検出回路１２による過放電検出時の遅延時間は１６ｍＳ程度、過電流検出回路１３による過電流検出時の遅延時間は１０ｍＳ程度、短絡検出回路１４による短絡検出時の遅延時間は１ｍＳ程度であるが、過充電検出回路１１による過充電検出時の遅延時間は１Ｓ以上である。そこで、半導体装置１もしくは保護回路基板などのテストを行うときに、テスト端子をローレベルに固定（例えば、スイッチＳＷ３をオン）することによって、発振回路１６の出力周波数を高くし、遅延時間を短くすることでテスト時間を短縮することができる。本構成は、過充電、過放電、または過電流のいずれの検出時にも有効であるが、特に過充電検出時に有効性が大きい。
【００２３】
（１）定電流源の定電流値を変えることにより遅延時間を変える実施例（請求項１，２，３）
図２は、テスト機能を持った発振回路１６を詳しく説明するための図である。図２の発振回路１６は、定電流インバータ１１１〜１１５と、コンデンサ１１６および１１７を使ったリングオシレータである。このリングオシレータの発振周波数は、▲１▼定電流源１０５および１０９の定電流値と、▲２▼コンデンサ１１６および１１７の値と、▲３▼インバータ１１２および１１５のスレッショルドによって決まる。
【００２４】
また、テスト端子は抵抗１０１によってＶｄｄにプルアップされている。例えば、テスト端子に接続しているスイッチＳＷ３をオフさせてテスト端子をオープンにした時は、プルアップ抵抗１０１によってＰch ＭＯＳトランジスタ１０２，１０３のゲート電圧がハイレベルになるため、Ｐch ＭＯＳトランジスタ１０２，１０３はオフしている。したがって、このときの発振周波数は、定電流１０５，１０９およびコンデンサ１１６，１１７の値で決定される。
【００２５】
しかし、スイッチＳＷ３をオンさせてテスト端子をローレベルにすると、ＰchＭＯＳトランジスタ１０２，１０３のゲート電圧がローレベルとなり、Ｐch ＭＯＳトランジスタ１０２，１０３がオンするので、発振周波数を決めている定電流の値は、定電流源１０５および定電流源１０４における定電流値の和、定電流源１０９および定電流源１０８における定電流値の和となるため、発振周波数が高くなり、結果的に過充電検出時の遅延時間を短くすることができる。
【００２６】
例えば、定電流源１０５と定電流源１０４の定電流の比、定電流源１０９と定電流源１０８の定電流の比を１：９にすると、発振周波数は１０倍になり、遅延時間を１／１０にすることができる。この場合は、半導体装置１または半導体装置１を実装した保護回路基板のテスト時間を、１／１０に短縮することができる。
【００２７】
（２）コンデンサの容量値を変えることにより遅延時間を変える実施例（請求項１，４，５）
図３は、テスト機能を持った発振回路１６の別の実施例を示す図である。
図２は、発振周波数を決めている電流源の定電流値をテスト端子によって切替えるようにした発振回路の実施例であるが、図３では、コンデンサの値をテスト端子によって切替えるようにした発振回路の実施例を示す。
【００２８】
図３において、スイッチＳＷ３がオフでテスト端子がオープンの時は、Ｎch ＭＯＳトランジスタ２１６および２１７のゲートにＶｄｄが印加され、Ｎch ＭＯＳトランジスタ２１６および２１７がオンしているため、発振周波数を決めているコンデンサの値は、コンデンサ２１２＋２１３、コンデンサ２１４＋２１５になる。
【００２９】
しかし、スイッチＳＷ３をオンにしてテスト端子をローレベルにすると、ＮchＭＯＳトランジスタ１７および１８のゲートが接地されＮch ＭＯＳトランジスタ１７および１８がオフになり、コンデンサの値は、コンデンサ２１３と２１５だけになり、発振周波数は高くなって、遅延時間が短くなり、結果的にテスト時間を短縮できる。
【００３０】
図２では定電流源の定電流値を切替えることにより発振回路１６の発信周波数を制御し、図３ではコンデンサの値を切替えることにより発振回路１６の発信周波数を制御しているが、リングオシレータを構成する定電流インバータのスレッショルドを変えることによっても可能である。
【００３１】
（３）定電流インバータのスレッショルドを変えることにより遅延時間を変える実施例（請求項１，６，７）
図４は、定電流インバータのスレッショルドを変更する構成例を説明するための図である。
同図（ａ）は、定電流源３０とＣＭＯＳインバータで構成される定電流インバータの基本構成図である。ＣＭＯＳインバータはＰch ＭＯＳトランジスタ３０２とＮch ＭＯＳトランジスタ３０３で構成される。同図（ｂ）は、同図（ａ）のＮch ＭＯＳトランジスタ３０３に、飽和結線したＮch ＭＯＳトランジスタ３０４（図は１個の場合を示す）の直列接続する個数を変えることによってスレッショルドを変えるようにしたものである。
【００３２】
直列に接続するＮch ＭＯＳトランジスタ３０４の個数を１つ増やすごとにスレッショルドをＶｔｈ（Ｖｔｈは１つのＮch ＭＯＳトランジスタ３０４のスレッショルド）ずつ増加させることができる。直列に接続するＮch ＭＯＳトランジスタの個数の切替えは、例えば、直列に接続する任意個のＮch ＭＯＳトランジスタの両端をバイパスするＭＯＳトランジスタを設け、該バイパス用のＭＯＳトランジスタを外部信号（テスト信号）によりオンオフを制御することにより行うことができる。この構成により、例えば、スレッショルドを１／２にして発振周波数を高め、遅延時間を短縮することも可能になる。
【００３３】
（４）カウンター回路からの出力位置を変えることにより遅延時間を変える実施例（請求項１，８）
図２〜図４は、発振周波数を変えることにより、遅延時間を変える実施例であるが、発振周波数を変えるのではなく、カウンター回路から出力を取り出す位置（段）を変えることによっても遅延時間を変えることができる。
【００３４】
図５は、カウンター回路１７から出力を取り出す位置（段）を変えて遅延時間を変える構成例である。
同図は、カウンター回路１７の２つの位置（段）から取り出した出力を、外部信号（テスト信号）によって制御されるトランスミッションゲート４０１、４０２を介して取り出すようにした例を示している。出力を取り出す位置や個数は任意であり、これによって遅延時間を所望の値にすることができる。
【００３５】
（５）内部発振回路を低速周波数発振器と高速周波数発振器で構成し、切り替えることによって遅延時間を短縮する実施例（請求項１，９）
また、別の実施例として、過充電、過放電、または過電流検出時の遅延時間を決定する遅延回路を内部発振回路とカウンター回路で構成し、かつ、その内部発振回路を低速周波数発振器と高速周波数発振器で構成し、単一のテスト端子の電位により低速周波数発振器と高速周波数発振器のいずれか一方を動作可能（有効化）にするようにしてもよい（請求項１，９）。
【００３６】
以上述べた充放電保護回路をバッテリーパックに組み込むことで、テスト時間が短縮できる有用性の高いバッテリーパックを実現できる。またこのようなバッテリーパックは各種電子機器、例えば、近年普及してきている携帯電話、ディジタルカメラ、または小型軽量の携帯用ミニディスク装置などの携帯用音響機器など各種電子機器に広く利用可能である（請求項１０〜１４）。
【００３７】
なお、図２および図３に示した実施例では、テスト端子にプルアップ抵抗１０１，２０１を接続して、テスト端子をローレベルにすることによって発振周波数を高くしているが、論理を逆にして、テスト端子にプルダウン抵抗を接続し、テスト端子をハイレベルにすることによって発振周波数を高くしてもまったく同じ効果を得ることができる。
【００３８】
また、図２および図３の実施例では、５段の定電流インバータによるリングオシレータで、ハイ側定電流、コンデンサをＶｓｓに接続した場合で説明したが、一般的な奇数段のリングオシレータであればすべてに活用でき、また、ロー側定電流でコンデンサをＶｄｄに接続したリングオシレータでも同様である。
さらに、上記実施例では、リングオシレータで説明したが、リングオシレータに限らず他の方式の発振回路であっても、電流値や抵抗値やコンデンサを切替えることによって同様の効果を得ることができる。
【００３９】
【発明の効果】
本発明によれば、テスト端子をローレベルもしくはハイレベルに固定することによって、２次電池の過充電、過放電、または過電流の検出時の遅延時間、特に一般的に遅延時間が長く設定されている過充電検出時の遅延時間を短くすることができ、テスト時間を大幅に短縮することが可能な充放電保護回路が実現でき、また、このような充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた携帯電話などの電子機器を提供することができる。
【００４０】
さらに詳しくは、請求項１記載の発明によると、単一のテスト端子により、過充電検出時の遅延時間を決定する遅延回路の遅延時間を短縮する充放電保護回路を実現でき、請求項２および３記載の発明によれば、発振回路を構成する定電流インバータの定電流値を変えることにより遅延時間を短縮する充放電保護回路が実現でき、請求項４および５記載の発明によれば、発振回路を構成するコンデンサの容量を変えることにより遅延時間を短縮する充放電保護回路が実現でき、請求項６および７記載の発明によれば、発振回路を構成する定電流インバータのスレッショルドを変えることにより遅延時間を短縮する充放電保護回路を実現できる。
【００４１】
また、請求項８記載の発明によれば、カウンター回路の出力位置を変えることによって遅延時間を短縮する充放電保護回路を実現でき、請求項９記載の発明によれば、カウンター回路を複数の発振回路で構成することによって遅延時間を短縮する充放電保護回路を実現できる。
【００４２】
また、請求項１０〜１４記載の発明によれば、上記充放電保護回路の応用技術として、近年普及している携帯電話、ディジタルカメラ、携帯型のＭＤ（ミニディスク）装置などの音響機器を始めとして２次電池を必要とする各種電子機器を提供することができる。
【図面の簡単な説明】
【図１】本発明を用いた半導体装置のブロック図と、その半導体装置を使用したバッテリーパック内部の保護回路を示す図である。
【図２】テスト機能を有する発振回路の実施例を説明するための図である（定電流源の定両ウ電流値を変更）。
【図３】テスト機能を有する発振回路の別の実施例を説明するための図である（コンデンサ容量を変更）。
【図４】テスト機能を有する発振回路の別の実施例を説明するための図である（定電流インバータのスレッショルドを変更）。
【図５】テスト機能を有するカウンター回路の実施例を説明するための図である（カウンター回路からの出力取出し位置を変更）。
【図６】従来技術における過放電保護回路の例である。
【符号の説明】
１：半導体装置（充放電保護回路）、
１１：過充電検出回路、
１２：過放電検出回路、
１３：過電流検出回路、
１４：短絡検出回路、
１５：異常充電器検出回路、
１６：発振回路、
１７：カウンター回路、
１８，２０：ロジック回路（ラッチ）、
１９：レベルシフト回路、
Ｑ１，Ｑ２：トランジスタ、
ＳＷ１，ＳＷ２，ＳＷ３：スイッチ、
１０１，２０１：プルアップ抵抗、
１０２，１０３，３０２：Ｐch ＭＯＳトランジスタ、
１０４〜１１０，２０２〜２０６，３０１：定電流源、
１１１〜１１５，２０７〜２１１：定電流インバータ、
１１６，１１７，２１２〜２１５：コンデンサ、
３０３，３０４：Ｎch ＭＯＳトランジスタ、
４０１，４０２：トランスミッションゲート、
５０１：内蔵発振器、
５０２：分周カウンタ、
５０３：ゲート、
５０４：比較器（ＣＯＭＰ）、
５０５：デコーダ（ラッチ回路）、
５０６：インバータ、
５０７：保護スイッチ。

Claims

２次電池の過充電、過放電、または過電流を検出して、２次電池を過充電、過放電、または過電流から保護する充放電保護回路であって、
内部発振回路とカウンター回路からなる過充電、過放電、または過電流の検出時の遅延時間を決定する遅延回路と、テスト用のテスト端子の電位をローレベルもしくはハイレベルに固定する手段と、該テスト端子の電位がローレベルもしくはハイレベルに固定された場合に、電流値を増加させることにより前記遅延回路の遅延時間を短縮する遅延時間短縮手段を有することを特徴とする充放電保護回路。
前記内部発振回路を定電流インバータとコンデンサからなる複数の遅延素子を閉ループに接続したリングオシレータで構成し、前記遅延時間短縮手段を前記遅延素子の定電流インバータを構成する定電流源の定電流値を増加させる手段としたことを特徴とする請求項１記載の充放電保護回路。
前記定電流値を増加させる手段は、前記定電流源に並列に設けた別の定電流源を有効化する手段であることを特徴とする請求項２記載の充放電保護回路。
２次電池の過充電、過放電、または過電流を検出して、２次電池を過充電、過放電、または過電流から保護する充放電保護回路であって、
内部発振回路とカウンター回路からなる過充電、過放電、または過電流の検出時の遅延時間を決定する遅延回路と、テスト用のテスト端子の電位をローレベルもしくはハイレベルに固定する手段と、該テスト端子の電位がローレベルもしくはハイレベルに固定された場合に、前記遅延回路の遅延時間を短縮する遅延時間短縮手段を有し、
前記内部発振回路が定電流インバータとコンデンサからなる複数の遅延素子を閉ループに接続したリングオシレータで構成され、前記遅延時間短縮手段が前記遅延素子を構成するコンデンサの容量を低減させる手段であることを特徴とする充放電保護回路。
前記コンデンサの容量を低減させる手段は、前記コンデンサに並列に設けた別のコンデンサを無効化する手段であることを特徴とする請求項４記載の充放電保護回路。
２次電池の過充電、過放電、または過電流を検出して、２次電池を過充電、過放電、または過電流から保護する充放電保護回路であって、
内部発振回路とカウンター回路からなる過充電、過放電、または過電流の検出時の遅延時間を決定する遅延回路と、テスト用のテスト端子の電位をローレベルもしくはハイレベルに固定する手段と、該テスト端子の電位がローレベルもしくはハイレベルに固定された場合に、前記遅延回路の遅延時間を短縮する遅延時間短縮手段を有し、
前記内部発振回路が定電流インバータとコンデンサからなる複数の遅延素子を閉ループに接続したリングオシレータで構成され、前記遅延時間短縮手段が、前記遅延素子の定電流インバータを構成するインバータのスレッショルドを減少させる手段であることを特徴とする充放電保護回路。
前記インバータがＣＭＯＳインバータであり、前記遅延素子の定電流インバータを構成するインバータのスレッショルドを実質的に減少させる手段が、ＣＭＯＳインバータを構成する一方のＭＯＳトランジスタに直列接続される飽和結線されたＭＯＳトランジスタの個数を減らす手段であることを特徴とする請求項６記載の充放電保護回路。
２次電池の過充電、過放電、または過電流を検出して、２次電池を過充電、過放電、または過電流から保護する充放電保護回路であって、
内部発振回路とカウンター回路からなる過充電、過放電、または過電流の検出時の遅延時間を決定する遅延回路と、テスト用のテスト端子の電位をローレベルもしくはハイレベルに固定する手段と、該テスト端子の電位がローレベルもしくはハイレベルに固定された場合に、前記遅延回路の遅延時間を短縮する遅延時間短縮手段を有し、
前記遅延時間短縮手段が、該カウンター回路からの出力位置を変える手段であることを特徴とする請求項１記載の充放電保護回路。
２次電池の過充電、過放電、または過電流を検出して、２次電池を過充電、過放電、または過電流から保護する充放電保護回路であって、
過充電、過放電、または過電流の検出時の遅延時間を決定する遅延回路を内部発振回路とカウンター回路で構成するとともに、該内部発振回路を低速周波数発振器と高速周波数発振器で構成し、単一のテスト端子の電位により低速周波数発振器と高速周波数発振器のいずれか一方を有効化することを特徴とする充放電保護回路。
請求項１〜９のいずれか１項に記載された充放電保護回路を組み込んだことを特徴とするバッテリーパック。
請求項１０記載のバッテリーパックを用いた電子機器。
請求項１０記載のバッテリーパックを用いたことを特徴とする携帯電話。
請求項１０記載のバッテリーパックを用いたことを特徴とするディジタルカメラ。
請求項１０記載のバッテリーパックを用いたことを特徴とする携帯用音響機器。