JP4646875B2 - 充放電制御回路 - Google Patents

充放電制御回路 Download PDF

Info

Publication number
JP4646875B2
JP4646875B2 JP2006232196A JP2006232196A JP4646875B2 JP 4646875 B2 JP4646875 B2 JP 4646875B2 JP 2006232196 A JP2006232196 A JP 2006232196A JP 2006232196 A JP2006232196 A JP 2006232196A JP 4646875 B2 JP4646875 B2 JP 4646875B2
Authority
JP
Japan
Prior art keywords
circuit
test
charge
state
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2006232196A
Other languages
English (en)
Other versions
JP2008061306A (ja
Inventor
和亮 佐野
智幸 小池
敦司 桜井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Instruments Inc
Original Assignee
Seiko Instruments Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Instruments Inc filed Critical Seiko Instruments Inc
Priority to JP2006232196A priority Critical patent/JP4646875B2/ja
Publication of JP2008061306A publication Critical patent/JP2008061306A/ja
Application granted granted Critical
Publication of JP4646875B2 publication Critical patent/JP4646875B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/10Energy storage using batteries

Description

本発明は、二次電池の充放電を制御する充放電制御回路に関する。
現在、携帯型電子機器が広く利用され、これに伴い、携帯型電子機器に電力を供給する二次電池装置も広く利用されている。
この二次電池装置は、二次電池を備え、二次電池を保護するために二次電池の過充電状態、過放電状態または過電流状態を検出している。過充電状態、過放電状態または過電流状態を検出した場合、直ちに二次電池の充電または放電の停止を行わず、これらの状態が所定時間維持されてから二次電池の充電または放電の停止を行う。換言すると、これらの状態の検出から二次電池の充電または放電の停止までの間に、遅延時間が存在することになる。
遅延時間は、二次電池装置がテスト状態の場合、量産工程でのテスト時間を短縮するために短くなっている。このテスト状態は、リセット信号が入力されると、通常状態に戻るようになっている(例えば、特許文献1参照)。
特開2005−094907号公報
しかし、リセット信号が入力されたときのみテスト状態は解除されて通常状態に戻るので、ノイズなどによって誤ってテスト状態になった場合、リセット信号が入力されることはなく、誤ったテスト状態は解除されなくなってしまう。
本発明はこのような点に鑑みてなされたものであり、テスト状態を解除して確実に通常状態に戻ることができる充放電制御回路を提供することを目的とする。
本発明では、上記課題を解決するために、二次電池の充放電を制御する充放電制御回路において、前記二次電池の過充電状態、過放電状態または過電流状態を検出し、検出した旨を示す検出信号を出力する検出手段と、前記検出手段から前記検出信号を受信すると、遅延回路によって決定された遅延時間を経てから、前記二次電池の充電または放電を停止させるよう制御する制御回路と、セット信号を受信すると通常状態からテスト状態になり、前記遅延時間を短縮させるための遅延時間短縮信号を出力するテスト回路と、前記テスト回路から前記遅延時間短縮信号を受信すると、前記遅延時間を短縮し、前記テスト回路が前記通常状態から前記テスト状態になってから所定時間が経過した場合または前記テスト状態で前記検出信号が出力されてから所定時間が経過した場合、短縮された前記遅延時間を前記通常状態のときの前記遅延時間に戻す前記遅延回路と、を備えていることを特徴とする充放電制御回路が提供される。
本発明では、通常状態からテスト状態になってから所定時間が経過した場合またはテスト状態で検出信号が出力されてから所定時間が経過した場合、遅延時間をテスト状態のときのものから通常状態のときのものに戻すので、例えば、誤って通常状態からテスト状態になっても、誤ったテスト状態を解除して確実に通常状態に戻ることができる。
以下、本発明の実施形態を、図面を参照して詳細に説明する。
[第一の実施形態]
まず、二次電池の充放電を制御する充放電制御回路を備えた二次電池装置について説明する。図1は、二次電池装置の概略を示す図である。
二次電池装置は、一端が外部端子204に接続され、他端が電流を制限することができるスイッチ回路203を介して外部端子205に接続された二次電池201を備えている。この二次電池201には、二次電池201の電圧及び電流を検出して二次電池201の充放電を制御する充放電制御回路202が並列に接続されている。外部端子204と外部端子205との間には、二次電池201を充電する充電器301または負荷302が接続されている。
スイッチ回路203は、二次電池201の電圧が充電可能な上限電圧以上であって過充電状態のとき、放電可能な下限電圧未満であって過放電状態のとき、または、スイッチ回路203の電流が上限電流以上であって過電流状態のとき、オフに制御され、二次電池201の充電または放電を停止している。
充放電制御回路202は、過充電状態、過放電状態または過電流状態のとき、スイッチ回路203をオフにするための信号を、スイッチ回路203に出力している。
次に、第一の実施形態の充放電制御回路202について説明する。図2は、第一の実施形態の充放電制御回路の概略を示す図である。
充電制御用FET7に接続された充放電制御回路202は、セトリング回路1、セトリング回路1にセット端子が接続されたテスト回路5、セトリング回路1とテスト回路5のリセット端子とに接続されたテスト状態維持時間計数回路6、テスト回路5に接続された遅延回路8、遅延回路8に接続された制御回路9、及び、制御回路9に接続された過充電検出手段10を備えている。遅延回路8は、制御回路9に接続された発振回路2、発振回路2に接続された分周回路3、及び、テスト回路5と分周回路3と制御回路9とに接続されたデコーダ4を備えている。この分周回路3は、フリップフロップ回路11がN個連ねた形で構成されている。なお、充電制御用FET7は、図示しない二次電池201に接続されている。また、図1のスイッチ回路203は充電制御用FET7に対応し、図示はしないが、放電制御用FETも用意されている。
このような充放電制御回路202によると、二次電池201の電圧が上昇し、その電圧が二次電池201の過充電状態を示す過充電検出電圧以上になったとき、過充電検出手段10は二次電池201の過充電状態を検出して検出信号を制御回路9に出力する。その検出信号を制御回路9は遅延回路8内の発振回路2に出力し、発振回路2は発振を開始する。このとき、発振回路2の周波数fの出力は分周回路3によって分周され、例えば、一段目のフリップフロップ回路11の出力Q1は周波数f/(21)になり、出力Q2は周波数f/(22)になり、出力QNは周波数f/(2N)になる。デコーダ4は出力Q1〜Nから予め設定された出力を選択して制御回路9に遅延時間信号として出力する。その選択された出力に基づいた所定時間が経過したとき、制御回路9は検出信号を充電制御用FET7に充電制御信号として出力する。ここで、検出信号が出力されてから充電制御信号が出力されるまでの間に、所定時間の遅延時間が存在することになる。このとき、フリップフロップ回路11からの周波数の高い出力がデコーダ4によって選択されるほど遅延時間が短くなり、周波数の低い出力が選択されるほど遅延時間が長くなり、この遅延時間はデコーダ4が選択した出力の周波数に依存する。この充電制御信号により、充電制御用FET7はオフに制御され、二次電池201の充電は停止する。この充電制御信号が出力された後、制御回路9は発振回路2の発振を停止する。
ここで、セトリング回路1がセット信号をテスト回路5に出力すると、テスト回路5はテスト状態になり、充放電制御回路202もテスト状態になる。このときのテスト回路5は遅延時間短縮信号をデコーダ4に出力し、デコーダ4は遅延時間が短くなるようフリップフロップ回路11の各出力から所定の出力を選択してその出力を遅延時間信号として制御回路9に出力する。例えば、デコーダ4は、通常状態では周波数f/(2N)の出力QNが選択されていた場合、周波数を高くし、周波数f/(22)の出力Q2を選択して制御回路9に出力している。
また、セトリング回路1がセット信号をテスト回路5に出力すると、テスト状態維持時間計数回路6はテスト状態が維持されている時間を計数し始める。ここで計数された時間が所定時間以上になると、テスト状態維持時間計数回路6は信号をテスト回路5に出力し、テスト回路5はテスト状態を解除する。すると、テスト回路5は通常状態における信号をデコーダ4に出力し、デコーダ4は通常状態における遅延時間信号を制御回路9に出力し、遅延時間は通常状態のときのものに戻る。
このようにすると、過充電検出手段10が二次電池201の過充電状態を検出してから所定時間の遅延時間を経て充電制御用FET7がオフされるので、その所定時間内に過充電状態が解除された場合、充電制御用FET7がオフされなくなる。
また、充放電制御回路202がテスト状態になると、通常状態のときよりも遅延時間が短くなるので、テスト時間が短くなる。
また、テスト状態維持時間計数回路6はテスト状態が維持されている時間を計数して所定時間が経過すると、自動的にテスト状態が解除されて通常状態になるので、テスト状態を解除するためのリセット信号が不要になる。
また、テスト状態維持時間計数回路6はテスト状態が維持されている時間を計数して所定時間が経過すると、自動的にテスト状態が解除されて通常状態になるので、ノイズなどによって誤ってテスト状態になっても、誤ったテスト状態は解除されて確実に通常状態に戻る。
なお、上記の構成では、過充電状態を検出し、二次電池201を保護するために充電制御用FET7を制御して二次電池201の充電を制御しているが、過放電状態を検出し、図示しないFETを制御して二次電池201の放電を制御してもよい。また、過電流状態を検出し、図示しないFETを制御して二次電池201の電流を制御してもよい。
[第二の実施形態]
次に、第二の実施形態の充放電制御回路202aについて説明する。図3は、第二の実施形態の充放電制御回路の概略を示す図である。
第二の実施形態の充放電制御回路202aは、第一の充放電制御回路202と比較すると、テスト状態維持時間計数回路6が削除され、テスト回路5のリセット端子が三段目のフリップフロップ回路11の出力Q3に接続されている。
このような充放電制御回路202aによると、セトリング回路1がセット信号をテスト回路5に出力すると、テスト回路5はテスト状態になり、充放電制御回路202aもテスト状態になる。このときのテスト回路5は遅延時間短縮信号をデコーダ4に出力し、デコーダ4は遅延時間が短くなるようフリップフロップ回路11の各出力から所定の出力を選択してその出力を遅延時間信号として制御回路9に出力する。
また、制御回路9が検出信号を発振回路2に出力すると、発振回路2は発振し始める。ここでの発振時間が所定時間以上になると、三段目のフリップフロップ回路11は信号をテスト回路5に出力し、テスト回路5はテスト状態を解除する。すると、テスト回路5は通常状態における信号をデコーダ4に出力し、デコーダ4は通常状態における遅延時間信号を制御回路9に出力し、遅延時間は通常状態のときのものに戻る。テスト状態維持時間は、三段目のフリップフロップ回路11の出力Q3の周波数によって決定される。
なお、テスト回路5のリセット端子が三段目のフリップフロップ回路11の出力Q3に接続されているが、他の出力に接続されてもよい。
[第三の実施形態]
次に、第三の実施形態の充放電制御回路202bについて説明する。図4は、第三の実施形態の充放電制御回路の概略を示す図である。
第三の実施形態の充放電制御回路202bは、第二の実施形態の充放電制御回路202aと比較すると、スイッチ回路12が追加され、そのスイッチ回路12にテスト回路5の出力が接続されている。また、このスイッチ回路12は、スイッチ13〜14を備えていて、スイッチ13がオフしてスイッチ14がオンすると、i段目のフリップフロップ回路11とi+1段目のフリップフロップ回路11とを接続し、スイッチ13がオンしてスイッチ14がオフすると、i段目のフリップフロップ回路11とi+1段目のフリップフロップ回路11との接続を遮断し、発振回路2とi+1段目のフリップフロップ回路11とを接続している。
このような充放電制御回路202bによると、セトリング回路1がセット信号をテスト回路5に出力すると、テスト回路5はテスト状態になり、充放電制御回路202bもテスト状態になる。このときのテスト回路5は遅延時間短縮信号をスイッチ回路12に出力し、スイッチ回路12はスイッチ13をオンしてスイッチ14をオフすることによって遅延時間が短くなるよう1〜i段目のフリップフロップ回路11を短絡し、デコーダ4はi+1〜N段目のフリップフロップ回路11の各出力から所定の出力を選択してその出力を遅延時間信号として制御回路9に出力する。例えば、デコーダ4は、通常状態では周波数f/(2N)の出力QNが選択されていた場合、1〜i段目のフリップフロップ回路11が短絡され、周波数f/(2N-i)の出力QNを選択して制御回路9に出力している。
また、制御回路9が検出信号を発振回路2に出力すると、発振回路2は発振し始める。ここでの発振時間が所定時間以上になると、i段目のフリップフロップ回路11は信号をテスト回路5に出力し、テスト回路5はテスト状態を解除する。すると、テスト回路5は通常状態における信号をスイッチ回路12に出力し、デコーダ4は通常状態における遅延時間信号を制御回路9に出力し、遅延時間は通常状態のときのものに戻る。テスト状態維持時間は、i段目のフリップフロップ回路11の出力Qiの周波数によって決定される。
二次電池装置の概略を示す図である。 第一の実施形態の充放電制御回路の概略を示す図である。 第二の実施形態の充放電制御回路の概略を示す図である。 第三の実施形態の充放電制御回路の概略を示す図である。
符号の説明
1 セトリング回路 2 発振回路 3 分周回路 4 デコーダ
5 テスト回路 6 テスト状態維持時間計数回路 7 充電制御用FET
8 遅延回路 9 制御回路 10 過充電検出回路
11 フリップフロップ回路

Claims (3)

  1. 二次電池の充放電を制御する充放電制御回路において、
    前記二次電池の過充電状態、過放電状態または過電流状態を検出し、検出した旨を示す検出信号を出力する検出手段と、
    前記検出手段から前記検出信号を受信すると遅延時間を経てから、前記二次電池の充電または放電を停止させるよう制御する制御回路と、
    前記充放電制御回路をテスト状態にするセット信号を受信すると遅延時間短縮信号を出力するテスト回路と、
    前記検出信号を受信すると遅延時間を計数し前記制御回路に遅延時間信号を出力し、前記テスト回路から前記遅延時間短縮信号を受信すると前記遅延時間を短縮する、遅延回路と、
    を備え
    前記テスト状態において所定時間が経過した後に、前記テスト回路に前記充放電制御回路を通常状態にするリセット信号を入力し、自動的に前記テスト状態を解除することを特徴とする充放電制御回路。
  2. 前記セット信号を受信すると、前記所定時間を計数し、前記所定時間を経過すると、前記テスト回路に前記リセット信号を出力するテスト状態維持時間計数回路と、
    をさらに備えていることを特徴とする請求項1記載の充放電制御回路。
  3. 前記遅延回路は、発振回路を備え、前記発振回路は前記検出信号が出力されると発振を開始し、前記発振が開始されてから前記所定時間が経過すると、前記テスト回路に前記リセット信号を出力することを特徴とする請求項1記載の充放電制御回路。
JP2006232196A 2006-08-29 2006-08-29 充放電制御回路 Expired - Fee Related JP4646875B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006232196A JP4646875B2 (ja) 2006-08-29 2006-08-29 充放電制御回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006232196A JP4646875B2 (ja) 2006-08-29 2006-08-29 充放電制御回路

Publications (2)

Publication Number Publication Date
JP2008061306A JP2008061306A (ja) 2008-03-13
JP4646875B2 true JP4646875B2 (ja) 2011-03-09

Family

ID=39243456

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006232196A Expired - Fee Related JP4646875B2 (ja) 2006-08-29 2006-08-29 充放電制御回路

Country Status (1)

Country Link
JP (1) JP4646875B2 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101016825B1 (ko) 2009-02-24 2011-02-21 삼성에스디아이 주식회사 배터리 팩 및 과방전 보호 방법
JP2012210139A (ja) 2011-03-11 2012-10-25 Ricoh Co Ltd 電圧モニタ用半導体装置、バッテリパック及び電子機器

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0680346U (ja) * 1993-04-28 1994-11-08 三洋電機株式会社 充電器
JPH0755954A (ja) * 1993-08-18 1995-03-03 Seikosha Co Ltd 測定装置
JPH08249571A (ja) * 1995-03-15 1996-09-27 Omron Corp 防犯制御装置
JP2001268810A (ja) * 2000-03-24 2001-09-28 Ricoh Co Ltd 充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器
JP2005094907A (ja) * 2003-09-17 2005-04-07 Seiko Instruments Inc 充放電制御回路および充電式電源装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0680346U (ja) * 1993-04-28 1994-11-08 三洋電機株式会社 充電器
JPH0755954A (ja) * 1993-08-18 1995-03-03 Seikosha Co Ltd 測定装置
JPH08249571A (ja) * 1995-03-15 1996-09-27 Omron Corp 防犯制御装置
JP2001268810A (ja) * 2000-03-24 2001-09-28 Ricoh Co Ltd 充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器
JP2005094907A (ja) * 2003-09-17 2005-04-07 Seiko Instruments Inc 充放電制御回路および充電式電源装置

Also Published As

Publication number Publication date
JP2008061306A (ja) 2008-03-13

Similar Documents

Publication Publication Date Title
KR101245412B1 (ko) 충방전 제어 회로 및 배터리 장치
JP5262034B2 (ja) 充放電保護回路および該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器
JP5020546B2 (ja) 充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器、携帯ゲーム機
US20030141848A1 (en) Charge/discharge protection circuit with latch circuit for protecting a charge control FET from overheating
KR101047193B1 (ko) 배터리 보호 회로
JP2020198695A (ja) 二次電池保護回路、二次電池保護装置、電池パック及び二次電池保護回路の制御方法
JP6955173B2 (ja) 二次電池保護集積回路
US8581556B2 (en) Protection circuit and battery pack having current varying circuit to vary current flowing through power terminal
JP2007236065A (ja) 充電制御用半導体集積回路、その充電制御用半導体集積回路を使用した充電装置及び2次電池接続検出方法
JP6370137B2 (ja) 充放電制御回路及びバッテリ装置
KR102164077B1 (ko) 이차전지 보호 회로, 이차전지 보호 장치, 전지 팩 및 이차전지 보호 회로의 제어 방법
JP3862012B2 (ja) 外部保護回路を備えた二次電池ユニット
JP5006138B2 (ja) 充放電制御回路および充電式電源装置
JP4646875B2 (ja) 充放電制御回路
JP2006064639A (ja) 電池電圧監視装置
JP5443013B2 (ja) バッテリー保護回路及びバッテリー装置
CN109672234B (zh) 充放电控制电路以及具有该充放电控制电路的电池装置
KR101892964B1 (ko) 반도체 집적 회로, 보호 회로 및 전지팩
KR101261309B1 (ko) 카운터회로 및 보호회로
WO2020110542A1 (ja) 電池パック及び電気機器システム
JP2010259125A (ja) 保護回路、保護方法
JP2020198773A (ja) 二次電池保護回路、二次電池保護装置、電池パック及び二次電池保護回路の制御方法
JP2005245178A (ja) 保護回路
JP2004147422A (ja) 遅延回路
JP2011062033A (ja) 二次電池の充電回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090604

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091105

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100118

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100407

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100524

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101130

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101207

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131217

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4646875

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313113

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S533 Written request for registration of change of name

Free format text: JAPANESE INTERMEDIATE CODE: R313533

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees