JP2004147422A - 遅延回路 - Google Patents
遅延回路 Download PDFInfo
- Publication number
- JP2004147422A JP2004147422A JP2002309470A JP2002309470A JP2004147422A JP 2004147422 A JP2004147422 A JP 2004147422A JP 2002309470 A JP2002309470 A JP 2002309470A JP 2002309470 A JP2002309470 A JP 2002309470A JP 2004147422 A JP2004147422 A JP 2004147422A
- Authority
- JP
- Japan
- Prior art keywords
- time
- detection
- circuit
- delay
- counter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
- Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
- Y02E60/10—Energy storage using batteries
Landscapes
- Protection Of Static Devices (AREA)
- Secondary Cells (AREA)
- Electronic Switches (AREA)
Abstract
【課題】各検出／復帰の条件を満たした時点からの経過時間が遅延時間に達する前に、各検出／復帰の条件を満たさなくなる事態が起こっても、一定時間内に各検出／復帰の条件を満たす状態に戻った場合には、カウンタによる経過時間のカウントをリセットしない様にすること。
【解決手段】検出信号を受けた時点からカウント動作を開始して、当該時点からの経過時間を計測するためにカウント動作を行うカウンタ（６３０）を含む遅延回路（６００Ａ）において、経過時間が遅延時間（Ｔ）に達する前に、検出信号を一定の時間（Ｔ’）より短い時間（ｔ’１）の間だけ受けない場合、リセットカウンタ（６４０）とタイマ制御回路（６１０Ａ）との組合せは、カウンタをリセットすることなく、カウンタのカウント動作を継続させて、経過時間が遅延時間だけ経過したときに有効検出信号を出力させる。
【選択図】 図９
【解決手段】検出信号を受けた時点からカウント動作を開始して、当該時点からの経過時間を計測するためにカウント動作を行うカウンタ（６３０）を含む遅延回路（６００Ａ）において、経過時間が遅延時間（Ｔ）に達する前に、検出信号を一定の時間（Ｔ’）より短い時間（ｔ’１）の間だけ受けない場合、リセットカウンタ（６４０）とタイマ制御回路（６１０Ａ）との組合せは、カウンタをリセットすることなく、カウンタのカウント動作を継続させて、経過時間が遅延時間だけ経過したときに有効検出信号を出力させる。
【選択図】 図９
Description
【０００１】
【発明の属する技術分野】
本発明は充電可能な二次電池を保護するための二次電池保護回路に関し、特に、二次電池保護回路に用いられる遅延回路に関する。
【０００２】
【従来の技術】
本発明に係る二次電池保護回路は、リチウムイオン電池のような二次電池を備えた二次電池ユニットに用いられ、二次電池の過充電状態、過放電状態、過電流状態等を検出してそれぞれに応じた保護動作を行うことで二次電池を保護するためのものである。
【０００３】
二次電池にはニッケル−カドミウム電池やニッケル−水素電池、リチウムイオン電池等、様々なタイプのものがある。二次電池の充電にはそのタイプに合った充電器を使用する必要がある。様々なタイプの二次電池のうち、リチウムイオン電池は、過放電、過充電に弱い。このため、リチウムイオン電池を備えた電池ユニットの二次電池保護回路は、リチウムイオン電池の過放電状態、過充電状態を検出する検出装置が不可欠である。この二次電池保護回路は更に、過電流状態を検出する検出装置も必要である。
【０００４】
過充電について言えば、リチウムイオン電池は、充電器で充電していくと満充電状態を過ぎても電池電圧は上昇を続ける。過充電状態になると、電池内部圧力の上昇により電池が破損したり、リチウム金属の析出により電極間ショートが発生するおそれがある。このため、リチウムイオン電池の充電は定電流、定電圧で行う。また、定電圧充電の制御電圧は、リチウムイオン電池の定格を越えないようにしなければならない。しかし、充電器の故障や、誤って別のタイプの二次電池用の充電器による充電が行われた場合は、電池電圧がリチウムイオン電池の定格電圧を越えるおそれがある。このような場合に、電池電圧がリチウムイオン電池の最大定格を越えないように充電電流を遮断する機能が過充電保護機能である。
【０００５】
過放電について言えば、ニッケル−カドミウム電池やニッケル−水素電池は、電池容量が０になるまで使った後に充電するという使用方法をとらないと電池能力が低下する。言い換えれば、ニッケル−カドミウム電池やニッケル−水素電池は、浅い放電・充電を繰り返して使用すると、電池能力が低下する。このような効果はメモリー効果と呼ばれる。一方、リチウムイオン電池はメモリー効果を持たず、二次電池として理想的である。しかし、その反面、放電し過ぎて電池電圧が所定値以下になってしまうと、リチウムイオン電池の構成物質が変質し電池寿命を縮める場合がある。このため、電池電圧が所定値以下に低下した場合に、放電電流を遮断する機能が過放電保護機能である。
【０００６】
次に、過電流について言えば、リチウムイオン電池を保管したり持ち運ぶ際、誤って何らかの金属でリチウムイオン電池の＋端子と−端子との間をショートさせてしまった場合や、接続機器が故障してショート状態となった場合は、大電流が流れるおそれがある。このため、二次電池保護回路において電流値を検出して放電電流を遮断する機能が過電流保護機能である。
【０００７】
上記のいずれの保護機能においても、電圧あるいは電流を検出して保護動作を行うようにしている。ここで、電圧あるいは電流にごく短時間の変動が生ずる場合がある。このような場合には、変動値が大きい場合でも上記保護動作を行う必要はない。これを実現するために、二次電池保護回路には不感応時間設定回路も備えられている。不感応時間設定回路というのは、例えば過電流が検出されたとしても、一定時間、つまり不感応時間の間は過電流保護動作を実行しないようにするためである。換言すれば、過電流状態が一定時間継続して検出されたときに初めて過電流保護動作を実行する。尚、不感応時間設定回路は遅延回路とも呼ばれ、上記一定時間（不感応時間）は遅延時間とも呼ばれる。
【０００８】
なお、リチウムイオン電池は、通常、定電流充電＋定電圧充電の方法で充電されて使用される。ここで、充電時間を短くするために「パルス充電」といわれる充電方法を行うこともある。パルス充電は非常に時間のかかる定電圧充電を行わない充電方法で、常に定電流で充電する方法である。このような、パルス充電は、例えば、特許文献１に比較的詳しく説明されている。
【０００９】
また、電池の過渡応答とは、電池の内部インピーダンスや配線インピーダンスによる出力波形の時間変化のことをいう。
【００１０】
詳述すると、電池の等価的な回路はコンデンサ、抵抗、コイルが複雑に組み合わされた回路になるが、ＬＣ成分を含むため、充電停止直後／開始直後の電圧波形は、オーバシュートが出たり、その後ゆっくり電圧が変化したりする。これらの変化を総称して過渡応答という。
【００１１】
次に、図１を参照して、一般的な二次電池保護回路２００を備えた電池ユニット１００について説明する。電池ユニット１００は「電池パック」と呼ばれ、正極端子１０１と負極端子１０２とを持つ。正極端子１０１および負極端子１０２は外部接続端子とも呼ばれる。正極端子１０１と負極端子１０２との間には、負荷４００または充電器５００が接続される。
【００１２】
図示の電池パック１００は、少なくとも１個のリチウムイオン電池（単位電池）３０１を含む二次電池３００を有する。二次電池３００はバッテリ電圧（電池電圧）ＶＢＡＴを発生している。この二次電池３００には二次電池保護回路２００が並列に接続されている。
【００１３】
二次電池保護回路２００は、電源入力端子ＶＣＣと、過充電検出出力端子ＣＯと、後述する第１の電界効果トランジスタ用のゲート出力端子ＤＯと、過電流検出入力端子ＶＭと、接地端子ＧＮＤとを持つ。尚、実際には、二次電池保護回路２００は、これらの端子以外の端子をも含むが、本発明とは直接関連がないので省略してある。
【００１４】
二次電池３００の陽極（カソード）は正極端子１０１に接続され、陰極（アノード）は、後述する第１および第２の電界効果トランジスタＦＥＴ１およびＦＥＴ２を介して負極端子１０２に接続されている。電源入力端子ＶＣＣは正極端子１０１（二次電池３００の陽極）に接続されている。
【００１５】
前述したように、二次電池３００の陰極と負極端子１０２との間には、第１および第２の電界効果トランジスタＦＥＴ１およびＦＥＴ２が直列に接続されている。第１の電界効果トランジスタＦＥＴ１は放電制御スイッチとして動作し、第２の電界効果トランジスタＦＥＴ２は充電制御スイッチとして動作する。また、第１および第２の電界効果トランジスタＦＥＴ１およびＦＥＴ２の各々は、ｎチャンネルＭＯＳＦＥＴで構成されている。
【００１６】
第１の電界効果トランジスタＦＥＴ１のソースは接地端子ＧＮＤに接続され、ゲートはゲート駆動端子ＤＯに接続され、ドレインは第２の電界効果トランジスタＦＥＴ２のドレインに接続されている。第２の電界効果トランジスタＦＥＴ２のドレインは第１の電界効果トランジスタＦＥＴ１のドレインに接続され、ゲートは過充電検出出力端子ＣＯに接続され、ソースは負極端子１０２に接続されている。また、第２の電界効果トランジスタＦＥＴ２のソースは過電流検出入力端子ＶＭにも接続されている。
【００１７】
二次電池保護回路２００は、過放電検出回路２１０と、過充電検出回路２２０と、過電流検出回路２３０と、論理和ゲートＧとを有する。
【００１８】
過放電検出回路２１０には過放電検出しきい値電圧Ｖｔｈ（ｏｄ）が設定されている。すなわち、過放電検出回路２１０は、バッテリ電圧ＶＢＡＴと過放電検出しきい値電圧Ｖｔｈ（ｏｄ）とを比較し、バッテリ電圧ＶＢＡＴが過放電検出しきい値電圧Ｖｔｈ（ｏｄ）とを比較し、バッテリ電圧ＶＢＡＴが過放電検出しきい値電圧Ｖｔｈ（ｏｄ）よりも低くなると過放電と判定して、論理ローレベルの過放電検出信号を出力する。この過放電検出信号は、後述する過電流検出信号と共に論理和ゲートＧで論理和をとられた後、最終過放電／過電流検出信号としてゲート出力端子ＤＯを介して第１の電界効果トランジスタ（放電制御スイッチ）ＦＥＴ１に供給される。
【００１９】
最終過放電／過電流検出信号に応答して、放電制御スイッチＦＥＴ１がオフし、正極端子１０１と負極端子１０２との間に接続された負荷４００との接続を断として放電を禁止する。なお、過放電検出しきい値電圧Ｖｔｈ（ｏｄ）は、例えば、満充電時おけるバッテリ電圧ＶＢＡＴとの数十パーセント程度に設定される。
【００２０】
同様に、過充電検出回路２２０には過充電検出しきい値電圧Ｖｔｈ（ｏｃ）が設定されている。すなわち、過充電検出回路２２０は、バッテリ電圧ＶＢＡＴと過充電検出しきい値電圧Ｖｔｈ（ｏｃ）とを比較し、バッテリ電圧ＶＢＡＴが過充電検出しきい値電圧Ｖｔｈ（ｏｃ）よりも高くなると過充電と判定して、論理ローレベルの過充電検出信号を出力する。この過充電検出信号は過充電検出出力端子ＣＯを介して第２の電界効果トランジスタ（充電制御スイッチ）ＦＥＴ２に供給される。
【００２１】
過充電検出信号に応答して、充電制御スイッチＦＥＴ２がオフし、正極端子１０１と負極端子１０２との間に接続された充電器５００との接続を断として充電を禁止する。
【００２２】
過電流検出回路２３０は、放電制御スイッチＦＥＴ１及び充電制御スイッチＦＥＴ２の電圧降下ＶＦ１に基づいて等価的に負荷電流（放電電流）ＩＬを検出している。すなわち、放電制御スイッチＦＥＴ１及び充電制御スイッチＦＥＴ２の電圧降下ＶＦ１を利用して、過電流検出回路２３０は負荷４００を流れる負荷電流ＩＬを監視している。
【００２３】
図２を参照して、過放電検出回路２１０について説明する。過放電検出回路２１０は、過放電検出しきい値電圧Ｖｔｈ（ｏｄ）に対応する過放電検出用基準電圧を発生するためのツェナーダイオード２１１と、バッテリ電圧ＶＢＡＴを分圧する直列接続されたブリーダ抵抗２１２，２１３から成る過放電用抵抗分圧回路と、この過放電用抵抗分圧回路から発生された過放電用分圧電圧と過放電検出用基準電圧とを比較する過放電検出コンパレータ２１４と、この過放電検出コンパレータ２１４の出力端子と非反転入力端子との間に接続された過放電用ヒステリシス回路２１５と、過放電検出コンパレータ２１４の出力端子に接続された過放電用遅延回路２１６と、この過放電用遅延回路２１６の出力端子に接続された過放電用出力制御回路２１７とを有する。
【００２４】
ツェナーダイオード２１１と過放電用抵抗分圧回路（２１２，２１３）と過放電検出コンパレータ２１４との組合せは、過放電用検出器と呼ばれる。
【００２５】
過放電用分圧電圧が過放電検出用基準電圧よりも低くなる（すなわち、バッテリ電圧ＶＢＡＴが過放電検出しきい値電圧Ｖｔｈ（ｏｄ）よりも低くなる）と、過放電検出コンパレータ２１４は論理ローレベルの過放電検出信号を出力する。この過放電検出信号は過放電用遅延回路２１６および過放電用出力制御回路２１７を介して論理和ゲートＧへ出力される。一方、バッテリ電圧ＶＢＡＴが過放電しきい値電圧Ｖｔｈ（ｏｄ）に過放電用ヒステリシス回路２１５によって規定された過放電用ヒステリシス電圧Ｖｈｙ（ｏｄ）を加えて得られる過放電復帰電圧（Ｖｔｈ（ｏｄ）＋Ｖｈｙ（ｏｄ））よりも高くなると、過放電検出コンパレータ２１４は論理ハイレベルの過放電保護解除信号を出力する。この過放電保護解除信号は過放電用遅延回路２１６および過放電用制御回路２１７を介して論理和ゲートＧへ出力される。
【００２６】
第１の電界効果トランジスタＦＥＴ１のゲートに過放電検出回路２１０から論理ローレベルの過放電検出信号が論理和ゲートＧを介して供給されると、第１の電界効果トランジスタＦＥＴ１はオフする。一方、第１の電界効果トランジスタＦＥＴ１のゲートに過放電検出回路２１０から論理ハイレベルの過放電保護解除信号が論理和ゲートＧを介して供給されると、第１の電界効果トランジスタＦＥＴ１はオンする。
【００２７】
図３を参照して、過充電検出回路２２０について説明する。過充電検出回路２２０は、過充電検出しきい値電圧Ｖｔｈ（ｏｃ）に対応する過充電検出用基準電圧を発生するためのツェナーダイオード２２１と、バッテリ電圧ＶＢＡＴを分圧する直列接続されたブリーダ抵抗２２２，２２３から成る過充電用抵抗分圧回路と、この過充電用抵抗分圧回路から発生された過充電用分圧電圧と過充電検出用基準電圧とを比較する過充電検出コンパレータ２２４と、この過充電検出コンパレータ２２４の出力端子と反転入力端子との間に接続された過充電用ヒステリシス回路２２５と、過充電検出コンパレータ２２４の出力端子に接続された過充電用遅延回路２２６と、この過充電用遅延回路２２６の出力端子に接続された過充電用出力制御回路２２７とを有する。
【００２８】
ツェナーダイオード２２１と過充電用抵抗分圧回路（２２２，２２３）と過充電検出コンパレータ２２４との組合せは、過充電用検出器と呼ばれる。
【００２９】
過充電用分圧電圧が過充電検出用基準電圧よりも高くなる（すなわち、バッテリ電圧ＶＢＡＴが過充電検出しきい値電圧Ｖｔｈ（ｏｃ）よりも高くなる）と、過充電検出コンパレータ２２４は論理ローレベルの過充電検出信号を出力する。この過充電検出信号は過充電用遅延回路２２６および過充電用出力制御回路２２７を介して過充電検出出力端子ＣＯへ出力される。一方、バッテリ電圧ＶＢＡＴが、過充電しきい値電圧Ｖｔｈ（ｏｃ）から過充電用ヒステリシス回路２２５によって規定された過充電用ヒステリシス電圧Ｖｈｙ（ｏｃ）を引いて得られる過充電復帰電圧（Ｖｔｈ（ｏｃ）−Ｖｈｙ（ｏｃ））よりも低くなると、過充電検出コンパレータ２２４は論理ハイレベルの過充電保護解除信号を出力する。この過充電保護解除信号は過充電用遅延回路２２６および過充電用制御回路２２７を介して過充電検出出力端子ＣＯへ出力される。
【００３０】
第２の電界効果トランジスタＦＥＴ２のゲートに過充電検出回路２２０から論理ローレベルの過充電検出信号が供給されると、第２の電界効果トランジスタＦＥＴ２はオフする。一方、第２の電界効果トランジスタＦＥＴ２のゲートに過充電検出回路２２０から論理ハイレベルの過充電保護解除信号が供給されると、第２の電界効果トランジスタＦＥＴ２はオンする。
【００３１】
図４を参照して、過電流検出回路２３０について説明する。過電流検出回路２３０は、過電流検出用基準電圧を発生するためのツェナーダイオード２３１と、過電流検出入力端子ＶＭの電圧と過電流検出用基準電圧とを比較する過電流検出コンパレータ２３４と、この過放電検出コンパレータ２３４の出力端子に接続された過電流用遅延回路２３６と、この過電流用遅延回路２３６の出力端子に接続された過電流用出力制御回路２３７とを有する。
【００３２】
ツェナーダイオード２３１と過電流検出コンパレータ２３４との組合せは、過電流用検出器と呼ばれる。
【００３３】
過電流検出入力端子ＶＭの電圧が過電流検出用基準電圧よりも高くなると、過電流検出コンパレータ２３４は論理ローレベルの過電流検出信号を出力する。この過電流検出信号は過電流用遅延回路２３６および過電流用出力制御回路２３７を介して論理和ゲートＧへ出力される。一方、過電流検出入力端子ＶＭの電圧が過電流検出用基準電圧よりも低くなると、過電流検出コンパレータ２３４は論理ハイレベルの過電流保護解除信号を出力する。この過電流保護解除信号は過電流用遅延回路２３６および過電流用制御回路２３７を介して論理和ゲートＧへ出される。
【００３４】
第１の電界効果トランジスタＦＥＴ１のゲートに過電流検出回路２３０から論理ローレベルの過電流検出信号が論理和ゲートＧを介して供給されると、第１の電界効果トランジスタＦＥＴ１はオフする。一方、第１の電界効果トランジスタＦＥＴ１のゲートに過電流検出回路２３０から論理ハイレベルの過電流保護解除信号が論理和ゲートＧを介して供給されると、第１の電界効果トランジスタＦＥＴ１はオンする。
【００３５】
上述したように、過放電検出回路２１０、過充電検出回路２２０、および過電流検出回路２３０は、いずれも遅延回路２１６、２２６、２３６を備えている。
【００３６】
図５を参照して、従来の遅延回路６００について説明する。遅延回路６００は、タイマ制御回路６１０と発振器６２０とカウンタ６３０とから構成されている。発振器６２０とカウンタ６３０によって遅延時間Ｔを設けている。発振器６２０から発振されたクロック信号はカウンタ６３０に供給される。このクロック信号に同期して、カウンタ６３０はカウント動作を行う。また、カウンタ６３０には、タイマ制御回路６１０からリセット信号が供給される。このリセット信号に応答して、カウンタ６３０はリセットされる。
【００３７】
タイマ制御回路６１０は遅延時間のカウントの開始／終了を制御する部分で、当該検出器、その他検出回路の検出状態を判断して、カウンタ動作を制御する。
【００３８】
発振器６２０は遅延回路６００の遅延時間を決定するための基本のクロック回路で、一定の周波数（例えば２ｋＨｚ）で発振する。タイマ制御回路６１０からの信号の発振器６２０の発振の開始／停止を制御することが出来る。
【００３９】
カウンタ６３０は発振器６２０からの出力を分周して周波数を落とす回路である。カウンタ６３０は、Ｄフリップ・フロップを多段に直列に繋いで構成され、発振器６２０の出力する周波数を（１／２Ｎ）倍の任意の周波数に分周する。尚、Ｄフリップ・フロップはＴフリップ・フロップとも呼ばれ、入力する信号の周波数の１／２の周波数を持つ信号を出力する。
【００４０】
遅延回路６００は、検出器からの検出信号が、所定の遅延時間Ｔの間継続したときに初めて、その検出信号が有効であることを示す有効検出信号を出力制御回路へ出力する。換言すれば、所定の遅延時間Ｔの間継続して検出条件が満たされたときに初めて、遅延回路６００は有効検出信号を出力制御回路へ出力する。従って、検出条件を満たした時点から所定の遅延時間Ｔが経過する前に検出条件が満たされなくなると、遅延回路６００は有効検出信号を出力制御回路へ出力しない。
【００４１】
また、遅延回路６００は、検出器からの復帰信号が、所定の遅延時間Ｔの間継続したときに始めて、その復帰信号が有効であることを示す有効復帰信号を出力制御回路へ出力する。換言すれば、所定の遅延時間Ｔの間継続して復帰条件が満たされたときに初めて、遅延回路６００は有効復帰信号を出力制御回路へ出力する。したがって、復帰条件を満たした時点から所定の遅延時間Ｔが経過する前に検出条件が満たされなくなると、遅延回路６００は有効復帰信号を出力制御回路へ出力しない。
【００４２】
次に、図６および図７を参照して、図５に図示する従来の遅延回路６００の動作について説明する。図７において、Ａは検出器の出力を示し、Ｂはタイマ制御回路６１０から発振器６２０への出力を示し、論理“Ｈ”レベルは「停止」を、論理“Ｌ”レベルは「発振」を示し、Ｃはタイマ制御回路６１０からカウンタ６３０への出力を示し、論理“Ｈ”レベルは「リセット」を、論理“Ｌ”レベルは「カウント」を示し、Ｄは遅延回路６００の出力を示す。
【００４３】
タイマ制御回路６１０は検出器からの出力（検出信号）が有るか否かを判断する（ステップＳ１）。検出器からの出力が無い場合、すなわち、検出器からの出力信号が論理“Ｌ”レベルの場合、タイマ制御回路６１０は発振器６２０の発振を停止して、カウンタ６３０のカウント値Ｃを０にリセットする（ステップＳ２）。
【００４４】
一方、検出器からの出力が有る場合、すなわち、検出器からの出力信号が論理“Ｈ”レベルの場合、タイマ制御回路６１０は発振器６２０の発振動作を開始させる（ステップＳ３）。この発振器６２０から発振されるクロック信号に同期して、カウンタ６３０はカウント動作を行い（クロック信号を分周し）、カウント値Ｃを１ずつインクリメントする（Ｃ＝Ｃ＋１）（ステップＳ４）。
【００４５】
カウンタ６３０は、そのカウント値Ｃに相当する経過時間が所定の遅延時間Ｔに達したか否か判断する（ステップＳ５）。カウント値Ｃに相当する経過時間が所定の遅延時間Ｔに達しない場合、すなわち、Ｔ＞Ｃの場合（ステップＳ５のＮ）、ステップＳ１に戻る。一方、カウント値Ｃに相当する経過時間が所定の遅延時間Ｔに達した場合、すなわち、Ｔ≦Ｃの場合（ステップＳ５のＹ）、カウンタ６３０は有効検出信号を出力制御回路へ出力し（ステップＳ６）、出力の切り替えが行われる（ステップＳ７）。
【００４６】
【特許文献１】
特開平９−２３３７２６号公報
【００４７】
【発明が解決しようとする課題】
しかしながら、従来の遅延回路６００では、各検出／復帰の条件を満たさなくなると、タイマ制御回路６１０によって瞬時にカウンタ６３０がリセットされてしまう。換言すれば、図８に示されるされるように、各検出／復帰の条件を満たした時点からの経過時間が遅延時間Ｔに達する前に、一瞬ｔ’でも各検出／復帰の条件を満たさなくなる事態が起こると、瞬時にカウンタ６３０がリセットされてしまう。その為、従来の遅延回路６００では、各検出／復帰の条件を再び満たした時点からカウンタ６３０が再びカウント動作を開始することになる。
【００４８】
したがって、本発明の課題は、各検出／復帰の条件を満たした時点からの経過時間が遅延時間に達する前に、各検出／復帰の条件を満たさなくなる事態が起こっても、一定時間内に各検出／復帰の条件を満たす状態に戻った場合には、カウンタによる経過時間のカウントをリセットしない様にできるようにした、遅延回路を提供することにある。
【００４９】
【課題を解決するための手段】
本発明の第１の態様によれば、検出器と出力制御回路との間に設けられた遅延回路（６００Ａ，６００Ｂ）であって、検出器からの検出信号が所定の遅延時間（Ｔ）の間継続したときに、この検出信号が有効であることを示す有効検出信号を出力制御回路へ出力する遅延回路であり、検出信号を受けた時点からカウント動作を開始して、当該時点からの経過時間を計測するためにカウント動作を行うカウンタ（６３０）を含む、遅延回路において、経過時間が遅延時間に達する前に、検出信号を一定の時間（Ｔ’）より短い時間（ｔ’１）の間だけ受けない場合には、カウンタをリセットすることなく、カウンタのカウント動作を継続させて、経過時間が遅延時間だけ経過したときに有効検出信号を出力させる手段（６４０，６４０Ａ，６１０Ａ）を有することを特徴とする遅延回路が得られる。
【００５０】
上記第１の態様による遅延回路において、経過時間が遅延時間（Ｔ）に達する前に、検出信号を一定の時間（Ｔ’）の間受けない場合、カウンタをリセットする手段（６１０Ａ）を有することが好ましい。
【００５１】
本発明の第２の態様によれば、検出器と出力制御回路との間に設けられた遅延回路（６００Ａ，６００Ｂ）であって、検出器からの復帰信号が所定の遅延時間（Ｔ）の間継続したときに、この復帰信号が有効であることを示す有効復帰信号を出力制御回路へ出力する遅延回路であり、復帰信号を受けた時点からカウント動作を開始して、当該時点からの経過時間を計測するためにカウント動作を行うカウンタ（６３０）を含む、遅延回路において、経過時間が遅延時間に達する前に、復帰信号を一定の時間（Ｔ’）より短い時間（ｔ’１）の間だけ受けない場合には、カウンタをリセットすることなく、カウンタのカウント動作を継続させて、経過時間が遅延時間だけ経過したときに有効復帰信号を出力させる手段（６４０，６４０Ａ，６１０Ａ）を有することを特徴とする遅延回路が得られる。
【００５２】
上記第２の態様による遅延回路において、経過時間が遅延時間（Ｔ）に達する前に、復帰信号を一定の時間（Ｔ’）の間受けない場合、カウンタをリセットする手段（６１０Ａ）を有することが好ましい。
【００５３】
上記括弧内の符号は、本発明の理解を容易にするために付したものであり、一例にすぎず、これらに限定されないのは勿論である。
【００５４】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
【００５５】
図９を参照して、本発明の第１の実施の形態に係る遅延回路６００Ａについて説明する。図示の遅延回路６００Ａは、タイマ制御回路が図５のものから変更され、かつ、リセットカウンタ６４０が付加された点を除いて、図５に示した従来の遅延回路６００と同様の構成を有する。したがって、タイマ制御回路に６１０Ａの参照符号を付す。また、図５に示したものと同様の機能を有するものには同一の参照符号を付して、説明の簡略化のためにそれらの説明については省略する。
【００５６】
リセットカウンタ６４０には発振器６２０からクロック信号が供給される。リセットカウンタ６４０には、タイマ制御回路６１０からリセット信号が供給される。
【００５７】
図１０及び図１１を参照して、図９に図示した遅延回路６００Ａの動作について説明する。図１０は検出器の出力が一定の時間Ｔ’より短い時間ｔ’１だけ出力が無い場合の動作を示し、図１１は検出器の出力が一定の時間Ｔ’より長い時間ｔ’２だけ無い場合の動作を示す。図１０及び図１１において、Ａは検出器の出力を示し、Ｂはタイマ制御回路６１０から発振器６２０への出力を示し、論理“Ｈ”レベルは「停止」を、論理“Ｌ”レベルは「発振」を示し、Ｃはタイマ制御回路６１０からカウンタ６３０への出力を示し、論理“Ｈ”レベルは「リセット」を、論理“Ｌ”レベルは「カウント」を示し、Ｅはタイマ制御回路６１０Ａからリセットカウンタ６４０への出力を示し、論理“Ｈ”レベルは「リセット」を、論理“Ｌ”レベルは「カウント」を示し、Ｆはリセットカウンタ６４０からタイマ制御回路６１０Ａへの出力を示し、論理“Ｈ”レベルは「カウント満了」を示し、論理“Ｌ”レベルは「カウント中又は停止中」を示し、Ｄは遅延回路６００Ａの出力を示す。
【００５８】
図１０に示されるように、検出器の出力があった時点からの経過時間が遅延時間Ｔに達する前に、一定の時間Ｔ’より短い時間ｔ’１だけ検出器の出力が無かったとする。この場合、タイマ制御回路６１０Ａはカウンタ６３０をリセットすることなく、カウンタ６３０のカウント動作を継続させる。したがって、上記経過時間が遅延時間Ｔだけ経過したときに、遅延回路６００Ａは有効検出信号を出力する。
【００５９】
図１１に示されるように、検出器の出力があった時点からの経過時間が遅延時間Ｔに達する前に、一定の時間Ｔ’より長い時間ｔ’２だけ検出器の出力が無かったとする。この場合、検出器の出力が無くなった時点から、タイマ制御回路６１０Ａはリセットカウンタ６４０をカウント動作を開始させる。リセットカウンタ６４０は発振器６２０からのクロック信号に同期してカウント動作を行い、そのカウント動作が満了して一定の時間Ｔ’経過すると、非常に短い時間ｔ”の間、カウント満了信号Ｆをタイマ制御回路６１０Ａへ出力する。このカウント満了信号Ｆに応答して、タイマ制御回路６１０Ａは発振器６２０の発振を停止すると共に、カウンタ６３０をリセットする。ここで、非常に短い時間ｔ”は、論理回路が持つ固有の非常に短い内部遅延時間である。
【００６０】
その後、再び検出器の出力があると、その時点から遅延時間Ｔだけ経過したときに、遅延回路６００Ａは有効検出信号を出力する。
【００６１】
図１２を参照して、本発明の第２の実施の形態に係る遅延回路６００Ｂについて説明する。図示の遅延回路６００Ｂは、リセットカウンタが図９のものから変更されている点を除いて、図９に示した遅延回路６００Ａと同様の構成を有する。したがって、リセットカウンタに６４０Ａの参照符号を付す。また、図６に示したものと同様の機能を有するものには同一の参照符号を付して、説明の簡略化のためにそれらの説明については省略する。
【００６２】
図９に示した遅延回路６００Ａでは、リセットカウンタ６４０には発振器６２０から発振されたクロック信号Ｇ（図１３のＧ）が供給されていたのに対して、図１２に示した遅延回路６００Ｂでは、リセットカウンタ６４０Ａにはカウンタ６３０からの途中出力（クロック信号Ｇを分周した信号）Ｈ（図１３のＨ）が供給される。
【００６３】
このように、リセットカウンタ６４０Ａに供給される入力信号Ｈが、リセットカウンタ６４０に供給されるクロック信号Ｇに比較してゆっくりであるため、リセットカウンタ６４０Ａを構成するＤフリップ・フロップの段数をリセットカウンタ６４０のものに比較して少なくすることができる。
【００６４】
上述した実施の形態では、リセットカウンタ６４０、６４０Ａを、カウンタ６３０をカウント動作させる発振器６２０を用いて、カウント動作させており、１個の発振器のみ用いている。したがって、各検出／復帰用の発振器と遅延リセット用の発振器との２つの発振器を用いる場合に比較して、本実施の形態では、発振器を１個削減することが可能である。その結果、ＩＣチップサイズの縮小とコストダウンを図ることができる。
【００６５】
このような遅延回路６００Ａ、６００Ｂは、パルス充電を行なう場合に、電池の過渡応答により、既に過充電状態となっている電池を誤って過充電遅延をリセットしない様にする場合等に有用な回路である。
【００６６】
以上、本発明について実施の形態によって例を挙げて説明してきたが、本発明は上述した実施の形態に限定しないのは勿論である。
【００６７】
【発明の効果】
以上の説明から明らかなように、本発明では、各検出／復帰の条件を満たした時点からの経過時間が遅延時間に達する前に、各検出／復帰の条件を満たさなくなる事態が起こっても、一定時間内に各検出／復帰の条件を満たす状態に戻った場合には、カウンタによる経過時間のカウントをリセットしない様にして、前述した過渡応答による誤動作を防ぐ目的でカウンタがリセットさせるまでの時間に、遅延を設けることができる。これにより、パルス充電の充電停止時にオーバシュートが出るような電池の過充電電圧を正確に検出できるようになり、安全性が高まる、という効果を奏する。
【図面の簡単な説明】
【図１】本発明に係る遅延回路を含む二次電池保護回路を含む電池パックの構成を示すブロック図である。
【図２】図１に示した二次電池保護回路に用いられる過放電検出回路の構成を示すブロック図である。
【図３】図１に示した二次電池保護回路に用いられる過充電検出回路の構成を示すブロック図である。
【図４】図１に示した二次電池保護回路に用いられる過電流検出回路の構成を示すブロック図である。
【図５】従来の遅延回路の構成を示すブロック図である。
【図６】図５に図示した従来の遅延回路の動作を説明するためのフローチャートである。
【図７】図５に図示した従来の遅延回路の各部の波形の一例を示すタイムチャートである。
【図８】図５に図示した従来の遅延回路における、各検出／復帰の条件を満たした時点からの経過時間が遅延時間に達する前に、一瞬でも各検出／復帰の条件を満たさなくなる事態が起こった場合の、各部の波形の一例を示すタイムチャートである。
【図９】本発明の第１の実施の形態による遅延回路の構成を示すブロック図である。
【図１０】図９に図示した遅延回路における、検出器の出力があった時点からの経過時間が遅延時間に達する前に、一定の時間より短い時間だけ検出器の出力が無かった場合の、各部の波形の一例を示すタイムチャートである。
【図１１】図９に図示した遅延回路における、検出器の出力があった時点からの経過時間が遅延時間に達する前に、一定の時間より長い時間だけ検出器の出力が無かった場合の、各部の波形の一例を示すタイムチャートである。
【図１２】本発明の第２の実施の形態による遅延回路の構成を示すブロック図である。
【図１３】図９に示した遅延回路と図１２に示した遅延回路との動作の違いを説明するためのタイムチャートである。
【符号の説明】
６００Ａ，６００Ｂ 遅延回路
６１０Ａ タイマ制御回路
６２０ 発振器
６３０ カウンタ
６４０，６４０Ａ リセットカウンタ
【発明の属する技術分野】
本発明は充電可能な二次電池を保護するための二次電池保護回路に関し、特に、二次電池保護回路に用いられる遅延回路に関する。
【０００２】
【従来の技術】
本発明に係る二次電池保護回路は、リチウムイオン電池のような二次電池を備えた二次電池ユニットに用いられ、二次電池の過充電状態、過放電状態、過電流状態等を検出してそれぞれに応じた保護動作を行うことで二次電池を保護するためのものである。
【０００３】
二次電池にはニッケル−カドミウム電池やニッケル−水素電池、リチウムイオン電池等、様々なタイプのものがある。二次電池の充電にはそのタイプに合った充電器を使用する必要がある。様々なタイプの二次電池のうち、リチウムイオン電池は、過放電、過充電に弱い。このため、リチウムイオン電池を備えた電池ユニットの二次電池保護回路は、リチウムイオン電池の過放電状態、過充電状態を検出する検出装置が不可欠である。この二次電池保護回路は更に、過電流状態を検出する検出装置も必要である。
【０００４】
過充電について言えば、リチウムイオン電池は、充電器で充電していくと満充電状態を過ぎても電池電圧は上昇を続ける。過充電状態になると、電池内部圧力の上昇により電池が破損したり、リチウム金属の析出により電極間ショートが発生するおそれがある。このため、リチウムイオン電池の充電は定電流、定電圧で行う。また、定電圧充電の制御電圧は、リチウムイオン電池の定格を越えないようにしなければならない。しかし、充電器の故障や、誤って別のタイプの二次電池用の充電器による充電が行われた場合は、電池電圧がリチウムイオン電池の定格電圧を越えるおそれがある。このような場合に、電池電圧がリチウムイオン電池の最大定格を越えないように充電電流を遮断する機能が過充電保護機能である。
【０００５】
過放電について言えば、ニッケル−カドミウム電池やニッケル−水素電池は、電池容量が０になるまで使った後に充電するという使用方法をとらないと電池能力が低下する。言い換えれば、ニッケル−カドミウム電池やニッケル−水素電池は、浅い放電・充電を繰り返して使用すると、電池能力が低下する。このような効果はメモリー効果と呼ばれる。一方、リチウムイオン電池はメモリー効果を持たず、二次電池として理想的である。しかし、その反面、放電し過ぎて電池電圧が所定値以下になってしまうと、リチウムイオン電池の構成物質が変質し電池寿命を縮める場合がある。このため、電池電圧が所定値以下に低下した場合に、放電電流を遮断する機能が過放電保護機能である。
【０００６】
次に、過電流について言えば、リチウムイオン電池を保管したり持ち運ぶ際、誤って何らかの金属でリチウムイオン電池の＋端子と−端子との間をショートさせてしまった場合や、接続機器が故障してショート状態となった場合は、大電流が流れるおそれがある。このため、二次電池保護回路において電流値を検出して放電電流を遮断する機能が過電流保護機能である。
【０００７】
上記のいずれの保護機能においても、電圧あるいは電流を検出して保護動作を行うようにしている。ここで、電圧あるいは電流にごく短時間の変動が生ずる場合がある。このような場合には、変動値が大きい場合でも上記保護動作を行う必要はない。これを実現するために、二次電池保護回路には不感応時間設定回路も備えられている。不感応時間設定回路というのは、例えば過電流が検出されたとしても、一定時間、つまり不感応時間の間は過電流保護動作を実行しないようにするためである。換言すれば、過電流状態が一定時間継続して検出されたときに初めて過電流保護動作を実行する。尚、不感応時間設定回路は遅延回路とも呼ばれ、上記一定時間（不感応時間）は遅延時間とも呼ばれる。
【０００８】
なお、リチウムイオン電池は、通常、定電流充電＋定電圧充電の方法で充電されて使用される。ここで、充電時間を短くするために「パルス充電」といわれる充電方法を行うこともある。パルス充電は非常に時間のかかる定電圧充電を行わない充電方法で、常に定電流で充電する方法である。このような、パルス充電は、例えば、特許文献１に比較的詳しく説明されている。
【０００９】
また、電池の過渡応答とは、電池の内部インピーダンスや配線インピーダンスによる出力波形の時間変化のことをいう。
【００１０】
詳述すると、電池の等価的な回路はコンデンサ、抵抗、コイルが複雑に組み合わされた回路になるが、ＬＣ成分を含むため、充電停止直後／開始直後の電圧波形は、オーバシュートが出たり、その後ゆっくり電圧が変化したりする。これらの変化を総称して過渡応答という。
【００１１】
次に、図１を参照して、一般的な二次電池保護回路２００を備えた電池ユニット１００について説明する。電池ユニット１００は「電池パック」と呼ばれ、正極端子１０１と負極端子１０２とを持つ。正極端子１０１および負極端子１０２は外部接続端子とも呼ばれる。正極端子１０１と負極端子１０２との間には、負荷４００または充電器５００が接続される。
【００１２】
図示の電池パック１００は、少なくとも１個のリチウムイオン電池（単位電池）３０１を含む二次電池３００を有する。二次電池３００はバッテリ電圧（電池電圧）ＶＢＡＴを発生している。この二次電池３００には二次電池保護回路２００が並列に接続されている。
【００１３】
二次電池保護回路２００は、電源入力端子ＶＣＣと、過充電検出出力端子ＣＯと、後述する第１の電界効果トランジスタ用のゲート出力端子ＤＯと、過電流検出入力端子ＶＭと、接地端子ＧＮＤとを持つ。尚、実際には、二次電池保護回路２００は、これらの端子以外の端子をも含むが、本発明とは直接関連がないので省略してある。
【００１４】
二次電池３００の陽極（カソード）は正極端子１０１に接続され、陰極（アノード）は、後述する第１および第２の電界効果トランジスタＦＥＴ１およびＦＥＴ２を介して負極端子１０２に接続されている。電源入力端子ＶＣＣは正極端子１０１（二次電池３００の陽極）に接続されている。
【００１５】
前述したように、二次電池３００の陰極と負極端子１０２との間には、第１および第２の電界効果トランジスタＦＥＴ１およびＦＥＴ２が直列に接続されている。第１の電界効果トランジスタＦＥＴ１は放電制御スイッチとして動作し、第２の電界効果トランジスタＦＥＴ２は充電制御スイッチとして動作する。また、第１および第２の電界効果トランジスタＦＥＴ１およびＦＥＴ２の各々は、ｎチャンネルＭＯＳＦＥＴで構成されている。
【００１６】
第１の電界効果トランジスタＦＥＴ１のソースは接地端子ＧＮＤに接続され、ゲートはゲート駆動端子ＤＯに接続され、ドレインは第２の電界効果トランジスタＦＥＴ２のドレインに接続されている。第２の電界効果トランジスタＦＥＴ２のドレインは第１の電界効果トランジスタＦＥＴ１のドレインに接続され、ゲートは過充電検出出力端子ＣＯに接続され、ソースは負極端子１０２に接続されている。また、第２の電界効果トランジスタＦＥＴ２のソースは過電流検出入力端子ＶＭにも接続されている。
【００１７】
二次電池保護回路２００は、過放電検出回路２１０と、過充電検出回路２２０と、過電流検出回路２３０と、論理和ゲートＧとを有する。
【００１８】
過放電検出回路２１０には過放電検出しきい値電圧Ｖｔｈ（ｏｄ）が設定されている。すなわち、過放電検出回路２１０は、バッテリ電圧ＶＢＡＴと過放電検出しきい値電圧Ｖｔｈ（ｏｄ）とを比較し、バッテリ電圧ＶＢＡＴが過放電検出しきい値電圧Ｖｔｈ（ｏｄ）とを比較し、バッテリ電圧ＶＢＡＴが過放電検出しきい値電圧Ｖｔｈ（ｏｄ）よりも低くなると過放電と判定して、論理ローレベルの過放電検出信号を出力する。この過放電検出信号は、後述する過電流検出信号と共に論理和ゲートＧで論理和をとられた後、最終過放電／過電流検出信号としてゲート出力端子ＤＯを介して第１の電界効果トランジスタ（放電制御スイッチ）ＦＥＴ１に供給される。
【００１９】
最終過放電／過電流検出信号に応答して、放電制御スイッチＦＥＴ１がオフし、正極端子１０１と負極端子１０２との間に接続された負荷４００との接続を断として放電を禁止する。なお、過放電検出しきい値電圧Ｖｔｈ（ｏｄ）は、例えば、満充電時おけるバッテリ電圧ＶＢＡＴとの数十パーセント程度に設定される。
【００２０】
同様に、過充電検出回路２２０には過充電検出しきい値電圧Ｖｔｈ（ｏｃ）が設定されている。すなわち、過充電検出回路２２０は、バッテリ電圧ＶＢＡＴと過充電検出しきい値電圧Ｖｔｈ（ｏｃ）とを比較し、バッテリ電圧ＶＢＡＴが過充電検出しきい値電圧Ｖｔｈ（ｏｃ）よりも高くなると過充電と判定して、論理ローレベルの過充電検出信号を出力する。この過充電検出信号は過充電検出出力端子ＣＯを介して第２の電界効果トランジスタ（充電制御スイッチ）ＦＥＴ２に供給される。
【００２１】
過充電検出信号に応答して、充電制御スイッチＦＥＴ２がオフし、正極端子１０１と負極端子１０２との間に接続された充電器５００との接続を断として充電を禁止する。
【００２２】
過電流検出回路２３０は、放電制御スイッチＦＥＴ１及び充電制御スイッチＦＥＴ２の電圧降下ＶＦ１に基づいて等価的に負荷電流（放電電流）ＩＬを検出している。すなわち、放電制御スイッチＦＥＴ１及び充電制御スイッチＦＥＴ２の電圧降下ＶＦ１を利用して、過電流検出回路２３０は負荷４００を流れる負荷電流ＩＬを監視している。
【００２３】
図２を参照して、過放電検出回路２１０について説明する。過放電検出回路２１０は、過放電検出しきい値電圧Ｖｔｈ（ｏｄ）に対応する過放電検出用基準電圧を発生するためのツェナーダイオード２１１と、バッテリ電圧ＶＢＡＴを分圧する直列接続されたブリーダ抵抗２１２，２１３から成る過放電用抵抗分圧回路と、この過放電用抵抗分圧回路から発生された過放電用分圧電圧と過放電検出用基準電圧とを比較する過放電検出コンパレータ２１４と、この過放電検出コンパレータ２１４の出力端子と非反転入力端子との間に接続された過放電用ヒステリシス回路２１５と、過放電検出コンパレータ２１４の出力端子に接続された過放電用遅延回路２１６と、この過放電用遅延回路２１６の出力端子に接続された過放電用出力制御回路２１７とを有する。
【００２４】
ツェナーダイオード２１１と過放電用抵抗分圧回路（２１２，２１３）と過放電検出コンパレータ２１４との組合せは、過放電用検出器と呼ばれる。
【００２５】
過放電用分圧電圧が過放電検出用基準電圧よりも低くなる（すなわち、バッテリ電圧ＶＢＡＴが過放電検出しきい値電圧Ｖｔｈ（ｏｄ）よりも低くなる）と、過放電検出コンパレータ２１４は論理ローレベルの過放電検出信号を出力する。この過放電検出信号は過放電用遅延回路２１６および過放電用出力制御回路２１７を介して論理和ゲートＧへ出力される。一方、バッテリ電圧ＶＢＡＴが過放電しきい値電圧Ｖｔｈ（ｏｄ）に過放電用ヒステリシス回路２１５によって規定された過放電用ヒステリシス電圧Ｖｈｙ（ｏｄ）を加えて得られる過放電復帰電圧（Ｖｔｈ（ｏｄ）＋Ｖｈｙ（ｏｄ））よりも高くなると、過放電検出コンパレータ２１４は論理ハイレベルの過放電保護解除信号を出力する。この過放電保護解除信号は過放電用遅延回路２１６および過放電用制御回路２１７を介して論理和ゲートＧへ出力される。
【００２６】
第１の電界効果トランジスタＦＥＴ１のゲートに過放電検出回路２１０から論理ローレベルの過放電検出信号が論理和ゲートＧを介して供給されると、第１の電界効果トランジスタＦＥＴ１はオフする。一方、第１の電界効果トランジスタＦＥＴ１のゲートに過放電検出回路２１０から論理ハイレベルの過放電保護解除信号が論理和ゲートＧを介して供給されると、第１の電界効果トランジスタＦＥＴ１はオンする。
【００２７】
図３を参照して、過充電検出回路２２０について説明する。過充電検出回路２２０は、過充電検出しきい値電圧Ｖｔｈ（ｏｃ）に対応する過充電検出用基準電圧を発生するためのツェナーダイオード２２１と、バッテリ電圧ＶＢＡＴを分圧する直列接続されたブリーダ抵抗２２２，２２３から成る過充電用抵抗分圧回路と、この過充電用抵抗分圧回路から発生された過充電用分圧電圧と過充電検出用基準電圧とを比較する過充電検出コンパレータ２２４と、この過充電検出コンパレータ２２４の出力端子と反転入力端子との間に接続された過充電用ヒステリシス回路２２５と、過充電検出コンパレータ２２４の出力端子に接続された過充電用遅延回路２２６と、この過充電用遅延回路２２６の出力端子に接続された過充電用出力制御回路２２７とを有する。
【００２８】
ツェナーダイオード２２１と過充電用抵抗分圧回路（２２２，２２３）と過充電検出コンパレータ２２４との組合せは、過充電用検出器と呼ばれる。
【００２９】
過充電用分圧電圧が過充電検出用基準電圧よりも高くなる（すなわち、バッテリ電圧ＶＢＡＴが過充電検出しきい値電圧Ｖｔｈ（ｏｃ）よりも高くなる）と、過充電検出コンパレータ２２４は論理ローレベルの過充電検出信号を出力する。この過充電検出信号は過充電用遅延回路２２６および過充電用出力制御回路２２７を介して過充電検出出力端子ＣＯへ出力される。一方、バッテリ電圧ＶＢＡＴが、過充電しきい値電圧Ｖｔｈ（ｏｃ）から過充電用ヒステリシス回路２２５によって規定された過充電用ヒステリシス電圧Ｖｈｙ（ｏｃ）を引いて得られる過充電復帰電圧（Ｖｔｈ（ｏｃ）−Ｖｈｙ（ｏｃ））よりも低くなると、過充電検出コンパレータ２２４は論理ハイレベルの過充電保護解除信号を出力する。この過充電保護解除信号は過充電用遅延回路２２６および過充電用制御回路２２７を介して過充電検出出力端子ＣＯへ出力される。
【００３０】
第２の電界効果トランジスタＦＥＴ２のゲートに過充電検出回路２２０から論理ローレベルの過充電検出信号が供給されると、第２の電界効果トランジスタＦＥＴ２はオフする。一方、第２の電界効果トランジスタＦＥＴ２のゲートに過充電検出回路２２０から論理ハイレベルの過充電保護解除信号が供給されると、第２の電界効果トランジスタＦＥＴ２はオンする。
【００３１】
図４を参照して、過電流検出回路２３０について説明する。過電流検出回路２３０は、過電流検出用基準電圧を発生するためのツェナーダイオード２３１と、過電流検出入力端子ＶＭの電圧と過電流検出用基準電圧とを比較する過電流検出コンパレータ２３４と、この過放電検出コンパレータ２３４の出力端子に接続された過電流用遅延回路２３６と、この過電流用遅延回路２３６の出力端子に接続された過電流用出力制御回路２３７とを有する。
【００３２】
ツェナーダイオード２３１と過電流検出コンパレータ２３４との組合せは、過電流用検出器と呼ばれる。
【００３３】
過電流検出入力端子ＶＭの電圧が過電流検出用基準電圧よりも高くなると、過電流検出コンパレータ２３４は論理ローレベルの過電流検出信号を出力する。この過電流検出信号は過電流用遅延回路２３６および過電流用出力制御回路２３７を介して論理和ゲートＧへ出力される。一方、過電流検出入力端子ＶＭの電圧が過電流検出用基準電圧よりも低くなると、過電流検出コンパレータ２３４は論理ハイレベルの過電流保護解除信号を出力する。この過電流保護解除信号は過電流用遅延回路２３６および過電流用制御回路２３７を介して論理和ゲートＧへ出される。
【００３４】
第１の電界効果トランジスタＦＥＴ１のゲートに過電流検出回路２３０から論理ローレベルの過電流検出信号が論理和ゲートＧを介して供給されると、第１の電界効果トランジスタＦＥＴ１はオフする。一方、第１の電界効果トランジスタＦＥＴ１のゲートに過電流検出回路２３０から論理ハイレベルの過電流保護解除信号が論理和ゲートＧを介して供給されると、第１の電界効果トランジスタＦＥＴ１はオンする。
【００３５】
上述したように、過放電検出回路２１０、過充電検出回路２２０、および過電流検出回路２３０は、いずれも遅延回路２１６、２２６、２３６を備えている。
【００３６】
図５を参照して、従来の遅延回路６００について説明する。遅延回路６００は、タイマ制御回路６１０と発振器６２０とカウンタ６３０とから構成されている。発振器６２０とカウンタ６３０によって遅延時間Ｔを設けている。発振器６２０から発振されたクロック信号はカウンタ６３０に供給される。このクロック信号に同期して、カウンタ６３０はカウント動作を行う。また、カウンタ６３０には、タイマ制御回路６１０からリセット信号が供給される。このリセット信号に応答して、カウンタ６３０はリセットされる。
【００３７】
タイマ制御回路６１０は遅延時間のカウントの開始／終了を制御する部分で、当該検出器、その他検出回路の検出状態を判断して、カウンタ動作を制御する。
【００３８】
発振器６２０は遅延回路６００の遅延時間を決定するための基本のクロック回路で、一定の周波数（例えば２ｋＨｚ）で発振する。タイマ制御回路６１０からの信号の発振器６２０の発振の開始／停止を制御することが出来る。
【００３９】
カウンタ６３０は発振器６２０からの出力を分周して周波数を落とす回路である。カウンタ６３０は、Ｄフリップ・フロップを多段に直列に繋いで構成され、発振器６２０の出力する周波数を（１／２Ｎ）倍の任意の周波数に分周する。尚、Ｄフリップ・フロップはＴフリップ・フロップとも呼ばれ、入力する信号の周波数の１／２の周波数を持つ信号を出力する。
【００４０】
遅延回路６００は、検出器からの検出信号が、所定の遅延時間Ｔの間継続したときに初めて、その検出信号が有効であることを示す有効検出信号を出力制御回路へ出力する。換言すれば、所定の遅延時間Ｔの間継続して検出条件が満たされたときに初めて、遅延回路６００は有効検出信号を出力制御回路へ出力する。従って、検出条件を満たした時点から所定の遅延時間Ｔが経過する前に検出条件が満たされなくなると、遅延回路６００は有効検出信号を出力制御回路へ出力しない。
【００４１】
また、遅延回路６００は、検出器からの復帰信号が、所定の遅延時間Ｔの間継続したときに始めて、その復帰信号が有効であることを示す有効復帰信号を出力制御回路へ出力する。換言すれば、所定の遅延時間Ｔの間継続して復帰条件が満たされたときに初めて、遅延回路６００は有効復帰信号を出力制御回路へ出力する。したがって、復帰条件を満たした時点から所定の遅延時間Ｔが経過する前に検出条件が満たされなくなると、遅延回路６００は有効復帰信号を出力制御回路へ出力しない。
【００４２】
次に、図６および図７を参照して、図５に図示する従来の遅延回路６００の動作について説明する。図７において、Ａは検出器の出力を示し、Ｂはタイマ制御回路６１０から発振器６２０への出力を示し、論理“Ｈ”レベルは「停止」を、論理“Ｌ”レベルは「発振」を示し、Ｃはタイマ制御回路６１０からカウンタ６３０への出力を示し、論理“Ｈ”レベルは「リセット」を、論理“Ｌ”レベルは「カウント」を示し、Ｄは遅延回路６００の出力を示す。
【００４３】
タイマ制御回路６１０は検出器からの出力（検出信号）が有るか否かを判断する（ステップＳ１）。検出器からの出力が無い場合、すなわち、検出器からの出力信号が論理“Ｌ”レベルの場合、タイマ制御回路６１０は発振器６２０の発振を停止して、カウンタ６３０のカウント値Ｃを０にリセットする（ステップＳ２）。
【００４４】
一方、検出器からの出力が有る場合、すなわち、検出器からの出力信号が論理“Ｈ”レベルの場合、タイマ制御回路６１０は発振器６２０の発振動作を開始させる（ステップＳ３）。この発振器６２０から発振されるクロック信号に同期して、カウンタ６３０はカウント動作を行い（クロック信号を分周し）、カウント値Ｃを１ずつインクリメントする（Ｃ＝Ｃ＋１）（ステップＳ４）。
【００４５】
カウンタ６３０は、そのカウント値Ｃに相当する経過時間が所定の遅延時間Ｔに達したか否か判断する（ステップＳ５）。カウント値Ｃに相当する経過時間が所定の遅延時間Ｔに達しない場合、すなわち、Ｔ＞Ｃの場合（ステップＳ５のＮ）、ステップＳ１に戻る。一方、カウント値Ｃに相当する経過時間が所定の遅延時間Ｔに達した場合、すなわち、Ｔ≦Ｃの場合（ステップＳ５のＹ）、カウンタ６３０は有効検出信号を出力制御回路へ出力し（ステップＳ６）、出力の切り替えが行われる（ステップＳ７）。
【００４６】
【特許文献１】
特開平９−２３３７２６号公報
【００４７】
【発明が解決しようとする課題】
しかしながら、従来の遅延回路６００では、各検出／復帰の条件を満たさなくなると、タイマ制御回路６１０によって瞬時にカウンタ６３０がリセットされてしまう。換言すれば、図８に示されるされるように、各検出／復帰の条件を満たした時点からの経過時間が遅延時間Ｔに達する前に、一瞬ｔ’でも各検出／復帰の条件を満たさなくなる事態が起こると、瞬時にカウンタ６３０がリセットされてしまう。その為、従来の遅延回路６００では、各検出／復帰の条件を再び満たした時点からカウンタ６３０が再びカウント動作を開始することになる。
【００４８】
したがって、本発明の課題は、各検出／復帰の条件を満たした時点からの経過時間が遅延時間に達する前に、各検出／復帰の条件を満たさなくなる事態が起こっても、一定時間内に各検出／復帰の条件を満たす状態に戻った場合には、カウンタによる経過時間のカウントをリセットしない様にできるようにした、遅延回路を提供することにある。
【００４９】
【課題を解決するための手段】
本発明の第１の態様によれば、検出器と出力制御回路との間に設けられた遅延回路（６００Ａ，６００Ｂ）であって、検出器からの検出信号が所定の遅延時間（Ｔ）の間継続したときに、この検出信号が有効であることを示す有効検出信号を出力制御回路へ出力する遅延回路であり、検出信号を受けた時点からカウント動作を開始して、当該時点からの経過時間を計測するためにカウント動作を行うカウンタ（６３０）を含む、遅延回路において、経過時間が遅延時間に達する前に、検出信号を一定の時間（Ｔ’）より短い時間（ｔ’１）の間だけ受けない場合には、カウンタをリセットすることなく、カウンタのカウント動作を継続させて、経過時間が遅延時間だけ経過したときに有効検出信号を出力させる手段（６４０，６４０Ａ，６１０Ａ）を有することを特徴とする遅延回路が得られる。
【００５０】
上記第１の態様による遅延回路において、経過時間が遅延時間（Ｔ）に達する前に、検出信号を一定の時間（Ｔ’）の間受けない場合、カウンタをリセットする手段（６１０Ａ）を有することが好ましい。
【００５１】
本発明の第２の態様によれば、検出器と出力制御回路との間に設けられた遅延回路（６００Ａ，６００Ｂ）であって、検出器からの復帰信号が所定の遅延時間（Ｔ）の間継続したときに、この復帰信号が有効であることを示す有効復帰信号を出力制御回路へ出力する遅延回路であり、復帰信号を受けた時点からカウント動作を開始して、当該時点からの経過時間を計測するためにカウント動作を行うカウンタ（６３０）を含む、遅延回路において、経過時間が遅延時間に達する前に、復帰信号を一定の時間（Ｔ’）より短い時間（ｔ’１）の間だけ受けない場合には、カウンタをリセットすることなく、カウンタのカウント動作を継続させて、経過時間が遅延時間だけ経過したときに有効復帰信号を出力させる手段（６４０，６４０Ａ，６１０Ａ）を有することを特徴とする遅延回路が得られる。
【００５２】
上記第２の態様による遅延回路において、経過時間が遅延時間（Ｔ）に達する前に、復帰信号を一定の時間（Ｔ’）の間受けない場合、カウンタをリセットする手段（６１０Ａ）を有することが好ましい。
【００５３】
上記括弧内の符号は、本発明の理解を容易にするために付したものであり、一例にすぎず、これらに限定されないのは勿論である。
【００５４】
【発明の実施の形態】
以下、図面を参照して、本発明の実施の形態について詳細に説明する。
【００５５】
図９を参照して、本発明の第１の実施の形態に係る遅延回路６００Ａについて説明する。図示の遅延回路６００Ａは、タイマ制御回路が図５のものから変更され、かつ、リセットカウンタ６４０が付加された点を除いて、図５に示した従来の遅延回路６００と同様の構成を有する。したがって、タイマ制御回路に６１０Ａの参照符号を付す。また、図５に示したものと同様の機能を有するものには同一の参照符号を付して、説明の簡略化のためにそれらの説明については省略する。
【００５６】
リセットカウンタ６４０には発振器６２０からクロック信号が供給される。リセットカウンタ６４０には、タイマ制御回路６１０からリセット信号が供給される。
【００５７】
図１０及び図１１を参照して、図９に図示した遅延回路６００Ａの動作について説明する。図１０は検出器の出力が一定の時間Ｔ’より短い時間ｔ’１だけ出力が無い場合の動作を示し、図１１は検出器の出力が一定の時間Ｔ’より長い時間ｔ’２だけ無い場合の動作を示す。図１０及び図１１において、Ａは検出器の出力を示し、Ｂはタイマ制御回路６１０から発振器６２０への出力を示し、論理“Ｈ”レベルは「停止」を、論理“Ｌ”レベルは「発振」を示し、Ｃはタイマ制御回路６１０からカウンタ６３０への出力を示し、論理“Ｈ”レベルは「リセット」を、論理“Ｌ”レベルは「カウント」を示し、Ｅはタイマ制御回路６１０Ａからリセットカウンタ６４０への出力を示し、論理“Ｈ”レベルは「リセット」を、論理“Ｌ”レベルは「カウント」を示し、Ｆはリセットカウンタ６４０からタイマ制御回路６１０Ａへの出力を示し、論理“Ｈ”レベルは「カウント満了」を示し、論理“Ｌ”レベルは「カウント中又は停止中」を示し、Ｄは遅延回路６００Ａの出力を示す。
【００５８】
図１０に示されるように、検出器の出力があった時点からの経過時間が遅延時間Ｔに達する前に、一定の時間Ｔ’より短い時間ｔ’１だけ検出器の出力が無かったとする。この場合、タイマ制御回路６１０Ａはカウンタ６３０をリセットすることなく、カウンタ６３０のカウント動作を継続させる。したがって、上記経過時間が遅延時間Ｔだけ経過したときに、遅延回路６００Ａは有効検出信号を出力する。
【００５９】
図１１に示されるように、検出器の出力があった時点からの経過時間が遅延時間Ｔに達する前に、一定の時間Ｔ’より長い時間ｔ’２だけ検出器の出力が無かったとする。この場合、検出器の出力が無くなった時点から、タイマ制御回路６１０Ａはリセットカウンタ６４０をカウント動作を開始させる。リセットカウンタ６４０は発振器６２０からのクロック信号に同期してカウント動作を行い、そのカウント動作が満了して一定の時間Ｔ’経過すると、非常に短い時間ｔ”の間、カウント満了信号Ｆをタイマ制御回路６１０Ａへ出力する。このカウント満了信号Ｆに応答して、タイマ制御回路６１０Ａは発振器６２０の発振を停止すると共に、カウンタ６３０をリセットする。ここで、非常に短い時間ｔ”は、論理回路が持つ固有の非常に短い内部遅延時間である。
【００６０】
その後、再び検出器の出力があると、その時点から遅延時間Ｔだけ経過したときに、遅延回路６００Ａは有効検出信号を出力する。
【００６１】
図１２を参照して、本発明の第２の実施の形態に係る遅延回路６００Ｂについて説明する。図示の遅延回路６００Ｂは、リセットカウンタが図９のものから変更されている点を除いて、図９に示した遅延回路６００Ａと同様の構成を有する。したがって、リセットカウンタに６４０Ａの参照符号を付す。また、図６に示したものと同様の機能を有するものには同一の参照符号を付して、説明の簡略化のためにそれらの説明については省略する。
【００６２】
図９に示した遅延回路６００Ａでは、リセットカウンタ６４０には発振器６２０から発振されたクロック信号Ｇ（図１３のＧ）が供給されていたのに対して、図１２に示した遅延回路６００Ｂでは、リセットカウンタ６４０Ａにはカウンタ６３０からの途中出力（クロック信号Ｇを分周した信号）Ｈ（図１３のＨ）が供給される。
【００６３】
このように、リセットカウンタ６４０Ａに供給される入力信号Ｈが、リセットカウンタ６４０に供給されるクロック信号Ｇに比較してゆっくりであるため、リセットカウンタ６４０Ａを構成するＤフリップ・フロップの段数をリセットカウンタ６４０のものに比較して少なくすることができる。
【００６４】
上述した実施の形態では、リセットカウンタ６４０、６４０Ａを、カウンタ６３０をカウント動作させる発振器６２０を用いて、カウント動作させており、１個の発振器のみ用いている。したがって、各検出／復帰用の発振器と遅延リセット用の発振器との２つの発振器を用いる場合に比較して、本実施の形態では、発振器を１個削減することが可能である。その結果、ＩＣチップサイズの縮小とコストダウンを図ることができる。
【００６５】
このような遅延回路６００Ａ、６００Ｂは、パルス充電を行なう場合に、電池の過渡応答により、既に過充電状態となっている電池を誤って過充電遅延をリセットしない様にする場合等に有用な回路である。
【００６６】
以上、本発明について実施の形態によって例を挙げて説明してきたが、本発明は上述した実施の形態に限定しないのは勿論である。
【００６７】
【発明の効果】
以上の説明から明らかなように、本発明では、各検出／復帰の条件を満たした時点からの経過時間が遅延時間に達する前に、各検出／復帰の条件を満たさなくなる事態が起こっても、一定時間内に各検出／復帰の条件を満たす状態に戻った場合には、カウンタによる経過時間のカウントをリセットしない様にして、前述した過渡応答による誤動作を防ぐ目的でカウンタがリセットさせるまでの時間に、遅延を設けることができる。これにより、パルス充電の充電停止時にオーバシュートが出るような電池の過充電電圧を正確に検出できるようになり、安全性が高まる、という効果を奏する。
【図面の簡単な説明】
【図１】本発明に係る遅延回路を含む二次電池保護回路を含む電池パックの構成を示すブロック図である。
【図２】図１に示した二次電池保護回路に用いられる過放電検出回路の構成を示すブロック図である。
【図３】図１に示した二次電池保護回路に用いられる過充電検出回路の構成を示すブロック図である。
【図４】図１に示した二次電池保護回路に用いられる過電流検出回路の構成を示すブロック図である。
【図５】従来の遅延回路の構成を示すブロック図である。
【図６】図５に図示した従来の遅延回路の動作を説明するためのフローチャートである。
【図７】図５に図示した従来の遅延回路の各部の波形の一例を示すタイムチャートである。
【図８】図５に図示した従来の遅延回路における、各検出／復帰の条件を満たした時点からの経過時間が遅延時間に達する前に、一瞬でも各検出／復帰の条件を満たさなくなる事態が起こった場合の、各部の波形の一例を示すタイムチャートである。
【図９】本発明の第１の実施の形態による遅延回路の構成を示すブロック図である。
【図１０】図９に図示した遅延回路における、検出器の出力があった時点からの経過時間が遅延時間に達する前に、一定の時間より短い時間だけ検出器の出力が無かった場合の、各部の波形の一例を示すタイムチャートである。
【図１１】図９に図示した遅延回路における、検出器の出力があった時点からの経過時間が遅延時間に達する前に、一定の時間より長い時間だけ検出器の出力が無かった場合の、各部の波形の一例を示すタイムチャートである。
【図１２】本発明の第２の実施の形態による遅延回路の構成を示すブロック図である。
【図１３】図９に示した遅延回路と図１２に示した遅延回路との動作の違いを説明するためのタイムチャートである。
【符号の説明】
６００Ａ，６００Ｂ 遅延回路
６１０Ａ タイマ制御回路
６２０ 発振器
６３０ カウンタ
６４０，６４０Ａ リセットカウンタ
Claims (7)
- 検出器と出力制御回路との間に設けられた遅延回路であって、前記検出器からの検出信号が所定の遅延時間の間継続したときに、該検出信号が有効であることを示す有効検出信号を前記出力制御回路へ出力する前記遅延回路であり、前記検出信号を受けた時点からカウント動作を開始して、当該時点からの経過時間を計測するためにカウント動作を行うカウンタを含む、前記遅延回路において、
前記経過時間が前記遅延時間に達する前に、前記検出信号を一定の時間より短い時間の間だけ受けない場合には、前記カウンタをリセットすることなく、前記カウンタのカウント動作を継続させて、前記経過時間が前記遅延時間だけ経過したときに前記有効検出信号を出力させる手段を有することを特徴とする遅延回路。 - 前記経過時間が前記遅延時間に達する前に、前記検出信号を前記一定の時間の間受けない場合、前記カウンタをリセットする手段を有する、請求項１に記載の遅延回路。
- 検出器と出力制御回路との間に設けられた遅延回路であって、前記検出器からの復帰信号が所定の遅延時間の間継続したときに、該復帰信号が有効であることを示す有効復帰信号を前記出力制御回路へ出力する前記遅延回路であり、前記復帰信号を受けた時点からカウント動作を開始して、当該時点からの経過時間を計測するためにカウント動作を行うカウンタを含む、前記遅延回路において、
前記経過時間が前記遅延時間に達する前に、前記復帰信号を一定の時間より短い時間の間だけ受けない場合には、前記カウンタをリセットすることなく、前記カウンタのカウント動作を継続させて、前記経過時間が前記遅延時間だけ経過したときに前記有効復帰信号を出力させる手段を有することを特徴とする遅延回路。 - 前記経過時間が前記遅延時間に達する前に、前記復帰信号を前記一定の時間の間受けない場合、前記カウンタをリセットする手段を有する、請求項３に記載の遅延回路。
- 請求項１から請求項４のいずれかに記載の遅延回路を備えた過放電検出回路。
- 請求項１から請求項４のいずれかに記載の遅延回路を備えた過充電検出回路。
- 請求項１から請求項４のいずれかに記載の遅延回路を備えた過電流検出回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002309470A JP2004147422A (ja) | 2002-10-24 | 2002-10-24 | 遅延回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2002309470A JP2004147422A (ja) | 2002-10-24 | 2002-10-24 | 遅延回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004147422A true JP2004147422A (ja) | 2004-05-20 |
Family
ID=32455271
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2002309470A Pending JP2004147422A (ja) | 2002-10-24 | 2002-10-24 | 遅延回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004147422A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008017636A (ja) * | 2006-07-06 | 2008-01-24 | Matsushita Electric Ind Co Ltd | 保護装置 |
| KR101047193B1 (ko) * | 2004-07-05 | 2011-07-06 | 세이코 인스트루 가부시키가이샤 | 배터리 보호 회로 |
| JP2016154409A (ja) * | 2015-02-20 | 2016-08-25 | ミツミ電機株式会社 | 電池保護回路、電池保護装置及び電池パック |
-
2002
- 2002-10-24 JP JP2002309470A patent/JP2004147422A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR101047193B1 (ko) * | 2004-07-05 | 2011-07-06 | 세이코 인스트루 가부시키가이샤 | 배터리 보호 회로 |
| JP2008017636A (ja) * | 2006-07-06 | 2008-01-24 | Matsushita Electric Ind Co Ltd | 保護装置 |
| JP2016154409A (ja) * | 2015-02-20 | 2016-08-25 | ミツミ電機株式会社 | 電池保護回路、電池保護装置及び電池パック |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6563292B2 (en) | Charge/discharge protection circuit with latch circuit for protecting a charge control FET from overheating | |
| JP4392103B2 (ja) | 充放電制御回路および充電式電源装置 | |
| US8179139B2 (en) | Rechargeable battery abnormality detection apparatus and rechargeable battery apparatus | |
| KR100907360B1 (ko) | 배터리 상태 감시회로 및 배터리 장치 | |
| US8264205B2 (en) | Circuit for charge and/or discharge protection in an energy-storage device | |
| JP4221572B2 (ja) | 過電流検出回路及び電池ユニット | |
| US10622819B2 (en) | Rechargeable battery protection integrated circuit, rechargeable battery protection device, and battery pack | |
| US8581556B2 (en) | Protection circuit and battery pack having current varying circuit to vary current flowing through power terminal | |
| JP2872365B2 (ja) | 充電式の電源装置 | |
| KR101404378B1 (ko) | 조전지용 보호용 반도체 장치, 보호용 반도체 장치를 포함하는 전지 팩, 및 전자 장치 | |
| JP2004296165A (ja) | 充電制御機能付き電池パック | |
| JPH06245406A (ja) | 充放電回路 | |
| JP2009254215A (ja) | 充電装置 | |
| US8665572B2 (en) | Battery charge/discharge protection circuit | |
| US6920341B2 (en) | Secondary battery control circuit | |
| TW201616758A (zh) | 適用於多種鋰電池保護方案的欠壓保護負載鎖存電路 | |
| JP2004119267A (ja) | 充放電制御回路および充電式電源装置 | |
| JP3794547B2 (ja) | テスト機能を有する半導体装置、充放電保護回路、該充放電保護回路を組み込んだバッテリーパック、該バッテリーパックを用いた電子機器 | |
| KR101434093B1 (ko) | 2차 전지의 보호용 반도체 장치 | |
| US6518729B2 (en) | Secondary battery protection circuit capable of reducing time for functional test | |
| JP2004147422A (ja) | 遅延回路 | |
| CN112234689B (zh) | 充放电保护电路及锂电池保护系统 | |
| JPH1189099A (ja) | 充放電制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050324 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060911 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060927 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070207 |