CN104734689A - 低功率的静电放电鲁棒的线性驱动器 - Google Patents

Abstract

本发明提供了一种低功率的静电放电鲁棒的线性驱动器，其中，描述了一种装置，其包括：与焊盘耦合的p型上拉驱动器；用作第一二极管的n型器件，n型器件与p型上拉驱动器并联耦合；耦合到焊盘的n型下拉驱动器；以及用作第二二极管的p型器件，p型器件与n型下拉驱动器并联耦合。

Description

低功率的静电放电鲁棒的线性驱动器

背景技术

传统的输入-输出(I/O)驱动器使用高电阻式CPR(成本精确电阻器(cost precision resistor)或多晶硅电阻器(poly resistor)以实现驱动器线性化。因此，大PMOS和NMOS晶体管以及并联CPR被用于实现低驱动器输出阻抗(例如，50Ω驱动器阻抗)。大PMOS和NMOS器件遭受栅极漏电流而降低功率特性。减小驱动器尺寸的一种方法是使用低电阻式电阻器。然而，使用低电阻式电阻器会降低驱动器的线性度，其对信号的完整性产生负而影响。

附图说明

依据以下给出的详细说明和本公开内容的不同实施例的附图会更充分地理解本公开内容的实施例，然而其不应认为是将本公开内容局限于特定的实施例，而仅仅是用于解释和理解。

图1显示了带有大电阻器和驱动晶体管的驱动器。

图2显示了根据本公开内容的一个实施例的低功率的静电放电(ESD)鲁棒的驱动器的高级架构。

图3显示了根据本公开内容的一个实施例的低功率的ESD鲁棒的驱动器的电路。

图4-5显示了根据本公开内容的一个实施例的用于低功率的ESD鲁棒的驱动器的前级驱动器。

图6显示了根据本公开内容的一个实施例的用于说明低功率的ESD鲁棒的驱动器的IV(电流-电压)曲线和线性电阻器的图。

图7显示了根据本公开内容的一个实施例的带有补偿的低功率的ESD鲁棒的驱动器的电路。

图8显示了根据本公开内容的一个实施例的带有共源共栅的低功率的ESD鲁棒的驱动器的电路。

图9显示了根据本公开内容的一个实施例的具有低功率的ESD鲁棒的驱动器的智能设备或计算机系统或SoC(片上系统)。

具体实施方式

图1显示了带有大电阻器和驱动晶体管的驱动器100。驱动器100包括具有p型晶体管MP1和MP2的p型上拉驱动器，具有n型晶体管MN1和MN2的n型下拉驱动器，CPR以及耦合到焊盘的静电放电(ESD)二极管D1和D2。这里，CPR非常大(例如，2kΩ)并且提供必要的阻抗线性度。使上拉和下拉驱动器晶体管变大(即，更大的W/L)以适应大的CPR。上拉和下拉驱动器的组合以及CPR导致大的面积。大的上拉和下拉驱动器导致从动态转换和静态栅极漏电流中耗散的大功率。

一些过程节点提供了低电阻式的镇流电阻器，其可减小由CPR使用的总体面积。然而，低电阻式的镇流电阻器可降低驱动器100的线性度。降低的阻抗线性度转化成信号完整性的问题(例如，过冲、下冲、回铃、降低的电压和时间余量等)。

实施例提供了不使用高电阻式的驱动器电阻器的驱动器线性度。实施例提供了驱动器线性化设计，该驱动器线性化设计是ESD鲁棒的且可以被补偿以用于高速精度应用。实施例使用的驱动器设计的尺寸比图1的驱动器小大约一个数量级，同时实施例为高品质的信号完整性提供必要的线性度。

在下文描述中，探讨了大量细节，以提供对本发明实施例的更透彻的解释。然而，对本领域技术人员来说，可以在没有这些具体细节的情况下实施本发明的实施例是显而易见的。在其它实例中，以方框图的形式而不是以细节的形式来示出公知的结构和设备，以避免使本发明的实施例难以理解。

注意，在实施例的对应附图中，用线来表示信号。一些线较粗，以表示更多构成的信号路径，和/或一些线的一个或多个末端具有箭头，以表示主要信息流向。这些表示不是想要进行限制。事实上，结合一个或多个示例性实施例使用这些线有助于更容易地理解电路或逻辑单元。任何所代表的信号(由设计需求或偏好所决定)实际上可以包括可以在任意一个方向传送的并且可以以任何适当类型的信号方案实现的一个或多个信号。

贯穿整个说明书，以及在权利要求书中，术语“连接”表示在没有任何中间设备的情况下所连接的物体之间的直接电气连接。术语“耦合”表示所连接的物体之间的直接电气连接或通过一个或多个无源或有源的中间设备的间接连接。术语“电路”表示被设置为彼此配合以提供所期望的功能的一个或多个无源和/或有源部件。术语“信号”表示至少一个电流信号、电压信号或数据/时钟信号。“一个”，“一种”及“所述”的含义包括复数的引用。“在......中”的含义包括“在......内”和“在......上”。

术语“缩放”通常指的是将设计(原理图及布局)从一种工艺技术转换为另一种工艺技术。术语“缩放”通常也指的是在同一个工艺节点内将布局和设备的尺寸缩小。术语“基本上”、“接近”、“近似”、“附近”、“大约”等通常指的是在目标值的+/-20％以内。

除非另外规定，否则使用序数形容词“第一”、“第二”及“第三”等来描述共同的对象，仅表示指代相同对象的不同实例，而并不是要暗示这样描述的对象必须采用给定的顺序，无论是时间地、空间地、排序地或任何其它方式。

出于实施例的目的，晶体管是金属氧化物半导体(MOS)晶体管，其包括漏极端子、源极端子、栅极端子以及体端子。晶体管也包括三栅级晶体管和鳍式场效应晶体管。源极端子和漏极端子可以是相同的端子并且在本文中互换地进行使用。本领域技术人员将意识到，可以在不脱离本发明范围的情况下使用其它晶体管，例如双极结型晶体管——BJTPNP/NPN、BiCMOS、CMOS、eFET等。术语“MN”表示n型晶体管(如NMOS、NPN BJT等)并且术语“MP”表示p型晶体管(如PMOS、PNPBJT等)。

图2显示了根据本公开内容的一个实施例的低功率的ESD鲁棒的驱动器的高级构架200。构架200包括p型上拉驱动器201，n型下拉驱动器202，n型线性化电路203以及p型线性化电路204。在一个实施例中，n型线性化电路203包括用作上拉二极管的n型器件。在一个实施例中，p型线性化电路204包括用作下拉二极管的p型器件。这里术语“线性化电路”指代使得驱动器的操作条件阻抗线性化的装置。在一个实施例中，构架200进一步包括与焊盘耦合的ESD二极管D1 205和ESD二极管D2 206。

在一个实施例中，架构200包括用于将pdata传输到p型上拉驱动器201的P前级驱动器207；以及将ndata传输到n型下拉驱动器202的N前级驱动器208。在一个实施例中，修正P前级驱动器207以为n型线性化电路203产生控制信号，使得其用作二极管。在一个实施例中，修正N前级驱动器208以为p型线性化电路204产生控制信号，使得其用作二极管。

尽管参考共同一个I/O驱动器中的n型和p型线性化电路论述了实施例，但在一个实施例中，n型或p型线性化电路可以被用于实现I/O驱动器的期望的线性化。

在一个实施例中，构架200包括用于补偿上拉驱动器的过程、温度和电压(PVT)变化的第一补偿单元209。在一个实施例中，第一补偿单元209也用于调节n型线性化电路203中的补偿使能器件的强度。在一个实施例中，第一补偿单元209也用于调节p型线性化电路204中的补偿使能器件的强度。

在一个实施例中，构架200包括用于补偿下拉驱动器202的PVT变化的第二补偿单元210。在一个实施例中，第二补偿单元210也用于调节n型线性化电路203中的补偿使能器件的强度。在一个实施例中，第二补偿单元210也用于调节p型线性化电路204中的补偿使能器件的强度。通过导通/关断并联耦合的晶体管来调节补偿使能器件的强度以实现期望的阻抗线性化。例如，调节补偿使能器件的强度以实现焊盘处的50Ωs阻抗。

在一个实施例中，构架200包括用于分别调节n型线性化电路203和p型线性化电路204中的补偿使能器件的强度的专用补偿单元。例如，在一个实施例中，构架200包括用于调节n型线性化电路203中的补偿使能器件的强度的第三补偿单元211。在一个实施例中，构架200包括用于调节p型线性化电路204中的补偿使能器件的强度的第四补偿单元212。

图3显示了根据本公开内容的一个实施例的低功率的ESD鲁棒的驱动器的电路300。指出图3的具有与任意其他图的元件一致的参考标记(或名称)的那些元件可以以任意类似于被描述的方式操作或运行，但不限于这样。

在一个实施例中，p型上拉驱动器201包括与低电阻式电阻器R2串联耦合的p型MP1和p型MP2器件。在这个实施例中，MP2的栅极端由“ppre”控制，“ppre”是由P前级驱动器207产生。在一个实施例中，MP2的漏极端耦合到电阻器R2的一端，同时电阻器R2的另一端耦合到焊盘。在一个实施例中，MP1用于补偿p型上拉驱动器201的PVT变化以保持焊盘处的上拉输出阻抗。在这个实施例中，MP1的栅极端由pstr<x>控制，pstr<x>是第一补偿单元209的输出，其中“x”是比1大的整数。这里，pstr<x>通过导通/关断并联的晶体管来调节MP1的强度。

在一个实施例中，n型下拉驱动器202包括与低电阻式电阻器R2串联耦合的n型MN1和n型MN2器件。在这个实施例中，MN2的栅极端由“npre”控制，“npre”是由N前级驱动器208产生。在一个实施例中，MN2的漏极端耦合到电阻器R2的一端，电阻器R2的这一端还耦合到MP2的漏极端。在一个实施例中，MN1用于补偿n型下拉驱动器202的PVT变化以保持焊盘处的下拉输出阻抗。在这个实施例中，MN1的栅极端由nstr<x>控制，nstr<x>是第二补偿单元210的输出，其中“x”是比1大的整数。这里，nstr<x>通过导通/关断并联的晶体管来调节MN1的强度。

在一个实施例中，n型线性化电路203包括可操作以起到二极管作用的n型MNL。在一个实施例中，n型线性化电路203与低电阻式电阻器R1串联耦合，低电阻式电阻器R1的一端与MNL的源极端耦合，另一端与焊盘耦合。在一个实施例中，MNL的漏极端与电源Vcc耦合。在一个实施例中，MNL借助来自P前级驱动器207的ppre_b信号可操作以起到二极管作用，其中ppre_b与ppre相反。

例如，当ppre_b是逻辑高电平时，MNL用作二极管。在这个实施例中，MNL的栅极端通过电阻R1与焊盘解耦，并且因此保护MNL免于ESD。这里，信号名和节点名可交换地被使用。例如，根据句子的上下文，ppre被用于指ppre信号或ppre节点。

在一个实施例中，p型线性化电路204包括可操作以起到二极管作用的p型MPL。在一个实施例中，p型线性化电路204与低电阻式电阻器R1串联耦合，低电阻式电阻器R1的一端与MPL的源极端耦合，另一端与焊盘和MNL的源极端耦合。在一个实施例中，MPL的基体端与电源Vcc耦合。在一个实施例中，MPL的漏极端与地Vss耦合。在一个实施例中，MPL借助来自N前级驱动器208的npre_b信号可操作以起到为二极管作用，其中npre_b与npre信号相反。例如，当npre_b信号是逻辑低电平时，MPL用作二极管。在这个实施例中，MPL的栅极端通过电阻器R1从焊盘解耦，并且因此保护MPL负于ESD。

实施例实质上导致ipad(流过焊盘的电流)与焊盘上的电压之间的线性关系，即实施例导致焊盘处的线性输出阻抗。这种线性输出阻抗的一个原因是与焊盘电压相关的非线性电流in1和in2的组合。在一个实施例中，非线性电流in1和in2是由具有二极管功能的MNL和MPL器件产生。

在实施例中，具有二极管功能的MNL被用于上拉线性化而非下拉线性化。使用具有二极管功能的MNL来上拉线性化的一个原因是通过避免MNL的栅极端与焊盘耦合为MNL提供更多的鲁棒ESD保护。在实施例中，具有二极管功能的MPL被用于下拉线性化而非上拉线性化。使用具有二极管功能的MPL来下拉线性化的一个原因是通过避免MPL的栅极端与焊盘耦合为MPL提供更多的鲁棒ESD保护。电阻器R1进一步为MNL和MPL器件提供ESD保护。

图4-5分别显示了根据本公开的一个实施例的用于低功率的ESD鲁棒的驱动器的前级驱动器400和500。指出图4-5的具有与任意其他图的元件一致的参考标记(或名称)的那些元件可以以任意类似于被描述的方式操作或运行，但不限于这样。

在一个实施例中，P前级驱动器400(例如，207)包括反相器inv2，p型Mpp1和n型Mnp1。在一个实施例中，Mpp1和Mnp1串联耦合。在一个实施例中，电阻器Rp与Mpp1和Mnp1串联耦合。在一个实施例中，Mpp1和Mnp1的栅极端与反相器inv2的输出耦合，反相器inv2反向输入的pdata。在一个实施例中，Mpp1的源极端与Vcc耦合，Mpp1的漏极端为MP2提供ppre。在一个实施例中，Mpp1的漏极端与电阻器Rp的一端耦合，同时电阻器Rp的另一端与Mnp1的漏极端耦合。在一个实施例中，Mnp1的源极端与地耦合。在一个实施例中，反相器inv2的输出为MNL提供ppre_b信号。

在一个实施例中，ppre_b信号首先导通MNL，吸收反射，然后ppre信号缓慢导通MP2。这里，被吸收的反射是由源极跟随器和饱和电阻器器的阻抗不匹配引起的，其中源极跟随器输出阻抗是1/gm，而饱和电阻器器输出阻抗是r₀。这里，MNL是源极跟随器。在一个实施例中，MP1和MP2具有在高Vds(上拉)处饱和的IV(电流-电压)曲线。

在一个实施例中，N前级驱动器500(例如，208)包括反相器inV1，p型Mpp2和n型Mnp2。在一个实施例中，Mpp2和Mnp2串联耦合。在一个实施例中，电阻器Rn与Mpp2和Mnp2串联耦合。在一个实施例中，Mpp2和Mnp2的栅极端与反相器inv1的输出耦合，反相器inv1反向输入的ndata信号。在一个实施例中，Mpp2的源极端与电阻器Rn的一端耦合，同时电阻器Rn的另一端与Vcc耦合。在一个实施例中，Mpp2的漏极端为MN2提供npre信号。在一个实施例中，Mnp2的源极端与地耦合。在一个实施例中，反相器inv1的输出为MPL提供npre_b信号。

在一个实施例中，npre_b信号首先导通MPL，吸收反射，然后npre信号缓慢导通驱动器下拉MN2。这里，被吸收的反射是由源极跟随器和饱和电阻器器的阻抗不匹配引起的，其中源极跟随器输出阻抗是1/gm，而饱和电阻器器输出阻抗是r₀。这里，MPL是源极跟随器。在一个实施例中，MN1和MN2具有在高Vds(下拉)处饱和的IV曲线。

图6显示了根据本公开内容的一个实施例的用于说明低功率的ESD鲁棒的驱动器的IV曲线和线性电阻器的图600。指出图6的具有与任意其他图的元件一致的参考标记(或名称)的那些元件可以以任意类似于被描述的方式操作或运行，但不限于这样。

这里，x轴是电压，并且y轴是电流。图600显示三个波形-in1、in2和701，其中701是相对于焊盘电压的焊盘电流。实施例使用了波形in1和in2的组合以形成大体上线性的波形701。这里，in1是流过电阻器R2的电流，同时in2是相对于焊盘电压的流过电阻器R1的电流。大体上线性的波形701表明电路300和I/O驱动器的其他实施例的大体上线性的输出阻抗。

图7显示了根据本公开内容的一个实施例的带有补偿的低功率的ESD鲁棒的驱动器的电路700。指出图7的具有与任意其他图的元件一致的参考标记(或名称)的那些元件可以以任意类似于被描述的方式操作或运行，但不限于这样。为了不混淆图7的实施例，讨论图3和图7之间的区别。

在一个实施例中，n型线性化电路203包括补偿使能器件。在一个实施例中，补偿使能器件与MNL器件串联耦合。在一个实施例中，补偿使能器件是p型MPcL器件。在另一个实施例中，补偿使能器件是n型器件(未示出)。在一个实施例中，MPcL是由nstrb<x>信号控制，其中“x”是比1大的整数。在一个实施例中，MPcL包括多个并联耦合的晶体管。在一个实施例中，nstrb<x>是由第一补偿单元209产生。在一个实施例中，nstrb<x>是由专用的第三补偿单元211产生。

在一个实施例中，nstrb<x>信号调节MPcL的强度以补偿PVT变化，从而保持跨过PVT的输出阻抗线性化。在一个实施例中，nstrb<x>信号与nstr<x>信号相反，nstr<x>被用于补偿下拉驱动器202的MN1。尽管参考p型补偿使能器件来论述了实施例，但在一个实施例中，n型线性化电路203的补偿使能器件是n型器件。

在一个实施例中，p型线性化电路204包括补偿使能器件。在一个实施例中，补偿使能器件与MPL器件串联耦合。在一个实施例中，补偿使能器件是n型MNcL器件。在另一个实施例中，补偿使能器件是p型器件(未示出)。在一个实施例中，MNcL是由pstrb<x>信号控制，其中“x”是比1大的整数。在一个实施例中，MNcL包括多个并联耦合的晶体管。在一个实施例中，pstrb<x>信号是由第二补偿单元210产生。在一个实施例中，pstrb<x>信号是由专用的第四补偿单元212产生。

在一个实施例中，pstrb<x>信号调节MNcL的强度以补偿PVT变化，从而保持跨过PVT的输出阻抗线性度。在一个实施例中，pstrb<x>信号与pstr<x>信号相反，pstr<x>被用于补偿上拉驱动器201的MP 1。尽管参考n型补偿使能器件来论述了实施例但在一个实施例中，p型线性化电路204的补偿使能器件包括p型器件。

在一个实施例中，p型上拉驱动器201和n型下拉驱动器202按照多个并列的例子组织，例如，是16x、8x、4x、2x、1x、1x和1x的七个例子中的每一个，其中“x”表明并联的晶体管(MP1、MP2、MN2、MN1)的数量。在一个实施例中，n型线性化电路203和p型线性化电路204按照多个并列的例子组织，例如，是8y、4y和2y的三个例子中的每一个，其中“y”表明并联的晶体管(MNL、MPL)的数量。

在一个实施例中，在负ESD事件中，MNL的源极PN结被正向偏置。在这种实施例中，电阻器R1两端的电压增加，电阻器R1提高MNL的源极端电压以保护MNL的栅氧化层。在一个实施例中，同样的PN结正向偏置发生在MN2。在这种实施例中，电阻器R2提高MN2的漏极端电压以保护MP2和MN2的栅氧化层。

在一个实施例中，在正ESD事件中，MPL的源极PN结被正向偏置。在这种实施例中，电阻器R1两端的电压降低，电阻器R1保护MNL和MPL的栅氧化层。在这个实施例中，PN结正向偏置也发生在MP2漏极结。在一个实施例中，电阻器R2降低MP2的漏极端电压以保护MP2的栅氧化层。

图8显示了根据本公开内容的一个实施例的带有共源共栅的低功率的ESD鲁棒的驱动器的电路800。指出图8的具有与任意其他图的元件一致的参考标记(或名称)的那些元件可以以任意类似于被描述的方式操作或运行，但不限于这样。为了不混淆图8的实施例，讨论图7和图8之间的区别。

在一个实施例中，n型线性化电路203包括共源共栅器件，共源共栅器件是p型或n型器件。在一个实施例中，共源共栅器件是与MNL串联耦合的p型MPbL器件。在一个实施例中，MPbL的栅极端是由偏置电压pbias控制。在一个实施例中，当Vcc是3.3V时，pbias是1.8V。在其他实施例中，可以使用Vcc和pbias的其他值。在一个实施例中，MPbL的源极端与Vcc耦合并且MPbL的漏极端与MNL耦合。在一个实施例中，MPbL的源极端与MPcL的漏极端耦合(即，补偿使能器件)。

在一个实施例中，p型上拉驱动器201也可以包括共源共栅器件，共源共栅器件是与MP2串联耦合的p型或n型器件。在一个实施例中，p型上拉驱动器201的共源共栅器件是p型MP3。在一个实施例中，MP3的栅极端是由偏置电压pbias控制。在一个实施例中，当Vcc是3.3V时，pbias是1.8V。在其他实施例中，可以使用Vcc和pbias的其他值。在一个实施例中，MP3的源极端与MP2的漏极端耦合，MP3的漏极端与电阻器R2耦合。

在一个实施例中，p型线性化电路204包括共源共栅器件，共源共栅器件是p型或n型器件。在一个实施例中，共源共栅元件是与MPL串联耦合的n型MNbL器件。在一个实施例中，MNbL的栅极端是由偏置电压nbias控制。在一个实施例中，当Vcc是3.3V时，nbias是1.8V。在其他实施例中，可以使用Vcc和nbias的其他值。在一个实施例中，MNbL的源极端与Vss耦合并且MNbL的漏极端与MPL耦合。在一个实施例中，MNbL的源极端与MNcL的漏极端耦合(即，补偿使能器件)。

在一个实施例中，n型下拉驱动器202也可以包括共源共栅器件，共源共栅器件是与MN2串联耦合的p型或n型器件。在一个实施例中，n型下拉驱动器202的共源共栅器件是n型MN3。在一个实施例中，MN3的栅极端是由偏置电压nbias控制。在一个实施例中，当Vcc是3.3V时，nbias是1.8V。在其他实施例中，可以使用Vcc和nbias的其他值。在一个实施例中，MN3的源极端与MN2的漏极端耦合，MN3的漏极端与电阻器R2耦合。共源共栅器件的一个技术效果是改进的输出阻抗的线性度。

图9是根据本公开内容的一个实施例的具有低功率的ESD鲁棒的驱动器的智能设备或计算机系统或SoC(片上系统)1600。指出图9的具有与任意其他图的元件一致的参考标记(或名称)的那些元件可以以任意类似于被描述的方式操作或运行，但不限于这样。

图9显示了使用平面接口连接器的移动设备的实施例的框图。在一个实施例中，计算设备1600表示移动计算设备，如平板电脑、移动电话或智能手机、支持无线的电子阅读器、或其他无线移动设备。可以理解的是大致显示出某些部件，而并不在计算设备1600中显示出这种设备的所有部件。

在一个实施例中，计算设备1600包括具有参照实施例描述的低功率的ESD鲁棒的驱动器的第一处理器1610。计算设备1600的其他部分还可包括参考实施例描述的低功率的ESD鲁棒的驱动器。本公开内容的不同实施例还可包括1670中的网络接口，如无线接口，使得系统实施例被并入到无线设备，例如，手机或个人数字助理或穿戴式设备。

在一个实施例中，处理器1610(和/或处理器1690)包括一个或多个物理设备，如微处理器、应用处理器、微控制器、可编程逻辑设备或其他处理装置。处理器1690是可选择的。尽管实施例显示了两个处理器，但也可以使用单个或多于两个处理器。由处理器1610执行的处理操作包括操作平台或操作系统的执行，应用和/或设备功能在操作平台或操作系统上被执行。处理操作包括涉及与使用者或其他设备的I/O(输入/输出)的操作，涉及功率管理的操作，和/或涉及将计算设备1600连接到另一设备的操作。处理操作还包括涉及音频I/O和/或显示I/O的操作。

在一个实施例中，计算设备1600包括音频子系统1620，其代表与为计算设备提供音频功能相关的硬件(例如，音频硬件和音频电路)和软件(例如，驱动器，编码器)部件。音频功能包括扬声器和/或耳机输出以及麦克风输入。用于这些功能的设备被集成到计算设备1600中，或连接到计算设备1600。在一个实施例中，使用者通过提供由处理器1610接收和处理的音频指令与计算设备1600进行交互。

显示子系统1630代表为使用者提供与计算设备1600交互的视觉显示和/或触觉显示的硬件(例如，显示设备)或软件(例如，驱动器)部件。显示子系统1630包括显示接口1632，其包括用于为使用者提供显示的特殊屏幕或硬件设备。在一个实施例中，显示接口1632包括与处理器1610分离的逻辑部件，以执行至少一些涉及显示的处理。在一个实施例中，显示子系统1630包括为使用者提供输出和输入的触摸屏(或触摸板)设备。

I/O控制器1640代表涉及与使用者交互的硬件设备和软件部件。I/O控制器1640可操作地管理是音频子系统1620和/或显示子系统1630的部分的硬件。此外，I/O控制器1640显示了用于附加设备的连接点，附加设备连接到计算设备1600并且使用者通过其可与系统进行交互。例如，连接到计算设备1600的设备可包括麦克风设备、扬声器或立体音响系统，视频系统或其他显示设备，键盘或小键盘系统、或其他用于特殊应用的I/O设备，特殊应用例如为读卡器或其他设备。

如上所述，I/O控制器1640与音频子系统1620和/或显示子系统1630进行交互。例如，通过麦克风或其他音频设备的输入为计算设备1600的一个或多个应用或功能提供输入或指令。此外，提供音频输出替代显示输出或附加到显示输出。在另一个示例中，如果显示子系统1630包括触摸屏，那么该显示设备还用作输入设备，其至少部分由I/O控制器1640来管理。也可在计算设备1600上增加按钮或开关来提供由I/O控制器1640管理的I/O功能。

在一个实施例中，I/O控制器1640管理如加速计、照相机、光传感器或其他环境传感器、或被包括在计算设备1600中的其他硬件的设备。输入是使用者直接进行交互的一部分，同时也为系统提供环境输入用以影响它的操作(如滤除噪声，根据亮度检测调节显示，为照相机使用闪光，或其他特性)。

在一个实施例中，计算设备1600包括管理电池功率使用、电池充电和涉及节能操作的特性的功率管理1650。存储器子系统1660包括用于在计算设备1600中存储信息的存储器设备。存储器包括非易失性的(如果存储器设备的电力被中断那么状态不会改变)和/或易失性的(如果存储器设备的电力被中断那么状态是不确定的)存储器设备。存储器子系统1660存储应用数据、使用者数据、音乐、照片、文件、或其他数据和涉及计算设备1600的应用和功能执行的系统数据(无论长期或暂时)。

还提供实施例的元件作为机器可读介质(例如，存储器1660)来存储计算机可执行指令(例如，这里讨论的执行任何其他处理的指令)。机器可读介质(例如，存储器1660)包括，但不限于，闪存、光盘、CD-ROM、DVDROM、RAM、EPROM、EEPROM、磁或光卡、相变存储器(PCM)或用于存储电子的或计算机可执行的指令的其他类型的机器可读介质。例如，本公开内容的实施例作为计算机程序(例如，BIOS)被下载，其通过通信链路(例如，调制解调器或网络连接)用数据信号方式从远程计算机(例如，服务器)传输到请求计算机(例如，客户端)。

连接1670包括硬件设备(例如，无线和/或有线连接器和通信硬件)和软件部件(例如，驱动器，协议栈)以使得计算设备1600能够与外部设备通信。计算设备1600可以是分离的设备，如其他计算设备，无线访问点或基站，和外围设备，如耳机、打印机或其他设备。

连接1670包括多个不同类型的连接。为了概括，用蜂窝连接1672和无线连接1674来显示计算设备1600。蜂窝连接1672通常指代由无线载波提供的蜂窝网络连接，如通过GSM(全球移动通信系统)或变形或衍生物、CDMA(码分多址)或变形或衍生物、TDM(时分复用)或变形或衍生物、或其他蜂窝服务标准提供。无线连接(或无线接口)1674指代不是蜂窝的无线连接，并且包括个域网(如蓝牙、近场等)，局域网(如Wi-Fi)，和/或广域网(如WiMax)，或其他无线通信。

外围连接1680包括实现外围连接的硬件接口和连接器以及软件部件(例如，驱动器、协议栈)。可以理解的是计算设备1600可以是相对于其他计算设备的外围设备(“到”1682)，同时也具有连接到它的外围设备(“来自于”1684)。为了如管理(例如，下载和/或上传，转换，同步)计算设备1600上的内容的目的，计算设备1600通常具有“坞”连接器来用于连接到其他计算设备。此外，坞连接器允许计算设备1600连接到某些外围设备，某些外围设备允许计算设备1600控制输出到例如视听或其他系统的内容。

除了专用对接连接器或其他专用连接硬件，计算设备1600通过普通或基于标准的连接器配置外围设备连接1680。普通类型包括通用串行总线(USB)连接器(其包括任意数量的不同硬件接口)，具有最小显示端口(MDP)的显示端口，高清晰度多媒体接口(HDMI)，火线，或其他类型。

说明书中涉及的“一实施例”、“一个实施例”、“一些实施例”或“其他实施例”表示结合实施例描述的特殊特征、结构或特性被包括在至少一些实施例中，而不必定包括在所有实施例中。“一实施例”、“一个实施例”或“一些实施例”的不同的呈现不一定都指代同样的实施例。如果说明书说明了部件、特征、结构或特性“可以”、“可能”或“能够”被包括，那么该特定的部件、特征、结构或特性不必需被包括。如果说明书或权利要求涉及“一”或“一个”元件，那么这不意味着仅有一个元件。如果说明书或权利要求涉及“一个附加”元件，那么这不排除有多于一个的附加元件。

而且，特殊的特征、结构、功能或特性可以以任意合适的方式在一个或多个实施例结合。例如，在与两个实施例相关的特殊特征、结构、功能或特性没有相互排斥的任何情况下，第一实施例可以与第二实施例结合。

虽然结合本公开内容的详细实施例描述了本公开内容，但是在前面描述的教导下，这些实施例的许多替换、修改和变形对于本领域技术人员来说是很明显的。例如，例如动态RAM(DRAM)的其他存储器结构可以使用讨论的实施例。本公开内容的实施例意在包含落入到所附权利要求的广泛的范围内的所有这样的替换、修改和变形。

另外，为了显示和讨论的简洁并且避免混淆本公开内容，当前图中可以显示或可以不显示集成电路(IC)芯片和其他部件与电源/地的公知的连接。进一步，为了避免混淆本公开，配置以框图形式显示，而且还考虑到这样的事实，即与这种框图配置的执行相关的细节高度依赖于执行本公开内容的平台(即，这种细节是在本领域技术人员知晓的范围内)。其中为了描述本公开内容的示例实施例提出了具体细节(例如，电路)，对于本领域技术人员来说，很显然本公开内容在无这些具体细节时能够被执行，或在对这些具体细节进行变形时能够被执行。因此说明书被认为是示意性的而非限制性的。

下面的示例是关于进一步的实施例。示例中的细节被用于一个或多个实施例中的任意位置。这里描述的装置的所有可选择的特征也可参考方法或步骤被执行。

例如，提供了一种装置，该装置包括：与焊盘耦合的p型上拉驱动器；用作第一二极管的n型器件，n型器件与p型上拉驱动器并联耦合；耦合到焊盘的n型下拉驱动器；以及用作第二二极管的p型器件，p型器件与n型下拉驱动器并联耦合。

在一个实施例中，装置进一步包括：第一电阻器，其一端耦合到焊盘，另一端耦合到n型器件和p型器件。在一个实施例中，装置进一步包括：第二电阻器，其一端耦合到焊盘，另一端耦合到n型下拉驱动器和p型上拉驱动器。在一个实施例中，装置进一步包括与n型器件串联耦合的第一补偿使能器件。

在一个实施例中，装置进一步包括与n型器件串联耦合的第一共源共栅器件。在一个实施例中，装置进一步包括补偿p型上拉驱动器的第一补偿单元。在一个实施例中，装置进一步包括不同于第一补偿单元的第二补偿单元，第二补偿单元补偿下拉驱动器。在一个实施例中，第二补偿单元调节第一补偿使能器件的强度。在一个实施例中，第一补偿单元调节第一补偿使能器件的强度。

在一个实施例中，装置进一步包括与p型器件串联耦合的第二补偿使能器件。在一个实施例中，装置进一步包括与p型器件串联耦合的第二共源共栅器件。在一个实施例中，装置进一步包括调节第一补偿使能器件的强度的第三补偿单元。在一个实施例中，装置进一步包括不同于第三补偿单元的第四补偿单元，第四补偿单元调节第二补偿使能器件的强度。

在另一个例子中，提供了一种装置，该装置包括：耦合到焊盘的p型上拉驱动器；用作二极管的n型器件；以及电阻器，其一端耦合到焊盘，另一端耦合到n型器件，其中n型器件与电阻器串联耦合，并且其中n型器件和电阻器与p型上拉驱动器并联耦合在一起。在一个实施例中，装置进一步包括与n型器件串联耦合的补偿使能器件。在一个实施例中，装置进一步包括与n型器件串联耦合的共源共栅器件。

在另一个例子中，提供的装置包括：与焊盘耦合的n型下拉驱动器；用作二极管的p型器件；以及电阻器，其一端耦合到焊盘，另一端耦合到n型下拉驱动器，其中p型器件和电阻器与n型下拉驱动器并联耦合在一起。在一个实施例中，装置进一步包括与p型器件串联耦合的补偿使能器件。在一个实施例中，装置进一步包括与p型器件串联耦合的共源共栅器件。

在另一个实施例中，提供的系统包括：存储器单元；耦合到存储器单元的处理器，处理器具有根据上述装置的传输器。在一个实施例中，系统进一步包括：允许处理器与另一个驱动器通信的无线接口。在一个实施例中，系统进一步包括显示单元。在一个实施例中，显示单元是触摸屏。

提供了摘要，该摘要将允许读者确定本技术公开内容的本质和要点。应当理解，所提交的摘要不是用于限制权利要求的范围或含义。在每个权利要求本身作为一个单独的实施例的情况下，下面的权利要求书由此被并入到具体实施方式部分中。

Claims (20)

1.一种用于改善驱动器线性度的装置，所述装置包括：

与焊盘耦合的p型上拉驱动器；

用作第一二极管的n型器件，所述n型器件与所述p型上拉驱动器并联耦合；

耦合到所述焊盘的n型下拉驱动器；以及

用作第二二极管的p型器件，所述p型器件与所述n型下拉驱动器并联耦合。

2.如权利要求1所述的装置，所述装置进一步包括：

第一电阻器，所述第一电阻器的一端耦合到所述焊盘，且所述第一电阻器的另一端耦合到所述n型器件和所述p型器件。

3.如权利要求1所述的装置，所述装置进一步包括：

第二电阻器，所述第二电阻器的一端耦合到所述焊盘，且所述第二电阻器的另一端耦合到所述n型下拉驱动器和所述p型上拉驱动器。

4.如权利要求1所述的装置，所述装置进一步包括与所述n型器件串联耦合的第一补偿使能器件。

5.如权利要求4所述的装置，所述装置进一步包括与所述n型器件串联耦合的第一共源共栅器件。

6.如权利要求4所述的装置，所述装置进一步包括用以补偿所述p型上拉驱动器的第一补偿单元，其中，所述第一补偿单元调节所述第一补偿使能器件的强度。

7.如权利要求6所述的装置，所述装置进一步包括不同于所述第一补偿单元的第二补偿单元，所述第二补偿单元补偿所述下拉驱动器，其中，所述第二补偿单元调节所述第一补偿使能器件的强度。

8.如权利要求4所述的装置，所述装置进一步包括与所述p型器件串联耦合的第二补偿使能器件。

9.如权利要求8所述的装置，所述装置进一步包括与所述p型器件串联耦合的第二共源共栅器件。

10.如权利要求8所述的装置，所述装置进一步包括用以调节所述第一补偿使能器件的强度的第三补偿单元。

11.如权利要求10所述的装置，所述装置进一步包括不同于所述第三补偿单元的第四补偿单元，所述第四补偿单元调节所述第二补偿使能器件的强度。

12.一种用于改善驱动器线性度的装置，所述装置包括：

耦合到焊盘的p型上拉驱动器；

用作二极管的n型器件；以及

电阻器，所述电阻器的一端耦合到所述焊盘，且所述电阻器的另一端耦合到所述n型器件，其中，所述n型器件与所述电阻器串联耦合，并且其中，所述n型器件和所述电阻器与所述p型上拉驱动器并联耦合在一起。

13.如权利要求12所述的装置，所述装置进一步包括与所述n型器件串联耦合的补偿使能器件。

14.如权利要求13所述的装置，所述装置进一步包括与所述n型器件串联耦合的共源共栅器件。

15.一种用于改善驱动器线性度的装置，所述装置包括：

与焊盘耦合的n型下拉驱动器；

用作二极管的p型器件；以及

电阻器，所述电阻器的一端耦合到所述焊盘，且所述电阻器的另一端耦合到所述n型下拉驱动器，其中，所述p型器件和所述电阻器与所述n型下拉驱动器并联耦合在一起。

16.如权利要求15所述的装置，所述装置进一步包括与所述p型器件串联耦合的补偿使能器件。

17.如权利要求15所述的装置，所述装置进一步包括与所述p型器件串联耦合的共源共栅器件。

18.一种用于改善驱动器线性度的系统，所述系统包括：

存储器单元；

耦合到所述存储器单元的处理器，所述处理器具有根据权利要求1-11中任一项所述的传输器；以及

允许所述处理器与另一个驱动器通信的无线接口。

19.一种用于改善驱动器线性度的系统，所述系统包括：

存储器单元；

耦合到所述存储器单元的处理器，所述处理器具有根据权利要求12-14中任一项所述的传输器；以及

允许所述处理器与另一个驱动器通信的无线接口。

20.一种用于改善驱动器线性度的系统，所述系统包括：

存储器单元；

耦合到所述存储器单元的处理器，所述处理器具有根据权利要求15-17中任一项所述的传输器；以及

允许所述处理器与另一个驱动器通信的无线接口。