CN104715790A - 用于耐高电压驱动器的装置 - Google Patents

Abstract

本发明描述了一种用于耐高电压驱动器的装置，其包括：第一电源；比第一电源低的第二电源；串联耦合的并且被偏置的第一晶体管和第二晶体管，第一晶体管和第二晶体管耦合到焊盘；耦合到第一电源和第一晶体管或第二晶体管之一的第一上拉晶体管；耦合到第一晶体管或第二晶体管之一的下拉晶体管；以及耦合到第二电源、下拉晶体管和第一晶体管或第二晶体管之一的第二上拉晶体管。

Description

用于耐高电压驱动器的装置

背景技术

过度电性应力(EOS)对传统的输入-输出(I/O)缓冲器是一个挑战，该缓冲器被要求在高电源(例如，3.3V)下操作以用于向后兼容性或在低电源(例如，1V)下操作以用于下一代低功率应用。例如，通用串行总线(USB)2.0兼容I/O缓冲器被要求在经典(CL)模式中提供功能，其中缓冲器使用3.3V电源驱动信号，并且还被要求在高速(HS)模式中提供功能，其中缓冲器使用1.0V电源驱动信号。为了使缓冲器为两个操作模式都提供功能，使用了增加面积和功率的双缓冲器设计。

附图说明

本公开内容的实施例将根据以下给出的具体实施方以及根据本公开内容的各个实施例的附图而更全面地理解，但是，并不应当将本公开限制于具体实施例，它们仅用于解释和理解。

图1例示了具有用于高电压和低电压操作的两个不同的缓冲器的通用传输器驱动器。

图2例示了根据本公开内容的一个实施例的耐高电压驱动器。

图3例示了根据本公开内容的一个实施例的耐高电压差分驱动器。

图4例示了根据本公开内容的一个实施例的使用耐高电压驱动器的输入-输出(I/O)系统。

图5是根据本公开内容的一个实施例的具有耐高电压驱动器的智能设备或计算机系统或SoC(片上系统)。

具体实施方式

图1显示了具有用于高电压和低电压操作的两个不同的缓冲器的通用传输器驱动器100。这里，驱动器100包括在低电源(例如，1V)下操作的高速(HS)驱动器101，以及经典(CL)驱动器102和103。CL驱动器102和103在传统电源(例如，3.3V)下操作，传统电源是比用于HS驱动器101的电源更高的电源。

HS驱动器101包括如图所示的耦合在一起的p型晶体管MP1、MP2和MP3，n型晶体管MN1、MN2以及下拉电阻R1。MP1是由Vg偏置的电流源。MP1具有耦合到低电源(例如，1V)的源极端子。MP2和MP3是由hspdrvp和hspdrvm信号分别控制的上拉驱动器。MN1和MN2是由1.8V偏置电压偏置的选通栅极。HS驱动器101的输出是在焊盘DP和DM上的低摆幅差分输出。

CL驱动器102包括串联耦合在一起的p型晶体管MP4和MP5以及n型晶体管MN3和MN4。MP4的源极端子耦合到高电源(例如，3.3V)。MP5和MN3被例如1.8V的偏置电压偏置。MP4是由clpu-pdrvp控制，而MN4是由clpd-pdrvp控制。CL驱动器102的输出端耦合到MP5和MN3的漏极端子。MP5和MN3的漏极端子耦合到电阻Rp，电阻Rp耦合到焊盘DP。

CL驱动器103包括串联耦合在一起的p型晶体管MP6和MP7以及n型晶体管MN5和MN6。MP6的源极端子耦合到高电源(例如，3.3V)。MP7和MN5被例如1.8V的偏置电压偏置。MP6是由clpu-pdrvm控制，而MN6是由clpd-pdrvm控制。CL驱动器103的输出端耦合到MP7和MN5的漏极端子。MP7和MN5的漏极端子耦合到电阻Rm，电阻Rm耦合到焊盘DM。这里，DP和DM形成CL驱动器102和103的差分输出。当CL驱动器102和103使能时，HS驱动器101被禁用，反之亦然。

当前的USB2.0兼容的I/O缓冲器具有图1的驱动器。CL下拉驱动器MN4和MN6在HS操作期间总是导通以提供到地的有效终止(例如，45Ω)。CL和HS驱动器两者共享单个I/O焊盘(即，耦合到DP和DM的焊盘)，并且因此，EOS(过度电性应力)保护选通栅极被用于CL和HS驱动器两者。另外的晶体管MN1、MN2、MN3、MN5、MP5和MP7被加入并且总是导通以提供在USB2.0CL模式以3.3V发送信号而进行操作时的EOS安全条件。

对于驱动器100，HS驱动器101的性能通过MN1和MN2 EOS保护选通栅极和以及开关MP2和MP3而降低。电流舵MP1电流源也面临净空问题，其强制晶体管MN1、MN2、MP2和MP3的尺寸显著增大，以减少IR压降。结果，使用驱动器100的USB2.0TX(传输器)尺寸较大且能耗高。

实施例描述了驱动器，其包括：耦合到第一电源(例如，3.3V)的第一上拉晶体管。在一个实施例中，第一上拉晶体管由第一前级驱动器控制。在一个实施例中，驱动器进一步包括耦合到第二电源(例如，1V)的第二上拉晶体管。在一个实施例中，第二上拉晶体管由第二前级驱动器控制。在一个实施例中，第一晶体管和第二晶体管串联耦合并且被偏置以为驱动器的器件提供EOS保护。在一个实施例中，第一晶体管和第二晶体管耦合到焊盘。在一个实施例中，第一晶体管和第二晶体管使第一上拉晶体管与第二上拉晶体管间隔开，其中第一下拉晶体管耦合到第二上拉晶体管。在一个实施例中，第二上拉晶体管用于HS模式，而第一上拉晶体管用于CL模式。

在一个实施例中，通过将第二上拉晶体管增加到CL驱动器(例如，102和/或103)中，高电压(即，传统)驱动器模式与低电压驱动器模式一起被使能。在一个实施例中，第二上拉晶体管替代HS驱动器101，从而减少面积和功率，使得新驱动器(例如，图2中的驱动器200)可使用高电源和低电源操作。在一个实施例中，所有n型晶体管具有耦合到地的体端子或衬底端子。在一个实施例中，除了具有耦合到偏置电源的体端子的第二上拉晶体管外，所有的p型晶体管都具有耦合到第一电源(例如，3.3V)的体端子或衬底端子。

在下文描述中，探讨了大量细节，以提供对本发明实施例的更透彻的解释。然而，对本领域技术人员来说，可以在没有这些具体细节的情况下实施本发明的实施例是显而易见的。在其它实例中，以方框图的形式而不是以细节的形式来示出公知的结构和设备，以避免使本发明的实施例难以理解。

注意，在实施例的对应附图中，用线来表示信号。一些线较粗，以表示更多构成的信号路径(constituent signal path)，和/或一些线的一个或多个末端具有箭头，以表示主要信息流向。这些表示不是想要进行限制。事实上，结合一个或多个示例性实施例使用这些线有助于更容易地理解电路或逻辑单元。任何所代表的信号(由设计需求或偏好所决定)实际上可以包括可以在任意一个方向传送的并且可以以任何适当类型的信号方案实现的一个或多个信号。

贯穿整个说明书，以及在权利要求书中，术语“连接”表示在没有任何中间设备的情况下所连接的物体之间的直接电气连接。术语“耦合”表示所连接的物体之间的直接电气连接或通过一个或多个无源或有源的中间设备的间接连接。术语“电路”表示被设置为彼此配合以提供所期望的功能的一个或多个无源和/或有源部件。术语“信号”表示至少一个电流信号、电压信号或数据/时钟信号。“一个”，“一种”及“所述”的含义包括复数的引用。“在......中”的含义包括“在......内”和“在......上”。

术语“缩放”通常指的是将设计(原理图及布局)从一种工艺技术转换为另一种工艺技术。术语“缩放”通常也指的是在同一个工艺节点内将布局和设备的尺寸缩小。术语“基本上”、“接近”、“近似”、“附近”、“大约”等通常指的是在目标值的+/-20％以内。

除非另外规定，否则使用序数形容词“第一”、“第二”及“第三”等来描述共同的对象，仅表示指代相同对象的不同实例，而并不是要暗示这样描述的对象必须采用给定的顺序，无论是时间地、空间地、排序地或任何其它方式。

出于实施例的目的，晶体管是金属氧化物半导体(MOS)晶体管，其包括漏极端子、源极端子、栅极端子以及体端子。晶体管也包括三栅级晶体管和鳍式场效应晶体管。源极端子和漏极端子可以是相同的端子并且在本文中互换地进行使用。本领域技术人员将意识到，可以在不脱离本发明范围的情况下使用其它晶体管，例如双极结型晶体管——BJT PNP/NPN、BiCMOS、CMOS、eFET等。术语“MN”表示n型晶体管(如NMOS、NPN BJT等)并且术语“MP”表示p型晶体管(如PMOS、PNPBJT等)。

图2显示了根据本公开内容的一个实施例的耐高电压驱动器200。应当指出，图2中的具有与任意其他图中的元件相同的参考标记(或名称)的那些元件可以以类似于所描述的任意方式来操作或运行，但不限于此。

在一个实施例中，与电流型驱动器100相反，驱动器200是电压型驱动器。在一个实施例中，驱动器200包括p型器件PUP1、PUP2和HSPUP；以及n型器件PDP2和PDP1。这里，PUP1也被称为第一上拉驱动器，PDP1被称为下拉驱动器以及HSPUP被称为第二上拉驱动器。在一个实施例中，PUP1、PUP2、PDP2和PDP1串联耦合在一起，使得PUP1的源极端子耦合到第一电源(例如，3.3V)以及PDP1的源极端子耦合到地。在一个实施例中，HSPUP的源极端子耦合到第二电源(例如，0.5V-1.2V)，而它的漏极端子耦合到PDP1的漏极端子和PDP2的源极端子。

虽然参照USB2.0兼容的I/O驱动器对实施例进行解释，但是实施例可用于在为其器件提供EOS保护时使用两个不同的电源和信号规范的任何驱动器。

在一个实施例中，PUP2和PDP2的栅极端子由偏置来偏置。在一个实施例中，偏置电压是1.8V。在另一个实施例中，可以使用偏置电压的其他值。在一个实施例中，由偏置电压产生器(未示出)产生偏置电压。在一个实施例中，PUP2和PDP2的漏极端子耦合到电阻Rp，电阻Rp耦合到焊盘DP。在一个实施例中，电阻Rp是驱动器阻抗(例如，用于满足线性度规范的USB2驱动器阻抗)。在一个实施例中，Rp/Rm是管芯上精密电阻(on-die precision resistor)(例如，多晶硅电阻)以改善驱动器的阻抗线性度。仅MOS驱动器不能提供从0.0V到3.3V的线性阻抗。

在一个实施例中，PDP1的栅极端子由前级驱动器产生的clpd-pdrvp控制。在一个实施例中，PUP1的栅极端子由另一个前级驱动器产生的clpu-pdrvp控制。在一个实施例中，HSPUP的栅极端子由前级驱动器产生的hspdrvp控制。虽然clpd-pdrvp、clpu-pdrvp和hspdrvp被描述为由不同的前级驱动器产生，但是根据一个实施例，它们也可由具有附加逻辑以输出三个不同信号类型的一个前级驱动器产生。

在一个实施例中，HSPUP、PDP1和PDP2共同形成用于低电压低功率驱动器操作的HS驱动器。在一个实施例中，PUP1、PUP2、PDP2和PDP1共同形成用于高电压(即，传统模式)驱动器操作的CL驱动器。在这个实施例中，HS和CL驱动器两者共享相同的下拉驱动器PDP1。在一个实施例中，当驱动器200操作在HS模式中时，增大PDP2的尺寸(即，具有比传统MN3或MN5晶体管大的W/L)以减小它的电阻值。

在一个实施例中，PDP2为HSPUP和PDP1提供EOS保护。在一个实施例中，HS模式驱动器不需要附加的EOS保护选通栅极。在一个实施例中，PDP1比传统的下拉器件具有更小的尺寸，同时仍具有补偿加工、温度和电压的变化的能力。在一个实施例中，驱动器200的总的下拉电阻值是PDP1和PDP2的电阻值的总和。在一个实施例中，Rp和Rm是驱动器的一部分，并且被用于满足阻抗线性度的目标。Rp和Rm可提供总的驱动器阻抗的大部分(例如，几乎占总的驱动器阻抗的70-80％)。在一个实施例中，驱动器200的所有晶体管都是1.8V厚栅极晶体管，所以可以不使用转移环或电平转换。

图3例示了根据本公开内容的一个实施例的耐高电压差分驱动器300。应当指出，图3中的具有与任意其他图中的元件相同的参考标记(或名称)的那些元件可以以类似于被描述的任意方式来操作或运行，但不限于此。

在一个实施例中，差分驱动器300包括提供差分信号DP和DM的两组驱动器200。在一个实施例中，差分驱动器300包括第一前级驱动器301、第二前级驱动器302、驱动器200、第三前级驱动器303、第四前级驱动器304和驱动器200的另一个实例。在一个实施例中，驱动器200的其他实例包括p型器件PUM1、PUM2和HSPUM；以及n型器件PDM2和PDM1。这里，PUM1也被称为第三上拉驱动器，PDM1被称为第二下拉驱动器以及HSPUM被称为第四上拉驱动器。这里，PDP1也被称为第一下拉驱动器。在一个实施例中，PUM1、PUM2、PDM2和PDM1串联耦合在一起，使得PUM1的源极端子耦合到第一电源(例如，3.3V)以及PDM1的源极端子耦合到地。在一个实施例中，HSPUM的源极端子耦合到第二电源(例如，0.5V-1.2V)，而它的漏极端子耦合到PDM1的漏极端子和PDM2的源极端子。

在一个实施例中，第一前级驱动器301、第二前级驱动器302、第三前级驱动器303和第四前级驱动器304接收用于传输的数据并分别产生clpu-pdrvp、hspdrvp、clpu-pdrvm和hspdrvm。在一个实施例中，另一组前级驱动器用于产生clpd-pdrvp和cpld-pdrvm。

在一个实施例中，在CL模式中，HS上拉驱动器(HSPUP和HSPUM)被禁用。在一个实施例中，为了在USB2.0CL3.3V信号模式下进行发送，驱动器300如同常规高电压CMOS驱动器那样进行操作，上拉或下拉驱动器阻抗被补偿到例如45Ω。在一个实施例中，为了EOS保护，共源共栅的P型器件(即PUP2和/或PUM2)和n型器件(即，PDP2和/或PDM2)两者总是导通的。

在一个实施例中，在HS模式期间，CL上拉驱动器(即，PUP1和PUM1)被禁用。在一个实施例中，为了在DP发送HS“0”，HS上拉驱动器(即，HSPUP)被关断(例如，通过1.8V栅极电压)，而第一下拉驱动器(即，PDP1)被导通(例如，通过1.8V栅极电压)。在这样一个实施例中，节点“a”、“b”和DP被拉到0V。在一个实施例中，为了在DM发送HS“1”，第二下拉驱动器(即，PDM1)被0V栅极电压关断，而HS第四上拉驱动器(即，HSPUM)被0V栅极电压导通。在这样一个实施例中，节点“d”和“e”被拉到例如近似1V。在这个实施例中，由于具有到地的45Ω终端的器件耦合到焊盘，所以DM被分到近似0.5V，其满足USB2.0HS发信号规范。

图4例示了根据本公开内容的一个实施例的使用耐高电压驱动器的输入-输出(I/O)系统400。指出图4的具有与任意其他图的元件一致的参考标记(或名称)的那些元件可以以任意类似于被描述的方式操作或运行，但不限于这样。在一个实施例中，系统400包括第一器件(器件-1)401、第二器件(器件-2)402和耦合器件401和402的传输线路TL。在一个实施例中，每个器件都具有差分缓冲器300。

图5例示了根据本公开内容的一个实施例的具有耐高电压驱动器的智能设备或计算机系统或SoC(片上系统)。应当指出，图5中的具有与任意其他图中的元件相同的参考标记(或名称)的那些元件可以以类似于被描述的任意方式来操作或运行，但不限于此。

图5例示了其中使用平面接口连接器(flat surface interface connector)的移动设备的实施例的框图。在一个实施例中，计算设备1600表示移动计算设备，如平板电脑、移动电话或智能手机、支持无线的电子阅读器、或其他无线移动设备。可以理解的是通常显示出某些部件，而并不在计算设备1600中显示出这种设备的所有部件。

在一个实施例中，计算设备1600包括具有参照实施例描述的耐高电压驱动器的第一处理器1610。计算设备1600的其他部分还可包括参考实施例描述的耐高电压驱动器。本公开的不同实施例还可包括1670中的网络接口，如无线接口，使得系统实施例被并入到无线设备，例如，手机或个人数字助理。

在一个实施例中，处理器1610可以包括一个或多个物理设备，例如微处理器、应用处理器、微控制器、可编程逻辑设备或其它处理模块。由处理器1610执行的处理操作包括操作平台或操作系统的执行，在操作平台或操作系统上执行应用和/或设备功能。处理操作包括与和人类用户或其它设备进行的I/O(输入/输出)相关的操作、与功率管理相关的操作、和/或与将计算设备1600连接至另一个设备相关的操作。处理操作也可以包括与音频I/O和/或显示I/O相关的操作。

在一个实施例中，计算设备1600包括音频子系统1620，其代表与向计算设备1600提供音频功能相关联的硬件(例如，音频硬件和音频电路)部件和软件(例如，驱动器、编解码器)部件。音频功能可以包括扬声器和/或头戴式耳机输出，以及麦克风输入。用于这些功能的设备可以集成在计算设备1600中或连接到计算设备1600。在一个实施例中，用户通过提供由处理器1610接收并处理的音频命令来与计算设备1600交互。

显示子系统1630表示硬件(例如，显示设备)部件和软件(例如，驱动器)部件，这些部件为用户提供视觉和/或触觉显示以与计算设备1600交互。显示子系统1630包括显示接口1632，其包括用于向用户提供显示的特定屏幕或硬件设备。在一个实施例中，显示接口1632包括与处理器1610分开的逻辑以执行与显示相关的至少一些处理。在一个实施例中，显示子系统1630包括向用户提供输出和输入的触摸屏(或触摸板)设备。

I/O控制器1640表示和与用户的交互相关的硬件设备和软件部件。I/O控制器1640用以管理作为音频子系统1620和/或显示子系统1630的一部分的硬件。另外，I/O控制器1640示出用于附加设备的连接点，附加设备连接到计算设备1600，用户可以通过计算设备1600来与系统进行交互。例如，可以附接到计算设备1600的设备可以包括麦克风设备、扬声器或立体声系统、视频系统或其它显示设备、键盘或辅助键盘设备、或用于具体应用的其它I/O设备(例如，读卡器)或其它设备。

如上所述，I/O控制器1640能与音频子系统1620和/或显示子系统1630进行交互。例如，通过麦克风或其它音频设备的输入能为计算设备1600的一个或多个应用或功能提供输入或命令。另外，音频输出能够替代显示输出或作为显示输出的附加而被提供。在另一个示例中，如果显示子系统1630包括触摸屏，则显示设备也起输入设备的作用，其可以至少部分地由I/O控制器1640管理。计算设备1600上也可以存在附加按键或开关以提供由I/O控制器1640管理的I/O功能。

在一个实施例中，I/O控制器1640管理例如加速度计、照相机、光传感器或其它环境传感器的设备，或可以包含于计算设备1600中的其它硬件。所述输入可以是直接用户交互的一部分，并且向系统提供环境输入以影响其操作(例如针对噪声进行滤波、针对亮度检测来调整显示器、针对照相机而应用闪光灯、或其它特征)也是直接用户交互的一部分。

在一个实施例中，计算设备1600包括功率管理1650，其管理电池功率使用、电池的充电和与节电操作相关的特征。存储器子系统1660包括用于在计算设备1600中存储信息的存储器设备。存储器可以包括非易失性(如果中断对存储器设备的供电，则状态不改变)存储器设备和/或易失性(如果中断对存储器设备的供电，则状态是不确定的)存储器设备。存储器子系统1660可以存储应用数据、用户数据、音乐、照片、文档或其它数据，以及与计算设备1600的应用和功能的执行相关的系统数据(无论长期的或暂时的)。

实施例的元件也可以被提供作为用于存储计算机可执行指令(例如，用于实现本文中讨论的任何其它过程的指令)的机器可读介质(例如存储器1660)。机器可读介质(例如，存储器1660)可以包括但不限于闪存、光盘、CD-ROM、DVDROM、RAM、EPROM、EEPROM、磁卡或光卡、相变存储器(PCM)、或适于存储电子或计算机可执行指令的其它类型的机器可读介质。例如，本发明的实施例可以作为计算机程序(例如，BIOS)而被下载，其可以经由通信链路(例如，调制解调器或网络连接)、通过数据信号的方式而从远程计算机(例如，服务器)传送到请求计算机(例如，客户端)。

连接1670包括使得计算设备1600能够与外部设备进行通信的硬件设备(例如，无线和/或有线连接器和通信硬件)和软件部件(例如，驱动器、协议栈)。计算设备1600可以是单独的设备，例如其它计算设备、无线接入点或基站，也可以是外围设备，如头戴式耳机、打印机，或是其它设备。

连接1670可以包括多种不同类型的连接。概括来说，计算设备1600被例示为采用蜂窝式连接1672和无线连接1674。蜂窝式连接1672通常指的是由无线运营商提供的蜂窝网络连接，例如通过GSM(全球移动通信系统)或其变型或其衍生物、CDMA(码分多址)或其变型或其衍生物、TDM(时分复用)或其变型或其衍生物、或其它蜂窝服务标准所提供的蜂窝网络连接。无线连接(或无线接口)1674指的是非蜂窝式的无线连接，并且可以包括个人局域网(例如，蓝牙、近场等)、局域网(例如，Wi-Fi)、和/或广域网(例如，WiMax)、或其它无线通信。

外围连接1680包括用于进行外围连接的硬件接口和连接器、以及软件部件(例如驱动器、协议栈)。应当理解，计算设备1600既可以是连接到其它计算设备的外围设备(“到”1682)，也可以具有连接于其上的外围设备(“从”1684)。出于诸如管理(例如，下载和/或上载、改变、同步)计算设备1600上的内容等目的，计算设备1600通常具有用于连接到其它计算设备的“对接(docking)”连接器。另外，对接连接器可以允许计算设备1600连接到特定外围设备，所述特定外围设备允许计算设备1600控制例如到影音或其他系统的内容输出。

除了专用对接连接器或其他专用连接硬件以外，计算设备1600可以经由公共或基于标准的连接器进行外设连接1680。公共类型可以包括通用串行总线(USB)连接器(其可以包括任意数量的不同硬件接口)、包括MiniDisplayPort(MDP)的DisplayPort、高清晰度多媒体接口(HDMI)、火线(Firewire)或其他类型。

说明书中对“实施例”、“一个实施例”、“一些实施例”、或“其他实施例”的提及表示结合实施例说明的特定特征、结构或特性包括在至少一些实施例中，但不必是全部实施例。“实施例”、“一个实施例”、或“一些实施例”的多次出现不一定全都指代相同的实施例。如果说明书描述了部件、特征、结构或特性“可以”、“或许”或“能够”被包括，则该特定部件、特征、结构或特性不是必需被包括的。如果说明书或权利要求提及“一”元件，并非表示仅有一个元件。如果说明书或权利要求提及“一另外的”元件，并不排除存在多于一个的另外的元件。

此外，特定特征、结构、功能或特性可以以任何适合的方式组合到一个或多个实施例中。例如，第一实施例可以结合第二实施例，只要与这两个实施例相关联的特定特征、结构、功能或特性不互相排斥。

尽管已经结合了本发明的具体实施例对本发明进行了描述，但是根据前面的描述，这些实施例的很多替换、修改和变型对本领域普通技术人员来说将是显而易见的。例如，其它存储器架构(例如，动态RAM(DRAM))可以使用所讨论的实施例。本发明的实施例旨在涵盖落入所附权利要求的宽泛范围之内的所有这样的替换、修改和变型。

另外，为简化说明和讨论，并且为了不会使本发明难以理解，在所提供的附图中可以示出或可以不示出与集成电路(IC)芯片和其它部件的公知的电源/接地连接。此外，可以以框图的形式示出装置，以便避免使本发明难以理解，并且这也考虑了以下事实，即关于这些框图装置的实施方式的细节是高度取决于将要实施本发明的平台的(即，这些细节应当完全处于本领域技术人员的理解范围内)。在阐述了具体细节(例如，电路)以描述本发明的示例性实施例的情况下，对本领域技术人员来说显而易见的是，可以在没有这些具体细节的情况下或者这些具体细节有变化的情况下实施本发明。因此，这些描述应被认为是说明性的而不是限制性的。

下面的示例是关于进一步的实施例的。示例中的细节可以用于一个或多个实施例中的任何地方。也可以针对方法或过程来实施本文所描述的装置的所有可选特征。

例如，在一个实施例中，提供一种装置，该装置包括：第一电源；比第一电源低的第二电源；串联耦合的并且被偏置的第一晶体管和第二晶体管，第一晶体管和第二晶体管耦合到焊盘；耦合到第一电源和第一晶体管或第二晶体管之一的第一上拉晶体管；耦合到第一晶体管或第二晶体管之一的下拉晶体管；以及耦合到第二电源、下拉晶体管、和第一晶体管或第二晶体管之一的第二上拉晶体管。

在一个实施例中，在第一上拉晶体管导通的第一操作模式中，第二上拉晶体管可操作地关断。在一个实施例中，在第一上拉晶体管关断的第二操作模式中，第二上拉晶体管可操作地导通。在一个实施例中，第一晶体管和第一上拉晶体管是p型器件。在一个实施例中，第二晶体管和下拉晶体管是n型器件。在一个实施例中，第一电源基本上是3.3V，第二电源在0.5V到1.2V的范围内。在一个实施例中，第二上拉晶体管是p型器件。

在另一个实施例中，提供一种驱动器，该驱动器包括：耦合到第一电源的第一上拉晶体管，第一上拉晶体管由第一前级驱动器控制；耦合到第二电源的第二上拉晶体管，第二上拉晶体管由第二前级驱动器控制；串联耦合的并被偏置的第一晶体管和第二晶体管，第一晶体管和第二晶体管耦合到焊盘，第一晶体管和第二晶体管将第一上拉晶体管与第二上拉晶体管间隔开；以及耦合到第二上拉晶体管的第一下拉晶体管。

在一个实施例中，在第一上拉晶体管导通的第一操作模式中，第二上拉晶体管可操作地关断。在一个实施例中，在第一上拉晶体管关断的第二操作模式中，第二上拉晶体管可操作地导通。在一个实施例中，第一电源大于第二电源。在一个实施例中，第一上拉晶体管、第二上拉晶体管、第一晶体管和第二晶体管以及第一下拉晶体管是USB传输器的一部分。

在一个实施例中，驱动器进一步包括：耦合到第一电源的第三上拉晶体管，第三上拉晶体管由第三前级驱动器控制；耦合到第二电源的第四上拉晶体管，第四上拉晶体管由第四前级驱动器控制；串联耦合的并被偏置的第三晶体管和第四晶体管，第三晶体管和第四晶体管耦合到焊盘，第三晶体管和第四晶体管将第三上拉晶体管与第四上拉晶体管间隔开；以及耦合到第二上拉晶体管的第二下拉晶体管。

在一个实施例中，第一上拉晶体管和第三上拉晶体管、第二上拉晶体管和第四上拉晶体管、第一晶体管、第二晶体管、第三晶体管和第四晶体管、以及第一下拉晶体管和第二下拉晶体管是差分USB传输器的一部分。在一个实施例中，第一电源实质上是3.3V，第二电源在0.5V到1.2V的范围内。

在另一个实施例中，提供一种系统，该系统包括：存储器；耦合到存储器的处理器，处理器具有USB兼容传输器，USB兼容传输器包括根据以上所讨论的装置的装置。在一个实施例中，系统进一步包括：允许处理器与另一个器件通信的无线接口。在一个实施例中，系统进一步包括显示单元。在一个实施例中，显示单元是触摸屏。

在另一个实施例中，提供一种系统，该系统包括：存储器；耦合到存储器的处理器，处理器具有USB兼容传输器，USB兼容传输器包括根据以上所讨论的驱动器的驱动器。在一个实施例中，系统进一步包括：允许处理器与另一个器件通信的无线接口。在一个实施例中，系统进一步包括显示单元。在一个实施例中，显示单元是触摸屏。

提供了摘要，该摘要将允许读者确定本技术公开内容的本质和要点。应当理解，所提交的摘要不是用于限制权利要求的范围或含义。在每个权利要求本身作为一个单独的实施例的情况下，下面的权利要求书由此被并入到具体实施方式部分中。

Claims (20)

1.一种用于耐高电压的装置，所述装置包括：

第一电源；

第二电源，所述第二电源比所述第一电源低；

串联耦合的且被偏置的第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管耦合到焊盘；

与所述第一电源以及所述第一晶体管或所述第二晶体管之一耦合的第一上拉晶体管；

与所述第一晶体管或所述第二晶体管之一耦合的下拉晶体管；以及

与所述第二电源、所述下拉晶体管、以及所述第一晶体管或所述第二晶体管之一耦合的第二上拉晶体管。

2.如权利要求1所述的装置，其中，在所述第一上拉晶体管导通的第一操作模式中，所述第二上拉晶体管可操作的关断。

3.如权利要求1所述的装置，其中，在所述第一上拉晶体管关断的第二操作模式中，所述第二上拉晶体管可操作的导通。

4.如权利要求1所述的装置，其中，所述第一晶体管和所述第一上拉晶体管是p型器件。

5.如权利要求1所述的装置，其中，所述第二晶体管和所述下拉晶体管是n型器件。

6.如权利要求1所述的装置，其中，所述第一电源实质上为3.3V，并且所述第二电源在0.5V至1.2V的范围内。

7.如权利要求1所述的装置，其中，所述第二上拉晶体管是p型器件。

8.一种用于耐高电压的驱动器，所述驱动器包括：

与第一电源耦合的第一上拉晶体管，所述第一上拉晶体管能够由第一前级驱动器控制；

与第二电源耦合的第二上拉晶体管，所述第二上拉晶体管能够由第二前级驱动器控制；

串联耦合的并被偏置的第一晶体管和第二晶体管，所述第一晶体管和所述第二晶体管耦合到焊盘，所述第一晶体管和所述第二晶体管将所述第一上拉晶体管与所述第二上拉晶体管间隔开；以及

与所述第二上拉晶体管耦合的所述第一下拉晶体管。

9.如权利要求8所述的驱动器，其中，在所述第一上拉晶体管导通的第一操作模式中，所述第二上拉晶体管可操作的关断。

10.如权利要求8所述的驱动器，其中，在所述第一上拉晶体管关断的第二操作模式中，所述第二上拉晶体管可操作的导通。

11.如权利要求8所述的驱动器，其中，所述第一电源大于所述第二电源。

12.如权利要求8所述的驱动器，其中，所述第一上拉晶体管、所述第二上拉晶体管、所述第一晶体管和所述第二晶体管、以及所述第一下拉晶体管是USB传输器的一部分。

13.如权利要求8所述的驱动器，进一步包括：

与所述第一电源耦合的第三上拉晶体管，所述第三上拉晶体管能够由第三前级驱动器控制；

与所述第二电源耦合的第四上拉晶体管，所述第四上拉晶体管能够由第四前级驱动器控制；

串联耦合的并被偏置的第三晶体管和第四晶体管，所述第三晶体管和所述第四晶体管耦合到焊盘，所述第三晶体管和所述第四晶体管将所述第三上拉晶体管与所述第四上拉晶体管间隔开；以及

与所述第二上拉晶体管耦合的第二下拉晶体管。

14.如权利要求13所述的驱动器，其中，所述第一上拉晶体管和所述第三上拉晶体管；所述第二上拉晶体管和所述第四上拉晶体管；所述第一晶体管、所述第二晶体管、所述第三晶体管和所述第四晶体管；以及所述第一下拉晶体管和所述第二下拉晶体管是差分USB传输器的一部分。

15.如权利要求8所述的驱动器，其中，所述第一电源实质上为3.3V，并且所述第二电源在0.5V至1.2V的范围内。

16.一种用于耐高电压的系统，所述系统包括：

存储器；

与所述存储器耦合的处理器，所述处理器具有USB兼容的传输器，所述USB兼容的传输器包括根据权利要求1-7中任一项所述的装置；以及

用于允许所述处理器与另一个器件通信的无线接口。

17.如权利要求16所述的系统，进一步包括显示单元。

18.如权利要求17所述的系统，其中，所述显示单元是触摸屏。

19.一种用于耐高电压的系统，所述系统包括：

存储器；

与所述存储器耦合的处理器，所述处理器具有USB兼容的传输器，所述USB兼容的传输器包括根据权利要求8至15中任一项所述的驱动器；以及

用于允许所述处理器与另一个器件通信的无线接口。

20.如权利要求19所述的系统，进一步包括显示单元。