KR101688349B1 - 저 스윙 전압 모드 구동기 - Google Patents

Abstract

출력 구동기는 전송선로상의 논리 로우를 위한 출력 임피던스를 제공하기 위해 풀업 회로 및 풀다운 회로를 스위치온하도록 구성되는 제어 로직을 포함한다. 출력 구동기는 가변 풀업 저항기를 포함한다. 제어 로직은 전송선로상에서 논리 하이를 구동하기 위해 풀업 회로를 제1 임피던스 값에 스위치온하도록 구성된다. 제어 로직은 전송선로상에서 논리 로우를 구동하기 위한 출력 임피던스를 제공하기 위해 풀업 회로를 제2 임피던스 값에 스위치온하고 풀다운 회로를 스위치온하도록 구성된다. 시스템은 대안적으로 역 배치가 논리 하이를 위한 풀업 및 풀다운 회로들의 조합을 스위치온하기 위해 구성될 수 있는데, 여기서 풀다운 회로는 논리 로우를 위해 스위치온된다.

Description

저 스윙 전압 모드 구동기{LOW SWING VOLTAGE MODE DRIVER}

본 발명의 실시예들은 일반적으로 디바이스 상호 접속(device interconnection)에 관련되는데, 보다 상세하게는 저 스윙 전압 모드 구동기(low swing voltage mode driver)를 통한 저 전력 상호 접속에 관련된다.

[저작권 공지/허가]

이 특허 문서의 개시의 부분들은 저작권 보호를 받는 자료를 포함할 수 있다. 저작권 소유자는 특허상표청 특허 파일 또는 기록에 나타나 있는 대로 특허 문서 또는 특허 개시 내용에 대해 누구든지 복제하는 것에 대하여 이의가 없지만, 그렇지 않은 경우에는 무엇이든 간에 모든 저작권 권리를 보유한다. 저작권 공지는 이하에 설명된, 및 이에 관한 첨부 도면들에서의 모든 데이터에 적용될 뿐만 아니라, 이하에 설명된 임의의 소프트웨어에도 적용된다: 저작권ⓒ 2012, 인텔사, 모든 권리 보유.

컴퓨팅 디바이스들에 대한 점증하는 요구와, 컴퓨팅 디바이스들의 증가된 성능에 대한 요구가 계속되고 있다. 고성능 디바이스들에 대한 요구가 있는 반면, 저 전력 디바이스들에 대한 강한 요구도 또한 있다. 저 전력 디바이스들에서, 디바이스상의 컴포넌트들 중의 상호 작용은 디바이스 전력의 대부분을 소비한다. 컴포넌트들 중의 상호 작용은 일반적으로 I/O(입력/출력)로서 지칭될 수 있는데, 여기서 컴포넌트들은 정보를 교환한다.

컴포넌트 I/O에서의 대부분의 유효 전력은 출력 구동기에 의해 이용된다. 요즈음의 시스템들은 I/O 회로들의 전력 소비를 조절하기 위한 매우 제한된 능력을 갖는다. 전형적으로, I/O 회로들은 그 값이 최악 설정에 기초하는 고정 전압 스윙을 이용한다. 특정 디바이스에서 더욱 낮은 전력을 사용할 수도 있는 더 좋은 옵션 설정이 있었다고 가정한다 하더라도, I/O 전력 설정들을 조절하는 데에 쓸 수 있는 옵션들은 현재로서는 제한된다. 게다가, 전력 소비를 줄이기 위해 I/O 설정들을 바꾸는 것은, 설정을 바꿈으로써 획득되는 이득들을 상쇄시킬 수 있는 다른 방식들로 그들 자신을 드러내는 비효율성들을 낳을 수 있다는 것을 이해할 것이다.

I/O 전력 사용을 감소시키기 위한 요즈음의 노력이 직면하는 한가지 문제는 전압 스윙과 구동기 출력 임피던스(Ron)가 서로 독립적이지 않다는 것이다. 그러므로, I/O 전력을 감소시키기 위해 Ron을 (정적으로든 동적으로든) 조절하기 위한 요즘의 노력들은 신호 무결성 열화를 초래하는데, 이는 메모리 I/O 전력이 감소될 수 있으나 신호 무결성 손실에 대응하기 위해 다른 시스템 컴포넌트들에서 더 많은 전력이 사용된다는 것을 의미한다. 전체 시스템 관점에서 볼 때 Ron을 조절함으로써 얻는 전력 감소는 최소이거나 전혀 없다.

다음의 설명은 본 발명의 실시예들의 구현들의 예에 의해 주어지는 도해들을 갖는 도면들에 대한 논의를 포함한다. 도면들은 제한으로서가 아니라, 예로서 주어진 것임을 이해할 것이다. 본 명세서에 사용된 것처럼, 하나 이상의 "실시예들"에 대한 참조들은 본 발명의 적어도 하나의 구현에 포함된 특정 특징, 구조 또는 특성을 기술하는 것으로서 이해되어야 한다. 그러므로, 본 명세서에 등장하는 "일 실시예에서” 또는 "대안 실시예에서"와 같은 구문들은 본 발명의 각종 실시예들과 구현들을 기술하지만, 반드시 모두 동일 실시예를 가리키는 것은 아니다. 그러나, 이들은 반드시 상호 배타적인 것도 아니다.
도 1은 논리 하이 및 논리 로우에 대해 구동기를 다르게 설정하는 시스템의 실시예의 블록도이다.
도 2는 논리 하이를 출력하기 위한 어느 한 풀업 구성과 논리 로우를 출력하기 위한 상이한 풀업 구성을 이용하는 시스템의 실시예의 블록도이다.
도 3a는 가변 출력 임피던스 구성을 가진 I/O 시스템의 실시예의 블록도이다.
도 3b는 논리 하이를 출력하기 위한 I/O 시스템 등가 회로의 실시예의 블록도이다.
도 3c는 논리 로우를 출력하기 위한 I/O 시스템 등가 회로의 실시예의 블록도이다.
도 4는 출력 전압 스윙을 도해하는 곡선의 실시예이다.
도 5a는 큰 마진들을 가진 신호 눈의 실시예의 블록도이다.
도 5b는 감소된 마진들을 가진 신호 눈의 실시예의 블록도이다.
도 6a는 멀티 레그 풀업 임피던스 회로의 실시예의 블록도이다.
도 6b는 멀티 레그 풀다운 임피던스 회로의 실시예의 블록도이다.
도 7은 가변 출력 임피던스 구성을 갖는 출력 구동기로 출력 신호를 구동하기 위한 처리의 실시예의 흐름도이다.
도 8은 가변 출력 임피던스 구성을 갖는 출력 구동기가 구현될 수 있는 컴퓨팅 시스템의 실시예의 블록도이다.
도 9는 가변 출력 임피던스 구성을 갖는 출력 구동기가 구현될 수 있는 모바일 디바이스의 실시예의 블록도이다.
이하에 설명되는 실시예들의 일부 또는 전부를 묘사할 수 있는 도면들의 설명을 포함할 뿐만 아니라, 여기에 제시된 발명적 개념들의 다른 잠재적인 실시예들 또는 구현들을 논의하는 소정 상세 사항들 및 구현들에 대한 설명이 뒤따른다.

본 명세서에서 기술된 바와 같이, 출력 구동기는 전송선로상에서 논리 로우를 위한 출력 임피던스를 제공하기 위해 풀업 회로 및 풀다운 회로를 스위치온하도록 구성되는 제어 로직을 포함한다. 출력 구동기는 가변 풀업 저항기를 포함한다. 제어 로직은 전송선로상에서 논리 하이를 구동하기 위해 풀업 회로를 제1 임피던스 값에 스위치온하도록 구성된다. 제어 로직은 전송선로상에서 논리 로우를 구동하기 위한 출력 임피던스를 제공하기 위해 풀업 회로를 제2 임피던스 값에 스위치온하고 풀다운 회로를 스위치온하도록 구성된다. 출력 임피던스의 상이한 값들은 출력 구동기에 의한 전력 소비를 감소시킨다. 동적으로 출력 임피던스를 바꾸는 것은 또한 신호 무결성 왜곡을 감소시켜서, 신호 무결성 손실 없는 전력 절감을 가져온다. 통상의 기술자는 시스템이 전송선로상에서 논리 하이를 위한 출력 임피던스를 제공하기 위해 풀업 회로 및 풀다운 회로를 스위치온하도록 대안적으로 구성될 수 있다는 것을 이해할 것인데, 여기서 풀다운 회로만이 논리 로우를 위해 스위치온된다.

컴퓨팅 시스템의 메모리 인터페이스는 메모리 디바이스와 메모리 컨트롤러 또는 메모리 디바이스가 장착되는 호스트 플랫폼의 다른 컴포넌트 사이의 I/O를 수반한다. 메모리 디바이스 및 메모리 디바이스가 데이터를 교환하는 컴포넌트 양쪽은 디바이스들을 접속하는 신호 라인들을 구동하기 위한 출력 구동기들을 가질 것이다. 본 명세서에서 기술되는 출력 구동기 임피던스 제어는 메모리 디바이스에 의해, 또는 호스트 플랫폼 컴포넌트에 의해, 또는 양쪽에 의해 이용될 수 있다. 일 실시예에서, 메모리 디바이스는 DRAM(dynamic random access memory)이다. 본 명세서에서 기술되는 인터페이스는 DDRx 구현들(예를 들어, DDR4(dual data rate version 4), LPDDR4(low power dual data rate version 4), GDDR5(graphics dual data rate version 5), WIDEIO, 및 SXP(simple extensible pipeline, 이것은 DDR4와 유사한 I/O 규정들을 가짐)을 포함하는 메모리 인터페이스들과 함께 사용될 수 있는데, 그 각각은 본 출원의 출원일 기준으로 개발 중인 사양을 갖는다.

상기에 언급된 메모리 인터페이스들은 싱글 엔드 전압 모드 기반 구동기들을 이용한다. 전통적 구동기 설계는 논리 하이를 출력하는 데에 및 논리 로우를 출력하는 데에 동일한 출력 임피던스 Ron을 함께 형성하는 풀업(Pu) 및 풀다운(Pd)을 갖게 되어 있다. 그러므로, 전통적 구동기 설계는 전압 스윙 및 Ron을 연계시키는데, 이것은 또한 신호 무결성 눈 폭(eye width)과 눈 높이(도 5a와 도 5b 참조)가 또한 연계된다는 것을 의미한다. 그러나, 본 명세서에서 기술되는 바와 같이, 상이한 Ron이 논리 하이와 논리 로우에 대해 사용된다.

가변 출력 임피던스를 구현하기 위한 상이한 방식들이 있을 수 있지만, 하나의 공통 접근법은 다중 출력 구동기 레그, 세그먼트들, 또는 부분들을 포함하는 것이다(단순성을 위해, "레그들"이라는 표현이 본 명세서에 사용된다). 각각의 레그는 전형적으로 트랜지스터 또는 스위치, 및 저항기를 포함한다. 출력 저항 또는 임피던스는 얼마나 많은 레그들을 스위치온할지를 결정함으로써 설정된다. 일 실시예에서, 출력 구동기는 동시에 동작하는 풀업 레그들과 풀다운 레그들의 비에 따라 동작하도록 구성된다. 레그들의 전체 수가 출력 임피던스를 설정한다면, 풀업과 풀다운의 비는 전압 스윙을 조절할 수 있다. 전구동기 로직(predriver logic)은 풀업 및/또는 풀다운 레그들의 스위칭 온을 제어한다. 풀업 및 풀다운 레그들의 비는 시스템의 구성에 의존하여, 논리 로우 또는 논리 하이 중 하나에 대하여 적용될 수 있다. 그 외의 논리 값은 풀업 또는 풀다운 회로만으로 통상적으로 구동될 것이다. 하기 도면들과 기술들은 풀업 회로만으로 논리 하이를 구동하고, 및 논리 로우를 위해 풀업 회로와 풀다운 회로의 조합을 스위치온하도록 구성되는 시스템을 예로서 특정하게 사용한다. 통상의 기술자는 시스템을 역으로 구성하는 방법을 이해할 것인데: 즉, 풀다운 회로만으로 논리 로우를 구동하고, 및 논리 하이를 위해 풀업 회로와 풀다운 회로의 조합을 스위치온하는 것이다.

도 1은 논리 하이와 논리 로우에 대해 구동기를 다르게 설정하는 시스템의 실시예의 블록도이다. 시스템(100)은 I/O 인터페이스 또는 상호 접속 시스템이다. 시스템(100)이 송신기와 수신기가 속한 특정 컴포넌트들을 예시하지는 않지만, 인터페이싱 컴포넌트들이 전송선로(140)의 어느 측이든 접속된다는 것을 이해할 것이다. 전송선로(140)는 구동기(130)와 수신기(150) 사이의 전기적 접속을 제공하는 트레이스 또는 와이어 또는 기타 물리적 매체를 나타낸다. 일 실시예에서, 출력 임피던스 용도로, 본드 와이어들, 패드들, 핀들, 범프들, 및/또는 기타 상호 접속 매체가 전송선로(140)의 부분이라고 간주될 수 있다. 전송선로(140)는 양방향 선로일 수 있고, 수신기와 구동기의 역할은 컴포넌트들이 앞뒤로 신호들을 교환함에 따라 전환될 수 있다는 것을 이해할 것이다.

수신기(150)는 송신을 수신하는 디바이스의 부분이다. 구동기(130)는 송신기를 나타내는데, 이것은 송신을 수신기(150)에게 보내는 디바이스의 부분이다. 구동기(130)는 출력 신호로 전송선로(140)를 구동한다. 송신기 측에서, 전구동기(120)는 구동기(130)를 구성하고, 송신용 출력 신호를 준비한다. 신호원(110)은 구동기(130)가 그 부분이 되는 동일 컴포넌트의 부분일 수 있거나, 또는 이것은 구동기(130)가 그 부분이 되는 컴포넌트의 외부에 있을 수 있다. 신호원(110)은 전형적으로 프로세서 또는 컴포넌트의 로직상에서 실행하는 애플리케이션 또는 프로세스이다. 일 실시예에서, 송신기는 메모리 컨트롤러이고 수신기는 메모리 디바이스이다. 일 실시예에서, 송신기는 메모리 디바이스이고 메모리 컨트롤러는 수신기이다.

구동기(130)는 논리 하이를 구동하기 위한 제1 임피던스 값에, 및 논리 로우를 구동하기 위한 제2의 상이한 임피던스 값에 전송선로(140)를 풀업하기 위해 가변 풀업 저항기를 포함한다. 하기 기술들은 구동기(130)에 포함될 수 있는 풀업과 풀다운 회로들의 실시예들에 대하여 더 상세한 세부사항들을 포함한다.

도 2는 논리 하이를 출력하기 위한 어느 한 풀업 구성과 논리 로우를 출력하기 위한 상이한 풀업 구성을 이용하는 시스템의 실시예의 블록도이다. 시스템(200)은 도 1의 시스템(100)에 따른 인터페이스 시스템의 한 예이다. 특정하게는, 메모리 컨트롤러(210)는 하나 이상의 전송선로들(250)을 통해 DRAM(230)에 결합된다. 일 실시예에서, 메모리 컨트롤러(210) 및 DRAM(230)은 제각기 시스템(200)의 기판상의 상호 접속 메커니즘들을 가리키는 패드들(212 및 232)에 결합된다. 전형적으로, 전송선로(250)당 디바이스당 단일 패드가 있을 것이다.

메모리 컨트롤러(210)는 송신(TX) 및 수신(RX) 회로를 나타내는 송수신기(220)를 포함한다. 유사하게, DRAM(230)은 DRAM 측상의 TX 및 RX 회로를 나타내는 송수신기(240)를 포함한다. 일 실시예에서, TX 및 RX 회로들은 동일 패드들(212 및 232)에 대한 접속들을 공유하고, 송신 또는 수신 동작들에 대해 다르게 구성된다. 그러므로, 송수신기(220)는 PU(풀업 회로)(222) 및 PD(풀다운 회로)(224)를 포함한다. 송수신기(240)는 PU(242) 및 PD(244)를 포함한다.

DRAM은 DIMM(dual inline memory module) 또는 기타 메모리 모듈의 일부인 메모리 디바이스, 직접적으로 머더보드에 결합되는 메모리 디바이스, 3DS(three-dimensional stacking) 디바이스, HMC(hybrid memory cube), 또는 기타 메모리 디바이스와 같은 임의 유형의 메모리 디바이스를 가리킬 수 있다. 메모리 컨트롤러는 독립형 디바이스, 시스템(200)의 하드웨어 플랫폼을 위한 전력 및 인터페이스 로직을 위한 인프라를 제공하는 지원용 "칩셋" 또는 하드웨어 로직의 부분, 또는 시스템(200)의 호스트 프로세서(도시 생략)의 부분일 수 있다.

PU(222) 및 PU(242)는 전송선로(250)를 풀업하기 위한 가변 풀업 저항기를 포함한다. PD(224) 및 PD(244)는 전송선로(250)를 풀다운하기 위한 풀다운 저항기를 포함한다. 시스템(200)에 특정하게 도시되지는 않았지만, 각각의 송수신기(220 및 240)는 제각기의 PU 및 PD 회로들에 결합되는 구동기 제어 로직을 포함한다. 예를 들기 위한 목적으로, 메모리 컨트롤러(210)가 신호를 DRAM(230)에게 보내기 위해 전송선로(250)를 구동하는 것을 고려하자. 송수신기(220)의 제어 로직은 전송선로(250)상에서 논리 하이를 구동하기 위해 PU(222)를 제1 임피던스 값에 스위치온하도록 구성될 수 있다. 논리 로우를 구동하기 위해, 제어 로직은 PU(222)를 제2 임피던스 값에 스위치온하고 PD(224)를 스위치온하도록 구성될 수 있다. PD(224)의 임피던스와 병렬을 이루는 PU(222)의 제2 임피던스 값은 실효 출력 임피던스 송수신기(220)를 논리 로우를 구동할 때의 전송선로(250)의 구동기로서 제공한다. DRAM(230)이 전송선로(250)를 구동할 때, 동일 설명이 송수신기(240), PU(242) 및 PD(244)에 적용될 수 있다.

도 3a는 가변 출력 임피던스 구성을 가진 I/O 시스템의 실시예의 블록도이다. 시스템(300)은 송신 디바이스 또는 컴포넌트와 수신 디바이스 또는 컴포넌트 사이의 I/O 인터페이스의 단순화된 등가 회로 뷰를 제공한다. 송신기 디바이스(370)는 송수신기(372)를 포함하고, 이것은 전송선로(330)를 구동한다. 수신기 디바이스(380)는 송수신기(382)를 포함하고, 이것은 송수신기(372)에 의해 구동되는 신호를 수신한다.

송수신기(372)는 구동기(374) 및 전구동기(360)를 포함한다. 전구동기(360)는 구동기(374)가 전송선로(330)에 걸쳐서 신호를 구동하도록 준비하는 것을 포함하여, 송신할 신호에 대한 전처리를 실행한다. 일 실시예에서, 전구동기(360)는 다른 경우에는 송신 신호를 위한 신호 등화를 제공하는데 사용되는 등화 로직(equalization logic)(예를 들어, 프리앰퍼시스 등화 또는 사전 등화)을 포함하는데, 이것은 상이한 출력 임피던스들로 구동기(374)를 구성하는데 사용될 수 있다.

구동기(374)는 스위치(312) 및 저항기(R322)를 포함하는 풀업 회로 XT_pu를 포함한다. 구동기(374)는 또한 스위치(314) 및 저항기(R324)를 포함하는 풀다운 회로 TX_pd를 포함한다. R(322)은 가변 저항기이다. 일 실시예에서, 도 6a와 도 6b에 대하여 아래 더욱 상세히 논의된 것처럼, TX_pu와 TX_pd 양쪽 모두는 다중 레그로 구현된다. 전송선로(330)는 R(322)와 R(324) 사이에 접속된다. R(322)는 전송선로(330)와 스위치(312)(p형 트랜지스터)의 드레인 또는 출력 단자 사이에 접속된다. 스위치(312)의 소스 또는 기준 단자는 VDD1에 결합되는데, 이것은 송신기(370)에 대한 고전압 기준이다. 전구동기(360)는 스위치(312)의 게이트 또는 제어 단자를 제어한다. R(324)은 전송선로(330)와 스위치(314)(n형 트랜지스터)의 드레인 또는 출력 단자 사이에 접속된다. 스위치(314)의 소스 또는 기준 단자는 접지 또는 송신기(370)를 위한 저 전압 기준에 결합된다. 전구동기(360)는 스위치(314)의 게이트 또는 제어 단자를 제어한다.

송수신기(382)는 풀업 회로 RX_pu를 포함하고, 이것은 스위치(342) 및 저항기 R(352)을 포함한다. R(352)은 전송선로(330)와 스위치(342)(p형 트랜지스터)의 드레인 또는 출력 단자 사이에 결합된다. 스위치(342)의 소스 또는 기준 단자는 VDD2에 결합되고, 이것은 수신기(380)에 대한 고 전압 기준이다. 송수신기(372)는 구동기 및/또는 전구동기 로직 및/또는 스위치(342)의 게이트 또는 제어 단자를 제어하기 위한 다른 제어 로직을 포함한다.

도 3b는 논리 하이를 출력하기 위한 I/O 시스템 등가 회로의 실시예의 블록도이다. 시스템(304)은 구동기 하이 상태를 위한 구성에 있는 시스템(300)을 표현한다. 송신기, 수신기 및 이들의 제각기 송수신기 회로들은 설명에서 단순성을 위해 제거된 것을 알 수 있다; 단순 표식들 'TX' 및 'RX'가 이들의 배치 장소에 사용된다. 시스템(304)의 컴포넌트들이 일반적으로 도 3a의 시스템(300)에 대하여 기술된다.

특정하게는 논리 하이를 구동하는 것을 참조하면, TX_pu는 Pu1_DRV가 되도록 전구동기(360)에 의해 구성되고, TX_pd는 스위치오프 된다. 구동기 하이 상태는 전통적인 또는 종래의 구현들과 일치한다. 특별히 주의할 점은 전구동기(360) 또는 등가 로직은, 도 3c에 대해 아래 기술된 시스템(306)에 의해 예시되는 구동기 로우 상태를 위한 것과는 상이한, 구동기 하이 상태를 위한 임피던스 값에 Pu1_DRV를 구성한다는 것이다.

전송선로(330)로부터 관찰되는 Ron 또는 출력 임피던스는 Rpu=Rpu1_drv, 또는 Pu1_DRV의 임피던스와 동등한 것을 이해할 것이다. Rpu1_drv는 흔히 50 Ohm의 범위의 (가능하게는 30 Ohm - 60 Ohm의 범위의) 값에 설정된다. 그러므로, Rout_tx_effective_ㅣ=Rpu1_drv=50 Ohm.

도 3c는 논리 로우를 출력하기 위한 I/O 시스템 등가 회로의 실시예의 블록도이다. 시스템(306)은 구동기 로우 상태를 위한 구성에 있는 시스템(300)을 표현한다. 송신기, 수신기, 및 이들의 제각기 송수신기 회로들은 설명의 단순성을 위해 제거된 것을 이해할 것이다; 단순한 표식들 'TX' 및 'RX'가 이들의 배치 장소에 사용된다. 시스템(306)의 컴포넌트들은 일반적으로 도 3a의 시스템(300)에 대하여 기술된다.

특정하게는 논리 로우를 구동하는 것을 참조하면, TX_pu는 Pu2_DRV가 되도록 구성되고 TX_Pd는 Pd2_DRV가 되도록 구성된다. 전구동기(360)는, 하이 및 로우 상태들에 걸쳐 일관된 Ron 값(전송선로(330)로부터 송신 측을 들여다보았을 때 관찰되는 출력 임피던스)을 유지하면서, 더 낮은 전압 스윙을 이용하기 위해 Pu2_DRV 및 Pd2_DRV를 구성한다. 구동기 하이 상태는 상술한 도 3b에 도해되고, 종래의 구동기 하이 상태 구성이다.

일 실시예에서, 구동기 로우 상태에서, 전구동기(360)는 전압 로우 레벨을 조절하고 출력 임피던스를 유지하기 위해 송신 PU(Pu2_DRV)와 송신 PD(Pu2_DRV)의 비를 구성한다. 전압 로우 레벨을 조절하는 것은 스윙을 감소시키기 위해 로우 레벨을 상승시키는 것을 지칭할 수 있는데, 이것이 전력을 절감한다는 것을 이해할 것이다. 그러한 구현은 스윙을 고 전압 기준으로 정규화하거나 상위 레일(upper rail)상에서 종단하는 것으로서 지칭될 수 있다. 동일 접근법이 저 전압 기준을 향하여 정규화하도록 구성(예를 들어, 동일한 저 전압 구동기 구성을 유지하는 것과 논리 하이를 낮추고 스윙을 감소시키도록 구동기를 구성함)될 수도 있다는 것을 이해할 것이다. 양쪽 구현은 로우 상태 또는 하이 상태 중 어느 한 상태를 구동하는 동안 Pu 대 Pd의 비를 이용하고, 및 다른 상태에서 비(ratio)를 이용하지 않는 것에 의해 성취될 수 있다.

다음의 조건들을 가진 예를 고려하자. 고 전압 출력은 상위 레일과 동등하다(Voh=VDD). 저 전압 출력은 저 전압 기준보다 더 큰 레벨에 대한 Pu2_DRV와 Pd2_DRV의 임피던스들의 비에 의해 제어된다. 그러한 조건은 (Vol=VDD*Rpd2_DRV/(Rpd2_drv+(Rpu2_drv//Rpu_odt))로서 수학적으로 기술될 수 있는데, 여기서 Rpd2_drv는 Pu2_DRV의 임피던스 값이고, Rpd2_drv는 Pd2_DRV의 임피던스 값이고, Rpu_odt는 Pu_ODT(수신기를 위한 온 다이 종단 설정)의 임피던스 값이다. 그러므로, 저 전압 레벨은 Pu_ODT와 병렬을 이루는 임피던스 Pd2_DRV와 Pu2_DRV의 등가 임피던스의 합에 의해 나눠지는 Pd2_DRV의 임피던스의 비이다. 저 전력 출력은 Pu2_DRV와 Pd2_DRV의 비에 기초하여 계산되고, Power_ㅣ=VDD^2/(Rpd2_drv+(Rpu2_drv//Rpu_odt))로서 표현될 수 있다. 고 전력 출력은 0이고, 평균 전력은 Power_avg=((Power_h+Power_ㅣ)/2)=Power_ㅣ/2 로서 표현될 수 있다. 전송선로(330)로부터 관찰되는 출력 임피던스는 Rout_tx_effective=Rpu_drv=(Rpu2_drv//Rpd2_drv), 또는 송신 풀다운 임피던스와 병렬을 이루는 송신 풀업 임피던스로서 표현될 수 있다.

예시적 값들을 추가로 제공하기 위해, VDD1=1V, Rpd2_drv=100Ohm, Rpu2_drv=100Ohm, 및 Rpu_odt=50Ohm이라고 가정하자(및 상기로부터 Rpu1_drv=50Ohm을 가정함). 이들 값들에 의해, Voh=1V, Vol=0.75V, Power_h=0, Power_l=1V/(100+33)Ohm=7.5mW, Power_avg=3.75mW, 및 Rout_tx_effective_l=100 Ohm//100 Ohm=50 Ohm이 된다. 도 3b에 대하여 상기에 보여진 것처럼, Rout_tx_effective_h는 또한 50 Ohm과 동등하다.

이런 구성을 다음과 같이 표현될 수 있는 전형적 구성과 대비해 보자. Voh=VDD, Vol=VDD*Rpd_drv/(Rpd_drv+Rpu_odt), Power_h=0, Power_ㅣ=VDD^2/((Rpd_drv+Rpu_odt), Power_avg=(Power_h+Power_ㅣ)/2, 및 Rout_tx_effective=Rpu_drv=Rpd_drv. 전형적 값들을 VDD=1V, Rpd_drv=Rpu_drv=50, Rpu_odt=이라고 가정하면, Voh=1V, Vol=0.5V, Power_h=0, Power_ㅣ=1/100=10mW, Power_avg=5mW, 및 Rout_tx_ effective=50 Ohm이 된다.

그러므로, Pu의 임피던스가 논리 하이와 논리 로우에 대해 다르게 되는 기술된 구성에서 실효 출력 임피던스는, 가정된 경우에 대해 50 Ohm에서 여전히 일관된다는 것을 이해할 것이다. 그러나, 가정된 경우에 대해, 전력 절감은 종래 구성에 비해 25% 절감인 1.25mW 이다.

도 3b 및 도 3c의 설명들이, 풀업과 풀다운 회로들 양쪽으로 논리 하이를 구동하고 및 풀다운 회로로 논리 로우를 구동하도록 구성되는 시스템의 실시예에 대해 실질적으로 역전될 수 있다는 것을 이해할 것이다. 도 3b과 도 3c에서 설명된 시스템은 VDD 종단 시스템으로서 지칭될 수 있다는 것을 이해할 것이다. 설명들의 역전은 VSS(또는 GND) 종단 시스템에 적용될 것이다.

도 4는 출력 전압 스윙을 도해하는 곡선의 실시예이다. Vswing_large는 상기에 주어진 예와 같은, 구동기로부터의 저 출력의 전통적 구현을 나타낸다. Vswing_small은 본 명세서에서 기술된 임의의 실시예에 따른 감소된 스윙을 보여준다. 특정 예는 도 3c에 대하여 상기에 주어진 것이다. 제공된 예는 VDDQ 종단 예(예를 들어, DDR4 또는 SXP에 의한 것과 같음)에 대한 것임을 알 수 있다. 일 실시예에서, 구동기는 시스템이 중앙 전압 기준 값(Vref)를 조절할 수 있게 하는 기준 전압 로직을 포함한다. 그러므로, Vref_small은 Vswing을 감소시키도록 VDDQ에 더 가까운 것으로 보여진다.

도 5a는 큰 마진들을 가진 신호 눈(signal eye)의 실시예의 블록도이다. 곡선 또는 신호 눈(510)은 출력 신호 특성을 가리키는 신호 눈의 한 예를 도해한다. EH(눈 높이)(512)는 전압 도메인에 대한 마진으로서 이해될 수 있다. 그러므로, 예를 들어, 전압 스윙은 EH(512)에 영향을 미친다고 일반적으로 이해될 것이다. EW(눈 폭)(514)는 타이밍 도메인에 대한 마진으로서 이해될 수 있다. 그러므로, I/O 회로 시스템의 타이밍에 영향을 미치는 파라미터들은 EW(514)에 영향을 미친다고 일반적으로 이해될 것이다. 본 명세서에서 기술되는 바와 같이, EH(512)에 대한 큰 마진을 이용하여, 출력 전압 스윙은 감소되고 작은 전력이 사용될 수 있다. 시스템이 눈 폭 또는 눈 높이 중 어느 하나에 의해 제한되는 것이 일반적이다. 신호 눈(510) 형태를 가진 다이아몬드는 출력 신호에 대한 패스/실패 마스크를 나타낸다. 신호 눈(510)은 EW(514)에 대하여 거의 마진을 갖지 않지만, EH(512)에 대하여는 상당한 마진을 갖는다. 그러므로, 전압 스윙은 도 5b에 도시된 바와 같이 감소될 수 있다.

도 5b는 감소된 마진들을 가진 신호 눈의 실시예의 블록도이다. 특정하게는, 눈 높이에 대한 마진은 저 전압 출력에 대한 전압 스윙을 감소시킴으로써 눈 폭에 대한 마진에 영향을 미치지 않고서 감소되었다. 그러므로, 신호 눈(520)의 EW(524)는 신호 눈(510)의 EW(514)에 필적하거나 동일하고, 출력의 타이밍이 유지된다. 그러나, EH(522)는 EH(512)보다 훨씬 더 작고, 그래서 패스/실패 마스크 다이아몬드 주위의 마진을 감소시킨다.

도 6a는 멀티 레그 풀업 임피던스 회로의 실시예의 블록도이다. 일 실시예에서, 출력 구동기는 풀업 회로 또는 풀업 시스템의 상이한 수의 레그들에 스위칭하는 것을 이용하여 상이한 풀업 임피던스를 달성한다. 풀업 회로(602)는 N개의 스위치(610-0 내지 610-N), 및 대응하는 수의 저항기들(R620-0 내지 R620-N)을 포함한다. 스위치(610-n)와 저항기(R620-n)의 각각의 조합은 풀업 회로(602)의 레그(leg)이다. 전구동기(630)는 바라는 임피던스를 생성하기 위해 스위치온할 레그들의 수를 선택할 수 있다. 일 실시예에서, 각각의 저항기는 대략적으로 동등 사이즈를 갖고(예를 들어, 공정 변동을 제외하고는 동일함), 바라는 수의 저항기들이 바라는 임피던스를 부여하기 위해 병렬로 턴온된다. 대안 실시예에서, 저항기들중 하나 이상은 상이한 값을 갖는데, 이것은 바라는 출력 임피던스에 맞추기 위해 선택적으로 조합될 수 있다. 모든 풀업 레그들이 패드(640)에 병렬로 접속되고, 이것은 풀업 회로(602)용의 출력 지점을 나타낸다는 것을 이해할 것이다.

도 6b는 멀티 레그 풀다운 임피던스 회로의 실시예의 블록도이다. 일 실시예에서, 출력 구동기는 풀다운 회로 또는 풀다운 시스템의 상이한 수의 레그들에 스위칭하는 것을 이용하여 상이한 풀다운 임피던스를 달성한다. 풀다운 회로(604)는 M개의 스위치(660-0 내지 660-M) 및 대응하는 수의 저항기들(R650-0 내지 R650-M)을 포함한다. 스위치(660-m)와 저항기(R650-n)의 각각의 조합은 풀다운 회로(604)의 레그이다. 일 실시예에서, M은 N과 동일한 수이다. 일 실시예에서, 상이한 수의 풀업 레그들 및 풀다운 레그들이 있다.

전구동기(630)는 바라는 임피던스를 생성하기 위해 스위치온할 레그들의 수를 선택할 수 있다. 일 실시예에서, 각각의 저항기는 대략 동등 사이즈(예를 들어, 공정 변동을 제외하고는 동일)를 가지고, 바라는 수의 저항기들이 바라는 임피던스를 부여하기 위해 병렬로 턴온된다. 대안 실시예에서, 저항기들 중 하나 이상은 상이한 값을 갖는데, 이것은 바라는 출력 임피던스에 맞추기 위해 선택적으로 조합될 수 있다. 개별 풀다운 저항기들은 개별 풀업 저항기들과 동일한 값일 수도 있고, 그렇지 않을 수도 있다. 모든 풀다운 레그들이 패드(640)에 병렬로 접속되고, 이것은 풀다운 회로(604)용의 출력 지점을 나타낸다는 것을 이해할 것이다.

풀업 회로(602) 및 풀다운 회로(604)가 패드(640)에 접속된다는 것이 또한 이해된다. 상이한 임피던스들을 달성하는 전통적 방법들은 풀다운 회로(604) 또는 풀업 회로(602) 중 어느 하나에 또는 양쪽 모두에 더 많은 레그들을 부가하는 것을 수반하였다. 그러나, 더 많은 레그들을 부가하는 것은 패드 커패시턴스(흔히 PAD CAP 또는 Cpad로서 지칭됨)를 증가시킨다. 기생 PAD CAP 값을 증가시키는 것은 타이밍과 대역폭 성능에 부정적 영향을 미칠 수 있다. 덧붙여, 더 많은 레그들을 부가하는 것은 더 많은 회로/로직을 전구동기(630)에 요구하고, 이것은 더 많은 전력을 요구한다. 더 적은 레그들 또는 풀다운 레그들을 부가하는 대신에, 전구동기(630)는 바라는 출력 임피던스를 달성하기 위해 소정 비의 상위와 하위 레그들을 선택적으로 스위치온할 수 있다. 그러므로, 상이한 출력 임피던스 구성들이 시스템에서 레그들의 수를 증가시키지 않고서 달성될 수 있고, 이것은 PAD CAP이 변하지 않는다는 것과 타이밍 성능이 유지될 수 있다는 것을 의미한다.

스위치온할 풀업 레그들 및/또는 풀다운 레그들의 수는 시스템 설계뿐만이 아니라 바라는 출력 임피던스에도 의존하는 것을 이해할 것이다. 스위치온된 풀업 레그들의 수는 논리 로우와 논리 하이에 대해 다르다. 일 실시예에서, 풀업 레그들의 수는, 바로 그 외의 상위 레그들과 하위 레그들이 1과 0 간에 또는 논리 로우와 논리 하이 간에 분간하기 위해 스위치온 및 오프되면서, 구동기가 전송선로를 구동하는 전체 시간 동안 턴온되고 계속 온 상태로 남겨질 수 있다. 그러므로, 전구동기는 실효 출력 임피던스를 발생하기 위해 상위 및 하위 레그들의 비를 스위치온할 수 있다. 일 실시예에서, 선택된 비는 논리 로우에 대한 실효 출력 임피던스가 논리 하이에 대한 실효 출력 임피던스와 동일하도록 야기하는 비이다.

도 7은 가변 출력 임피던스 구성을 갖는 출력 구동기로 출력 신호를 구동하기 위한 절차의 실시예의 흐름도이다. 일 실시예에서, 호스트 플랫폼의 컴포넌트는 전송선로를 통해 또 다른 컴포넌트에게 보내기 위한 신호를 발생한다, 702. 컴포넌트들은 전송선로를 통해 인터페이싱한다. 보낼 신호를 갖는 컴포넌트는 신호교환 목적을 위한 송신기이고, 송신기가 신호를 보내는 대상인 컴포넌트는 신호 교환 목적을 위한 수신기이다. 일 실시예에서, 송신기는 발생된 신호를 그 직렬 출력부 또는 송수신기에게 제공한다, 704. 출력부는 전송선로상에서 신호를 구동하기 위한 구동기를 포함한다. 구동기는 신호를 수신기에게 제공하기 위해 1들 및 0들을 구동한다.

출력부는 전송선로를 통해 수신기에게 보낼 비트를 결정하기 위해 신호를 처리한다, 706. 출력부는, 전구동기 및/또는 다른 로직을 통해, 출력 구동기를 구성한다, 708. 전구동기는 출력 구동기가 전송선로상으로 0 또는 1을 구동할지에 기초하여 상이하게 출력 구동기를 구성한다. 논리 하이로서 1을 출력하고, 논리 로우로서 0을 출력하는 것이 보통의 경우이나; 논리가 역전될 수 있다(0으로서 논리 하이를 보내고 1로서 논리 로우를 보내는 것)는 것을 이해할 것이다. 구동기가 논리 하이를 구동한다면, 710 하이 분기, 전구동기는 풀업 회로를 제1 임피던스 값에 스위치할 수 있다, 712. 구동기가 논리 로우를 구동한다면, 710 로우 분기, 전구동기는 풀업 및 풀다운 임피던스의 조합에 의해 적어도 부분적으로 결정되는 총 실효 출력 임피던스를 위해 풀업 회로를 제2 임피던스 값에 스위치하고 풀다운 회로를 스위치온할 수 있다, 714. 대안적으로, 하이 분기 및 로우 분기는 역전될 수도 있는데, 여기서 전구동기는 712에서 풀업 회로 대신에 풀다운 회로를 제1 임피던스 값에 스위치할 것이다.

논리 하이이든 논리 로우이든 간에, 일단 구동기가 구성되면, 구동기는 구성된 대로 전송선로를 구동할 수 있다, 716. 일 실시예에서, 구동기는 비트들의 시퀀스를 구동하게 될 것이고, 송수신기는 최종 비트가 보내졌는지를 결정한다, 718. 최종 비트가 보내졌다면, 예 분기, 해당 송신을 위한 동작은 완성될 수 있다. 최종 비트가 보내지지 않았다면, 아니오 분기, 송수신기는 다음 비트를 처리하고, 출력 구동기를 구성하고(예를 들어, 구성을 동일한 채로 남겨두거나, 또는 구동기를 재구성하는 것), 및 출력 처리를 반복한다.

도 8은 가변 출력 임피던스 구성을 갖는 출력 구동기가 구현될 수 있는 컴퓨팅 시스템의 실시예의 블록도이다. 시스템(800)은 본 명세서에서 기술된 임의의 실시예에 따른 컴퓨팅 디바이스를 나타내며, 또한 랩톱 컴퓨터, 데스크톱 컴퓨터, 서버, 스위치, 게임 또는 엔터테인먼트 제어 시스템, 스캐너, 복사기, 프린터, 또는 다른 전자 디바이스일 수 있다. 시스템(800)은 프로세서(820)를 포함할 수 있고, 프로세서는 시스템(800)에게 처리, 운영 관리 및 명령어들의 실행을 제공한다. 프로세서(820)는 임의의 유형의 마이크로프로세서, 중앙 처리 장치(CPU), 처리 코어, 또는 시스템(800)에게 처리를 제공하기 위한 다른 처리 하드웨어를 포함할 수 있다. 프로세서(820)는 시스템(800)의 전체적인 동작을 제어하고, 또한 하나 이상의 프로그램가능 범용 또는 특수 목적 마이크로프로세서들, DSP들(digital signal processors), 프로그램가능 컨트롤러들, ASIC들(application specific integrated circuits), PLD들(programmable logic devices), 또는 기타의 것, 또는 이러한 디바이스들의 조합일 수 있거나 이것들을 포함할 수 있다.

메모리 서브시스템(830)은 시스템(800)의 주 메모리를 나타내고, 프로세서(820)에 의해 실행될 코드, 또는 루틴을 실행하는 데 이용될 데이터 값들의 일시적 저장을 제공한다. 메모리 서브시스템(830)은 ROM, 플래시 메모리, 하나 이상의 다양한 RAM들, 또는 다른 메모리 디바이스들, 또는 그러한 디바이스들의 조합과 같은 하나 이상의 메모리 디바이스들을 포함할 수 있다. 메모리 서브시스템(830)은, 무엇보다도, 시스템(800)에서 명령어들의 실행을 위한 소프트웨어 플랫폼을 제공하기 위해 OS(operating system)(836)를 저장하고 호스팅한다. 덧붙여, 기타 명령어들(838)이 시스템(800)의 처리 및 로직을 제공하기 위해 메모리 서브시스템(830)에 저장되고 그로부터 실행된다. OS(836) 및 명령어들(838)이 프로세서(820)에 의해 실행된다. 메모리 서브시스템(830)은 데이터, 명령어들, 프로그램들, 또는 기타 아이템들을 저장하는 메모리 디바이스(832)를 포함한다. 일 실시예에서, 메모리 서브시스템은 메모리 컨트롤러(834)를 포함하는데, 메모리 컨트롤러는 메모리 접근을 위한 메모리 디바이스들과의 I/O를 실행하는 것을 포함하여, 메모리 리소스들에 대한 제어를 제공한다.

프로세서(820) 및 메모리 서브시스템(830)은 버스/버스 시스템(810)에 결합된다. 버스(810)는 적절한 브리지들, 어댑터들, 및/또는 컨트롤러들에 의해 접속되는, 임의의 하나 이상의 별개의 물리적 버스들, 통신 선로들/인터페이스들, 및/또는 포인트 투 포인트 접속들을 나타내는 개념물이다. 그러므로, 버스(810)는, 예를 들어, 시스템 버스, PCI(Peripheral Component Interconnect) 버스, 하이퍼트랜스포트(HyperTransport) 또는 ISA(industry standard architecture) 버스, SCSI(small computer system interface) 버스, USB, 또는 IEEE(Institute of Electrical and Electronics Engineers) 표준 1394 버스(흔히 "파이어와이어"라고 지칭됨) 중 하나 이상을 포함할 수 있다. 버스(810)의 버스들은 또한 네트워크 인터페이스(850) 내의 인터페이스들에 대응할 수 있다.

시스템(800)은 버스(810)에 결합되는 하나 이상의 입력/출력(I/O) 인터페이스(들)(840), 네트워크 인터페이스(850), 하나 이상의 내부 대용량 저장 장치(들)(860), 및 주변 장치 인터페이스(870)를 또한 포함한다. I/O 인터페이스(840)는 사용자가 시스템(800)과 그를 통해 상호 작용하는 하나 이상의 인터페이스 컴포넌트들(예를 들어, 비디오, 오디오, 및/또는 알파뉴메릭 인터페이싱)을 포함할 수 있다. 네트워크 인터페이스(850)는 시스템(800)에게 하나 이상의 네트워크들에 걸쳐서 원격 디바이스들(예를 들어, 서버들, 다른 컴퓨팅 디바이스들)과 통신하기 위한 능력을 제공한다. 네트워크 인터페이스(850)는 이더넷 어댑터, 무선 상호연결 컴포넌트들, USB, 또는 기타 유선 또는 무선 표준 기반 또는 사설 인터페이스들을 포함할 수 있다.

저장 장치(860)는 하나 이상의 자성, 고체 상태, 또는 광학 기반 디스크들, 또는 그 조합과 같이 비휘발성 방식으로 대량의 데이터를 저장하기 위한 임의의 종래 매체이거나 이것들을 포함할 수 있다. 저장 장치(860)는 코드 또는 명령어들 및 데이터(862)를 영구적 상태로 유지한다(즉, 값은 시스템(800)에의 전력 중단에도 불구하고 보유된다). 저장 장치(860)는, 메모리(830)가 프로세서(820)에게 명령어들을 제공하기 위한 실행 또는 동작 메모리이기는 하지만, 총칭적으로 "메모리"인 것으로 간주될 수 있다. 저장 장치(860)가 비휘발성인 반면, 메모리(830)는 휘발성 메모리를 포함할 수 있다(즉, 데이터의 상태 또는 값은 시스템(800)에의 전력이 중단되면 비결정론적이 된다).

주변 장치 인터페이스(870)는 앞에서 구체적으로 언급되지 않은 임의의 하드웨어 인터페이스를 포함할 수 있다. 주변 장치들은 일반적으로 시스템(800)에 종속적으로 접속하는 장치들을 지칭한다. 종속적 접속은, 그 상에서 동작이 실행되고 사용자가 그와 상호 작용하는 소프트웨어 및/또는 하드웨어 플랫폼을 시스템(800)이 제공하는 것이다.

일 실시예에서, 시스템 아키텍처 및 구성에 기초하여, 기타 컴포넌트와의 I/O에 관여할 수 있는 시스템(800) 내의 컴포넌트들 중 임의의 것은 본 명세서에서의 임의의 실시예에 따른 가변 출력 임피던스를 갖는 출력 구동기와의 I/O를 실행할 수 있다. 출력 구동기는 출력 스윙을 낮추기 위해 상위 및 하위 출력 레그들의 조합에 따라 논리 값을 출력한다.

도 9는 가변 출력 임피던스 구성을 갖는 출력 구동기가 구현될 수 있는 모바일 디바이스의 실시예의 블록도이다. 디바이스(900)는 컴퓨팅 태블릿, 모바일 폰 또는 스마트폰, 무선 가능 e 판독기, 또는 다른 모바일 디바이스와 같은 모바일 컴퓨팅 디바이스를 나타낸다. 소정 컴포넌트들이 개괄적으로 도시되어 있고, 이러한 장치의 모든 컴포넌트들이 디바이스(900)에 도시되어 있지는 않다는 것을 이해할 것이다.

디바이스(900)는 프로세서(910)를 포함할 수 있고, 프로세서는 디바이스(900)의 주요 처리 동작들을 실행한다. 프로세서(910)는 마이크로프로세서들, 애플리케이션 프로세서들, 마이크로컨트롤러들, 프로그래밍 가능 로직 디바이스들, 또는 다른 프로세싱 수단과 같은 하나 이상의 물리적 디바이스들을 포함할 수 있다. 일 실시예에서, 프로세서(910)는 프로세서 다이에 부가하여 광학적 인터페이스 컴포넌트들을 포함한다. 따라서, 프로세서 다이 및 광학적 컴포넌트들은 동일 패키지 내에 있다. 그런 프로세서 패키지는 본 명세서에서 기술된 임의의 실시예에 따라서 광학적 커넥터와 광학적으로 인터페이싱할 수 있다.

프로세서(910)에 의해 실행되는 처리 동작들은 애플리케이션들 및/또는 디바이스 기능들이 그 상에서 실행되는 운영 플랫폼 또는 운영 체제의 실행을 포함한다. 처리 동작들은 인간 사용자 또는 기타 디바이스들과의 I/O(입력/출력)에 관련된 동작들, 전력 관리에 관련된 동작들, 및/또는 디바이스(900)를 또 다른 디바이스에 접속시키는 것에 관련된 동작들을 포함한다. 처리 동작들은 또한 오디오 I/O 및/또는 디스플레이 I/O에 관련된 동작들을 포함할 수 있다.

일 실시예에서, 디바이스(900)는 오디오 기능들을 컴퓨팅 디바이스에게 제공하는 것과 연관되는 하드웨어(예를 들어, 오디오 하드웨어 및 오디오 회로들) 및 소프트웨어(예를 들어, 드라이버들, 코덱들) 컴포넌트들을 나타내는 오디오 서브시스템(920)을 포함한다. 오디오 기능들은 스피커 및/또는 헤드폰 출력뿐만 아니라 마이크 입력을 포함할 수 있다. 그와 같은 기능들을 위한 디바이스들은 디바이스(900)에 통합되거나 디바이스(900)에 접속될 수 있다. 일 실시예에서, 사용자는 프로세서(910)에 의해 수신되고 처리되는 오디오 명령들을 제공함으로써 디바이스(900)와 상호 작용한다.

디스플레이 서브시스템(930)은 사용자가 컴퓨팅 디바이스와 상호 작용하기 위한 시각적 및/또는 촉각적 디스플레이를 제공하는 하드웨어(예를 들어, 디스플레이 디바이스들) 및 소프트웨어(예를 들어, 드라이버들) 컴포넌트들을 나타낸다. 디스플레이 서브시스템(930)은 디스플레이를 사용자에게 제공하기 위해 이용되는 특별 스크린 또는 하드웨어 디바이스를 포함할 수 있는 디스플레이 인터페이스(932)를 포함한다. 일 실시예에서, 디스플레이 인터페이스(932)는 디스플레이와 관련된 적어도 몇몇 처리를 실행하기 위해 프로세서(910)와 별개인 로직을 포함한다. 일 실시예에서, 디스플레이 서브시스템(930)은 사용자에의 입력 및 사용자로부터의 출력 양쪽을 제공하는 터치스크린 디바이스를 포함한다.

I/O 컨트롤러(940)는 사용자와의 상호 작용과 관련되는 하드웨어 디바이스들 및 소프트웨어 컴포넌트들을 나타낸다. I/O 컨트롤러(940)는 오디오 서브시스템(920) 및/또는 디스플레이 서브시스템(930)의 일부인 하드웨어를 관리하기 위해 동작할 수 있다. 덧붙여, I/O 컨트롤러(940)는 사용자가 그를 통해 시스템과 상호 작용할 수 있는, 디바이스(900)에 접속하는 부가적 디바이스들을 위한 접속 지점을 예시한다. 예를 들어, 디바이스(900)에 부착될 수 있는 디바이스들은 마이크 디바이스들, 스피커 또는 스테레오 시스템들, 비디오 시스템들 또는 다른 디스플레이 디바이스, 키보드 또는 키패드 디바이스들, 또는 카드 판독기들 또는 기타 디바이스들과 같은 특정 응용들이 사용하기 위한 기타 I/O 입출력 디바이스들을 포함할 수도 있다.

전술한 바와 같이, I/O 컨트롤러(940)는 오디오 서브시스템(920) 및/또는 디스플레이 서브시스템(930)과 상호 작용할 수 있다. 예를 들어, 마이크 또는 기타 오디오 디바이스를 통한 입력은 디바이스(900)의 하나 이상의 애플리케이션들 또는 기능들에 대한 입력 또는 명령들을 제공할 수 있다. 덧붙여, 오디오 출력은 디스플레이 출력 대신에 또는 그에 부가하여 제공될 수 있다. 또 다른 예에서, 디스플레이 서브시스템이 터치스크린을 포함한다면, 디스플레이 디바이스는 또한 입력 디바이스의 역할을 하고, 이것은 적어도 부분적으로 I/O 컨트롤러(940)에 의해 관리될 수 있다. 또한 I/O 컨트롤러(940)에 의해 관리되는 I/O 기능들을 제공하기 위해 디바이스(900)상에 부가적 버튼들 또는 스위치들이 있을 수 있다.

일 실시예에서, I/O 컨트롤러(940)는 가속계들, 카메라들, 광 센서들 또는 다른 환경 센서들, 자이로스코프들, GPS(global positioning system), 또는 디바이스(900)에 포함될 수 있는 기타 하드웨어와 같은 디바이스들을 관리한다. 입력은 시스템의 동작들(잡음에 대한 필터링, 휘도 검을 위한 디스플레이들의 조정, 카메라에 대한 플래시의 적용, 또는 다른 특징들과 같은 것)에 영향을 주기 위한 시스템에의 환경 입력을 제공하는 것뿐만 아니라, 직접적 사용자 상호 작용의 일부일 수 있다.

일 실시예에서, 디바이스(900)는 배터리 전력 사용, 배터리의 충전, 및 전력 절감 동작에 관련된 특징들을 관리하는 전력 관리(950)를 포함한다. 메모리 서브시스템(960)은 디바이스(900)에 정보를 저장하기 위한 메모리 디바이스(들)(962)를 포함한다. 메모리 서브시스템(960)은 비휘발성 (메모리 디바이스에의 전력이 중단되는 경우 상태가 변하지 않음) 및/또는 휘발성 (메모리 디바이스에의 전력이 중단되는 경우 상태가 비결정론적임) 메모리 디바이스를 포함할 수 있다. 메모리(960)는 애플리케이션 데이터, 사용자 데이터, 음악, 사진, 문서, 또는 기타 데이터는 물론, 시스템(900)의 애플리케이션들 및 기능들의 실행에 관련된 시스템 데이터(장기적이든 또는 일시적이든)를 저장할 수 있다. 일 실시예에서, 메모리 서브시스템(960)은 (시스템(900)의 제어의 일부인 것으로 생각될 수 있고, 잠재적으로 프로세서(910)의 일부인 것으로 생각될 수도 있는) 메모리 컨트롤러(964)를 포함한다. 메모리 컨트롤러(964)는 메모리 접근을 위한 메모리 디바이스들과의 I/O를 실행하는 것을 포함하여, 메모리 리소스들에 대한 제어를 제공한다.

연결부(970)는 디바이스(900)가 외부 디바이스들과 통신할 수 있게 하기 위한 하드웨어 디바이스들(예를 들어, 무선 및/또는 유선 커넥터들 및 통신 하드웨어) 및 소프트웨어 컴포넌트들(예를 들어, 드라이버들, 프로토콜 스택들)을 포함한다. 디바이스는 다른 컴퓨팅 디바이스들, 무선 액세스 포인트들 또는 기지국들과 같은 별개의 디바이스들일 수 있을 뿐만 아니라, 헤드셋들, 프린터들, 또는 기타 디바이스들과 같은 주변 장치들일 수 있다.

연결부(970)는 다중의 상이한 연결 유형들을 포함할 수 있다. 일반화하면, 디바이스(900)는 셀 방식 연결부(972) 및 무선 연결부(974)를 가진 것으로 도해된다. 셀 방식 연결부(972)는 GSM 또는 그 변동물들 또는 그 파생물들, CDMA 또는 변동들 또는 파생물들, TDM 또는 변동들 또는 파생물들, LTE(long term evolution - 또한 "4G"로도 불림), 또는 기타 셀 방식 서비스 표준들을 통해 제공되는 것과 같은 무선 반송파들에 의해 제공되는 셀 방식 네트워크 연결을 일반적으로 지칭한다. 무선 연결부(974)는 셀 방식이 아닌 무선 연결을 지칭하고, PAN들(personal area networks)(블루투스와 같은 것), LAN들(WiFi와 같은 것), 및/또는 WAN들(WiMax와 같은 것), 또는 기타 무선 통신들을 포함할 수 있다. 무선 통신은 비 고체 매체를 통한 변조된 전자기파 복사의 사용에 의한 데이터의 전송을 지칭한다. 유선 통신은 고체 통신 매체를 통해 일어난다.

주변 장치 접속들(980)은 하드웨어 인터페이스들 및 커넥터들뿐만 아니라, 주변 장치 접속들을 이루기 위한 소프트웨어 컴포넌트들(예를 들어, 드라이버들, 프로토콜 스택들)을 포함한다. 디바이스(900)가 기타 컴퓨팅 디바이스들에게 주변 장치("으로" 982)일뿐만 아니라, 이것에 접속되는 주변 장치들("로부터" 984)을 갖기도 한다는 것을 이해할 것이다. 디바이스(900)는 흔히 디바이스(900)상의 내용을 관리하는 것(예로, 다운로딩 및/또는 업로딩, 변경, 동기화)과 같은 목적들을 위해 기타 컴퓨팅 디바이스들에 접속하는 "도킹" 커넥터를 갖는다. 덧붙여, 도킹 커넥터는 디바이스(900)로 하여금 예를 들어 시청각적 시스템 또는 다른 시스템에 대한 내용 출력을 제어하게 허용하는 소정 주변 장치들에 디바이스(900)가 접속하도록 허용할 수 있다.

독점 도킹 커넥터 또는 기타 독점 접속 하드웨어에 더하여, 디바이스(900)는 공통 또는 표준 기반 커넥터들을 통해 주변 장치 접속들(980)을 이룰 수 있다. 공통 유형들은 USB 커넥터(이는 다수의 상이한 하드웨어 인터페이스들 중 임의의 것을 포함함), MDP(MiniDisplayPort)를 포함하는 DisplayPort, HDMI, 파이어와이어, 또는 기타 유형을 포함할 수 있다.

일 실시예에서, 시스템 아키텍처 및 구성에 기초하여, 기타 컴포넌트와의 I/O에 관여할 수 있는 시스템(900) 내의 컴포넌트들 중 임의의 것은 본 명세서에서의 임의의 실시예에 따른 가변 출력 임피던스를 갖는 출력 구동기와의 I/O를 실행할 수 있다. 출력 구동기는 출력 스윙을 낮추기 위해 상위 및 하위 출력 레그들의 조합에 따라 논리 값을 출력한다.

한 양태에서, 출력 구동기는 출력 구동기에 의해 구동되는 전송선로를 풀업하기 위한 가변 풀업 저항기를 포함하는 풀업 회로; 전송선로를 풀다운하기 위한 풀다운 저항기를 포함하는 풀다운 회로; 및 풀업 회로 및 풀다운 회로와 결합되어, 전송선로상에서 논리 하이를 구동하기 위해 풀업 회로를 제1 임피던스 값에 스위치온하도록 구성되고, 및 전송선로상에서 논리 로우를 구동하기 위해 풀업 회로를 제2 임피던스 값에 스위치온하고 또한 풀다운 회로를 스위치온하도록 구성되는 구동기 제어 로직을 포함하고, 여기서 풀다운 회로의 임피던스와 병렬을 이루는 제2 임피던스 값은 논리 로우를 구동할 때 출력 구동기에 대한 실효 출력 임피던스를 제공한다.

일 실시예에서, 풀업 회로는 다중 레그를 포함하고, 각각의 레그는 스위칭 트랜지스터 및 저항기 요소를 포함하고, 여기서 가변 풀업 저항기는 바라는 임피던스가 생기도록 소정 수의 다중 레그를 스위치온함으로써 발생된다. 일 실시예에서, 풀다운 회로는 다중 레그를 포함하고, 각각의 레그는 스위칭 트랜지스터 및 저항기 요소를 포함하며, 여기서 풀다운 회로의 임피던스는 소정 수의 다중 레그를 스위치온하는 것에 기초하여 조절가능하다. 일 실시예에서, 구동기 제어 로직은 구동기 사전 등화 로직을 포함한다. 일 실시예에서, 풀업 회로가 다중 레그를 포함하고, 풀다운 회로가 다중 레그를 포함하며, 여기서 구동기 제어 로직은 실효 출력 임피던스를 발생하기 위해 소정 비의 풀업 및 풀다운 레그들을 스위치온하도록 구성된다. 일 실시예에서, 풀업 및 풀다운 레그들의 비는 대략적으로 제1 임피던스 값과 동등한 실효 출력 임피던스를 발생한다. 일 실시예에서, 출력 구동기는 전송선로상에서 전압 스윙을 감소시키기 위해 중앙 기준 전압(Vref)을 조절하기 위한 기준 전압 로직을 추가로 포함한다.

한 양태에서, 전자 디바이스는 메모리 서브시스템의 컴포넌트들 간에 신호를 교환하기 위해 메모리 서브시스템에 출력 구동기를 포함하는데, 출력 구동기는 출력 구동기에 의해 구동되는 전송선로를 풀업하기 위한 가변 풀업 저항기를 포함하는 풀업 회로; 전송선로를 풀다운하기 위한 풀다운 저항기를 포함하는 풀다운 회로; 및 풀업 회로 및 풀다운 회로와 결합되어, 전송선로상에서 논리 하이를 구동하기 위해 풀업 회로를 제1 임피던스 값에 스위치온하도록 구성되고, 및 전송선로상에서 논리 로우를 구동하기 위해 풀업 회로를 제2 임피던스 값에 스위치온하고 또한 풀다운 회로를 스위치온하도록 구성되는 구동기 제어 로직 - 여기서 풀다운 회로의 임피던스와 병렬을 이루는 제2 임피던스 값은 논리 로우를 구동할 때 출력 구동기에 대한 실효 출력 임피던스를 제공함 -; 및 메모리 서브시스템에 의해 접근되는 데이터에 기초하여 사용자 디스플레이를 제공하도록 구성되는 터치스크린 디스플레이 디바이스를 포함한다.

일 실시예에서, 풀업 회로는 다중 레그를 포함하고, 각각의 레그는 스위칭 트랜지스터 및 저항기 요소를 포함하며, 여기서 가변 풀업 저항기는 바라는 임피던스가 생기도록 소정 수의 다중 레그를 스위치온함으로써 발생된다. 일 실시예에서, 풀다운 회로는 다중 레그를 포함하고, 각각의 레그는 스위칭 트랜지스터 및 저항기 요소를 포함하며, 여기서 풀다운 회로의 임피던스는 소정 수의 다중 레그를 스위치온하는 것에 기초하여 조절가능하다. 일 실시예에서, 구동기 제어 로직은 구동기 사전 등화 로직을 포함한다. 일 실시예에서, 풀업 회로가 다중 레그를 포함하고, 풀다운 회로가 다중 레그를 포함하며, 여기서 구동기 제어 로직이 실효 출력 임피던스를 발생하기 위해 소정 비의 풀업 및 풀다운 레그들을 스위치온하도록 구성된다. 일 실시예에서, 풀업과 풀다운 레그들의 비는 대략 제1 임피던스 값과 동등한 실효 출력 임피던스를 발생한다. 일 실시예에서, 출력 구동기는 전송선로상에서 전압 스윙을 감소시키기 위해 중앙 기준 전압(Vref)을 조절하기 위한 기준 전압 로직을 추가로 포함한다.

한 양태에서, 방법은 출력 구동기에 의해 구동되는 전송선로상에서 출력 구동기로 출력하기 위한 입력 신호를 수신하는 단계; 논리 하이를 위해, 구동기 제어 로직에 의해 출력 구동기의 풀업 회로를 제1 임피던스 값에 스위치온하고, 및 논리 로우를 위해, 풀업 회로를 제2 임피던스 값에 스위치온하고 및 풀다운 회로를 스위치온하는 것을 포함하여, 입력 신호에 따라 전송선로를 구동하도록 출력 구동기를 구성하는 단계- 여기서 풀다운 회로의 임피던스와 병렬을 이루는 제2 임피던스 값은 출력 구동기에 대한 실효 출력 임피던스를 제공함-; 및 구성된 출력 구동기로 전송선로를 구동하는 단계를 포함한다.

일 실시예에서, 풀업 회로는 다중 레그를 포함하고, 각각의 레그는 스위칭 트랜지스터 및 저항기 요소를 포함하고, 여기서 풀업 회로의 임피던스는 소정 수의 다중 레그를 스위치온하는 것에 기초하여 조절가능하다. 일 실시예에서, 풀다운 회로는 다중 레그를 포함하고, 각각의 레그는 스위칭 트랜지스터 및 저항기 요소를 포함하고, 풀다운 회로의 임피던스는 소정 수의 다중 레그를 스위치온하는 것에 기초하여 조절가능하다. 일 실시예에서, 출력 구동기를 구성하는 것은 출력 구동기에 결합되는 사전 등화 로직으로 출력 구동기를 구성하는 것을 포함한다. 일 실시예에서, 풀업 회로는 다중 레그를 포함하고, 풀다운 회로는 다중 레그를 포함하며, 여기서 출력 구동기를 구성하는 것은 실효 출력 임피던스를 발생하기 위해 소정 비의 풀업 및 풀다운 레그들을 스위치온하는 것을 포함한다. 일 실시예에서, 풀업 및 풀다운 레그들의 비는 대략 제1 임피던스 값과 동등한 실효 출력 임피던스를 발생한다. 일 실시예에서, 방법은 전송선로상에서 전압 스윙을 감소시키기 위해 중앙 기준 전압(Vref)를 조절하는 것을 추가로 포함한다.

한 양태에서, 방법은 출력 구동기에 의해 구동되는 전송선로상에서 출력 구동기로 출력하기 위한 입력 신호를 수신하는 단계; 논리 로우를 위해, 구동기 제어 로직에 의해 출력 구동기의 풀다운 회로를 제1 임피던스 값에 스위치온하고, 및 논리 하이를 위해, 풀다운 회로를 제2 임피던스 값에 스위치온하고 및 풀업 회로를 스위치온하는 것을 포함하여, 입력 신호에 따라서 전송선로를 구동하도록 출력 구동기를 구성하는 단계 - 여기서 풀업 회로의 임피던스와 병렬을 이루는 제2 임피던스 값은 출력 구동기에 대한 실효 출력 임피던스를 제공함-; 및 구성된 출력 구동기로 전송선로를 구동하는 단계를 포함한다.

일 실시예에서, 풀다운 회로는 다중 레그를 포함하고, 각각의 레그는 스위칭 트랜지스터 및 저항기 요소를 포함하며, 여기서 풀다운 회로의 임피던스는 소정 수의 다중 레그를 스위치온하는 것에 기초하여 조절가능하다. 일 실시예에서, 풀업 회로는 다중 레그를 포함하고, 각각의 레그는 스위칭 트랜지스터 및 저항기 요소를 포함하며, 여기서 풀업 회로의 임피던스는 소정 수의 다중 레그를 스위치온하는 것에 기초하여 조절가능하다. 일 실시예에서, 출력 구동기를 구성하는 것은 출력 구동기에 결합되는 사전 등화 로직으로 출력 구동기를 구성하는 것을 포함한다. 일 실시예에서, 풀다운 회로는 다중 레그를 포함하고, 풀업 회로는 다중 레그를 포함하며, 여기서 출력 구동기를 구성하는 것은 실효 출력 임피던스를 발생하기 위해 소정 비의 풀업 및 풀다운 레그들을 스위치온하는 것을 포함한다.

본 명세서에 예시된 것과 같은 흐름도들은 다양한 처리 작용들의 시퀀스들의 예들을 제공한다. 특정 시퀀스 또는 순서로 도시되어 있지만, 달리 지정되지 않는다면, 작용들의 순서는 변경될 수 있다. 따라서, 예시된 실시예들은 오직 예로서만 이해되어야 하며, 처리는 다른 순서로 실행될 수 있으며, 몇몇 작용들은 병렬로 실행될 수 있다. 부가적으로, 하나 이상의 작용들이 다양한 실시예들에서 생략될 수 있으며; 따라서 모든 작용들이 모든 실시예마다 요구되는 것은 아니다. 다른 처리 흐름들도 가능하다.

다양한 동작들 또는 기능들이 본 명세서에서 기술되는 정도까지, 이들은 소프트웨어 코드, 명령어들, 구성, 및/또는 데이터로서 기술되거나 정의될 수 있다. 그 내용은 직접 실행 가능("객체" 또는 "실행 가능" 형태), 소스 코드, 또는 차이 코드("델타" 또는 "패치" 코드)일 수 있다. 본 명세서에서 설명되는 실시예들의 소프트웨어 내용은 그 내용이 그 상에 저장된 제조물을 통해, 또는 통신 인터페이스를 동작시켜 그 통신 인터페이스를 통해 데이터를 송신하는 방법을 통해 제공될 수 있다. 기계 판독가능 저장 매체는 기계로 하여금 설명된 기능들 또는 동작들을 실행하게 야기할 수 있고, 기록 가능/기록 가능하지 않은 매체(예를 들면, ROM(read only memory), RAM(random access memory), 자기 디스크 저장 매체, 광 저장 매체, 플래시 메모리 디바이스 등)와 같은, 기계(예를 들면, 컴퓨팅 디바이스, 전자 시스템 등)에 의해 접근 가능한 형태로 정보를 저장하는 임의의 메커니즘을 포함한다. 통신 인터페이스는 메모리 버스 인터페이스, 프로세서 버스 인터페이스, 인터넷 연결, 디스크 컨트롤러 등과 같은 또 다른 디바이스에게 통신하기 위해 고정 배선, 무선, 광학적, 기타 등등의 매체 중 임의의 것에 인터페이싱하는 임의의 메커니즘을 포함한다. 통신 인터페이스는 구성 파라미터들을 제공하고 및/또는 소프트웨어 내용을 기술하는 데이터 신호를 제공하기 위해 통신 인터페이스를 준비하도록 신호들을 송신함으로써 구성될 수 있다. 통신 인터페이스는 통신 인터페이스에게 보내지는 하나 이상의 명령들 또는 신호들을 통해 접근될수 있다.

본 명세서에서 기술된 다양한 컴포넌트들은 기술된 동작들 또는 기능들을 실행하기 위한 수단일 수 있다. 본 명세서에서 기술된 각각의 컴포넌트는 소프트웨어, 하드웨어, 또는 이것들의 조합을 포함한다. 이 컴포넌트들은 소프트웨어 모듈, 하드웨어 모듈, 특수 목적 하드웨어(예를 들면, 애플리케이션 특정적 하드웨어, ASIC(application specific integrated circuit), DSP들digital signal processors 등), 내장된 컨트롤러들, 고정 배선 회로 등으로서 구현될 수 있다.

여기 설명된 것 외에도, 본 발명의 범위를 벗어남이 없이 개시된 본 발명의 실시예들 및 구현들에 대한 다양한 수정들이 이뤄질 수 있다. 그러므로, 본 명세서의 예시들 및 예들은 제한적이 아닌 예시적인 의미로 해석해야 한다. 본 발명의 범위는 오로지 이어지는 청구항들을 참조하여 평가되어야 한다.

Claims (26)

1. 출력 구동기로서:
   상기 출력 구동기에 의해 구동되는 전송선로를 풀업하기 위한 가변 풀업 저항기를 포함하는 풀업 회로;
   상기 전송선로를 풀다운하기 위한 풀다운 저항기를 포함하는 풀다운 회로;
   상기 풀업 회로 및 상기 풀다운 회로와 결합되는 구동기 제어 로직 - 상기 구동기 제어 로직은 상기 전송선로상에서 논리 하이를 구동하기 위해 상기 풀업 회로의 제1 임피던스 값을 설정하고, 상기 구동기 제어 로직은 상기 전송선로상에서 논리 로우를 구동하기 위해 상기 풀업 회로의 제2 임피던스 값을 설정하고 상기 풀다운 회로를 스위치온하며, 상기 풀다운 회로의 임피던스와 병렬을 이루는 상기 풀업 회로의 상기 제2 임피던스 값은 상기 논리 로우를 구동할 때 상기 출력 구동기에 대한 실효 출력 임피던스를 제공함-; 및
   상기 전송선로상에서 전압 스윙을 감소시키기 위해 중앙 기준 전압(Vref)을 조절하기 위한 기준 전압 로직
   를 포함하는 출력 구동기.
2. 제1항에 있어서, 상기 풀업 회로는 다중 레그를 포함하고, 각각의 레그는 스위칭 트랜지스터 및 저항기 요소를 포함하고, 상기 가변 풀업 저항기는 바라는 임피던스가 생기도록 소정 수의 상기 다중 레그를 스위치온함으로써 발생되는 출력 구동기.
3. 제1항에 있어서, 상기 풀다운 회로는 다중 레그를 포함하고, 각각의 레그는 스위칭 트랜지스터 및 저항기 요소를 포함하며, 상기 풀다운 회로의 임피던스는 소정 수의 다중 레그를 스위치온하는 것에 기초하여 조절가능한 출력 구동기.
4. 제1항에 있어서, 상기 구동기 제어 로직은 구동기 사전 등화 로직을 포함하는 출력 구동기.
5. 제1항에 있어서, 상기 풀업 회로는 다중 레그를 포함하고, 상기 풀다운 회로는 다중 레그를 포함하며, 상기 구동기 제어 로직은 상기 실효 출력 임피던스를 발생하기 위해 소정 비의 풀업 및 풀다운 레그들을 스위치온하는 출력 구동기.
6. 제5항에 있어서, 상기 소정 비의 풀업 및 풀다운 레그들은 상기 제1 임피던스 값과 동등한 실효 출력 임피던스를 발생하는 출력 구동기.
7. 삭제
8. 전자 디바이스로서,
   a) 메모리 서브시스템의 컴포넌트들 사이에서 신호들을 교환하기 위한 상기 메모리 서브시스템 내의 출력 구동기 - 상기 출력 구동기는
   (i) 상기 출력 구동기에 의해 구동되는 전송선로를 풀업하기 위한 가변 풀업 저항기를 포함하는 풀업 회로;
   (ii) 상기 전송선로를 풀다운하기 위한 풀다운 저항기를 포함하는 풀다운 회로;
   (iii) 상기 풀업 회로 및 상기 풀다운 회로와 결합되는 구동기 제어 로직 - 상기 구동기 제어 로직은 상기 전송선로상에서 논리 하이를 구동하기 위해 상기 풀업 회로의 제1 임피던스 값을 설정하고, 상기 구동기 제어 로직은 상기 전송선로상에서 논리 로우를 구동하기 위해 상기 풀업 회로의 제2 임피던스 값을 설정하고 상기 풀다운 회로를 스위치온하며, 상기 풀다운 회로의 임피던스와 병렬을 이루는 상기 풀업 회로의 상기 제2 임피던스 값은 상기 논리 로우를 구동할 때 상기 출력 구동기에 대한 실효 출력 임피던스를 제공함-;
   (iv) 상기 전송선로상에서 전압 스윙을 감소시키기 위해 중앙 기준 전압(Vref)을 조절하기 위한 기준 전압 로직
   을 포함함 -; 및
   b) 상기 메모리 서브시스템에 의해 접근되는 데이터에 기초하여 사용자 디스플레이를 제공하도록 구성되는 터치스크린 디스플레이 디바이스
   를 포함하는 전자 디바이스.
9. 제8항에 있어서, 상기 풀업 회로는 다중 레그를 포함하고, 각각의 레그는 스위칭 트랜지스터 및 저항기 요소를 포함하며, 상기 가변 풀업 저항기는 바라는 임피던스가 생기도록 소정 수의 상기 다중 레그를 스위치온함으로써 발생되는 전자 디바이스.
10. 제8항에 있어서, 상기 풀다운 회로는 다중 레그를 포함하고, 각각의 레그는 스위칭 트랜지스터 및 저항기 요소를 포함하며, 상기 풀다운 회로의 임피던스는 소정 수의 상기 다중 레그를 스위치온하는 것에 기초하여 조절가능한 전자 디바이스.
11. 제8항에 있어서, 상기 구동기 제어 로직은 구동기 사전 등화 로직을 포함하는 전자 디바이스.
12. 제8항에 있어서, 상기 풀업 회로는 다중 레그를 포함하고, 상기 풀다운 회로는 다중 레그를 포함하며, 상기 구동기 제어 로직은 상기 실효 출력 임피던스를 발생하기 위해 소정 비의 풀업 및 풀다운 레그들을 스위치온하는 전자 디바이스.
13. 제12항에 있어서, 상기 소정 비의 풀업 및 풀다운 레그들은 상기 제1 임피던스 값과 동등한 실효 출력 임피던스를 발생하는 전자 디바이스.
14. 삭제
15. 방법으로서:
    출력 구동기에 의해 구동되는 전송선로상에서 상기 출력 구동기를 이용하여 출력하기 위한 입력 신호를 수신하는 단계;
    논리 하이를 위해, 구동기 제어 로직에 의해 상기 출력 구동기의 풀업 회로를 제1 임피던스 값에 스위치온하고,
    논리 로우를 위해, 상기 풀업 회로를 제2 임피던스 값에 스위치온하고 풀다운 회로를 스위치온하고 - 상기 풀다운 회로의 임피던스와 병렬을 이루는 상기 제2 임피던스 값은 상기 출력 구동기에 대한 실효 출력 임피던스를 제공함-,
    상기 전송선로상에서 전압 스윙을 감소시키기 위해 중앙 기준 전압(Vref)을 조절하는 것
    을 포함하여, 상기 입력 신호에 따라 상기 전송선로를 구동하도록 상기 출력 구동기를 구성하는 단계; 및
    상기 구성된 출력 구동기로 상기 전송선로를 구동하는 단계
    를 포함하는 방법.
16. 제15항에 있어서, 상기 풀업 회로는 다중 레그를 포함하고, 각각의 레그는 스위칭 트랜지스터 및 저항기 요소를 포함하고, 상기 풀업 회로의 임피던스는 소정 수의 상기 다중 레그를 스위치온하는 것에 기초하여 조절가능한 방법.
17. 제15항에 있어서, 상기 풀다운 회로는 다중 레그를 포함하고, 각각의 레그는 스위칭 트랜지스터 및 저항기 요소를 포함하고, 상기 풀다운 회로의 임피던스는 소정 수의 상기 다중 레그를 스위치온하는 것에 기초하여 조절가능한 방법.
18. 제15항에 있어서, 상기 출력 구동기를 구성하는 단계는 상기 출력 구동기에 결합되는 사전 등화 로직으로 상기 출력 구동기를 구성하는 단계를 포함하는 방법.
19. 제15항에 있어서, 상기 풀업 회로는 다중 레그를 포함하고, 상기 풀다운 회로는 다중 레그를 포함하며, 상기 출력 구동기를 구성하는 단계는 상기 실효 출력 임피던스를 발생하기 위해 소정 비의 풀업 및 풀다운 레그들을 스위치온하는 단계를 포함하는 방법.
20. 제19항에 있어서, 상기 소정 비의 풀업 및 풀다운 레그들은 상기 제1 임피던스 값과 동등한 실효 출력 임피던스를 발생하는 방법.
21. 삭제
22. 방법으로서:
    출력 구동기에 의해 구동되는 전송선로상에서 상기 출력 구동기를 이용하여 출력하기 위한 입력 신호를 수신하는 단계;
    논리 로우를 위해, 구동기 제어 로직에 의해 상기 출력 구동기의 풀다운 회로를 제1 임피던스 값에 스위치온하고,
    논리 하이를 위해, 상기 풀다운 회로를 제2 임피던스 값에 스위치온하고 및 풀업 회로를 스위치온하고 - 상기 풀업 회로의 임피던스와 병렬을 이루는 상기 제2 임피던스 값은 상기 출력 구동기에 대한 실효 출력 임피던스를 제공함-,
    상기 전송선로상에서 전압 스윙을 감소시키기 위해 중앙 기준 전압(Vref)을 조절하는 것
    을 포함하여, 상기 입력 신호에 따라 상기 전송선로를 구동하도록 상기 출력 구동기를 구성하는 단계; 및
    상기 구성된 출력 구동기로 상기 전송선로를 구동하는 단계
    를 포함하는 방법.
23. 제22항에 있어서, 상기 풀다운 회로는 다중 레그를 포함하고, 각각의 레그는 스위칭 트랜지스터 및 저항기 요소를 포함하며, 상기 풀다운 회로의 임피던스는 소정 수의 다중 레그를 스위치온하는 것에 기초하여 조절가능한 방법.
24. 제22항에 있어서, 상기 풀업 회로는 다중 레그를 포함하고, 각각의 레그는 스위칭 트랜지스터 및 저항기 요소를 포함하며, 상기 풀업 회로의 임피던스는 소정 수의 다중 레그를 스위치온하는 것에 기초하여 조절가능한 방법.
25. 제22항에 있어서, 상기 출력 구동기를 구성하는 단계는 상기 출력 구동기에 결합되는 사전 등화 로직으로 상기 출력 구동기를 구성하는 단계를 포함하는 방법.
26. 제22항에 있어서, 상기 풀다운 회로는 다중 레그를 포함하고, 상기 풀업 회로는 다중 레그를 포함하며, 상기 출력 구동기를 구성하는 단계는 상기 실효 출력 임피던스를 발생하기 위해 소정 비의 풀업 및 풀다운 레그들을 스위치온하는 단계를 포함하는 방법.

Images