CN112002364B - 互补型存储单元及其制备方法、互补型存储器 - Google Patents
互补型存储单元及其制备方法、互补型存储器 Download PDFInfo
- Publication number
- CN112002364B CN112002364B CN202010860293.6A CN202010860293A CN112002364B CN 112002364 B CN112002364 B CN 112002364B CN 202010860293 A CN202010860293 A CN 202010860293A CN 112002364 B CN112002364 B CN 112002364B
- Authority
- CN
- China
- Prior art keywords
- diode
- pull
- state
- voltage
- memory cell
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 230000015654 memory Effects 0.000 title claims abstract description 111
- 230000000295 complement effect Effects 0.000 title claims abstract description 77
- 238000002360 preparation method Methods 0.000 title abstract description 13
- 239000010410 layer Substances 0.000 claims description 55
- 239000000463 material Substances 0.000 claims description 30
- 238000003860 storage Methods 0.000 claims description 23
- 238000004519 manufacturing process Methods 0.000 claims description 13
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 claims description 9
- 230000007547 defect Effects 0.000 claims description 8
- 229910052721 tungsten Inorganic materials 0.000 claims description 6
- 239000003989 dielectric material Substances 0.000 claims description 5
- 239000002033 PVDF binder Substances 0.000 claims description 3
- 229910052746 lanthanum Inorganic materials 0.000 claims description 3
- 239000002346 layers by function Substances 0.000 claims description 3
- 229920002981 polyvinylidene fluoride Polymers 0.000 claims description 3
- 229910052726 zirconium Inorganic materials 0.000 claims description 3
- 238000013461 design Methods 0.000 abstract description 3
- 230000005055 memory storage Effects 0.000 abstract description 2
- 238000000034 method Methods 0.000 description 20
- 230000008569 process Effects 0.000 description 12
- 238000000137 annealing Methods 0.000 description 7
- 238000004544 sputter deposition Methods 0.000 description 7
- 238000006243 chemical reaction Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 238000000231 atomic layer deposition Methods 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- 230000005684 electric field Effects 0.000 description 3
- 239000007789 gas Substances 0.000 description 3
- 230000014759 maintenance of location Effects 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 230000004888 barrier function Effects 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000011161 development Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000010287 polarization Effects 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 230000009471 action Effects 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000009286 beneficial effect Effects 0.000 description 1
- 230000033228 biological regulation Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 125000004122 cyclic group Chemical group 0.000 description 1
- 230000009646 cyclic growth Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 230000026058 directional locomotion Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000007772 electroless plating Methods 0.000 description 1
- 238000005566 electron beam evaporation Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000012010 growth Effects 0.000 description 1
- 230000033001 locomotion Effects 0.000 description 1
- 238000004377 microelectronic Methods 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 238000004549 pulsed laser deposition Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells
- G11C11/4063—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing
- G11C11/407—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing or timing for memory cells of the field-effect type
- G11C11/409—Read-write [R-W] circuits
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/36—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using diodes, e.g. as threshold elements, i.e. diodes assuming a stable ON-stage when driven above their threshold (S- or N-characteristic)
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C5/00—Details of stores covered by group G11C11/00
- G11C5/12—Apparatus or processes for interconnecting storage elements, e.g. for threading magnetic cores
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
- G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种互补型存储单元及其制备方法、互补型存储器。其中，互补型存储单元包括：控制晶体管、上拉二极管和下拉二极管，控制晶体管，用于控制存储单元的读写；上拉二极管，一端连接于正选择线，另一端连接于控制晶体管的源端，用于控制高电平输入；下拉二极管，一端连接于负选择线，另一端连接于控制晶体管的源端，用于控制低电平输入；其中，上拉二极管与下拉二极管在第一方向上相互对称设置。基于上述互补型存储单元的设计，使得本发明的互补型存储器能够实现原有功能特性的情况下，极大降低了存储器的电路复杂度，减小了存储器的面积尺寸，提高了存储器存储密度，而且还降低了存储器功耗。
Description
技术领域
本发明涉及微电子技术领域，特别涉及一种互补型存储单元及其制备方法、互补型存储器。
背景技术
目前主流的计算机架构中，受限于存储介质的特性与技术发展，多级存储架构被广泛使用。片上缓存和DRAM内存读写速度快，但存储容量小，并且掉电后不能保持数据。基于硬盘/固态盘的外存读写速度慢，但存储容量大，并且掉电后可以保持数据。上述多级存储架构导致目前的计算机系统需要频繁地在不同存储层次间传递数据，降低了计算效率。研发高速、高密度的非易失存储器能够有效的解决上述问题。
为了提高存储密度，人们提出并广泛设计了一系列新型存储器，包括阻变存储器(Resistive Random Access Memory，RRAM)、相变存储器(Phase Change Memory，PCM)和自选转移矩磁性存储器(Spin Transfer Torque-Megnetic Random Access Memory，STT-MRAM)。然而，这些新型存储器器件具有双端结构和电阻式的开关，它们的输入不能与输出分隔开。因此，对它们进行读取操作，必须使用电流灵敏放大器(Current SensitiveAmplifier，CSA)。电流灵敏放大器占据了大量的芯片面积，使得整体的存储密度降低。
发明内容
(一)要解决的技术问题
为解决现有技术中新型存储器器件中需要采用CSA进行读取操作从而占据芯片面积造成存储密度降低的技术问题，本发明提供了一种互补型存储单元及其制备方法、互补型存储器。
(二)技术方案
本发明的一个方面公开了一种互补型存储单元，其中，包括：控制晶体管、上拉二极管和下拉二极管，控制晶体管，用于控制存储单元的读写；上拉二极管，一端连接于正选择线，另一端连接于控制晶体管的源端，用于控制高电平输入；下拉二极管，一端连接于负选择线，另一端连接于控制晶体管的源端，用于控制低电平输入；其中，上拉二极管与下拉二极管在第一方向上相互对称设置。
可选地，控制晶体管的漏端与位线连接，栅极与字线连接。
可选地，当互补型存储单元的存储状态为1时，上拉二极管和下拉二极管的开启方向指向控制晶体管的源端；当互补型存储单元的存储状态为0时，上拉二极管的开启方向指向正选择线，下拉二极管的开启方向指向负选择线。
可选地，当互补型存储单元的写入状态为1时，字线施加开启电压VDD，位线施加写入电压Vwrite，正选择线和负选择线接地；当互补型存储单元的写入状态为0时，字线施加开启电压VDD，位线接地，正选择线和负选择线施加写入电压Vwrite。
可选地，当互补型存储单元处于读取状态时，字线施加开肩电压VDD，正选择线施加输入电压Vin，负选择线接地，其中：当互补型存储单元存储状态为1时，位线输出的输出电压为高电平；当互补型存储单元存储状态为0时，位线输出的输出电压为低电平。
可选地，当互补型存储单元未被选中时，字线接地；或当互补型存储单元未被选中时，位线施加保护电压VB，VB＝(1/2)Vwrite。
可选地，控制晶体管为MOS管；上拉二极管和下拉二极管为相同的可编程二极管。
可选地，可编程二极管包括：下电极层、介质层和上电极层，下电极层用于支撑可编程二极管，并提供可编程二极管的下电极；介质层形成于下电极层上，用于作为可编程二极管的功能层，以在撤销电信号后保持在稳定状态；上电极层形成于介质层上，用于提供可编程二极管的上电极。
可选地，下电极层由W、Al、Ti、Ta、Ni、Hf、TiN和TaN中的至少一种构成；介质层由钙钛矿型铁电材料、铁电聚合物-PVDF材料以及HfO2基铁电材料中的至少一种具有铁电特性的材料构成，或由带电缺陷的介质材料构成；上电极层由W、Al、Cu、Ru、Ti、Ta、TiN、TaN、IrO2、ITO和IZO中的至少一种构成。
可选地，HfO2基铁电材料为掺杂Zr、Al、Si和La中至少一种元素的HfO2基材料。
本发明的另一个方面公开了一种互补型存储器，具有多个上述的互补型存储单元组成的阵列结构。
本发明的另一个方面公开了一种上述的互补型存储单元的制备方法，包括：形成控制晶体管，控制晶体管用于控制存储单元的读写；在所述控制晶体管上在第一方向上对称形成上拉二极管和下拉二极管。
(三)有益效果
本发明公开了一种互补型存储单元及其制备方法、互补型存储器。其中，互补型存储单元包括：控制晶体管、上拉二极管和下拉二极管，控制晶体管，用于控制存储单元的读写；上拉二极管，一端连接于正选择线，另一端连接于控制晶体管的源端，用于控制高电平输入；下拉二极管，一端连接于负选择线，另一端连接于控制晶体管的源端，用于控制低电平输入；其中，上拉二极管与下拉二极管在第一方向上相互对称设置。基于上述互补型存储单元的设计，使得本发明的互补型存储器能够在不需要灵敏电流放大器等复杂电路的情况下，即可以实现电压输出和存储器的各种操作，极大地降低了存储器的电路复杂度，减小了存储器的面积尺寸，提高了存储器存储密度，而且还降低了存储器功耗。
附图说明
图1是根据本发明实施例的互补型存储单元的结构组成示意图；
图2A是根据本发明实施例的互补型存储单元中存储权值1状态的开启方向的示意图；
图2B是根据本发明实施例的互补型存储单元中存储权值0状态的开启方向的示意图；
图3A是根据本发明实施例的可编程二极管的结构组成示意图；
图3B是根据本发明实施例的一可编程二极管的一技术原理示意图；
图3C是根据本发明实施例的另一可编程二极管的另一技术原理示意图；
图3D是根据本发明实施例的可编程二极管的电流-电压特性曲线图；
图4是根据本发明实施例的互补型存储单元的制备方法的流程示意图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚明白，以下结合具体实施例，并参照附图，对本发明进一步详细说明。
需要说明的是，在附图或说明书正文中，未绘示或描述的实现方式，均为所属技术领域中普通技术人员所知的形式，并未进行详细说明。此外，上述对各元件和方法的定义并不仅限于实施例中提到的各种具体结构、形状或方式，本领域普通技术人员可对其进行简单地更改或替换。
还需要说明的是，实施例中提到的方向用语，例如“上”、“下”、“前”、“后”、“左”、“右”等，仅是参考附图的方向，并非用来限制本发明的保护范围。贯穿附图，相同的元素由相同或相近的附图标记来表示。在可能导致对本发明的理解造成混淆时，将省略常规结构或构造。
并且图中各部件的形状和尺寸不反映真实大小和比例，而仅示意本发明实施例的内容。另外，在权利要求中，不应将位于括号之间的任何参考符号构造成对权利要求的限制。
再者，单词“包含″不排除存在未列在权利要求中的元件或步骤。位于元件之前的单词“一”或“一个”不排除存在多个这样的元件。
说明书与权利要求中所使用的序数例如“第一”、“第二”、“第三”等的用词，以修饰相应的元件，其本身并不意味着该元件有任何的序数，也不代表某一元件与另一元件的顺序或是制造方法上的顺序，这些序数的使用仅用来使具有某命名的一元件得以和另一具有相同命名的元件能做出清楚区分。
本领域那些技术人员可以理解，可以对实施例中的设备中的模块进行自适应性地改变并且把他们设置在与该实施例不同的一个或多个设备中。可以把实施例中的模块或单元或组件组合成一个模块或单元或组件，以及此外可以把他们分成多个子模块或子单元或子组件。除了这样的特征和/或过程或者单元中的至少一些是相互排斥之外，可以采用任何组合对本说明书(包括伴随的权利要求、摘要和附图)中公开的所有特征以及如此公开的任何方法或者设备的所有过程或单元进行组合。除非另外明确陈述，本说明书(包括伴随的权利要求、摘要和附图)中公开的每个特征可以由提供相同、等同或相似目的的代替特征来代替。并且，在列举了若干装置的单元权利要求中，这些装置中的若干个可以是通过同一个硬件项来具体体现。
类似地，应当理解，为了精简本发明并帮助理解各个公开方面的一个或多个，在上面对本发明的示例性实施例的描述中，本发明的各个特征有时被一起分组到单个实施例、图、或者对其的描述中。然而，并不应将该公开的方法解释成反映如下意图：即所要求保护的本发明要求比在每个权利要求中所明确记载的特征更多的特征。更确切地说，如下面的权利要求书所反映的那样，公开方面在于少于前面公开的单个实施例的所有特征。因此，遵循具体实施方式的权利要求书由此明确地并入该具体实施方式，其中每个权利要求本身都作为本发明的单独实施例。
为解决现有技术中新型存储器器件中需要采用CSA进行读取操作从而占据芯片面积造成存储密度降低的技术问题，本发明提供了一种互补型存储单元及其制备方法、互补型存储器。
如图1所示，本发明的一个方面公开了一种互补型存储单元100，其中，包括：控制晶体管101、上拉二极管201和下拉二极管301，控制晶体管101用于控制该互补型存储单元的读写；上拉二极管201一端连接于正选择线401，另一端连接于控制晶体管101的源端，用于控制高电平输入；下拉二极管301一端连接于负选择线501，另一端连接于控制晶体管101的源端，用于控制低电平输入；其中，上拉二极管201与下拉二极管301在第一方向上相互对称设置。
根据本发明的实施例，控制晶体管101的漏端与位线601连接，栅极与字线701连接。
因此，通过控制晶体管101和两个相互对称设置的二极管，构成了本发明的互补型存储单元100，使得其可以作为权值1或0的输入单元，也即权值单元。基于上述互补型存储单元的设计，可以使得电流输出信号转化为电压输出，以增大噪声容限，可以解决电阻型存储器中因灵敏放大器等复杂电路造成功耗和操作延时问题。
表1
如图2A和表1所示，根据本发明的实施例，当互补型存储单元100的存储状态为1时，上拉二极管201和下拉二极管301的开启方向指向控制晶体管101的源端。
其中，开启方向可以理解为该上拉二极管201和下拉二极管301中各自电流的流向，即开启方向指向控制晶体管101的源端，则意味着上拉二极管201的电流流向该控制晶体管101的源端，下拉二极管301的电流也流向该控制晶体管101的源端。
如图2B和表1所示，根据本发明的实施例，当互补型存储单元100的存储状态为0时，上拉二极管201的开启方向指向正选择线401，下拉二极管301的开启方向指向负选择线501。
其中，开启方向可以理解为该上拉二极管201和下拉二极管301中各自电流的流向，即开启方向指向正选择线401，则意味着上拉二极管201的电流流向正选择线401；开启方向指向负选择线501，下拉二极管301的电流对应流向负选择线501。
如图1-图2B和表1所示，根据本发明的实施例，当互补型存储单元100的写入状态为1时，字线701施加开启电压VDD，位线601施加写入电压Vwrite，正选择线401和负选择线501接地。对应地，当互补型存储单元100的写入状态为0时，字线701施加开启电压VDD，位线601接地，正选择线401和负选择线501施加写入电压Vwrite。
如图1-图2B和表1所示，根据本发明的实施例，当互补型存储单元100处于读取状态时，字线施加开启电压VDD，正选择线401施加输入电压Vin，负选择线501接地，其中：当互补型存储单元100存储状态为1时，位线601输出的输出电压为高电平；当互补型存储单元100存储状态为0时，位线601输出的输出电压为低电平。
其中，在本发明的实施例中，当互补型存储单元100的存储状态为1或0时，即该互补型存储单元处于该存储状态时存储的权值为1或0。
如图1-图2B和表1所示，根据本发明的实施例，当互补型存储单元100未被选中时，字线701接地。或者，当互补型存储单元100未被选中时，位线601施加保护电压VB，VB＝(1/2)Vwrite。
根据本发明的实施例，控制晶体管101为MOS管，即金属氧化物半导体(MetalOxide Semiconductor，即MOS)结构晶体管，例如PMOS管或NMOS管；上拉二极管201和下拉二极管301为相同的可编程二极管。
如图3A所示，根据本发明的实施例，可编程二极管300包括：下电极层330、介质层320和上电极层310，下电极层330用于支撑可编程二极管300，并提供可编程二极管300的下电极；介质层320形成于下电极层330上，用于作为可编程二极管300的功能层，以在撤销电信号后保持在稳定状态；上电极层310形成于介质层320上，用于提供可编程二极管300的上电极。
根据本发明的实施例，在向下电极层330施加正的读取电压Vr时，该可编程二极管至少存在以下两个状态：
状态1：流过二极管的电流绝对值小于施加同样大小的负读取电压-Vr的电流绝对值；
状态2：流过二极管的电流绝对值大于施加同样大小的负读取电压-Vr的电流绝对值。
在向该可编程二极管施加一个特定绝对值的读取电压Vr时，正向电流与负向电流绝对值比值最大的状态为正向最高态，正向电流与负向电流绝对值比值最小的状态为负向最高态。此外，可编程二极管需要在不同的内部状态下，被施加一个特定绝对值的读取电压时，正向电流和负向电流绝对值的比值可取正向最高态和负向最高态的多个值或者连续变化的值，使得该可编程二极管能够处于不同的多个状态或连续变化的状态，以实现对电流流向的调节。此外，当可编程二极管用于电阻型的存储器时，可以以正向电压作为读取电压，正向导通的状态可以视为低阻态，反向导通状态为高阻态，分别用于存储0和1。
根据本发明的实施例，可编程二极管300可以是可编程的具有铁电材料的二极管，即铁电二极管。下电极层330由W、Al、Ti、Ta、Ni、Hf、TiN和TaN中的至少一种构成；介质层320由钙钛矿型铁电材料、铁电聚合物-PVDF材料以及HfO2基铁电材料中的至少一种具有铁电特性的材料构成，或由带电缺陷的介质材料构成；上电极层310由W、Al、Cu、Ru、Ti、Ta、TiN、TaN、IrO2、ITO和IZO中的至少一种构成。
如图3B所示，在具有铁电特性的材料构成的介质层320中，该介质层320的铁电薄膜在极化前，会在与上电极和下电极接触的地方各自形成肖特基结，即肖特基接触。当极化之后，极化电场会导致电子的定向移动。如图3B(a)所示，左侧的电子移动向铁电薄膜内部，导致界面处的肖特基势垒增强；右侧的电子移动向界面处，降低了肖特基势垒。当电子聚集到一定的量就形成了欧姆接触，这样一边是肖特基接触，另一边是欧姆接触，就形成了单向导通的二极管。当电畴翻转，极化电场方向发生变化，电子移动的方向也翻转，导致右侧是肖特基接触，左侧是欧姆接触，二极管导通方向也随即发生翻转，如图3B(b)所示。
在本发明的实施例中，由于上述的铁电二极管具有铁电翻转实现的断电保持特性(即当该铁电二极管在失去电信号时，仍然具有保持稳定状态的特性)，使得本发明的上述互补型存储器的操作响应速度达到纳秒级，以实现内存的应用。
如图3C所示，根据本发明的实施例，可编程二极管300还可以是具有带电缺陷较多的介质材料的二极管。由于介质层320中的介质薄膜采用了带电缺陷较多的介质材料制备，使得介质层320中可以存在大量带电的缺陷，如带正电的氧空位。在电场的作用下缺陷向界面区聚集，导致原本的肖特基接触被破坏。从而形成了一边为肖特基接触，另一边为欧姆接接触的情况，进而形成了二极管的单向导通特性，如图3C(a)所示。在该二极管被施加反向电压后，缺陷向另一侧聚集，该二极管导通方向发生翻转，如图3C(b)所示。
因此，当在下电极330与上电极310间施加一个大于该二极管300的正向阈值电压V0＝6V的电压时，该二极管300被正向极化，表现为在下电极330上施加正的读取电压Vr时，流过二极管300的电流绝对值大于施加同样大小的负读取电压-Vr的电流绝对值，且断电后保持相应的稳定特性；而在电极101与电极102间施加一个小于负向阈值电压-V0的电压时，二极管300被负向极化，表现为在下电极330上施加正的读取电压Vr时，流过二极管300的电流绝对值小于施加同样大小的负读取电压-Vr的电流绝对值，且断电后保持相应的特性。可见，可编程二极管300在正向极化时与负向极化时均可以保持良好的断电保持特性，具体如图3D所示。具体地，该断电保持特性为该可编程二极管300被撤销电信号后仍可以保持稳定状态的性质。
根据本发明的实施例，HfO2基铁电材料为掺杂Zr、Al、Si和La中至少一种元素的HfO2基材料，以更好地达到上述的断电保持特性。
基于上述的可编程二极管，使得本发明的上述对称型存储单元具有断电保持特性，且该断电保持特性由于其自身材料特性决定使得其功耗降低，另一方面，通过第一控制晶体管和第二控制晶体管的配合之下，使得本发明的对称型存储单元在存储权值1或0的同时，可以有效防止权值单元的电流过大。
本发明的另一个方面公开了一种互补型存储器，具有多个上述的互补型存储单元100组成的阵列结构。
因此，通过上述的互补型存储单元100，使得本发明的互补型存储器可以达到纳秒级别的操作响应速度，从而有效解决操作延时的问题。而且，借助于该互补型存储单元100，可以实现电流信号输出转换为电压信号输出，以增大噪声容限，使得本发明的互补型存储器直接省去灵敏放大器等复杂的读取电路，节约存储器面积，极大地减小存储器的实际面积，降低存储器功耗。
如图1和图4所示，本发明的另一个方面公开了一种上述的互补型存储单元100的制备方法，包括：
S410：形成控制晶体管101，控制晶体管101用于控制存储单元100的读写；
S420：在所述控制晶体管101上在第一方向上对称形成上拉二极管201和下拉二极管301。
在S410中，对于控制晶体管101的制备过程可以依据现有技术中提供的关于MOS管的制备工艺进行，具体可以涉及PMOS管和NMOS管等制备工艺。
在S420中，对于控制晶体管101上的上拉二极管201和下拉二极管301的制备过程，由于上拉二极管201和下拉二极管301是在第一方向上对称设置，且二者为相同的可编程二极管。因此，可以考虑对上拉二极管201和下拉二极管301的同时制备，当然也可以先制备上拉二极管201，再制备下拉二极管301或者先制备下拉二极管301，再制备上拉二极管201。
在本发明的实施例中，可编程的上电极层310和下电极层330可以通过电子束蒸发、化学气相沉积、脉冲激光沉积、原子层沉积、以及各种溅射工艺中的一种或至少两种的组合工艺进行制备，其制备的电极厚度和形状多样，在本发明中不作限制。
对于介质层320的制备工艺，本发明以掺杂的HfO2基介质层320为例进行说明。其中，可以将Zr、A1、Si、La等元素中至少之一在制备工艺中掺入HfO2材料得到该介质层320。掺杂方式可以是原子层沉积(ALD)循环生长的方式，也可以是共溅射的(Co-sputtered)方法。元素的掺杂浓度从0.1％到50％不等。之后进行退火处理，退火温度在400℃～1000℃之间，退火时间在30s-300s之间。
为使得本领域技术人员能够更好的理解，在本发明的实施例中，如图3A所示，以TiN材料的下电极层330、Hf0.5Zr0.5O2材料的介质层320和TiN材料的上电极层310为例，对上拉二极管201和下拉二极管301其中任一二极管的制备过程作详细的说明，具体如下：
S421：形成下电极层330。下电极层330可以采用化学电镀工艺或者溅射工艺形成。作为优选，可以采用溅射工艺形成该可编程二极管的TiN材料的下电极。其中，该下电极层330的厚度可以在10nm～500nm之间。下电极层330的制备工艺具体可以采用以下工艺条件：溅射功率为25W～500W；反应压强为0.1Pa～100Pa；通入Ar气流量为0.5sccm～100sccm。
S422：形成介质层320。在下电极层330上形成掺杂的HfO2基铁电材料薄膜。作为优选，可以采用原子层沉积工艺循环生长HfO2和ZrO2的方式生长Hf0.5Zr0.5O2层作为介质层320，具体可以采用以下工艺条件：制备功率为25W～500W；反应压强为0.1Pa～100Pa；通Ar气流量为60sccm；反应温度为250℃～300℃；介质层生长速率约0.07nm/cycle。其中，生长一个循环的(cycle)HfO2，紧接着生长一个循环ZrO2。如此往复，两种材料1∶1混合沉积形成该介质层320。
S423：退火。退火温度在400℃～1000℃之间，退火时间在30s～300s之间。作为优选，可以采用400℃退火温度、退火时长30s，以形成最终的Hf0.5Zr0.5O2材料的介质层320。
S424：形成上电极层310。与下电极层330的制备工艺类似，作为优选方案，可以采用TiN作为制备材料，通过溅射工艺进行制备。其中，该上电极层310的厚度可以在10nm～500nm之间。该上电极层310的具体制备工艺条件如下：溅射功率为25W～500W；反应压强为0.1Pa～100Pa；通入Ar气流量为0.5sccm～100sccm。
基于上述制备方法，可以得到如图3A所示本发明实施例的可编程二极管器件。如图3D所示，当对该可编程二极管外加偏扫描电压0到6V之后，该可编程二极管表现为正向开启的二极管特性；当对该可编程二极管外加偏扫描电压0到-6V之后，可编程二极管表现为反向开启的二极管特性。即该可编程二极管展现了良好的电流流向调节效果。借此，本发明的互补型存储单元实现了电流流向的调节，使得本发明的互补型存储器具有极高的实用性、科研和商业价值。
至此，已经结合附图对本发明实施例进行了详细描述。
以上所述的具体实施例，对本发明的目的、技术方案和有益效果进行了进一步详细说明，所应理解的是，以上所述仅为本发明的具体实施例而已，并不用于限制本发明，凡在本发明的精神和原则之内，所做的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (5)
1.一种互补型存储单元，其特征在于，包括：
控制晶体管，用于控制所述存储单元的读写；
上拉二极管，一端连接于正选择线，另一端连接于所述控制晶体管的源端，用于控制高电平输入；
下拉二极管，一端连接于负选择线，另一端连接于所述控制晶体管的源端，用于控制低电平输入；
其中，所述上拉二极管与所述下拉二极管在第一方向上相互对称设置；
所述控制晶体管的漏端与位线连接，栅极与字线连接；
当所述互补型存储单元的存储状态为1时，所述上拉二极管和下拉二极管的开启方向指向所述控制晶体管的源端；
当所述互补型存储单元的存储状态为0时，所述上拉二极管的开启方向指向正选择线，所述下拉二极管的开启方向指向负选择线；
当所述互补型存储单元的写入状态为1时，所述字线施加开启电压VDD，所述位线施加写入电压Vwrite，所述正选择线和负选择线接地；
当所述互补型存储单元的写入状态为0时，所述字线施加开启电压VDD，所述位线接地，所述正选择线和负选择线施加写入电压Vwrite；
当所述互补型存储单元处于读取状态时，字线施加开启电压VDD，正选择线施加输入电压Vin，负选择线接地，其中：
当互补型存储单元存储状态为1时，位线输出的输出电压为高电平；
当互补型存储单元存储状态为0时，位线输出的输出电压为低电平；
其中，当所述互补型存储单元未被选中时，
所述字线接地；或
所述位线施加保护电压VB，VB＝(1/2)Vwrite；
其中，
所述控制晶体管为MOS管；
所述上拉二极管和所述下拉二极管为相同的可编程二极管；
其中，所述可编程二极管包括：
下电极层，用于支撑所述可编程二极管，并提供所述可编程二极管的下电极；
介质层，形成于所述下电极层上，用于作为所述可编程二极管的功能层，以在撤销电信号后保持在稳定状态；
上电极层，形成于所述介质层上，用于提供所述可编程二极管的上电极；
在向下电极层330施加正的读取电压Vr时，该可编程二极管至少存在以下两个状态：
状态1：流过二极管的电流绝对值小于施加同样大小的负读取电压-Vr的电流绝对值；
状态2：流过二极管的电流绝对值大于施加同样大小的负读取电压-Vr的电流绝对值；
在向该可编程二极管施加一个特定绝对值的读取电压Vr时，正向电流与负向电流绝对值比值最大的状态为正向最高态，正向电流与负向电流绝对值比值最小的状态为负向最高态；此外，可编程二极管在不同的内部状态下，被施加一个特定绝对值的读取电压时，正向电流和负向电流绝对值的比值取正向最高态和负向最高态的多个值或者连续变化的值，使得该可编程二极管处于不同的多个状态或连续变化的状态，以实现对电流流向的调节；而且，当可编程二极管用于电阻型的存储器时，以正向电压作为读取电压，正向导通的状态可以视为低阻态，反向导通状态为高阻态，分别用于存储0和1。
2.根据权利要求1所述的互补型存储单元，其特征在于，
所述下电极层由W、Al、Ti、Ta、Ni、Hf、TiN和TaN中的至少一种构成；
所述介质层由钙钛矿型铁电材料、铁电聚合物-PVDF材料以及HfO2基铁电材料中的至少一种具有铁电特性的材料构成，或由带电缺陷的介质材料构成；
所述上电极层由W、Al、Cu、Ru、Ti、Ta、TiN、TaN、IrO2、ITO和IZO中的至少一种构成。
3.根据权利要求2所述的互补型存储单元，其特征在于，所述HfO2基铁电材料为掺杂Zr、Al、Si和La中至少一种元素的HfO2基材料。
4.一种互补型存储器，具有多个权利要求1-3中任一项所述的互补型存储单元组成的阵列结构。
5.一种权利要求1-3中任一项所述的互补型存储单元的制备方法，其特征在于，包括：
形成控制晶体管，所述控制晶体管用于控制所述存储单元的读写；
在所述控制晶体管上在第一方向上对称形成上拉二极管和下拉二极管。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010860293.6A CN112002364B (zh) | 2020-08-24 | 2020-08-24 | 互补型存储单元及其制备方法、互补型存储器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN202010860293.6A CN112002364B (zh) | 2020-08-24 | 2020-08-24 | 互补型存储单元及其制备方法、互补型存储器 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN112002364A CN112002364A (zh) | 2020-11-27 |
| CN112002364B true CN112002364B (zh) | 2023-05-05 |
Family
ID=73470289
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN202010860293.6A Active CN112002364B (zh) | 2020-08-24 | 2020-08-24 | 互补型存储单元及其制备方法、互补型存储器 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN112002364B (zh) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104734689A (zh) * | 2013-12-17 | 2015-06-24 | 英特尔公司 | 低功率的静电放电鲁棒的线性驱动器 |
| CN111145810A (zh) * | 2019-12-19 | 2020-05-12 | 华东师范大学 | 一种基于fdsoi器件背栅结构的静态随机存取存储器 |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6480413B2 (en) * | 2000-02-24 | 2002-11-12 | Epitaxial Technologies Llc | Two-dimensional resonant tunneling diode memory cell |
| KR100527559B1 (ko) * | 2004-02-05 | 2005-11-09 | 주식회사 하이닉스반도체 | 직렬 다이오드 셀을 이용한 불휘발성 메모리 장치 |
| KR101001145B1 (ko) * | 2008-12-26 | 2010-12-17 | 주식회사 하이닉스반도체 | 상변환 메모리 장치의 내부전압 생성회로 및 생성방법 |
| US8611058B2 (en) * | 2011-08-23 | 2013-12-17 | Micron Technology, Inc. | Combination ESD protection circuits and methods |
| US9741413B2 (en) * | 2014-09-25 | 2017-08-22 | Kilopass Technology, Inc. | Methods of reading six-transistor cross-coupled thyristor-based SRAM memory cells |
-
2020
- 2020-08-24 CN CN202010860293.6A patent/CN112002364B/zh active Active
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104734689A (zh) * | 2013-12-17 | 2015-06-24 | 英特尔公司 | 低功率的静电放电鲁棒的线性驱动器 |
| CN111145810A (zh) * | 2019-12-19 | 2020-05-12 | 华东师范大学 | 一种基于fdsoi器件背栅结构的静态随机存取存储器 |
Non-Patent Citations (1)
| Title |
|---|
| Complementary Memory Cell Based on Field-Programmable Ferroelectric Diode for Ultra-low Power Current-SA Free BNN Applications;罗庆等;《IEEE Xplore》;20200213;IEDM19-931至IEDM19-934 * |
Also Published As
| Publication number | Publication date |
|---|---|
| CN112002364A (zh) | 2020-11-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7933139B2 (en) | One-transistor, one-resistor, one-capacitor phase change memory | |
| US9029187B1 (en) | Using multi-layer MIMCAPs with defective barrier layers as selector element for a cross bar memory array | |
| Zhuang et al. | Novel colossal magnetoresistive thin film nonvolatile resistance random access memory (RRAM) | |
| US7180772B2 (en) | High-density NVRAM | |
| US8293600B2 (en) | Thermally stabilized electrode structure | |
| US8780607B2 (en) | Select devices for memory cell applications | |
| WO2018063308A1 (en) | Two transistor, one resistor non-volatile gain cell memory and storage element | |
| JP2007536680A (ja) | 不揮発性プログラマブルメモリ | |
| JP2008022007A (ja) | 可変抵抗物質を含む不揮発性メモリ素子及びその製造方法 | |
| JP2013157469A (ja) | 可変抵抗素子、及び、不揮発性半導体記憶装置 | |
| US7286388B1 (en) | Resistive memory device with improved data retention | |
| US9349445B2 (en) | Select devices for memory cell applications | |
| JP6606177B2 (ja) | 金属カルコゲナイドを含むデバイス | |
| Schenk et al. | A new generation of memory devices enabled by ferroelectric hafnia and zirconia | |
| US20240274189A1 (en) | Semiconductor memory devices with differential threshold voltages | |
| US8284597B2 (en) | Diode memory | |
| US10553792B2 (en) | Textured memory cell structures | |
| TWI549263B (zh) | 記憶體結構及其製備方法 | |
| CN112002362B (zh) | 对称型存储单元及bnn电路 | |
| CN112002364B (zh) | 互补型存储单元及其制备方法、互补型存储器 | |
| WO2022040859A1 (zh) | 互补型存储单元及其制备方法、互补型存储器 | |
| Lu et al. | State-of-the-art flash memory devices and post-flash emerging memories | |
| US20170062522A1 (en) | Combining Materials in Different Components of Selector Elements of Integrated Circuits | |
| US20170062524A1 (en) | Current Selectors Formed Using Single Stack Structures | |
| KR102272796B1 (ko) | 2단자 저항변화 메모리 및 이의 제조방법, 이를 포함하는 크로스포인트 어레이 구조의 메모리 시스템 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant |