JP2016031274A - 抵抗変化素子を用いたデジタル温度センサ及びコントローラ - Google Patents

Abstract

【課題】
低消費電力のデジタル温度センサ及びそれを用いたコントローラを小面積で提供する。
【解決手段】
本発明のデジタル温度センサは、抵抗変化素子の抵抗値に応じて発振周波数が変化する抵抗制御発振器と、前記抵抗制御発振器が発生させた発振パルスを所定期間数えるカウンタと、を備えている。また本発明のコントローラは、前記デジタル温度センサ、中央演算手段、記憶手段、及び、電源制御手段を少なくとも具備するコントローラであって、前記デジタル温度センサから温度計測の完了を知らせる割り込み信号を受けて、電源制御手段がデジタル温度センサの電源をオフ状態に遷移させる。
【選択図】 図１

Description

本発明は、抵抗変化素子を用いたデジタル温度センサ回路及びそれを搭載したコントローラに関する。

近年、多数のセンサが接続されるセンサ端末を無線通信で接続したセンサネットワーク技術を様々な用途に応用することが検討されている。例えば、温度センサ端末を店舗やオフィスビル内に分散配置し、場所に応じてきめ細やかで高効率の空調自動制御が可能となる。センサネットワーク技術は農業の分野においても、植物工場における温度管理にも活用できる。

また、流通の分野において、冷凍あるいは冷蔵食品を運搬する際に、トラック内あるいは食品に温度センサを取り付けることで温度変化の履歴を記録し、事後的に食品の保管状況を参照することができる。温度センサと警告ブザーを組み合わせ、温度変化の履歴に異常が生じた際に警告音を発生させることが考えられている。

また医療の分野では、心臓ペースメーカに代表されるような体内に埋め込むタイプの治療器において、治療器の温度上昇が１〜２度以内であることが厳しく制限されている。治療器に内蔵された温度センサが規定の温度を超える場合には動作を一時停止させるあるいは動作周波数を下げるなどの機能を有することが求められる。このように、温度センサは様々な分野で利用され、重要な部品の一つになっている。

温度センサが電子機器に組み込まれる典型例としては、温度センサの出力電圧をマイクロコントローラに内蔵されるＡＤ変換器を使ってデジタル化する構成が一般的である。温度センサは、異種の金属導体の一端を電気的に接合し、この両端に温度差を与えると発生する起電力を利用した熱電対が用いられることが多い。

また、半導体集積回路においては、シリコンなどの半導体材料の温度特性を利用して絶対温度に比例する電圧や電流（ＰＴＡＴ電圧／電流と呼ばれる）をバンドギャップ回路により生成できることが特許文献１に開示されている。これらの温度センサの出力電圧、すなわち、温度に比例する電圧はＡＤ変換器でデジタル化され、温度情報としてのデジタル値を記録、演算することで活用することができる。

また、ＡＤ変換器を用いないデジタル化の別の手法としてオシレータの周波数が温度によって変化することを利用したデジタル温度センサが特許文献２に開示されている。

特表２００８−５１３７６６ 特開２０１３−１４０９７９ 特許第５２０１４８７

温度センサを内蔵する無線端末の応用分野が拡大するとともに、その端末の低消費電力性や小型化への要求がますます増大している。バッテリー駆動の無線センサ端末の場合、１０年程度の電池寿命が求められ、システム全体で１０μＡ以下に消費電流を削減する必要がある。しかし、温度センサ部品だけでその動作時消費電流は１０μＡ程度であり、さらにＡＤ変換器の消費電力を含めるとセンス時の消費電流は１００μＡを超えてしまう。

動作が必要な時だけ電源をオンにし、不要の時は電源をオフにして待機電流をゼロにする間欠動作で全体の消費電流を下げるアプローチが有効である。しかし、バンドギャップ回路やＡＤ変換器の電源を再投入する際には、その起動（初期化）に１０μ〜１０ｍ秒の時間が必要であり、その間に無駄に電流が消費される。

また、小型化の観点からは温度センサとマイクロコントローラが個別部品で実装されることは望ましくない。特に体内埋め込み装置など小型化が重要なアプリケーションでは、温度センサがマイクロコントローラに内蔵される、あるいは温度センサに簡単な処理が実行できる論理回路が付与されて一体化されることが望ましい。

マイクロコントローラにＰＴＡＴ電圧生成回路（バンドギャップ回路）とＡＤ変換器を用いてデジタル温度センサを実装する場合、これらの回路はＬＳＩチップ上に占める面積が大きい。そのためチップ内部の至るところに配置して詳細な動作温度をモニタリングすることは事実上困難である。

本発明の目的は、低消費電力かつ小面積のデジタル温度センサ回路それを用いたコントローラを提供することにある。

本発明のデジタル温度センサは、抵抗変化素子の抵抗値に応じて発振周波数が変化する抵抗制御発振器と、前記抵抗制御発振器が発生させた発振パルスを所定期間数えるカウンタと、を備えている。

また本発明のコントローラは、前記デジタル温度センサ、中央演算手段、記憶手段、及び、電源制御手段を少なくとも具備するコントローラであって、前記デジタル温度センサから温度計測の完了を知らせる割り込み信号を受けて、電源制御手段がデジタル温度センサの電源をオフ状態に遷移させるものである。

本発明によれば、低消費電力かつ小面積のデジタル温度センサ及びそれを用いたコントローラを提供できる。

第１の実施形態のシステムＬＳＩの概略図である。 第１の実施形態のデジタル温度センサ回路の回路構成図である。 第１の実施形態で用いる抵抗制御発振器の例を示す図である。 磁気抵抗素子を用いた遅延回路をシリコン基板上に形成した場合の概略断面図である。 第１の実施形態のデジタル温度センサ回路の動作タイミングチャートである。 （ａ）は磁気抵抗素子における抵抗値の温度依存性、（ｂ）は磁気抵抗素子を利用した抵抗制御発振器の発振パルス周波数の温度依存性を示す図である。 第２の実施形態のデジタル温度センサ回路の回路構成図である。 （ａ）は第２の実施形態における抵抗制御発振器の発振パルス周波数の温度依存性、（ｂ）はデジタル温度センサのデジタル出力値と温度との関係を示す図である。 第３の実施形態のデジタル温度センサ回路の回路構成図である。 特許文献３の不揮発性フリップフロップ回路の回路図である。

（第１の実施形態）
以下、図面等を用いて本発明の第１の実施形態について詳述する。

図１は本実施形態のデジタル温度センサ１１０（ＴＤＣ：Time to Digital Converter）が内蔵されたシステムＬＳＩ１００の概略図である。本デジタル温度センサは、温度と相関のあるデジタル値を出力し、タイマー１７０あるいは中央演算ユニット（ＣＰＵ１２０）によって、その動作が制御される。出力されるデジタル値のビット幅は用途に応じて可変であり、典型的には４ビットから１２ビット程度である。このデジタル化された温度情報は、デジタル温度センサ１１０内に設けられたレジスタ（ＴＤＣレジスタ）に格納され、バス１３０を介してＣＰＵ１２０からアクセス可能である。ＣＰＵ１２０は取得された温度情報をＴＤＣレジスタから参照でき、内蔵されるメモリ１４０や入出力インターフェース１５０（Ｉ／Ｏ）に転送可能である。また、ＣＰＵ１２０は温度履歴から温度上昇あるいは下降の勾配などを演算することが可能である。また、ＴＤＣの出力（デジタル温度情報）は、システムＬＳＩ１００の内部電源（Ｖｄｄ）やシステムクロック（ＣＬＫ）を制御する電源制御／クロック制御回路１６０に直接引き渡される。引き渡された温度情報に基づいて自動的にＶｄｄの電圧レベルやＣＬＫ周波数が適切に制御される。電源制御／クロック制御回路１６０は電源制御モジュールとクロック制御モジュールを備えている。

図２は本実施形態のデジタル温度センサ１１０の回路構成図を示している。本センサは、抵抗制御発振器２０１と、抵抗制御発振器の発振パルスＯＳＣをカウントするカウンタ２０２と、カウンタが出力するカウント値ＣＮＴを格納するレジスタ２０３と、これらの諸回路を制御する制御ロジック２０４から構成される。制御ロジック２０４は、図１に示すタイマー１７０あるいはＣＰＵ１２０から温度測定イネーブル信号ＴＳＥを受け、この信号が活性化されると温度測定が開始される。具体的な動作手順に関しては図５を用いて後述する。

図２で用いるカウンタ２０２、レジスタ２０３は一般的なものでよい。カウンタは例えばフリップフロップを多段接続したものを使うことができる。

図３は、抵抗制御発振器２０１の一例を示している。本回路は偶数段の遅延回路３０１とＮＡＮＤゲート３０２によりループが構成されるリングオシレータ３００である。遅延回路３０１は、抵抗値が正あるいは負の温度係数によって変化する抵抗素子３０３，３０４を含んでいる。遅延回路では、専用電源（Ｖ_ＴＤＣ）とＣＭＯＳインバータのＰＭＯＳトランジスタ３０５のソース端子との間に抵抗素子３０３が接続され、さらに接地線（Ｇｎｄ）とＣＭＯＳインバータのＮＭＯＳトランジスタ３０６のソース端子との間に抵抗素子３０４が接続される。

ここで、専用電源Ｖ_ＴＤＣは、システムＬＳＩ内部に共通して分配される電源Ｖｄｄとは電気的に異なり、その電圧は独立して制御される。また、少なくとも本発振器はＶ_ＴＤＣで駆動され、デジタル温度センサ全体がＶ_ＴＤＣで駆動されても良い。また、デジタル温度センサが動作状態である時のみ、Ｖ_ＴＤＣが供給され、それ以外の待機状態はＶ_ＴＤＣの供給が停止される。カウントイネーブル信号ＣＥＮがローレベルの待機状態において、ＮＡＮＤゲート３０２は遅延回路３０１のパルス伝搬を停止させ、その出力ＯＳＣの波形はローレベル固定になる。制御ロジック２０４によりＣＥＮ信号がハイレベルに活性化されるとＮＡＮＤゲート３０２は論理的にインバータとして機能し、リングオシレータ３００は発振パルスを出力する。リングオシレータ３００が出力する発振パルスの周波数は、各遅延回路３０１の抵抗素子３０３、３０４の抵抗値に依存する。すなわち、温度によって抵抗値が変化することにより発振パルス周波数が変化する。

本遅延回路３０１に用いられる抵抗素子３０３，３０４としては、ポリシリコン（多結晶シリコン）抵抗、シリコン基板に不純物を拡散した拡散層抵抗、ウェルを抵抗として使うウェル抵抗などがあり、それらは正の温度係数を有する。その他、配線形成工程で形成可能な抵抗変化型の不揮発メモリ素子、例えば磁気抵抗素子や位相変化素子などが活用できる。本実施形態では、負の温度係数を持つ特徴を有する磁気抵抗素子を活用した例を中心に説明する。

図４は、図２の抵抗素子として磁気抵抗素子４０３、４０４を用い、ｐ基板４１０（ｐ型シリコン基板）上に遅延回路を形成した場合の概略断面図で、遅延回路一段分を示している。ＰＭＯＳトランジスタ４０５がＮウェル４２０上に、ＮＭＯＳトランジスタ４０６がｐ基板４１０上に形成される。更にＰＭＯＳ、ＮＭＯＳ両トランジスタのゲート端子同士が配線ｎ１で接続され、ドレイン拡散層同士が配線ｎ２で接続されて、ＣＭＯＳインバータを構成している。

磁気抵抗素子４０３，４０４は、磁化が固定化される磁性膜（磁化固定層）と、磁化が可変の磁性膜（磁化自由層）と、この２枚の磁性膜に挟まれたトンネル絶縁膜とから形成される。２枚の磁性層の磁化が相対的に平行状態の時にトンネル膜を貫通する抵抗値が低抵抗状態となり、反平行状態の時に高抵抗状態になる性質がある。（近年は、この性質を利用して不揮発メモリに応用する取り組みが盛んに行われている。）ＰＭＯＳトランジスタ４０５のソース端子は磁気抵抗素子４０３の下部電極４０３１（磁化固定層）に接続され、トンネル絶縁膜４０３２を挟んで形成された上部電極４０３３（磁化自由層）は電源Ｖ_ＴＤＣに接続される。同様に、ＮＭＯＳトランジスタ４０６のソース端子はもう一方の磁気抵抗素子４０４の下部電極４０４１（磁化固定層）に接続され、トンネル絶縁膜４０４２を挟んで形成された上部電極４０４３（磁化自由層）はＧｎｄ線に接続される。

図５は本実施形態のデジタル温度センサにおける動作タイミングチャートを示している。

カウントイネーブル信号ＣＥＮがローレベルの時、カウンタ出力ＣＮＴの値はゼロにリセットされている。ＣＥＮ信号がハイレベルに活性化されると、抵抗制御発振器が発振パルスＯＳＣを出力する。カウンタは、ＣＥＮ信号の立ち上がりからラッチ信号ＬＡＴの立ち上りまでの間（Ｔ_ＭＥＡＳ）に発振されたパルス数をカウントする。ＬＡＴ信号の立ち上がり時におけるカウント値はレジスタに取り込まれ（図６中の“Ｖａｌｉｄ“）、出力される（データ出力信号ＤＯＵＴ）。ＣＥＮ信号がローレベルに落ちるとカウンタＣＮＴの値は再びゼロにリセットされる。レジスタを後述する不揮発性素子にすれば、計測後電源Ｖ_ＴＤＣの供給を停止しても、カウント値は次回の温度計測までレジスタに保持できる。

このように、温度によって周波数が変化する発振パルス数を数えることで、温度と相関のあるデジタル値に変換される。発振パルスカウント時間Ｔ_ＭＥＡＳは、制御ロジック内に設けられた設定レジスタの値によって適宜変更できる。また、バイパス回路を追加して抵抗制御発振器の遅延回路の段数を任意に設定できるように変更しても構わない。

図６（ａ）は磁気抵抗素子の抵抗値の温度依存性、図６（ｂ）は発振周波数の温度依存性を示している。磁気抵抗素子の抵抗値は温度に対して減少する負の温度係数を有しており、その変化率は反平行状態の方が大きい。その結果、発振周波数は温度上昇に伴って増加し、発振周波数の温度に対する感度は反平行状態の方が大きくなる。図３に示す抵抗制御発振器において、磁気抵抗素子を用いる場合は反平行状態に書き込むための書き込み回路を設けることが望ましい。しかし、磁化自由層の磁化のみを変える程度の磁場を外部から印加することで簡単に反平行状態にすることができるため、書き込み回路を省略することが可能である。

次に、本実施形態と特許文献２との相違について述べる。特許文献２に開示されたデジタル温度センサ回路は、バンドギャップ回路によって生成されたＰＴＡＴ電流に比例して発振周波数が変化する発振器が用いられている点が本実施形態と異なる。従って特許文献２による構成は、ＡＤ変換器が不要になる利点があるものの、バンドギャップ回路が必要である。バンドギャップ回路を用いる欠点は、その回路面積が大きいことと、電源投入時において定常状態になるまでに数１００μ秒以上の待ち時間が必要であること、及び、待機時に１μＡ程度の待機電流が流れることがあげられる。一方、ＡＤ変換器だけでなくバンドギャップ回路も不要になる本実施形態の構成によれば、デジタル回路のみでデジタル温度センサが実現できる。そのためこれらの欠点をなくすことができる。すなわち、小面積、高速復帰、且つ待機電流が極めて低いデジタル温度センサを実現することが可能となる。さらに、商用の自動配置配線ツールを使ってシステムＬＳＩの至る所にデジタル温度センサを配置することが容易となる。

小面積にできる点について詳細に述べる。本実施形態の温度センサはバンドギャップ回路に比べて1/10〜1/100に小面積化できる。バンドギャップ回路は静的電流を削減しようとすればするほどメガオーム級の抵抗素子が必要となる。集積回路内で形成可能な抵抗素子としては，ポリシリコン抵抗，拡散抵抗，ウェル抵抗などがあるが、そのシート抵抗は数100Ω〜数kΩであり，面積が非常に大きくなる。一方本実施形態の温度センサでは、不揮発性抵抗素子をリングオシレータに組み込んだ場合、不揮発性抵抗素子は配線工程に形成されしかも微小サイズなので、面積オーバヘッドはほとんど生じない。

次に待ち時間と待機電流について詳細に述べる。本実施形態の温度センサは、測定開始の待ち時間がほぼゼロである。そのため待機時はその回路の電源を切断して待機電流をカットすることができる。一方バンドギャップ回路は、定常状態になるまで数１００μｓ以上の待ち時間が発生する。待ち時間をなくすために回路を常時オン状態にすると待機電流が流れてしまう。また間欠動作で動かすと、この待ち時間の間にチップの急激な温度上昇があると測定が手遅れになってしまう。

本実施形態のデジタル温度センサ回路は、その一部あるいは全体に電源スイッチを設けて待機時におけるリーク電流をゼロにすることが容易である。例えば、抵抗制御発振器とカウンタに電源スイッチを設け、制御ロジックがイネーブル信号ＣＥＮを活性化する直前に電源スイッチをオンにし、ＣＥＮ信号を不活性にした後すぐに電源スイッチをオフにする制御を加えても良い。

なお本実施形態ではレジスタ２０３として前述の一般的なフリップフロップではなく、不揮発性素子例えば磁気抵抗素子を用いてもよい。反平行状態では磁気抵抗素子の抵抗値は低く、平行状態では高い。この抵抗値の大小の差をカウント値の保存機能として用いる。なお抵抗値の温度変化に影響されないよう高低の抵抗値に十分な差を設けておくとよい。このようにすると電源再投入時にその抵抗の大小をセンスすることで電源切断直前の状態を取り出すことができる。

また本実施形態ではカウンタ２０２とは別にレジスタ２０３を設けている。しかし一般的なカウンタ例えば前述のフリップフロップを多段接続したもの等は、電源が接続されていればカウント値を記憶しているので、レジスタの機能もある。そのため図２のレジスタは省略することができる。省略した場合図２のＬＡＴ信号は制御ロジック２０４からカウンタ２０２に入力する。

また図３に示したリングオシレータでは、温度に関する発振周波数の感度を上げるために抵抗素子を電源Ｖ_ＴＤＣ側と接地Ｇｎｄ側の両方に挿入している。しかし感度の要求がそれほど高くない、チップ上の抵抗素子の面積を極力小さくしたい、または、抵抗素子の温度係数が大きい等の場合は片方に挿入するだけでもよい。

また、カウンタ後段のレジスタや制御ロジックの設定レジスタに、特許文献３に開示される不揮発性フリップフロップ回路（一例を図１０に示す）を導入すれば、デジタル温度センサ回路全体に対して電源スイッチを設けて間欠動作させることも可能である。

本実施形態では抵抗温度素子として磁気抵抗素子を用いたがこれに限らず、金属酸化物抵抗変化素子、固体電解質抵抗素子等も用いることができる。
（第２の実施形態）
図７は、本発明のデジタル温度センサの第２の実施形態を示す図である。負の温度係数を持つ抵抗素子が用いられる抵抗制御発振器７０１と、正の温度係数を持つ抵抗素子が用いられる抵抗制御発振器７０２を用いる。例えば、抵抗制御発振器７０１の抵抗素子には磁気抵抗素子が用いられ、抵抗制御発振器７０２の抵抗素子には拡散抵抗を用いる。

図８（ａ）に示す様に、抵抗制御発振器７０１の出力ＯＳＣ１の周波数は温度上昇に伴い増加する。これに対し、抵抗制御発振器７１１の出力ＯＳＣ２の周波数は温度上昇に伴い減少する。カウンタ７０２が発生させた発振パルスＯＳＣ１のカウント値ＣＮＴ１は、制御ロジック７０４からのＬＡＴ信号を受けて後段のラッチ回路７０３に取り込まれる。同様にカウンタ７１２が発生させた発振パルスＯＳＣ２のカウント値ＣＮＴ２も、ＬＡＴ信号を受けて後段のラッチ回路７１３に取り込まれる。減算器７０５は、２つのカウント値ＣＮＴ１とＣＮＴ２の差分を演算し、その結果ＣＮＴが符号付き整数としてレジスタ７０６に格納する。本実施形態においては、正と負の温度係数を持つ２つの発振器を用いることで、図８（ｂ）に示す様に温度感度が改善される。
（第３の実施形態）
図９は、本発明のデジタル温度センサの第３の実施形態を示す図である。温度とカウント値は比例関係ではなく非線形である。カウンタ値ＤＣＮＴから温度情報を得るためには、予めカウンタ値と温度の較正カーブ、較正テーブル等を作成しておき、測定したカウンタ値をそれと照合して温度情報を得る。本実施形態では、この非線形性を補正するデジタル補正回路９０７が備わっている。

なお、抵抗制御発振器９０１、カウンタ９０２、ＣＮＴレジスタ９０３、制御ロジック９０４は、それぞれ図２の抵抗制御発振器２０１、カウンタ２０２、レジスタ２０３、制御ロジック２０４と同様のものである。

典型的な補正方法としては、多項近似式を用いる方法がある。この方法の場合、デジタル補正回路９０７に入力される補正パラメータ９０８は、多項近似式の係数である。補正パラメータは、あらかじめ環境温度Ｙに対するカウント値ＣＮＴの値を調べておくことで決定できる。例えば、２次式近似であれば、Ｙ＝ａ２×ＣＮＴ^２＋ａ１×ＣＮＴ＋ａ０の式で温度と線形関係にあるＹの値に変換でき、ａ０、ａ１、ａ２が補正パラメータである。このデジタル補正は、固定小数演算、あるいは浮動小数演算の専用デジタルシグナルプロセサ（ＤＳＰ）で実現されても構わない。補正の結果得られた温度情報Ｙは補正結果レジスタ９０９に一旦出力され、そのあとＣＰＵ等に取り込まれる（ＤＹ）。
（第４の実施形態）
次に、本発明の第４の実施形態を説明する。本実施形態はデジタル温度センサを用いたマイクロコントローラである。本マイクロコントローラは、図１で述べたシステムＬＳＩ１００を構成する機能モジュールであるデジタル温度センサ１１０、ＣＰＵ１２０、メモリ１４０等で構成されている。

応用例の一つとして、定期的に環境温度の測定を行い、取得した温度が所定の温度を超える場合に警告アラームを発すると同時に温度履歴情報を基地局に無線送信する場合を取り上げる。ここで、無線通信時は外部通信インターフェース（入出力インターフェース１５０）を通じて無線チップ（図示せず）と通信する。

各機能モジュールの電源やシステムクロックの供給はタイマー１７０からの割り込みフラグによって制御される。この割り込みフラグはあらかじめ設定された時間間隔τで定期的に発行される。割り込みフラグが発行されるまでの待機状態においては、タイマー１７０と電源制御／クロック制御回路１６０（電源制御モジュールとクロック制御モジュールを含む）、および入出力インターフェース１５０の電源が導通状態であり、その他の機能モジュールの電源は非導通状態である。この時、クロック制御モジュールにはタイマーに専用クロックが提供されるのみであって、ＣＰＵ１２０へ提供されるシステムクロックは停止状態である。

例えば、時刻Ｔ１にタイマーの割り込みフラグがセットされると、電源制御モジュールはデジタル温度センサの電源を導通状態にする。タイマー１７０の割り込みフラグの発行を受け、デジタル温度センサ１１０は温度計測を開始する。その計測結果はデジタル温度センサ１１０内のレジスタに格納され、デジタル温度センサ１１０は計測完了フラグを発行する。

電源制御モジュールは、計測完了フラグを受け取ると、ＣＰＵ１２０及びメモリ１４０の電源を導通状態に遷移させ、デジタル温度センサの電源を非導通状態に遷移させる。また、クロック制御モジュールはＣＰＵ１２０にシステムクロックを提供する。ＣＰＵ１２０は、デジタル温度センサのレジスタの値、すなわち計測された温度に対応するデジタル値を参照し、自身のワーキングレジスタにコピーする。

次に、臨界温度に対応するデジタル値との大小を比較する。もし、計測温度が臨界温度よりも低ければ、計測温度をメモリにコピーし、電源制御モジュールにＣＰＵとメモリ、デジタル温度センサの電源を非導通状態にするよう命令した後に処理を終了する。もし、計測温度が臨界温度よりも高ければ、一旦計測温度をメモリにコピーし、無線通信を行う手続きを実行する。無線送信が可能な状態が確認できたら、未送信の温度履歴データを、外部通信インターフェースを通じて外部の無線チップにシリアル送信をする。全てのデータの送信が完了した後、電源制御モジュールにＣＰＵ１２０とメモリ１４０、デジタル温度センサ１１０の電源を非導通状態にするよう命令した後に処理を終了する。

所定の温度を超える温度が計測された場合の動作は上記事例に限定されず、用途に応じて適宜変更し得る。例えば、システムクロックの周波数を下げてマイクロコントローラの動作温度を下げるように制御することが考えられる。また、警告アラームを送信した後にシステム全体の電源を切断する制御が考えられる。

更に本マイクロコントローラでは、各々の機能モジュールが不揮発性素子例えば磁気抵抗素子を含む回路で構成されている。そのため電源を切断しても回路内部の状態が失われることがない。

例えば、メモリ１４０は不揮発メモリであり、メモリセルとして磁気抵抗素子が使われ、制御プログラムや処理データはこの磁気抵抗素子の磁化として記録され、その抵抗値をセンスすることで読み出すことができる。

また、ＣＰＵ１２０やタイマー１７０等の機能モジュールに使われるレジスタも不揮発性素子例えば磁気抵抗素子を含むフリップフロップ回路が使われる。レジスタの値は磁気抵抗素子の磁化として記録され、電源再投入時にその抵抗値をセンスすることで電源切断直前の状態を取り出すことができる。また、デジタル温度センサの抵抗制御発振器の抵抗素子は第１の実施形態と同じく磁気抵抗素子が使われる。さらに、デジタル温度センサ１１０のカウンタ値を保存するレジスタは磁気抵抗素子を含むフリップフロップ回路を使う。

以上、本発明について具体的な実施形態を例示しながら説明した。本発明は、上記実施形態に限定されず、本発明の技術思想の範囲内において、適宜変更され得ることは明らかである。

上記の実施形態の一部または全部は、以下の付記のようにも記載されうるが、以下には限られない。
（付記１）
抵抗変化素子の抵抗値に応じて発振周波数が変化する抵抗制御発振器と、
前記抵抗制御発振器が発生させた発振パルスを所定期間数えるカウンタと、
を備えたことを特徴とするデジタル温度センサ。
（付記２）
前記カウンタのカウント値を格納するレジスタを備えた付記１に記載のデジタル温度センサ。
（付記３）
前記抵抗制御発振器が、複数の遅延回路がループ状に接続されるリングオシレータ回路であって、
前記各々の遅延回路がインバータと抵抗変化素子とで構成され、
前記抵抗変化素子がインバータと電源線の間及びインバータと接地線との間の少なくとも一方に抵抗変化素子が挿入接続されている付記１または２に記載のデジタル温度センサ。
（付記４）
前記抵抗変化素子が磁気抵抗素子、金属酸化物抵抗変化素子、又は、固体電解質抵抗素子であることを特徴とする付記１から３のいずれか１項に記載のデジタル温度センサ。
（付記５）
第一及び第二の抵抗制御発振器を備え、
前記第一の抵抗制御発振器に利用される抵抗素子の温度依存性と、前記第二の抵抗制御発振器に利用される抵抗素子の温度依存性の符号の正負が逆であり、
前記第一の抵抗制御発振器が出力する発振パルスのカウント値と、前記第二の抵抗制御発振器が出力する発振パルスのカウント値の差分が温度情報として格納されるレジスタを具備する付記１から４のいずれか１項に記載のデジタル温度センサ。
（付記６）
抵抗制御発振器の発振パルスをカウントする期間及び遅延回路の段数の少なくとも一方を変更可能な付記１から６のいずれか１項に記載のデジタル温度センサ。
（付記７）
前記レジスタは不揮発性素子である付記２から６に記載のデジタル温度センサ。
（付記８）
前記不揮発性素子は抵抗変化素子であり、前記抵抗変化素子の抵抗値の大小によって前記カウント値を保存する付記７に記載のデジタル温度センサ。
（付記９）
測定したカウント値を、予め作成しておいた温度とカウント値の較正データと照合して温度情報を得る補正回路を備えた付記８に記載のデジタル温度センサ。
（付記１０）
付記１から９のいずれか１項に記載のデジタル温度センサと、中央演算手段、記憶手段、及び、電源制御手段を少なくとも具備するコントローラであって、
前記デジタル温度センサから温度計測の完了を知らせる割り込み信号を受けて、電源制御手段がデジタル温度センサの電源をオフ状態に遷移させることを特徴とするコントローラ。
（付記１１）
前記電源制御手段は待機状態では電源が導通しており、前記デジタル温度センサ及び前記中央演算手段は前記待機状態では電源が非導通である付記１０記載のコントローラ。
（付記１２）
前記中央演算手段に含まれるレジスタ及び記憶手段に含まれるメモリセルとして不揮発性素子を用いる付記１０または１１に記載のコントローラ。
（付記１３）
前記不揮発性素子は抵抗変化素子であり、前記抵抗変化素子の抵抗値をセンスすることでデータを読み出す付記１２に記載のコントローラ。

１００ システムＬＳＩ
１１０ デジタル温度センサ
１２０ ＣＰＵ
１３０ バス
１４０ メモリ
１５０ 入出力インターフェース
１６０ 電源制御／クロック制御回路
１７０ タイマー
２０１、７０１、７１１、９０１ 抵抗制御発振器
２０２、７０２、７１２、９０２ カウンタ
２０３、７０６ レジスタ
２０４、７０４ 制御ロジック
３００ リングオシレータ
３０１ 遅延回路
３０２ ＮＡＮＤゲート
３０３、３０４ 抵抗素子
３０５、４０５ ＰＭＯＳトランジスタ
４０３、４０４ 磁気抵抗素子
３０６、４０６ ＮＭＯＳトランジスタ
ｎ１、ｎ２ 配線
４０３１、４０４１ 下部電極
４０３２、４０４２ トンネル絶縁膜
４０３３、４０４３ 上部電極
ＣＥＮ カウントイネーブル信号
ＣＮＴ カウント値
ＬＡＴ ラッチ信号
ＯＳＣ 発振パルス
ＤＯＵＴ データ出力信号
ＴＳＥ 温度測定イネーブル信号
７０３、７１３ ラッチ
７０５ 減算器
９０３ ＣＮＴレジスタ
９０７ デジタル補正回路
９０８ 補正パラメータ
９０９ 補正結果レジスタ

Claims (10)

1. 抵抗変化素子の抵抗値に応じて発振周波数が変化する抵抗制御発振器と、
   前記抵抗制御発振器が発生させた発振パルスを所定期間数えるカウンタと、
   を備えたことを特徴とするデジタル温度センサ。
2. 前記カウンタのカウント値を格納するレジスタを備えた請求項１に記載のデジタル温度センサ。
3. 前記抵抗制御発振器が、複数の遅延回路がループ状に接続されるリングオシレータ回路であって、
   前記各々の遅延回路がインバータと抵抗変化素子とで構成され、
   前記抵抗変化素子がインバータと電源線の間及びインバータと接地線との間の少なくとも一方に抵抗変化素子が挿入接続されている請求項１または２に記載のデジタル温度センサ。
4. 第一及び第二の抵抗制御発振器を備え、
   前記第一の抵抗制御発振器に利用される抵抗素子の温度依存性と、前記第二の抵抗制御発振器に利用される抵抗素子の温度依存性の符号の正負が逆であり、
   前記第一の抵抗制御発振器が出力する発振パルスのカウント値と、前記第二の抵抗制御発振器が出力する発振パルスのカウント値の差分が温度情報として格納されるレジスタを具備する請求項１から３のいずれか１項に記載のデジタル温度センサ。
5. 抵抗制御発振器の発振パルスをカウントする期間及び遅延回路の段数の少なくとも一方を変更可能な請求項１から４のいずれか１項に記載のデジタル温度センサ。
6. 前記レジスタは不揮発性素子である請求項２から５に記載のデジタル温度センサ。
7. 測定したカウント値を、予め作成しておいた温度とカウント値の較正データと照合して温度情報を得る補正回路を備えた請求項６に記載のデジタル温度センサ。
8. 請求項１から７のいずれか１項に記載のデジタル温度センサと、中央演算手段、記憶手段、及び、電源制御手段を少なくとも具備するコントローラであって、
   前記デジタル温度センサから温度計測の完了を知らせる割り込み信号を受けて、電源制御手段がデジタル温度センサの電源をオフ状態に遷移させることを特徴とするコントローラ。
9. 前記電源制御手段は待機状態では電源が導通しており、前記デジタル温度センサ及び前記中央演算手段は前記待機状態では電源が非導通である請求項９記載のコントローラ。
10. 前記中央演算手段に含まれるレジスタ及び記憶手段に含まれるメモリセルとして不揮発性素子を用いる請求項８または９に記載のコントローラ。

Images