JP7528675B2 - 回路装置及び発振器 - Google Patents

Description

本発明は、回路装置及び発振器等に関する。

従来より、水晶振動子等の振動子を発振させる発振回路を有する回路装置が知られている。特許文献１には、温度補償型の発振回路を有する回路装置のレイアウト配置について開示されている。特許文献１では、アナログ回路を構成要素とする回路ブロックと、デジタル回路を構成要素とする回路ブロックとを分けて配置し、アナログ回路と振動子とを電気的に接続する配線がデジタル回路のブロックと重ならないようにレイアウト配置している。

特開２０１５－９０９７３号公報

発振回路の発振周波数の温度補償処理には、温度センサー回路が用いられる。そして、温度補償処理の対象は振動子の発振周波数である。このため振動子の温度をより正確に測定できるように、通常は、温度センサー回路を、振動子が電気的に接続される発振回路の近傍に配置しようとする。振動子の熱が、振動子から金属の端子や配線を介して発振回路に対して伝達されるからである。

一方、温度補償型の発振回路を有する回路装置においては、低消費電力化のために、温度センサー回路を間欠的に動作させることが考えられる。しかしながら、このように温度センサー回路に間欠動作を行わせると、温度センサー回路の消費電流がＡＣ的に変化してしまう。このため、このような温度センサー回路が発振回路に近接していると、温度センサー回路がノイズ源となって発振回路の発振信号の信号特性が劣化してしまうおそれがあることが判明した。

本開示の一態様は、振動子を発振させて発振信号を生成する発振回路と、間欠動作する温度センサー回路と、前記温度センサー回路の出力に基づき温度補償処理を行うロジック回路と、前記発振回路に電源を供給する電源回路と、を含み、前記発振回路と前記温度センサー回路との間に、前記ロジック回路又は前記電源回路が配置される回路装置に関係する。

また本開示の一態様は、上記に記載の回路装置と、前記振動子と、を含む発振器に関係する。

本実施形態の回路装置の構成例。 本実施形態の回路装置のレイアウト配置例。 本実施形態の回路装置のレイアウト配置例。 発振回路の構成例。 温度センサー回路の構成例。 温度センサー回路の動作説明図。 温度に対するクロック信号、出力パルス信号の周波数偏差の特性例。 カウンター回路の詳細な構成例。 温度センサー回路の詳細な動作説明図。 間欠動作が原因で発生する発振信号の信号特性の劣化の説明図。 リングオシレーターの構成例。 レギュレーターの構成例。 電流設定回路の構成例。 回路装置での電源線、グランド線の配線例。 本実施形態の回路装置の他のレイアウト配置例。 本実施形態の回路装置の他のレイアウト配置例。 本実施形態の回路装置の他のレイアウト配置例。 第１構造例の発振器の側面図。 第１構造例の発振器の上面図。 第１構造例の発振器の底面図。 第２構造例の発振器の側面図。 第２構造例の発振器の上面図。 第２構造例の発振器の底面図。

以下、本実施形態について説明する。なお、以下に説明する本実施形態は、特許請求の範囲の記載内容を不当に限定するものではない。また本実施形態で説明される構成の全てが必須構成要件であるとは限らない。

１．回路装置
図１に本実施形態の回路装置２０の構成例を示す。本実施形態の回路装置２０は、発振回路３０と温度センサー回路４０とロジック回路５０と電源回路６０を含む。また本実施形態の発振器４は、振動子１０と回路装置２０を含む。振動子１０は回路装置２０に電気的に接続されている。例えば振動子１０及び回路装置２０を収納するパッケージの内部配線、ボンディグワイヤー又は金属バンプ等を用いて、振動子１０と回路装置２０は電気的に接続されている。

振動子１０は、電気的な信号により機械的な振動を発生する素子である。振動子１０は、例えば水晶振動片などの振動片により実現できる。例えば振動子１０は、音叉型水晶振動片、双音叉型水晶振動片、又はカット角がＡＴカットやＳＣカットなどの厚みすべり振動する水晶振動片などにより実現できる。例えば振動子１０は、恒温槽を備えない温度補償型水晶発振器（ＴＣＸＯ）に内蔵されている振動子であってもよいし、恒温槽を備える恒温槽型水晶発振器（ＯＣＸＯ）に内蔵されている振動子であってもよい。なお本実施形態の振動子１０は、例えば音叉型、双音叉型又は厚みすべり振動型以外の振動片や、水晶以外の材料で形成された圧電振動片などの種々の振動片により実現できる。例えば振動子１０として、ＳＡＷ（Surface Acoustic Wave）共振子や、シリコン基板を用いて形成されたシリコン製振動子としてのＭＥＭＳ（Micro Electro Mechanical Systems）振動子等を採用してもよい。

回路装置２０は、ＩＣ（Integrated Circuit）と呼ばれる集積回路装置である。例えば回路装置２０は、半導体プロセスにより製造されるＩＣであり、半導体基板上に回路素子が形成された半導体チップである。図１では回路装置２０は、発振回路３０、温度センサー回路４０、ロジック回路５０、電源回路６０、出力バッファー回路７０、Ｉ／Ｏ回路８０を含んでいる。

発振回路３０は振動子１０を発振させる回路である。例えば発振回路３０は、端子ＴＸ１、ＴＸ２に電気的に接続され、振動子１０を発振させることで発振信号ＯＳＣを生成する。一例としては発振回路３０は例えば３２ＫＨｚの周波数の発振信号ＯＳＣを生成する。端子ＴＸ１は第１端子であり、端子ＴＸ２は第２端子である。例えば発振回路３０は、端子ＴＸ１と端子ＴＸ２との間に設けられた発振用の駆動回路と、キャパシターや抵抗などの能動素子により実現できる。駆動回路は、例えばＣＭＯＳのインバーター回路やバイポーラートランジスターにより実現できる。駆動回路は、発振回路３０のコア回路であり、駆動回路が、振動子１０を電圧駆動又は電流駆動することで、振動子１０を発振させる。発振回路３０としては、例えばインバーター型、ピアース型、コルピッツ型、又はハートレー型などの種々のタイプの発振回路を用いることができる。また発振回路３０には、可変容量回路が設けられ、この可変容量回路の容量の調整により、発振周波数を調整できるようになっている。可変容量回路は、例えばキャパシターアレイと、キャパシターアレイに接続されるスイッチアレイとにより実現できる。例えば可変容量回路は、容量値がバイナリーに重み付けされた複数のキャパシターを有する第１キャパシターアレイを含む。また可変容量回路は、各スイッチが、第１キャパシターアレイの各キャパシターと端子ＴＸ１との間の接続のオン、オフを行う複数のスイッチを有する第１スイッチアレイを含む。また可変容量回路として、第１キャパシターアレイ及び第１スイッチアレイを有し、端子ＴＸ１に接続される第１可変容量回路と、第２キャパシターアレイ及び第２スイッチアレイを有し、端子ＴＸ２に接続される第２可変容量回路を設けてもよい。なお可変容量回路を、バラクターなどの可変容量素子により実現することも可能である。また本実施形態における接続は電気的な接続である。電気的な接続は、電気信号が伝達可能に接続されていることであり、電気信号による情報の伝達が可能となる接続である。電気的な接続は能動素子等を介した接続であってもよい。

温度センサー回路４０は、振動子１０や回路装置２０の環境温度などの温度を測定し、その結果を温度データＴＳＱとして出力する。温度データＴＳＱは、回路装置２０の動作温度範囲において、温度に対して例えば単調増加又は単調減少するデータである。温度センサー回路４０は、後述の図５に示すように、リングオシレーター４２の発振周波数が温度依存性を有することを利用した温度センサーである。具体的には、図５に示すように温度センサー回路４０は、リングオシレーター４２とカウンター回路４４を含む。カウンター回路４４は、発振回路３０からの発振信号ＯＳＣに基づくクロック信号ＣＫにより規定されるカウント期間ＴＳＥＮＳにおいて、リングオシレーター４２の発振信号である出力パルス信号ＲＣＫをカウントし、そのカウント値を温度データＴＳＱとして出力する。なお温度センサー回路４０はこれに限定されず、例えばＰＮ接合の順方向電圧が温度依存性を有することを利用して温度検出電圧を出力するアナログの温度センサーと、温度検出電圧をＡ／Ｄ変換して温度データＴＳＱを出力するＡ／Ｄ変換回路と、を含んでもよい。

そして本実施形態では温度センサー回路４０が間欠動作を行う。例えば温度センサー回路４０は、その動作期間において温度に対応する温度データＴＳＱを求め、求められた温度データＴＳＱをロジック回路５０に出力した後に停止する間欠動作を行う。間欠動作の詳細については後述する。

ロジック回路５０は、温度センサー回路４０の出力に基づき温度補償処理を行う。この温度補償処理はロジック回路５０の温度補償回路５４が行う。温度補償処理は、例えば温度変動による発振周波数の変動を抑制して補償する処理である。即ちロジック回路５０は、温度変動があった場合にも周波数が一定になるように、発振回路３０の発振周波数の温度補償処理を行う。具体的にはロジック回路５０は、温度センサー回路４０の出力である温度データＴＳＱに基づいてデジタルの温度補償処理を行う。例えばロジック回路５０は、温度データＴＳＱに基づいて周波数調整データを求める。そして、求められた周波数調整データに基づいて、前述した発振回路３０の可変容量回路の容量値が調整されることで、発振回路３０の発振周波数の温度補償処理が実現される。例えばロジック回路５０は記憶回路を有しており、記憶回路は、温度データＴＳＱと周波数調整データの対応を表すルックアップテーブルを記憶する。そしてロジック回路５０は、このルックアップテーブルを用いて、温度データＴＳＱから周波数調整データを求める温度補償処理を行う。記憶回路は、例えば不揮発性メモリーなどにより実現できる。不揮発性メモリーは、例えばＦＡＭＯＳメモリー又はＭＯＮＯＳメモリー等のＥＥＰＲＯＭであるが、これに限らず、ＯＴＰメモリー又はヒューズ型ＲＯＭ等であってもよい。或いは記憶回路は、ＲＡＭにより実現したり、ラッチ回路等で構成されるレジスターにより実現してもよい。なおロジック回路５０は、温度データＴＳＱを変換温度データに変換する演算処理を行ってもよく、ルックアップテーブルは、この変換温度データと周波数調整データの対応を表すテーブルであってもよい。変換温度データは、温度データＴＳＱと同様に温度に対して単調増加又は単調減少するデータであるが、変換温度データの傾きは、温度範囲に応じて温度データＴＳＱの傾きから変換されている。

またロジック回路５０は制御回路であり、種々の制御処理を行う。例えばロジック回路５０は、回路装置２０の全体の制御を行ったり、回路装置２０の動作シーケンスの制御を行う。またロジック回路５０は、発振回路３０の制御のための各種の処理を行ったり、温度センサー回路４０や電源回路６０の制御を行ってもよい。ロジック回路５０は、例えばゲートアレイ等の自動配置配線によるＡＳＩＣ（Application Specific Integrated Circuit）の回路により実現できる。

電源回路６０は、電源端子ＴＶＤＤからの電源電圧ＶＤＤが供給されて、回路装置２０の内部回路用の種々の電源電圧を内部回路に供給する。電源回路６０は、回路装置２０で用いられる基準電圧や基準電流などの基準信号を生成する基準信号生成回路と言うこともできる。例えば電源回路６０は少なくとも発振回路３０に電源を供給する。また電源回路６０は、ロジック回路５０に対して電源を供給してもよい。具体的には、図１では電源回路６０は、レギュレーター６１を有し、レギュレーター６１は、外部電源電圧である電源電圧ＶＤＤのレギュレートを行って、レギュレート電源電圧ＶＲＥＧ１を発振回路３０の電源として供給する。また電源回路６０は、レギュレーター６２を有し、レギュレーター６２は、電源電圧ＶＤＤのレギュレートを行って、レギュレート電源電圧ＶＲＥＧ２をロジック回路５０の電源として供給する。ＶＤＤは例えば１．５～３．６Ｖの電圧である。またＶＲＥＧ１は例えば０．９～１．１Ｖの電圧であり、ＶＲＥＧ２は例えば１．１～１．３Ｖの電圧である。また後述するＶＲＥＧ３は例えば１．２５～１．４５Ｖの電圧である。

出力バッファー回路７０は、発振信号ＯＳＣに基づく出力クロック信号ＣＫＱを出力する。例えば出力バッファー回路７０は、発振信号ＯＳＣに基づくクロック信号ＣＫをバッファリングして、出力クロック信号ＣＫＱとしてクロック端子ＴＣＫに出力する。そして、この出力クロック信号ＣＫＱが発振器４の外部端子ＴＥＣＫを介して外部に出力される。例えば出力バッファー回路７０は、シングルエンドのＣＭＯＳの信号形式で出力クロック信号ＣＫＱを出力する。例えばロジック回路５０は、発振回路３０からの発振クロック信号である発振信号ＯＳＣに基づいてクロック信号ＣＫを出力する。例えばロジック回路５０は、出力イネーブル端子ＴＯＥからの出力イネーブル信号ＯＥを、Ｉ／Ｏ回路８０を介して受ける。そしてロジック回路５０は、出力イネーブル信号ＯＥがアクティブである場合に、発振信号ＯＳＣをクロック信号ＣＫとして出力する。そして出力バッファー回路７０は、このクロック信号ＣＫをバッファリングして出力クロック信号ＣＫＱとして出力する。一方、ロジック回路５０は、出力イネーブル信号ＯＥが非アクティブである場合に、クロック信号ＣＫを例えばローレベルなどの固定電圧レベルに設定する。これによりクロック端子ＴＣＫの電圧レベルが固定電圧レベルに設定される。なお信号がアクティブとは、例えば正論理の場合にはハイレベルであり、負論理の場合にはローレベルである。また信号が非アクティブとは、例えば正論理の場合にはローレベルであり、負論理の場合にはハイレベルである。なお出力バッファー回路７０が、ＣＭＯＳ以外の信号形式で出力クロック信号ＣＫＱを出力するようにしてもよい。

Ｉ／Ｏ回路８０は、出力イネーブル端子ＴＯＥからの出力イネーブル信号ＯＥを受けて、ロジック回路５０に出力する回路である。Ｉ／Ｏ回路８０は、例えば回路装置２０のアナログ回路等の検査用のテスト回路などを含むことができる。

また回路装置２０は、電源端子ＴＶＤＤ、グランド端子ＴＧＮＤ、クロック端子ＴＣＫを含む。また回路装置２０は、振動子接続用の端子ＴＸ１、ＴＸ２や、出力イネーブル端子ＴＯＥを含む。これらの端子は、例えば半導体チップである回路装置２０のパッドである。例えばパッド領域では、絶縁層であるパシベーション膜から金属層が露出しており、この露出した金属層により回路装置２０の端子であるパッドが構成される。

電源端子ＴＶＤＤは、電源電圧ＶＤＤが供給される端子である。例えば外部の電源供給デバイスからの電源電圧ＶＤＤが電源端子ＴＶＤＤに供給される。グランド端子ＴＧＮＤは、グランド電圧であるＧＮＤが供給される端子である。ＧＮＤはＶＳＳと呼ぶこともでき、グランド電圧は例えば接地電位である。本実施形態ではグランドを、適宜、ＧＮＤと記載する。クロック端子ＴＣＫは、発振回路３０の発振信号ＯＳＣに基づき生成された出力クロック信号ＣＫＱが出力される端子である。出力イネーブル端子ＴＯＥは、出力クロック信号ＣＫＱの出力のイネーブル、ディスエーブルを制御するための端子である。電源端子ＴＶＤＤ、グランド端子ＴＧＮＤ、クロック端子ＴＣＫ、出力イネーブル端子ＴＯＥは、各々、発振器４の外部接続用の外部端子ＴＥＶＤＤ、ＴＥＧＮＤ、ＴＥＣＫ、ＴＥＯＥに電気的に接続される。例えばパッケージの内部配線、ボンディグワイヤー又は金属バンプ等を用いて電気的に接続される。そして発振器４の外部端子ＴＥＶＤＤ、ＴＥＧＮＤ、ＴＥＣＫ、ＴＥＯＥは外部デバイスに電気的に接続される。

第１端子である端子ＴＸ１は、振動子１０の一端に電気的に接続され、第２端子である端子ＴＸ２は、振動子１０の他端に電気的に接続される。例えば振動子１０及び回路装置２０を収納するパッケージの内部配線、ボンディグワイヤー又は金属バンプ等を用いて、振動子１０と回路装置２０の端子ＴＸ１、ＴＸ２とが電気的に接続される。

図２、図３に本実施形態の回路装置２０のレイアウト配置例を示す。図２、図３のレイアウト配置例では、図１で説明した回路装置２０の各回路のレイアウト配置が示されている。図２、図３では、回路装置２０の回路素子が形成される基板に直交する方向から見た平面視での配置例が示されている。なお図２、図３において、「ＥＳＤ」は静電保護回路であり、「ＴＥＳＴ」は回路装置２０の検査時に使用されるテスト用の端子である。

回路装置２０は辺ＳＤ１、ＳＤ２、ＳＤ３、ＳＤ４を有する。辺ＳＤ１、ＳＤ２、ＳＤ３、ＳＤ４は、各々、第１辺、第２辺、第３辺、第４辺である。辺ＳＤ１、ＳＤ２、ＳＤ３、ＳＤ４は、回路装置２０である矩形の半導体チップの辺に対応する。例えば辺ＳＤ１、ＳＤ２、ＳＤ３、ＳＤ４は半導体チップの基板の辺である。半導体チップはシリコンダイとも呼ばれる。辺ＳＤ２は辺ＳＤ１の対辺である。辺ＳＤ３は辺ＳＤ１、ＳＤ２に交差する辺である。ここで交差は例えば直交である。辺ＳＤ４は辺ＳＤ３の対辺である。辺ＳＤ４は辺ＳＤ１、ＳＤ２に交差する。ここで辺ＳＤ１から辺ＳＤ２に向かう方向をＤＲ１とし、方向ＤＲ１の反対方向をＤＲ２とする。また辺ＳＤ３から辺ＳＤ４に向かう方向をＤＲ３とし、方向ＤＲ３の反対方向をＤＲ４とする。方向ＤＲ１、ＤＲ２、ＤＲ３、ＤＲ４は、各々、第１方向、第２方向、第３方向、第４方向である。

そして図１で説明したように、本実施形態の回路装置２０は、振動子１０を発振させて発振信号ＯＳＣを生成する発振回路３０と、間欠動作する温度センサー回路４０と、温度センサー回路４０の出力に基づき温度補償処理を行うロジック回路５０と、発振回路３０に電源を供給する電源回路６０を含む。例えば発振回路３０は、電源回路６０からレギュレート電源電圧ＶＲＥＧ１が電源として供給されて、振動子１０を発振させる発振動作を行い、発振信号ＯＳＣを生成する。温度センサー回路４０は、動作期間と停止期間を繰り返す間欠動作を行いながら、温度を検出して、その検出結果を温度データＴＳＱとしてロジック回路５０に出力する。ロジック回路５０は、温度センサー回路４０の出力である温度データＴＳＱに基づいて、温度補償処理を行う。例えばロジック回路５０は、環境温度が変動しても発振回路３０の発振周波数を一定にする温度補償処理を行う。具体的には、温度データＴＳＱにより求められた周波数調整データである容量値調整データに基づいて、後述の図４で詳細に説明する発振回路３０の可変容量回路ＣＶ１、ＣＶ２の容量値が調整されることで、発振周波数の温度補償処理が実現される。可変容量回路ＣＶ１は第１可変容量回路であり、可変容量回路ＣＶ２は第２可変容量回路である。

そして本実施形態では、図２、図３に示すように、発振回路３０と温度センサー回路４０との間に、ロジック回路５０又は電源回路６０が配置される。

例えば図２のレイアウト配置例では、発振回路３０と温度センサー回路４０との間にロジック回路５０が配置されている。例えば回路装置２０の辺ＳＤ１から対辺の辺ＳＤ２へと向かう方向をＤＲ１とした場合に、発振回路３０の方向ＤＲ１側にロジック回路５０が配置され、ロジック回路５０の方向ＤＲ１側に温度センサー回路４０が配置される。温度センサー回路４０は例えば辺ＳＤ２に沿って配置される。また方向ＤＲ１の反対方向をＤＲ２とした場合に、発振回路３０の方向ＤＲ２側に電源回路６０が配置される。電源回路６０は例えば辺ＳＤ１に沿って配置される。別の言い方をすれば、図２では、発振回路３０と温度センサー回路４０の間の距離は、発振回路３０とロジック回路５０の間の距離よりも大きい。即ち温度センサー回路４０は、ロジック回路５０に比べて発振回路３０から遠い距離に配置される。なお第１回路と第２回路との間に第３回路が配置されるとは、例えば第１回路の位置と第２回路の位置との間に第３回路が位置することである。また第１回路と第２回路の間の距離は、例えば第１回路の位置と第２回路の位置の間の距離と言うことができる。回路の位置は、例えば回路の代表位置であり、例えば回路の中心位置又は重心位置等である。

また図２では、温度センサー回路４０やロジック回路５０は、回路領域ＲＧ２に配置され、電源回路６０は、回路領域ＲＧ３に配置される。そして発振回路３０は、回路領域ＲＧ２と回路領域ＲＧ３の間の回路領域ＲＧ１に配置される。回路領域ＲＧ１、ＲＧ２、ＲＧ３は、各々、第１回路領域、第２回路領域、第３回路領域である。例えば回路領域ＲＧ３は辺ＳＤ１に沿った領域であり、回路領域ＲＧ２は、辺ＳＤ１の対辺である辺ＳＤ２に沿った領域である。そして回路領域ＲＧ１は回路領域ＲＧ３と回路領域ＲＧ２の中間に位置する領域である。例えば発振回路３０が配置される回路領域ＲＧ１の方向ＤＲ１側の回路領域ＲＧ２に、温度センサー回路４０やロジック回路５０が配置され、回路領域ＲＧ１の方向ＤＲ２側の回路領域ＲＧ３に、電源回路６０が配置される。ここで回路領域は、回路を構成する回路素子や回路素子間を接続する配線が配置される領域である。回路素子は、トランジスターなどの能動素子や、抵抗、キャパシターなどの受動素子である。例えば図２では、回路領域ＲＧ１、ＲＧ２、ＲＧ３は矩形領域になっている。ここで矩形領域は略矩形の領域を含む。例えば電源回路６０が配置される回路領域ＲＧ３は、辺ＳＤ１に沿った方向ＤＲ３を長辺方向とする矩形領域である。発振回路３０が配置される回路領域ＲＧ１も、方向ＤＲ３を長辺方向とする矩形領域である。温度センサー回路４０及びロジック回路５０が配置される回路領域ＲＧ２は、方向ＤＲ３を長辺方向とする矩形領域であるが、辺ＳＤ３に沿った方向ＤＲ１を長辺方向とする矩形領域であってもよい。なお図２では回路領域ＲＧ１、ＲＧ２、ＲＧ３は矩形領域になっているが、矩形以外の形状の領域であってもよい。

一方、図３のレイアウト配置例では、発振回路３０と温度センサー回路４０との間に電源回路６０が配置されている。例えば図３では、温度センサー回路４０が回路装置２０の辺ＳＤ１に沿って配置される。そして辺ＳＤ１から辺ＳＤ２に向かう方向をＤＲ１とした場合に、温度センサー回路４０の方向ＤＲ１側に電源回路６０が配置され、電源回路６０の方向ＤＲ１側に発振回路３０が配置される。また発振回路３０の方向ＤＲ１側にロジック回路５０が配置される。ロジック回路５０は例えば辺ＳＤ２に沿って配置される。別の言い方をすれば、図３では、発振回路３０と温度センサー回路４０の間の距離は、発振回路３０と電源回路６０の間の距離よりも大きい。即ち温度センサー回路４０は、電源回路６０に比べて発振回路３０から遠い距離に位置する。

例えば本実施形態では、回路装置２０の消費電流を低減するために、温度センサー回路４０を、常時動作させるのではなく、間欠動作させている。温度センサー回路４０を間欠動作させることで、常時動作させる場合に比べて温度センサー回路４０での消費電流を大幅に低減でき、結果的に回路装置２０の低消費電力化を図れるようになる。

ところが、このように温度センサー回路４０を間欠動作させると、後述の図１０等で説明されるように消費電流がＡＣ的に変動してしまい、この消費電流のＡＣ的な変動が原因となって、発振信号ＯＳＣのジッター特性等の信号特性が劣化することが判明した。具体的には、温度センサー回路４０での消費電流のＡＣ的な変動が、ノイズとして発振回路３０に伝搬されて、発振信号ＯＳＣのジッター特性等の信号特性が劣化してしまう。この結果、発振信号ＯＳＣに基づくクロック信号ＣＫの信号特性が劣化し、信号特性が劣化した出力クロック信号ＣＫＱが、回路装置２０及び発振器４から出力されてしまう事態が発生する。

例えば前述した特許文献１では、アナログの回路領域とデジタルの回路領域を分離することで、クロック信号の信号特性の劣化を防止しているが、温度センサー回路に関する言及は無く、温度センサー回路の間欠動作に起因する上記の問題点についても把握されていなかった。例えば従来の温度補償型の発振回路では、アナログ電圧を使用する温度センサー回路が用いられることが多く、消費電流のＡＣ的な変動は殆ど無い。しかしながら、本実施形態のように温度センサー回路４０を例えばデジタル構成にして間欠動作させた場合には、ＡＣ的な消費電流の変動が大きく、温度センサー回路４０がノイズ源となるため、温度センサー回路４０の配置についても配慮が必要になる。

そこで本実施形態では、間欠動作によるＡＣ的な消費電流の変動によりノイズ源となってしまう温度センサー回路４０等と、消費電流が小さくノイズの影響を受けやすい発振回路３０との間のスペースを離すレイアウト配置手法を採用する。具体的には図２、図３に示すように、ノイズの影響を受けやすい発振回路３０と、ノイズ源となる温度センサー回路４０との間に、ロジック回路５０又は電源回路６０を配置する。例えば発振回路３０と温度センサー回路４０の間に、図２ではロジック回路５０が配置され、図３では電源回路６０が配置されている。このようにすれば、発振回路３０と温度センサー回路４０との間に、ロジック回路５０又は電源回路６０が介在するようになる。そして、このようにロジック回路５０又は電源回路６０が介在することで、少なくともロジック回路５０又は電源回路６０の分だけ、発振回路３０と温度センサー回路４０との間の距離が離れるようになる。この結果、温度センサー回路４０の間欠動作による消費電流のＡＣ的な変動がノイズとなって、発振回路３０の発振動作に悪影響を与えて、発振信号ＯＳＣのジッター特性等の信号特性が劣化してしまう事態を効果的に抑制することが可能になる。

具体的には、本実施形態では、消費電流が小さくノイズの影響を受けやすい発振回路３０等のアナログ回路の領域と、消費電流が大きくノイズを発生させる温度センサー回路４０、ロジック回路５０、出力バッファー回路７０等のデジタル回路の領域を分けることで、デジタル回路とアナログ回路との干渉によって発生するノイズの影響を低減する。例えば常時動作している発振回路３０や電源回路６０等のアナログ回路の領域と、間欠動作している温度センサー回路４０等のデジタル回路の領域を分けて配置することで、常時動作している回路と間欠動作している回路との干渉により発生するノイズの影響を低減する。例えばデジタル回路の中でも、最も消費電流が大きくノイズ源となる出力バッファー回路７０と、消費電流が小さくノイズの影響を一番受けやすい発振回路３０との間の距離を極力離す構成とすることで、発振回路３０へのノイズの回り込みの悪影響を抑制する。また温度センサー回路４０は温度情報をデジタルコードに変換するデジタル回路を含み、且つ、低消費電流化のために間欠動作しているため、動作時の消費電流は、出力バッファー回路７０と近いオーダーで、発振回路３０へのノイズ源になる。そこで発振回路３０と、これらのノイズ源となる温度センサー回路４０や出力バッファー回路７０を分けて配置し、これらの回路の間に、発振回路３０よりもノイズの影響を受けにくいロジック回路５０を配置したり、或いは、ノイズの影響を受けにくくＤＣ的な動作の電源回路６０を配置することで、発振回路３０へのノイズの回り込みを抑制している。

また温度センサー回路４０は、動作期間において温度に対応する温度データＴＳＱを求め、求められた温度データＴＳＱをロジック回路５０に出力した後に停止する間欠動作を行う。例えば温度センサー回路４０は、動作期間において動作イネーブル状態になって温度データＴＳＱを求める。例えば温度センサー回路４０は、その動作期間において、後述の図５のリングオシレーター４２、カウンター回路４４、レギュレーター４６等が動作イネーブル状態になって、温度に対応する温度データＴＳＱを求める。具体的には、これらの各回路に対してレギュレーター４６からのレギュレート電源電圧ＶＲＥＧ３が供給されると共に、後述する各回路のイネーブル信号がアクティブになることで、各回路に流れる動作電流がオンになり、各回路が動作イネーブル状態になる。そして温度センサー回路４０は、求められた温度データＴＳＱをロジック回路５０に出力する。即ち動作期間において測定された温度に対応する温度データＴＳＱをロジック回路５０に出力する。そして温度センサー回路４０は、温度データＴＳＱをロジック回路５０に出力した後に、例えば動作ディスエーブル状態になって、その動作を停止する。例えば間欠動作の停止期間において、リングオシレーター４２、カウンター回路４４、レギュレーター４６等が動作ディスエーブル状態になって動作を停止する。具体的には、これらの各回路に対してレギュレーター４６からのレギュレート電源電圧ＶＲＥＧ３が非供給になると共に、各回路のイネーブル信号が非アクティブになることで、各回路に流れる動作電流がオフになり、各回路が動作ディスエーブル状態になる。温度センサー回路４０の各回路が動作を停止することで、温度センサー回路４０の省電力化が図れる。このように温度センサー回路４０が動作期間と停止期間が繰り返される間欠動作を行うことで、低消費電力化が実現される。間欠動作における温度センサー回路４０の動作期間の長さは、例えば５０ｍｓ以下であり、動作期間での温度センサー回路４０の動作期間での消費電流は、例えば１０μＡ以下である。リングオシレーター４２は、後述するＢＧＲ（Band Gap Reference）回路に比べて起動に要する時間が短いため、短い動作期間であっても適正な発振動作を開始できる。そして、このように温度センサー回路４０の動作期間を短くすることで、低消費電力化を実現できる。具体的には、発振回路３０の消費電流は例えば１００～２００ｎＡ程度であり、ロジック回路５０の消費電流は例えば１０～２０ｎＡ程度であり、電源回路６０の消費電流は例えば１００ｎＡ程度である。そして温度センサー回路４０の動作期間での消費電流が例えば１００μＡ程度である場合にも、温度センサー回路４０を間欠動作させることで、温度センサー回路４０の１秒平均での消費電流を２ｎＡ程度に低減することが可能になる。

しかしながら、このような動作期間と停止期間が繰り返される間欠動作が行われると、前述したように消費電流のＡＣ的な変動が発生し、これがノイズとなって発振回路３０に悪影響を及ぼすおそれがある。この点、本実施形態では図２、図３に示すように、発振回路３０と温度センサー回路４０との間に、ロジック回路５０又は電源回路６０が配置される。これにより発振回路３０と温度センサー回路４０の間の距離を離すことが可能になる。従って、このような間欠動作に起因する消費電流のＡＣ的な変動が発生した場合にも、この変動によるノイズが発振回路３０に伝達されるのが抑制され、発振信号ＯＳＣの信号特性の劣化等を抑制できるようになる。

また図１に示すようにロジック回路５０は、温度センサー回路４０が動作期間において出力した温度データＴＳＱをラッチするラッチ回路５２を有する。このラッチ回路５２は、例えばフリップフロップ回路等の保持回路により実現できる。そしてロジック回路５０は、温度センサー回路４０の停止期間においても、ラッチ回路５２にラッチされた温度データＴＳＱに基づく温度補償処理を行う。即ち温度センサー回路４０は、動作期間において温度に対応する温度データＴＳＱを求めるが、この求められた温度データＴＳＱが、ロジック回路５０のラッチ回路５２にラッチされる。従って、温度センサー回路４０が、求められた温度データＴＳＱを出力した後、その動作を停止した場合にも、求められた温度データＴＳＱが、ロジック回路５０のラッチ回路５２にラッチされて保持されるようになる。従って、間欠動作の動作期間の後の停止期間において温度センサー回路４０が動作を停止した場合にも、ロジック回路５０は、ラッチ回路５２にラッチされた温度データＴＳＱに基づいて、温度補償処理を適正に実行できるようになる。即ち、ロジック回路５０は、常時動作している電源回路６０からレギュレート電源電圧ＶＲＥＧ２が供給されて動作することで、温度補償処理を実行できる。

また図２では、回路装置２０の辺ＳＤ１と辺ＳＤ１の対辺である辺ＳＤ２との間において、発振回路３０とロジック回路５０と温度センサー回路４０とが、発振回路３０、ロジック回路５０、温度センサー回路４０の順で配置される。例えば辺ＳＤ１から辺ＳＤ２へと向かう方向をＤＲ１とした場合に、発振回路３０の方向ＤＲ１側にロジック回路５０が配置され、ロジック回路５０の方向ＤＲ１側に温度センサー回路４０が配置される。一例としては、発振回路３０とロジック回路５０は方向ＤＲ１に沿って隣り合って配置され、ロジック回路５０と温度センサー回路４０は方向ＤＲ１に沿って隣り合って配置される。そして温度センサー回路４０は例えば回路装置２０の辺ＳＤ２に沿って配置される。例えば温度センサー回路４０は、辺ＳＤ２に沿った方向を長手方向として配置される。このように発振回路３０、ロジック回路５０、温度センサー回路４０の順で配置すれば、発振回路３０と温度センサー回路４０の間に、比較的大きな回路ブロックであるロジック回路５０が介在するようになり、間欠動作する温度センサー回路４０からの消費電流のＡＣ的な変動に起因するノイズが、発振回路３０に伝達されるのが抑制され、発振信号ＯＳＣの信号特性の劣化等を抑制できるようになる。また回路装置２０の辺ＳＤ１から辺ＳＤ２へと向かう方向ＤＲ１に沿って、発振回路３０とロジック回路５０と温度センサー回路４０を効率的にレイアウト配置できるようになるため、回路装置２０の方向ＤＲ１での長さを短くでき、回路装置２０のレイアウト面積の小規模化を図れるようになる。従って、発振信号ＯＳＣの信号特性の劣化の抑制と、回路装置２０の小面積化とを両立して実現することが可能になる。

また図２では、電源回路６０は、回路装置２０の辺ＳＤ１と発振回路３０との間に配置される。例えば回路装置２０の辺ＳＤ１から辺ＳＤ２へと向かう方向ＤＲ１に沿って、電源回路６０と発振回路３０が、電源回路６０、発振回路３０に順に配置される。例えば電源回路６０は辺ＳＤ１に沿って配置される。具体的には電源回路６０は、辺ＳＤ１に沿った方向を長手方向として配置される。そして電源回路６０と発振回路３０は、例えば方向ＤＲ１に沿って隣り合って配置される。このようにすれば、回路装置２０の辺ＳＤ１から辺ＳＤ２へと向かう方向ＤＲ１に沿って、電源回路６０と発振回路３０を効率的にレイアウト配置できるようになるため、回路装置２０の方向ＤＲ１で長さを短くでき、回路装置２０の回路面積の小規模化を図れるようになる。例えば図２では、電源回路６０、発振回路３０、ロジック回路５０、温度センサー回路４０が、方向ＤＲ１に沿って隣り合って配置されるため、回路装置２０の方向ＤＲ１で長さを最小限に短くでき、回路装置２０の小面積化を図れるようになる。特に、電源回路６０、発振回路３０、ロジック回路５０、温度センサー回路４０は、方向ＤＲ１に直交する方向ＤＲ３を長辺方向とする回路ブロックとなっているため、これらの回路ブロックを方向ＤＲ１に沿って順に配置することで、回路装置２０の小面積化を実現できる。なお第１回路ブロックと第２回路ブロックが隣り合って配置されるとは、例えば第１回路ブロックと第２回路ブロックとが、その間に他の回路ブロックが介在することなく配置されることである。

一方、図３では、回路装置２０の辺ＳＤ１と辺ＳＤ２との間において、温度センサー回路４０と電源回路６０と発振回路３０とが、温度センサー回路４０、電源回路６０、発振回路３０の順で配置される。例えば辺ＳＤ１から辺ＳＤ２へと向かう方向をＤＲ１とした場合に、温度センサー回路４０の方向ＤＲ１側に電源回路６０が配置され、電源回路６０の方向ＤＲ１側に発振回路３０が配置される。一例としては、温度センサー回路４０と電源回路６０は方向ＤＲ１に沿って隣り合って配置され、電源回路６０と発振回路３０は方向ＤＲ１に沿って隣り合って配置される。そして温度センサー回路４０は例えば回路装置２０の辺ＳＤ１に沿って配置される。例えば温度センサー回路４０は、辺ＳＤ１に沿った方向を長手方向として配置される。このように温度センサー回路４０、電源回路６０、発振回路３０の順で配置すれば、温度センサー回路４０と発振回路３０の間に、比較的大きな回路ブロックである電源回路６０が介在するようになり、間欠動作する温度センサー回路４０からの消費電流のＡＣ的な変動に起因するノイズが、発振回路３０に伝達されるのが抑制され、発振信号ＯＳＣの信号特性の劣化等を抑制できるようになる。また回路装置２０の辺ＳＤ１から辺ＳＤ２へと向かう方向ＤＲ１に沿って、温度センサー回路４０と電源回路６０と発振回路３０を効率的にレイアウト配置できるようになるため、回路装置２０の方向ＤＲ１での長さを短くでき、回路装置２０のレイアウト面積の小規模化を図れるようになる。従って、発振信号ＯＳＣの信号特性の劣化の抑制と、回路装置２０の小面積化とを両立して実現することが可能になる。

また図３では、ロジック回路５０は、発振回路３０と辺ＳＤ２との間に配置される。例えば回路装置２０の辺ＳＤ１から辺ＳＤ２へと向かう方向ＤＲ１に沿って、発振回路３０とロジック回路５０が、発振回路３０、ロジック回路５０に順に配置される。例えばロジック回路５０は辺ＳＤ２に沿って配置される。具体的にはロジック回路５０は、辺ＳＤ２に沿った方向を長手方向として配置される。そして発振回路３０とロジック回路５０は、例えば方向ＤＲ１に沿って隣り合って配置される。このようにすれば、回路装置２０の辺ＳＤ１から辺ＳＤ２へと向かう方向ＤＲ１に沿って、発振回路３０とロジック回路５０を効率的にレイアウト配置できるようになるため、回路装置２０の方向ＤＲ１で長さを短くでき、回路装置２０の回路面積の小規模化を図れるようになる。例えば図３では、温度センサー回路４０、電源回路６０、発振回路３０、ロジック回路５０が、方向ＤＲ１に沿って隣り合って配置されるため、回路装置２０の方向ＤＲ１で長さを最小限に短くでき、回路装置２０の小面積化を図れるようになる。特に、温度センサー回路４０、電源回路６０、発振回路３０、ロジック回路５０は、方向ＤＲ１に直交する方向ＤＲ３を長辺方向とする回路ブロックとなっているため、これらの回路ブロックを方向ＤＲ１に沿って順に配置することで、回路装置２０の小面積化を実現できる。

また図２、図３では、回路装置２０は、振動子１０の一端に接続される端子ＴＸ１と、振動子１０の他端に接続される端子ＴＸ２を含む。即ち回路装置２０は、回路装置２０を振動子１０に電気的に接続するための第１端子である端子ＴＸ１と第２端子である端子ＴＸ２を含む。また回路装置２０は、電源電圧が入力される電源端子ＴＶＤＤと、グランド電圧ＧＮＤが入力されるグランド端子ＴＧＮＤを含む。即ち回路装置２０は、外部の電源デバイスから外部電源電圧であるＶＤＤを供給するための電源端子ＴＶＤＤと、ＶＳＳとも呼ばれるＧＮＤを供給するためのグランド端子ＴＧＮＤを含む。そして図２、図３に示すように、端子ＴＸ１とグランド端子ＴＧＮＤは、回路装置２０の辺ＳＤ１及び辺ＳＤ２に交差する辺ＳＤ３に沿って配置される。例えば端子ＴＸ１は、辺ＳＤ３の中央付近に配置され、端子ＴＸ１の方向ＤＲ１側にグランド端子ＴＧＮＤが配置される。例えば端子ＴＸ１とグランド端子ＴＧＮＤは、その間にロジック回路５０の一部や静電保護回路を挟んで配置される。また電源端子ＴＶＤＤと端子ＴＸ２は、回路装置２０の辺ＳＤ３の対辺である辺ＳＤ４に沿って配置される。例えば端子ＴＸ２は、辺ＳＤ４の中央付近に配置され、方向ＤＲ１の反対方向をＤＲ２とした場合に、端子ＴＸ２の方向ＤＲ２側に電源端子ＴＶＤＤが配置される。例えば端子ＴＸ２と電源端子ＴＶＤＤは、その間に発振回路３０の一部や静電保護回路を挟んで配置される。このようにすれば、例えば図２、図３のように、発振回路３０と温度センサー回路４０の間にロジック回路５０又は電源回路６０が配置されるレイアウト配置において、辺ＳＤ３における発振回路３０の近傍に、振動子１０の一端に接続される端子ＴＸ１を配置し、辺ＳＤ４における発振回路３０の近傍に、振動子１０の他端に接続される端子ＴＸ２を配置できるようになる。そしてグランド端子ＴＧＮＤについては端子ＴＸ１と共に辺ＳＤ３に沿って配置し、電源端子ＴＶＤＤについては端子ＴＸ２と共に辺ＳＤ４に沿って配置できるようになる。これにより、例えば後述の図１８、図１９、図２０に示す第１構造例の発振器４に好適な回路装置２０の端子配置を実現できるようになる。

なお図２、図３では、発振回路３０の端子ＴＸ１側の領域に、後述の図４の可変容量回路ＣＶ１が配置され、発振回路３０の端子ＴＸ２側の領域に、可変容量回路ＣＶ２が配置される。例えば発振回路３０の可変容量回路ＣＶ１と、可変容量回路ＣＶ１に接続される端子ＴＸ１とが隣り合って配置され、発振回路３０の可変容量回路ＣＶ２と、可変容量回路ＣＶ２に接続される端子ＴＸ２とが隣り合って配置される。このようにすれば、端子ＴＸ１、ＴＸ２と可変容量回路ＣＶ１、ＣＶ２を、ショートパスの経路で接続できるようになり、当該経路での寄生容量や寄生抵抗等を原因とする悪影響を低減できるようになる。例えば第１キャパシターアレイ等により構成される可変容量回路ＣＶ１の面積や、第２キャパシターアレイ等により構成される可変容量回路ＣＶ２の面積は、発振回路３０のレイアウト面積のうちの大部分を占める。従って、可変容量回路ＣＶ１については、発振回路３０において辺ＳＤ３側に寄せて配置することで、可変容量回路ＣＶ１と、辺ＳＤ３に配置される端子ＴＸ１とを、ショートパスの経路で接続できるようになる。また可変容量回路ＣＶ２については、発振回路３０において辺ＳＤ４側に寄せて配置することで、可変容量回路ＣＶ２と、辺ＳＤ４に配置される端子ＴＸ２とを、ショートパスの経路で接続できるようになる。

また図２、図３では、電源端子ＴＶＤＤは、辺ＳＤ１と辺ＳＤ４が交差する第１コーナー部に配置される。またグランド端子ＴＧＮＤは、辺ＳＤ２と辺ＳＤ３が交差する第２コーナー部に配置される。即ち、電源端子ＴＶＤＤは、辺ＳＤ１と辺ＳＤ４が交差する領域である第１コーナー部に配置され、グランド端子ＴＧＮＤは、辺ＳＤ２と辺ＳＤ３が交差する領域であって、第１コーナー部に対向する第２コーナー部に配置される。つまり、矩形の回路装置２０の半導体チップにおいて、電源端子ＴＶＤＤとグランド端子ＴＧＮＤは対角配置される。そして、第２コーナー部に配置されるグランド端子ＴＧＮＤと、振動子１０の一端に接続される端子ＴＸ１とが、辺ＳＤ３に沿って配置される。また第１コーナー部に配置される電源端子ＴＶＤＤと、振動子１０の他端に接続される端子ＴＸ２とが、辺ＳＤ４に沿って配置される。従って、端子ＴＸ１とグランド端子ＴＧＮＤを辺ＳＤ３に沿って効率良く配置できると共に、端子ＴＸ２と電源端子ＴＶＤＤを辺ＳＤ４に沿って効率良く配置できるため、発振回路３０、温度センサー回路４０、ロジック回路５０、電源回路６０の効率の良いレイアウト配置も可能になる。そして、後述の図１８、図１９、図２０に示す第１構造例の発振器４に好適な回路装置２０の端子配置を実現できるようになる。

また回路装置２０は、発振信号ＯＳＣに基づく出力クロック信号ＣＫＱが出力されるクロック端子ＴＣＫを含む。そして図２、図３に示すように、クロック端子ＴＣＫが、辺ＳＤ２と辺ＳＤ４が交差する第３コーナー部に配置される。即ちクロック端子ＴＣＫが、電源端子ＴＶＤＤが配置される第１コーナー部の方向ＤＲ１側の領域であって、グランド端子ＴＧＮＤが配置される第２コーナー部の方向ＤＲ３側の領域である第３コーナー部に配置される。このようにすれば、ノイズ源となるクロック端子ＴＣＫや、クロック端子ＴＣＫに出力クロック信号ＣＫＱを出力する出力バッファー回路７０を、辺ＳＤ２と辺ＳＤ４が交差する第３コーナー部に配置できるようになる。従って、クロック端子ＴＣＫの出力クロック信号ＣＫＱによるノイズ源と、発振回路３０との間の距離を、できる限り離すことが可能になり、当該ノイズ源からのノイズが発振回路３０に伝達されるのを更に抑制できるようになる。

また回路装置２０は、電源電圧ＶＤＤが入力される電源端子ＴＶＤＤを含み、図２、図３に示すように、電源回路６０は、電源端子ＴＶＤＤと発振回路３０との間に配置される。例えば電源端子ＴＶＤＤの位置と発振回路３０の位置を結ぶ線上に電源回路６０が位置するように、電源端子ＴＶＤＤ、電源回路６０、発振回路３０が配置される。具体的には電源端子ＴＶＤＤに隣り合うように電源回路６０が配置され、電源回路６０に隣り合うように発振回路３０が配置される。例えば図２では、電源端子ＴＶＤＤの方向ＤＲ４側に電源回路６０が配置され、電源回路６０の方向ＤＲ１側に発振回路３０が配置される。また図３では、電源端子ＴＶＤＤからグランド端子ＴＧＮＤに向かう方向をＤＲ５とした場合に、電源端子ＴＶＤＤの方向ＤＲ５側に電源回路６０が配置され、電源回路６０の方向ＤＲ５側や方向ＤＲ１側に発振回路３０が配置される。このように電源回路６０を電源端子ＴＶＤＤと発振回路３０の間に配置すれば、電源端子ＴＶＤＤからショートパスの経路で、電源電圧ＶＤＤを電源回路６０に供給し、供給された電源電圧ＶＤＤに基づいて電源回路６０が発振回路３０に対してショートパスの経路で電源を供給できるようになる。例えば図１の電源回路６０のレギュレーター６１が、電源端子ＴＶＤＤからショートパスの経路で供給された電源電圧ＶＤＤに基づいて、レギュレート電源電圧ＶＲＥＧ１を生成し、生成されたレギュレート電源電圧ＶＲＥＧ１をショートパスの経路で発振回路３０に対して供給できるようになる。従って、当該経路の寄生抵抗等に起因する電源特性の悪化を抑制して、電源端子ＴＶＤＤからの電源電圧ＶＤＤに基づく適正な電源を発振回路３０に供給することが可能になる。

また回路装置２０は、発振信号ＯＳＣに基づく出力クロック信号ＣＫＱを出力する出力バッファー回路７０と、出力クロック信号ＣＫＱが出力されるクロック端子ＴＣＫを含む。例えば出力バッファー回路７０は、発振信号ＯＳＣに基づくクロック信号ＣＫをバッファリングした信号を、出力クロック信号ＣＫＱとしてクロック端子ＴＣＫに出力する。そして図２、図３に示すように、出力バッファー回路７０は、クロック端子ＴＣＫとロジック回路５０との間に配置される。例えばクロック端子ＴＣＫの位置とロジック回路５０の位置を結ぶ線上に出力バッファー回路７０が位置するように、クロック端子ＴＣＫ、出力バッファー回路７０、ロジック回路５０が配置される。具体的にはロジック回路５０に隣り合うように出力バッファー回路７０が配置され、出力バッファー回路７０に隣り合うようにクロック端子ＴＣＫが配置される。このようにすれば、ロジック回路５０が発振信号ＯＳＣに基づき出力したクロック信号ＣＫが、ショートパスの経路で、出力バッファー回路７０に入力されてバッファリングされ、出力クロック信号ＣＫＱとしてクロック端子ＴＣＫから出力されるようになる。これにより、当該経路における寄生抵抗や寄生キャパシターに起因する出力クロック信号ＣＫＱの信号特性の劣化を抑制できるようになる。

２．発振回路、温度センサー回路
次に発振回路３０や温度センサー回路４０の構成例について説明する。図４に発振回路３０の構成例を示す。なお本実施形態の発振回路３０は、図４の構成に限定されるものではなく、その構成要素の一部を省略したり、他の構成要素を追加したり、その構成要素を他のタイプの構成要素に変更するなどの種々の変形実施が可能である。

図４に示すように、発振回路３０は、インバーター回路ＤＶ１、ＤＶ２と可変容量回路ＣＶ１、ＣＶ２を含む。インバーター回路ＤＶ１は振動子１０の駆動回路であり、入力ノードが振動子１０の一端に接続され、出力ノードが振動子１０の他端に接続される。インバーター回路ＤＶ２は、インバーター回路ＤＶ１の出力信号をバッファリングして、発振信号ＯＳＣとして出力する。インバーター回路ＤＶ１、ＤＶ２は、高電位側の電源電圧としてＶＲＥＧ１が供給され、低電位側の電源電圧としてＧＮＤが供給されて動作する。

可変容量回路ＣＶ１は、一端が振動子１０の一端に接続され、他端がＧＮＤノードに接続される。具体的には可変容量回路ＣＶ１は、一端が振動子１０の一端に接続される第１キャパシターアレイと、一端が第１キャパシターアレイの他端に接続され、他端がＧＮＤノードに接続される第１スイッチアレイを含む。そして温度データＴＳＱに基づき生成された周波数制御データにより第１スイッチアレイの複数のスイッチのオン、オフが制御されることで、可変容量回路ＣＶ１の容量値が調整される。同様に可変容量回路ＣＶ２は、一端が振動子１０の他端に接続され、他端がＧＮＤノードに接続される。具体的には可変容量回路ＣＶ２は、一端が振動子１０の他端に接続される第２キャパシターアレイと、一端が第２キャパシターアレイの他端に接続され、他端がＧＮＤノードに接続される第２スイッチアレイを含む。そして温度データＴＳＱに基づき生成された周波数制御データにより第２スイッチアレイの複数のスイッチのオン、オフが制御されることで、可変容量回路ＣＶ２の容量値が調整される。そして、このようにして可変容量回路ＣＶ１、ＣＶ２の容量値が調整されることで、発振回路３０の発振信号ＯＳＣの発振周波数が制御されて、発振周波数の温度補償処理が実現される。

図５に温度センサー回路４０の構成例を示す。なお本実施形態の温度センサー回路４０は、図５の構成に限定されるものではなく、その構成要素の一部を省略したり、他の構成要素を追加したり、その構成要素を他のタイプの構成要素に変更するなどの種々の変形実施が可能である。

温度センサー回路４０は、リングオシレーター４２と、カウンター回路４４と、レギュレーター４６を含む。リングオシレーター４２は、複数個の遅延素子をリング状に接続した回路である。具体的にはリングオシレーター４２は、例えば後述の図１１に示すように奇数個のインバーター回路等の信号反転回路がリング状に接続された回路であり、発振信号である出力パルス信号ＲＣＫを出力する。カウンター回路４４は、発振信号ＯＳＣに基づくクロック信号ＣＫを用いて、リングオシレーター４２の出力パルス信号ＲＣＫのパルス数のカウント処理を行う。そして、カウント処理により得られたカウント値に基づく温度データＴＳＱを出力する。例えば図６に示すように、カウンター回路４４は、クロック信号ＣＫにより規定されるカウント期間ＴＳＥＮＳにおける出力パルス信号ＲＣＫのパルス数のカウント値を求めることで、温度データＴＳＱを求める。例えば図６では、カウント期間ＴＳＥＮＳは、クロック信号ＣＫのｍ＝７クロック分に相当する期間である。カウンター回路４４は、このカウント期間ＴＳＥＮＳでの出力パルス信号ＲＣＫのパルス数をカウントする。レギュレーター４６は、リングオシレーター４２にレギュレート電源電圧ＶＲＥＧ３を供給する。図５では、レギュレーター４６は、電流設定回路４８、カウンター回路４４にもレギュレート電源電圧ＶＲＥＧ３を供給している。例えばレギュレーター４６は、電源電圧ＶＤＤのレギュレートを行って、レギュレート電源電圧ＶＲＥＧ３を生成する。例えば図５に示すようにレギュレーター４６は、オペアンプＯＰＢと抵抗ＲＢ１、ＲＢ２を有する。そしてオペアンプＯＰＢの仕事関数差ＷＦによる基準電圧を利用してレギュレート電源電圧ＶＲＥＧ３を生成する。図５の構成によれば、低消費電力で、低電圧動作が可能な温度センサー回路４０を、小規模な回路により実現することが可能になる。

また図５に示すように温度センサー回路４０は、電流設定回路４８を含む。電流設定回路４８は、レギュレーター４６により生成されたレギュレート電源電圧ＶＲＥＧ３に基づいて動作し、リングオシレーター４２の動作電流を設定する。例えば電流設定回路４８は、後述の図１１に示すレギュレーター４６のインバーター回路ＩＶＡ１、ＩＶＡ２、ＩＶＡ３、ＩＶＡ４に流れる動作電流を設定するためのバイアス電圧ＶＢＰ２、ＶＢＮ２を生成する。この動作電流はバイアス電圧ＶＢＰ２、ＶＢＮ２に基づくバイアス電流と言うこともできる。このような電流設定回路４８を設けて、リングオシレーター４２の動作電流を設定することで、リングオシレーター４２の発振周波数を制御できるようになる。例えば電流設定回路４８は、温度が上昇するにつれて電流値が大きくなるように、レギュレーター４６のバイアス電流である動作電流を設定する。このようにすれば、温度が上昇するにつれて、リングオシレーター４２の発振周波数が高くなるような周波数制御を実現できる。

例えば図７に、温度に対するクロック信号ＣＫと出力パルス信号ＲＣＫの周波数偏差の特性例を示す。図７の右側の特性例の縦軸を拡大したものが左側の特性例になる。図７の右側の特性例に示すように、温度が上昇するにつれてリングオシレーター４２の発振周波数である出力パルス信号ＲＣＫの周波数は増加している。これは電流設定回路４８によるリングオシレーター４２の動作電流の制御により実現される。

例えば３２ＫＨｚなどの周波数が比較的低い発振器では、例えばＩｏＴ（Internet of Things）などのセンサー関連の用途のために、低消費電力、低電圧動作及び小型化が求められている。しかしながら、従来の温度センサー回路では、低消費電流と低電圧動作を両立させ、且つ小型の温度センサー回路を構成することが困難であるという問題があった。例えば温調機能を内蔵した高精度の発振器では温度センサー回路が必要になる。しかし温度センサー回路を、ＢＧＲ（Band Gap Reference）回路とＡ／Ｄ変換回路で構成した場合には、低消費電流化や低電圧動作が困難である。例えば温度に比例した電圧を生成するためには、ＢＧＲ回路のバイポーラートランジスターに一定量以上の電流を流す必要があり、低消費電力化が困難である。また温度検出の分解能を高くするためには、Ａ／Ｄ変換回路に入力する電圧のダイナミックレンジが必要であるため、低電圧動作が困難である。また容量ＤＡＣ型のＡ／Ｄ変換回路では容量面積が大きく、精度を確保するには、小型化が困難である。

そこで図５では、周波数比較型の温度センサー回路４０を用いている。即ち、温度センサー回路４０を、発振周波数が温度に依存する内蔵のリングオシレーター４２と、リングオシレーター４２の出力パルス信号ＲＣＫをカウントするカウンター回路４４により構成する。ここでリングオシレーター４２は、温度に依存するバイアス電流で制御された発振回路である。またカウンター回路４４の基準クロック信号は、発振回路３０の発振周波数である例えば３２ＫＨｚのクロック信号ＣＫである。そして温度センサー回路４０を間欠動作させると共に、カウント期間ＴＳＥＮＳにおいてカウンター回路４４でのカウント値の信号がロジック回路５０に伝達されないようにすることで、消費電流を抑制する。

また温度センサー回路４０が間欠動作することによる温度センサー回路４０以外の回路へのノイズの回り込みを抑制するために、温度センサー回路４０の電源電圧は、専用のレギュレーター４６により生成されたレギュレート電源電圧ＶＲＥＧ３を用いる。例えば発振回路３０、ロジック回路５０に供給されるレギュレート電源電圧ＶＲＥＧ１、ＶＲＥＧ２を生成する図１のレギュレーター６１、６２は、図２、図３の電源回路６０の領域に配置される。これに対して温度センサー回路４０に供給されるレギュレート電源電圧ＶＲＥＧ３を生成する図５のレギュレーター４６は、図２、図３の温度センサー回路４０の領域に配置される。

また図６に示すカウント期間ＴＳＥＮＳは、例えばロジック回路５０に設けられるレジスターの設定により可変になっているため、温度検出の感度である分解能を仕様に応じてカスタマイズ可能になっている。また図５では、周波数をカウンター回路４４で比較する構成となっているため、ＢＧＲ回路やＡ／Ｄ変換回路は不要になり、消費電流と回路規模を小さくすることが可能になる。またリングオシレーター４２とカウンター回路４４は、例えば１．２Ｖ程度の低い電源電圧でも動作するため、動作下限電圧は低く、温度検出の分解能はカウント期間ＴＳＥＮＳを長くすることで確保できるため、分解能も確保することができる。またリングオシレーター４２の周波数には個体差が生じるが、カウンター回路４４の後段に設けられるロジック回路５０が調整することで、温度補償用のルックアップテーブルのアドレス範囲に対応させることが可能になる。

図８、図９は温度センサー回路４０の詳細な動作説明図である。図８には、カウンター回路４４の詳細な構成例が模式的に示されており、図９には、図８の回路動作を説明する信号波形図が示されている。まず図９のタイミングｔ１において、信号ＴＳＯＮＶＤＤがアクティブレベルであるハイレベルになって、レギュレーター４６が起動し、レギュレート電源電圧ＶＲＥＧ３が立ち上がる。また負論理のリセット信号ＴＳＸＲＳＴがアクティブレベルであるローレベルになり、カウンター回路４４はリセット状態になり、カウンターＣＴのカウント値ＣＮＴ１は０になる。カウント値ＣＮＴ１が入力されるＡＮＤ回路ＡＮ１が出力するカウント値ＣＮＴ２も０になる。次に、タイミングｔ１からクロック信号ＣＫの１周期分だけ遅れて、信号ＴＳＯＮＲＯＳＣ、ＴＳＯＮＩＲＥＦがハイレベルになって、リングオシレーター４２や電流設定回路４８が起動する。そして信号ＴＳＯＮＲＯＳＣがハイレベルになることで、このハイレベルの信号の反転信号が入力されるＡＮＤ回路ＡＮ１の出力であるカウント値ＣＮＴ２の信号が、ローレベルに固定される。これにより、カウンターＣＴのカウント期間ＴＳＥＮＳでのカウント値ＣＮＴ１、ＣＮＴ２の信号がロジック回路５０に伝達されないようになり、低消費電力化を図れる。

次にタイミングｔ１から期間ＴＳＲＳＴの経過後のタイミングｔ２において、カウンターＣＴのカウント処理が開始する。例えば信号ＴＳＯＮＲＯＳＣがハイレベルになってリングオシレーター４２が起動してから、発振周波数が安定するまでには、ある程度の時間が必要である。そこで、この時間を確保するための期間ＴＳＲＳＴを設定し、タイミングｔ１から期間ＴＳＲＳＴの経過後に、カウンターＣＴは、リングオシレーター４２からの出力パルス信号ＲＣＫのパルス数のカウント処理を開始する。この期間ＴＳＲＳＴの長さはレジスターにより設定可能になっている。そして、図６で説明したようにクロック信号ＣＫのｍクロック分（ｍは２以上の整数）の長さの期間であるカウント期間ＴＳＥＮＳの間、カウンターＣＴは、出力パルス信号ＲＣＫのパルス数のカウント処理を行い、カウント処理の結果をカウント値ＣＮＴ１として出力する。そしてタイミングｔ３においてカウント処理が終了し、そのときのカウント値ＣＮＴ１が、温度データＴＳＱとしてＡＮＤ回路ＡＮ１及びＡＮＤ回路ＡＮ２を介してロジック回路５０に出力される。そしてタイミングｔ４において、ロジック回路５０のラッチ回路５２が、温度センサー回路４０からの温度データＴＳＱをラッチする。これにより、ラッチ回路５２に保持される温度データＴＳＤＡＴＡが、ｎ番目の温度データから次のｎ＋１番目の温度データに更新される。そしてロジック回路５０は、このラッチ回路５２に保持される温度データＴＳＤＡＴＡに基づいて、発振周波数の温度補償処理を行う。

図１０は温度センサー回路４０の間欠動作が原因で発生する発振信号ＯＳＣの信号特性の劣化の説明図である。温度センサー回路４０が間欠動作すると、図１０のＡ１に示すように、温度センサー回路４０の消費電流がＡＣ的に変動する事態が発生する。これによりＡ２に示すようにＧＮＤが供給されるグランド線にノイズが発生し、Ａ３、Ａ４に示すように、発振回路３０内の信号に対して当該ノイズが重畳される。この結果、Ａ５に示すように、発振回路３０から出力される発振信号ＯＳＣにジッターが発生し、発振信号ＯＳＣの信号品質が劣化して、クロック信号ＣＫの信号特性も劣化してしまう。この場合に本実施形態では、図２、図３に示すように、間欠動作する温度センサー回路４０と発振回路３０との間の距離を離すことができるため、このようなジッターの発生を低減できるようになる。

図１１はリングオシレーター４２の構成例である。リングオシレーター４２は、リング状に接続されたＮＡＮＤ回路ＮＡＡ、インバーター回路ＩＶＡ１、ＩＶＡ２、ＩＶＡ３、ＩＶＡ４を含む。またバッファー回路であるインバーター回路ＩＶＡ５を含む。これらの奇数個の信号反転回路がリング状に接続されることで、発振信号である出力パルス信号ＲＣＫを生成できる。なおＮＡＮＤ回路ＮＡＡには、リングオシレーター４２の動作をイネーブルにしたりディスエーブルにするためのイネーブル信号ＥＮＲＯＳＣが入力されている。このイネーブル信号ＥＮＲＯＳＣがロジック回路５０によりアクティブ又は非アクティブにされることで、リングオシレーター４２の間欠動作が行われて、温度センサー回路４０の間欠動作が実現される。またインバーター回路ＩＶＡ１、ＩＶＡ２、ＩＶＡ３、ＩＶＡ４のＶＲＥＧ３側には、動作電流を流すためのＰ型のトランジスターＴＡ１、ＴＡ２、ＴＡ３、ＴＡ４が設けられ、ＧＮＤ側にはＮ型のトランジスターＴＡ５、ＴＡ６、ＴＡ７、ＴＡ８が設けられている。そしてトランジスターＴＡ１～ＴＡ４のゲートには、電流設定回路４８からのバイアス電圧ＶＢＰ２が入力され、トランジスターＴＡ５～ＴＡ８のゲートには、電流設定回路４８からのバイアス電圧ＶＢＮ２が入力される。これによりリングオシレーター４２の動作電流が制御されて、リングオシレーター４２は、例えば温度が上昇するにつれて周波数が増加するような出力パルス信号ＲＣＫを出力できるようになる。

図１２にレギュレーター４６の構成例を示す。なお図１のレギュレーター６１、６２も図１２と同様の回路構成により実現できる。図１２に示すように、レギュレーター４６は、オペアンプＯＰＢと抵抗ＲＢ１、ＲＢ２を含む。オペアンプＯＰＢは、トランジスターＴＢ１、ＴＢ２、ＴＢ３、ＴＢ４、ＴＢ５により構成される差動部と、トランジスターＴＢ６、ＴＢ７により構成される出力部を有する。なおトランジスターＴＢ８には、レギュレーター４６の動作をイネーブルにしたりディスエーブルにするためのイネーブル信号ＥＮＶＲＥＧ３が入力されている。このイネーブル信号ＥＮＶＲＥＧ３がロジック回路５０によりアクティブ又は非アクティブにされることで、レギュレーター４６の間欠動作が行われて、温度センサー回路４０の間欠動作が実現される。図１２では、差動対を構成するＮ型のトランジスターＴＢ３、ＴＢ４の仕事関数差ＷＦを利用して、レギュレート電源電圧ＶＲＥＧ３が生成されている。例えば仕事関数差ＷＦの電圧と、抵抗ＲＢ１、ＲＢ２の抵抗値に基づいて、ＶＲＥＧ３の電圧が設定される。

図１３に電流設定回路４８の構成例を示す。図１３では、トランジスターＴＣ１、ＴＣ２、ＴＣ３、ＴＣ４、ＴＣ５、ＴＣ６、ＴＣ７、ＴＣ８で構成されるバイアス電圧生成回路により、バイアス電圧ＶＢＮ１が生成される。そしてトランジスターＴＣ９、ＴＣ１０、ＴＣ１１、ＴＣ１２により構成されるカレントミラー回路により、バイアス電圧ＶＢＮ１に対応するバイアス電圧ＶＢＰ２、ＶＢＮ２が生成されて、図１１のリングオシレーター４２に供給され、リングオシレーター４２の動作電流が設定される。なおトランジスターＴＣ１３、ＴＣ１４には、電流設定回路４８の動作をイネーブルにしたりディスエーブルにするためのイネーブル信号ＥＮＩＲＥＦ、ＸＥＮＩＲＥＦが入力されている。このイネーブル信号ＥＮＩＲＥＦ、ＸＥＮＩＲＥＦがロジック回路５０によりアクティブ又は非アクティブにされることで、電流設定回路４８の間欠動作が行われて、温度センサー回路４０の間欠動作が実現される。

３．電源線、グランド線の配線
図１４に本実施形態の回路装置２０での電源線、グランド線の配線例を示す。図１４は図２のレイアウト配置での電源線、グランド線の配線例である。図３のレイアウト配置においても同様の配線手法で電源線、グランド線を配線できるため、詳細な説明は省略する。図１４では、前述したように、辺ＳＤ１と辺ＳＤ４が交差する第１コーナー部に電源端子ＴＶＤＤが配置され、辺ＳＤ２と辺ＳＤ３が交差する第２コーナー部にグランド端子ＴＧＮＤが配置される。即ち回路装置２０において電源端子ＴＶＤＤとグランド端子ＴＧＮＤが対角配置される。そして第１コーナー部の電源端子ＴＶＤＤから電源線が配線され、第２コーナー部のグランド端子ＴＧＮＤからグランド線が配線されるようになる。

具体的には図１４に示すように回路装置２０は、電源線ＬＶ１とグランド線ＬＧ１を含む。ＬＶ１は第１電源線であり、ＬＧ１は第１グランド線である。電源線ＬＶ１は、電源端子ＴＶＤＤに接続され、発振回路３０に電源電圧ＶＤＤを供給する。グランド線ＬＧ１は、グランド端子ＴＧＮＤに接続され、発振回路３０にグランド電圧ＧＮＤを供給する。また回路装置２０は、電源線ＬＶ２Ａ、ＬＶ２Ｂとグランド線ＬＧ２Ａ、ＬＧ２Ｂを含む。ＬＶ２Ａ、ＬＶ２Ｂは第２電源線であり、ＬＧ２Ａ、ＬＧ２Ｂは第２グランド線である。電源線ＬＶ２Ａ、ＬＶ２Ｂは、電源端子ＴＶＤＤに接続され、電源線ＬＶ１とは電源端子ＴＶＤＤから分岐して配線されて、温度センサー回路４０、ロジック回路５０等に電源電圧ＶＤＤを供給する。具体的には、電源線ＬＶ２Ａが温度センサー回路４０や出力バッファー回路７０にＶＤＤを供給し、電源線ＬＶ２Ｂがロジック回路５０にＶＤＤを供給する。またグランド線ＬＧ２Ａ、ＬＧ２Ｂは、グランド端子ＴＧＮＤに接続され、グランド線ＬＧ１とはグランド端子ＴＧＮＤから分岐して配線されて、温度センサー回路４０、ロジック回路５０等にグランド電圧ＧＮＤを供給する。具体的には、グランド線ＬＧ２Ａが温度センサー回路４０や出力バッファー回路７０にＧＮＤを供給し、グランド線ＬＧ２Ｂがロジック回路５０にＧＮＤを供給する。なお回路装置２０は、電源線ＬＶ３とグランド線ＬＧ３を含むことができる。ＬＶ３は第３電源線であり、ＬＧ３は第３グランド線である。電源線ＬＶ３は、電源端子ＴＶＤＤに接続され、電源線ＬＶ１、ＬＶ２Ａ、ＬＶ２Ｂとは電源端子ＴＶＤＤから分岐して配線されて、電源回路６０に電源電圧ＶＤＤを供給する。またグランド線ＬＧ３は、グランド端子ＴＧＮＤに接続され、グランド線ＬＧ１、ＬＧ２Ａ、ＬＧ２Ｂとはグランド端子ＴＧＮＤから分岐して配線されて、電源回路６０にグランド電圧ＧＮＤを供給する。

このように図１４では、発振回路３０については、電源端子ＴＶＤＤから配線された電源線ＬＶ１によりＶＤＤを供給し、グランド端子ＴＧＮＤから配線されたグランド線ＬＧ１によりＧＮＤを供給している。一方、温度センサー回路４０、ロジック回路５０等については、電源端子ＴＶＤＤから電源線ＬＶ１とは分岐して配線された電源線ＬＶ２Ａ、ＬＶ２ＢによりＶＤＤを供給し、グランド端子ＴＧＮＤからグランド線ＬＧ１とは分岐して配線されたグランド線ＬＧ２Ａ、ＬＧ２ＢによりＧＮＤを供給している。即ち、電源端子ＴＶＤＤから、電源線ＬＶ１と、電源線ＬＶ２Ａ、ＬＶ２Ｂとを分岐して配線する。そして発振回路３０については電源線ＬＶ１によりＶＤＤを供給し、温度センサー回路４０、ロジック回路５０等については電源線ＬＶ２Ａ、ＬＶ２ＢによりＶＤＤを供給する。またグランド端子ＴＧＮＤから、グランド線ＬＧ１と、グランド線ＬＧ２Ａ、ＬＧ２Ｂとを分岐して配線する。そして、発振回路３０についてはグランド線ＬＧ１によりＧＮＤを供給し、温度センサー回路４０、ロジック回路５０等についてはグランド線ＬＧ２Ａ、ＬＧ２ＢによりＧＮＤを供給する。このようにすれば、温度センサー回路４０、ロジック回路５０等で発生したノイズについては、電源線ＬＶ２Ａ、ＬＶ２Ｂやグランド線ＬＧ２Ａ、ＬＧ２Ｂを介して電源端子ＴＶＤＤ側やグランド端子ＴＧＮＤ側に吸収されるようになる。そして、電源端子ＴＶＤＤやグランド端子ＴＧＮＤ側のインピーダンスに比べて配線インピーダンスが高い電源線ＬＶ１、グランド線ＬＧ１側には、当該ノイズが伝わりにくくなる。この結果、温度センサー回路４０、ロジック回路５０等で発生したノイズが、発振回路３０に伝達されて発振信号ＯＳＣの信号特性等が劣化してしまう事態を効果的に抑制できるようになる。

また図１４では、回路装置２０の第１コーナー部に電源端子ＴＶＤＤを配置し、第２コーナー部にグランド端子ＴＧＮＤを配置するというように、電源端子ＴＶＤＤとグランド端子ＴＧＮＤを対角配置している。このように電源端子ＴＶＤＤとグランド端子ＴＧＮＤを対角配置することで、電源線ＬＶ１と電源線ＬＶ２Ａ、ＬＶ２Ｂとを、電源端子ＴＶＤＤの場所で分岐配線したり、グランド線ＬＧ１とグランド線ＬＧ２Ａ、ＬＧ２Ｂとを、グランド端子ＴＧＮＤの場所で分岐配線することが容易になる。例えば電源線ＬＶ２Ａ、グランド線ＬＧ２Ａについては、温度センサー回路４０や出力バッファー回路７０の近傍を通るように、例えば辺ＳＤ２や辺ＳＤ４に沿った方向で容易に配線できるようになる。また電源線ＬＶ２Ｂ、グランド線ＬＧ２Ｂについては、例えばロジック回路５０を囲むようにリング状に容易に配線できるようになる。一方、電源線ＬＶ１、グランド線ＬＧ１については、回路装置２０において対角配置された電源端子ＴＶＤＤ、グランド端子ＴＧＮＤから、発振回路３０の方に引き出して配線することで、発振回路３０に対して、容易に分岐配線できるようになる。従って、温度センサー回路４０等のノイズ源からのノイズが発振回路３０に伝達するのを抑制しながら、効率的なレイアウト配置で電源線やグランド線を配線できるようになる。

なお温度センサー回路４０等からのノイズは、回路装置２０の例えばＰ型の基板を介して発振回路３０の領域に伝達される場合もある。この点、図２、図１４では、発振回路３０と温度センサー回路４０の間にロジック回路５０が介在するレイアウト配置とすることで、発振回路３０と温度センサー回路４０の距離を離すことが可能になり、基板を介したノイズの伝達についても効果的に抑制できる。また図３においても、発振回路３０と温度センサー回路４０の間に電源回路６０が介在するレイアウト配置とすることで、発振回路３０と温度センサー回路４０の距離を離すことが可能になり、基板を介したノイズの伝達についても効果的に抑制できる。

４．他のレイアウト配置例
図１５、図１６、図１７に回路装置２０の他のレイアウト配置例を示す。図１５、図１６、図１７のレイアウト配置が図２、図３と異なるのは、回路装置２０の端子配置である。

例えば図２、図３では、出力イネーブル端子ＴＯＥ、端子ＴＸ１、グランド端子ＴＧＮＤが、辺ＳＤ３に沿って、この順で配置され、電源端子ＴＶＤＤ、端子ＴＸ２、クロック端子ＴＣＫが、辺ＳＤ４に沿って、この順で配置される。このようにすることで、後述の図１８、図１９、図２０に示す第１構造例の発振器４に好適な回路装置２０の端子配置を実現できるようになる。

一方、図１５、図１６、図１７では、端子ＴＸ２、電源端子ＴＶＤＤ、クロック端子ＴＣＫが、辺ＳＤ３に沿って、この順で配置され、端子ＴＸ１、出力イネーブル端子ＴＯＥ、グランド端子ＴＧＮＤが、辺ＳＤ４に沿って、この順で配置される。このようにすることで、後述の図２１、図２２、図２３に示す第２構造例の発振器４に好適な回路装置２０の端子配置を実現できるようになる。

具体的には、図２では、発振回路３０が、温度センサー回路４０及びロジック回路５０と電源回路６０との間に設けられ、図３では、発振回路３０が、温度センサー回路４０及び電源回路６０とロジック回路５０との間に設けられる。このため図２、図３では、発振回路３０に接続される端子ＴＸ１は、辺ＳＤ３の中央付近に配置され、発振回路３０に接続される端子ＴＸ２は、辺ＳＤ４の中央付近に配置される。これにより、後述の図１８、図１９、図２０の発振器４において、平面視において振動子１０の中央付近に設けられる導電性の接続部ＣＤＣ１、ＣＤＣ２を、回路装置２０の中央付近に設けられる端子ＴＸ１、ＴＸ２に対して容易に接続できるようになる。

一方、図１５、図１６、図１７では、発振回路３０が辺ＳＤ１に沿って配置され、発振回路３０に接続される端子ＴＸ１、ＴＸ２も辺ＳＤ１に沿って配置される。これにより、図２１、図２２、図２３の発振器４において、平面視において振動子１０の左側に設けられる導電性の接続部ＣＤＣ１、ＣＤＣ２を、回路装置２０の左側に設けられる端子ＴＸ１、ＴＸ２に容易に接続できるようになる。

また図２、図３では、出力イネーブル端子ＴＯＥ、端子ＴＸ１、グランド端子ＴＧＮＤは、辺ＳＤ３側に配置され、電源端子ＴＶＤＤ、端子ＴＸ２、クロック端子ＴＣＫが、辺ＳＤ４側に配置されている。これにより図１８、図１９、図２０の発振器４のように、回路装置２０が、その能動面が上方に向くように実装される場合に、回路装置２０のこれらの端子を、バンプＢＭＰを介して発振器４の内部電極端子等に接続できるようになる。一方、図１５、図１６、図１７では、端子ＴＸ２、電源端子ＴＶＤＤ、クロック端子ＴＣＫが辺ＳＤ３側に配置され、端子ＴＸ１、出力イネーブル端子ＴＯＥ、グランド端子ＴＧＮＤが辺ＳＤ４側に配置されている。これにより図２１、図２２、図２３の発振器４のように、回路装置２０が、その能動面が下向に向くようにフリップ実装される場合に、回路装置２０のこれらの端子を、バンプＢＭＰを介して発振器４の内部電極端子等に接続できるようになる。

そして図１５、図１６、図１７においても、回路装置２０は、発振回路３０と温度センサー回路４０とロジック回路５０と電源回路６０を有し、発振回路３０と温度センサー回路４０との間に、ロジック回路５０又は電源回路６０が配置される。例えば発振回路３０の位置と温度センサー回路４０の位置を結ぶ線上にロジック回路５０又は電源回路６０が位置する。別の言い方をすれば、図１５、図１６、図１７においても、発振回路３０と温度センサー回路４０の間の距離は、発振回路３０とロジック回路５０又は電源回路６０との間の距離よりも大きい。即ち温度センサー回路４０は、ロジック回路５０又は電源回路６０に比べて発振回路３０から遠い距離に配置される。このようにすれば、発振回路３０と温度センサー回路４０との間に、ロジック回路５０又は電源回路６０が介在するようになる。そして、このようにロジック回路５０又は電源回路６０が介在することで、発振回路３０と温度センサー回路４０との間の距離が離れるようになる。この結果、温度センサー回路４０の間欠動作による消費電流のＡＣ的な変動がノイズとなって、発振回路３０の発振動作に悪影響を与えて、発振信号ＯＳＣのジッター特性等の信号特性が劣化してしまう事態を効果的に抑制することが可能になる。

なお図１５、図１６、図１７では、温度センサー回路４０の配置位置が異なっている。例えば図１５では温度センサー回路４０は、辺ＳＤ３に沿って配置されているが、図１６では辺ＳＤ３の対辺である辺ＳＤ４に沿って配置されている。また図１７では、温度センサー回路４０は、辺ＳＤ１の対辺である辺ＳＤ２に沿って配置されている。

具体的には図１５では、電源端子ＴＶＤＤと温度センサー回路４０とは、回路装置２０の辺ＳＤ３に沿って並んで配置される。例えば電源端子ＴＶＤＤと温度センサー回路４０は、辺ＳＤ３に沿って、電源端子ＴＶＤＤ、温度センサー回路４０の順に並んで配置される。例えば電源端子ＴＶＤＤの方向ＤＲ１側に温度センサー回路４０が配置される。このように電源端子ＴＶＤＤと温度センサー回路４０とが、辺ＳＤ３に沿って並んで配置されることで、電源電圧ＶＤＤを、ショートパスの経路で電源端子ＴＶＤＤから温度センサー回路４０に供給できるようになるため、当該経路での寄生抵抗等を十分に小さくできる。従って、温度センサー回路４０の間欠動作によって消費電流のＡＣ的な変動が発生した場合に、電源端子ＴＶＤＤから温度センサー回路４０への経路での寄生抵抗等による電圧変動を最小限に抑えることが可能になり、消費電流のＡＣ的な変動に起因するノイズも低減することが可能になる。

一方、図１６では、温度センサー回路４０とグランド端子ＴＧＮＤとは、回路装置２０の辺ＳＤ４に沿って並んで配置される。例えば温度センサー回路４０とグランド端子ＴＧＮＤは、辺ＳＤ４に沿って、温度センサー回路４０、グランド端子ＴＧＮＤの順に並んで配置される。例えば温度センサー回路４０の方向ＤＲ１側にグランド端子ＴＧＮＤが配置される。このように温度センサー回路４０とグランド端子ＴＧＮＤとが、辺ＳＤ４に沿って並んで配置されることで、グランド電圧ＧＮＤを、ショートパスの経路でグランド端子ＴＧＮＤから温度センサー回路４０に供給できるようになるため、当該経路での寄生抵抗等を十分に小さくできる。従って、温度センサー回路４０の間欠動作によって消費電流のＡＣ的な変動が発生した場合に、温度センサー回路４０からグランド端子ＴＧＮＤへの経路での寄生抵抗等による電圧変動を最小限に抑えることが可能になり、消費電流のＡＣ的な変動に起因するノイズのレベルも低減することが可能になる。

このように図１５、図１６では、電源端子ＴＶＤＤ又はグランド端子ＴＧＮＤと、温度センサー回路４０とは、辺ＳＤ１及び辺ＳＤ２に交差する辺である辺ＳＤ３又は辺ＳＤ４に沿って並んで配置されている。

一方、図１７では、温度センサー回路４０が辺ＳＤ２に沿って配置される。例えば図１７では、発振回路３０については、辺ＳＤ１に沿って配置されると共に、温度センサー回路４０については、辺ＳＤ１の対辺である辺ＳＤ２に沿って配置される。例えば発振回路３０は、辺ＳＤ１が長辺方向になるように辺ＳＤ１に沿って配置され、温度センサー回路４０は、辺ＳＤ２が長辺方向になるように辺ＳＤ２に沿って配置される。このように発振回路３０が配置される辺ＳＤ１の対辺である辺ＳＤ２に沿って温度センサー回路４０を配置すれば、図１５や図１６に比べて、発振回路３０と温度センサー回路４０との間の距離を更に遠くすることが可能になる。これにより、温度センサー回路４０の間欠動作により発生したノイズが、発振回路３０に伝達されるのを更に抑制できるようになる。なお本実施形態の回路装置２０のレイアウト配置は、図２、図３、図１５、図１６、図１７の配置例に限定されるものではなく、種々の変形実施が可能である。

５．発振器
図１８、図１９、図２０に本実施形態の発振器４の第１構造例を示す。図１８、図１９、図２０は、各々、第１構造例の発振器４の側面図、上面図、底面図である。この第１構造例の発振器４は、図２、図３で説明したレイアウト配置の回路装置２０が用いられる発振器である。発振器４は、振動子１０と、回路装置２０と、振動子１０及び回路装置２０を収容するパッケージ１２を有する。パッケージ１２は、例えばセラミック等により形成される。パッケージ１２は、ベース１６とリッド１７を有する。ベース１６は、中間基板である第１基板１３と、第１基板１３の上面側に積層された略矩形フレーム形状の第２基板１４と、第１基板１３の底面側に積層された略矩形フレーム形状の第３基板１５を有する。そして、第２基板１４の上面にはリッド１７が接合され、第１基板１３と第２基板１４とリッド１７とにより形成された収容空間Ｓ１に、振動子１０が収容されている。例えば収容空間Ｓ１に振動子１０が気密封止されており、望ましくは真空に近い状態である減圧状態になっている。これにより、振動子１０を衝撃、埃、熱、湿気等から好適に保護することができる。また第１基板と第３基板１５とにより形成された収容空間Ｓ２に、半導体チップである回路装置２０が収容されている。また第３基板１５の底面には、発振器４の外部接続用の電極端子である外部端子ＴＥＶＤＤ、ＴＥＣＫ、ＴＥＧＮＤ、ＴＥＯＥが形成されている。

また収容空間Ｓ１においては、振動子１０が、導電性の接続部ＣＤＣ１、ＣＤＣ２により、第１基板１３の上面に形成された不図示の第１電極端子、第２電極端子に接続される。導電性の接続部ＣＤＣ１、ＣＤＣ２は、例えば金属バンプ等の導電性のバンプにより実現してもよいし、導電性の接着剤により実現してもよい。具体的には、図１９に示すような音叉型の振動子１０の一端に形成された不図示の第１電極パッドが、導電性の接続部ＣＤＣ１を介して、第１基板１３の上面に形成された第１電極端子に接続される。そして第１電極端子は回路装置２０の端子ＴＸ１に電気的に接続される。また音叉型の振動子１０の他端に形成された不図示の第２電極パッドが、導電性の接続部ＣＤＣ２を介して、第１基板１３の上面に形成された第２電極端子に接続される。そして第２電極端子は回路装置２０の端子ＴＸ２に電気的に接続される。これにより振動子１０の一端及び他端を、導電性の接続部ＣＤＣ１、ＣＤＣ２を介して、回路装置２０の端子ＴＸ１、ＴＸ２に電気的に接続できるようになる。

また半導体チップである回路装置２０のＴＶＤＤ、ＴＣＫ、ＴＧＮＤ、ＴＯＥ、ＴＸ１、ＴＸ２の端子には導電性のバンプＢＭＰが形成され、これらの導電性のバンプＢＭＰが、第１基板１３の底面に形成された複数の電極端子に接続される。そして回路装置２０のＴＶＤＤ、ＴＣＫ、ＴＧＮＤ、ＴＯＥの端子に接続された電極端子は、内部配線等を介して発振器４の外部端子ＴＥＶＤＤ、ＴＥＣＫ、ＴＥＧＮＤ、ＴＥＯＥに電気的に接続される。また回路装置２０のＴＸ１、ＴＸ２の端子に接続された電極端子は、導電性の接続部ＣＤＣ１、ＣＤＣ２を介して振動子１０に電気的に接続される。

図２０の底面図に示すように、回路装置２０の能動面の裏面は、発振器４の底面において露出している。そして第３基板１５の底面には、発振器４の外部端子ＴＥＶＤＤ、ＴＥＣＫ、ＴＥＧＮＤ、ＴＥＯＥが、図２、図３の回路装置２０のＴＶＤＤ、ＴＣＫ、ＴＧＮＤ、ＴＯＥの端子に対応する位置に形成されている。

以上のように、図２、図３のレイアウト配置の回路装置２０によれば、図１８、図１９、図２０に示すような第１構造例の発振器４に適切な端子配置の回路装置２０を実現できる。

図２１、図２２、図２３に本実施形態の発振器４の第２構造例を示す。図２１、図２２、図２３は、各々、第２構造例の発振器４の側面図、上面図、底面図である。この第２構造例の発振器４は、図１５、図１６、図１７で説明したレイアウト配置の回路装置２０が用いられる発振器である。発振器４は、振動子１０と、回路装置２０と、振動子１０及び回路装置２０を収容するパッケージ１２を有する。パッケージ１２は、例えばセラミック等により形成され、その内側に収容空間Ｓを有しており、この収容空間Ｓに振動子１０及び回路装置２０が収容されている。収容空間Ｓは気密封止されており、望ましくは真空に近い状態である減圧状態になっている。パッケージ１２により、振動子１０及び回路装置２０を衝撃、埃、熱、湿気等から好適に保護することができる。

パッケージ１２はベース１６とリッド１７を有する。具体的にはパッケージ１２は、振動子１０及び回路装置２０を支持するベース１６と、ベース１６との間に収容空間Ｓを形成するようにベース１６の上面に接合されたリッド１７とにより構成されている。そして振動子１０は、ベース１６の内側に設けられた段差部に導電性の接続部ＣＤＣ１、ＣＤＣ２を介して支持されている。また回路装置２０は、ベース１６の内側底面に配置されている。具体的には回路装置２０は、能動面がベース１６の内側底面に向くようにフリップ実装されている。能動面は回路装置２０の回路素子が形成される面である。また回路装置２０のＴＶＤＤ、ＴＣＫ、ＴＧＮＤ、ＴＯＥ、ＴＸ１、ＴＸ２の端子には導電性のバンプＢＭＰが形成されている。そして回路装置２０は、導電性のバンプＢＭＰを介してベース１６の内側底面に支持される。導電性のバンプＢＭＰは例えば金属バンプである。回路装置２０のＴＶＤＤ、ＴＣＫ、ＴＧＮＤ、ＴＯＥの端子は、バンプＢＭＰやパッケージ１２の内部配線などを介して、発振器４の外部端子ＴＥＶＤＤ、ＴＥＣＫ、ＴＥＧＮＤ、ＴＥＯＥに電気的に接続される。また回路装置２０のＴＸ１、ＴＸ２は、バンプＢＭＰやパッケージ１２の内部配線や導電性の接続部ＣＤＣ１、ＣＤＣ２などを介して、振動子１０に電気的に接続される。

図２２の上面図に示すように、導電性の接続部ＣＤＣ１、ＣＤＣ２は、音叉型の振動子１０の根元側の位置に接続される。このため図１５、図１６、図１７のレイアウト配置においても、接続部ＣＤＣ１、ＣＤＣ２に電気的に接続される端子ＴＸ１、ＴＸ２が回路装置２０の辺ＳＤ１に沿って配置される。

また図２３の底面図に示すように、ベース１６の底面には、発振器４の外部端子ＴＥＶＤＤ、ＴＥＣＫ、ＴＥＧＮＤ、ＴＥＯＥが形成されている。即ち、外部端子ＴＥＶＤＤ、ＴＥＣＫ、ＴＥＧＮＤ、ＴＥＯＥが、図１５、図１６、図１７の回路装置２０のＴＶＤＤ、ＴＣＫ、ＴＧＮＤ、ＴＯＥの端子に対応する位置に形成されている。

以上のように、図１５、図１６、図１７のレイアウト配置の回路装置２０によれば、図２１、図２２、図２３に示すような第２構造例の発振器４に適切な端子配置の回路装置２０を実現できる。

なお図２１、図２２、図２３では、回路装置２０の能動面が下方に向くように回路装置２０がフリップ実装されているが、回路装置２０の能動面が上方に向くように回路装置２０を実装してもよい。即ち能動面が振動子１０に対向するように回路装置２０を実装し、例えばボンディグワイヤーなどを用いて端子間の接続を行う。

以上に説明したように本実施形態の回路装置は、振動子を発振させて発振信号を生成する発振回路と、間欠動作する温度センサー回路と、温度センサー回路の出力に基づき温度補償処理を行うロジック回路と、発振回路に電源を供給する電源回路を含む。そして発振回路と温度センサー回路との間に、ロジック回路又は電源回路が配置される。

本実施形態によれば、発振回路は、電源回路から電源が供給されて、振動子を発振させる発振動作を行い、発振信号を生成する。温度センサー回路は、間欠動作を行いながら温度を検出し、ロジック回路は、温度センサー回路の出力に基づいて、温度補償処理を行う。そして本実施形態では、発振回路と温度センサー回路との間に、ロジック回路又は電源回路が配置される。このようにすれば、発振回路と温度センサー回路との間に、ロジック回路又は電源回路が介在するようになる。このようにロジック回路又は電源回路が介在することで、少なくともロジック回路又は電源回路の分だけ、発振回路と温度センサー回路との間の距離を離すことが可能になる。従って、温度センサー回路の間欠動作による消費電流のＡＣ的な変動がノイズとなって、発振回路の発振動作に悪影響を与えて発振信号の信号特性が劣化してしまう事態を効果的に抑制することが可能になる。

また本実施形態では、温度センサー回路は、動作期間において温度に対応する温度データを求め、温度データをロジック回路に出力した後に停止する間欠動作を行ってもよい。

このように温度センサー回路が動作期間と停止期間が繰り返される間欠動作を行うことで、回路装置の低消費電力化を図れるようになる。

また本実施形態では、ロジック回路は、温度センサー回路が動作期間において出力した温度データをラッチするラッチ回路を有し、温度センサー回路の停止期間においても、ラッチされた温度データに基づく温度補償処理を行ってもよい。

このようにすれば、ロジック回路は、動作期間の後の停止期間において温度センサー回路が動作を停止した場合にも、ラッチ回路にラッチされた温度データに基づいて、温度補償処理を適正に実行できるようになる。

また本実施形態では、温度センサー回路は、リングオシレーターと、発振信号に基づくクロック信号を用いてリングオシレーターの出力パルス信号のカウント処理を行い、カウント処理により得られたカウント値に基づく温度データを出力するカウンター回路と、リングオシレーターにレギュレート電源電圧を供給するレギュレーターと、を含んでもよい。そしてレギュレーターは、間欠動作の期間においてレギュレート電源電圧をリングオシレーターに供給してもよい。

このような構成によれば、低消費電力で、低電圧動作が可能な温度センサー回路を、小規模な回路により実現することが可能になる。

また本実施形態では、温度センサー回路は、レギュレート電源電圧に基づいて動作し、リングオシレーターの動作電流を設定する電流設定回路を含んでよい。

このような電流設定回路を設けて、リングオシレーターの動作電流を設定することで、温度に応じてリングオシレーターの発振周波数を変化させるような周波数制御を実現できるようになる。

また本実施形態では、回路装置の第１辺と第１辺の対辺である第２辺との間において、発振回路とロジック回路と温度センサー回路とが、発振回路、ロジック回路、温度センサー回路の順で配置されてもよい。

このようにすれば、発振回路と温度センサー回路の間に、ロジック回路が介在するようになるため、温度センサー回路からのノイズが発振回路に伝達されるのを抑制できる。また回路装置の第１辺から第２辺へと向かう方向に沿って、発振回路とロジック回路と温度センサー回路を効率的にレイアウト配置できるため、回路装置の小面積化も実現できる。

また本実施形態では、電源回路は、第１辺と発振回路との間に配置されてもよい。

このようにすれば、回路装置の第１辺から第２辺へと向かう方向に沿って、電源回路と発振回路を効率的にレイアウト配置できるため、回路装置の小面積化を実現できる。

また本実施形態では、回路装置の第１辺と第１辺の対辺である第２辺との間において、温度センサー回路と電源回路と発振回路とが、温度センサー回路、電源回路、発振回路の順で配置されてもよい。

このようにすれば、発振回路と温度センサー回路の間に、電源回路が介在するようになるため、温度センサー回路からのノイズが発振回路に伝達されるのを抑制できる。また回路装置の第１辺から第２辺へと向かう方向に沿って、温度センサー回路と電源回路と発振回路を効率的にレイアウト配置できるため、回路装置の小面積化も実現できる。

また本実施形態では、ロジック回路は、発振回路と第２辺との間に配置されてもよい。

このようにすれば、回路装置の第１辺から第２辺へと向かう方向に沿って、発振回路とロジック回路を効率的にレイアウト配置できるため、回路装置の小面積化を実現できる。

また本実施形態では、振動子の一端に接続される第１端子と、振動子の他端に接続される第２端子と、電源電圧が入力される電源端子と、グランド電圧が入力されるグランド端子と、を含んでもよい。そして第１端子とグランド端子は、回路装置の第１辺及び第２辺に交差する第３辺に沿って配置され、電源端子と第２端子は、回路装置の第３辺の対辺である第４辺に沿って配置されてもよい。

このようにすれば、発振回路と温度センサー回路の間にロジック回路又は電源回路が配置されるレイアウト配置において、回路装置の第３辺における発振回路に対応する位置に、振動子の一端に接続される第１端子を配置できるようになると共に、グランド端子についても第１端子と共に第３辺に沿って配置できるようになる。また回路装置の第４辺における発振回路に対応する位置に、振動子の他端に接続される第２端子を配置できるようになると共に、電源端子についても第２端子と共に第４辺に沿って配置できるようになる。

また本実施形態では、電源端子は、第１辺と第４辺が交差する第１コーナー部に配置され、グランド端子は、第２辺と第３辺が交差する第２コーナー部に配置されてもよい。

このようにすれば、第２コーナー部に配置されるグランド端子と、振動子の一端に接続される第１端子とを、第３辺に沿って効率良く配置できようになる。また第１コーナー部に配置される電源端子と、振動子の他端に接続される第２端子とを、第４辺に沿って効率良く配置できるようになる。

また本実施形態では、発振信号に基づく出力クロック信号が出力されるクロック端子を含み、クロック端子は、第２辺と第４辺が交差する第３コーナー部に配置されてもよい。

このようにすれば、ノイズ源となるクロック端子を、第２辺と第４辺が交差する第３コーナー部に配置できるようになり、クロック端子での出力クロック信号のノイズが発振回路に伝達されるのを抑制できるようになる。

また本実施形態では、電源電圧が入力される電源端子を含み、電源回路は、電源端子と発振回路との間に配置されてもよい。

このようにすれば、電源端子からショートパスの経路で、電源電圧を電源回路に供給し、供給された電源電圧に基づいて電源回路が発振回路に対してショートパスの経路で電源を供給できるようになる。従って、電源端子からの電源電圧に基づく適正な電源を発振回路に供給することが可能になる。

また本実施形態では、発振信号に基づく出力クロック信号を出力する出力バッファー回路と、出力クロック信号が出力されるクロック端子と、を含み、出力バッファー回路は、クロック端子とロジック回路との間に配置されてもよい。

このようにすれば、ロジック回路が発振信号に基づき出力したクロック信号が、ショートパスの経路で、出力バッファー回路に入力されてバッファリングされ、出力クロック信号としてクロック端子から出力されるようになる。これにより、当該経路における寄生抵抗や寄生キャパシターに起因する出力クロック信号の信号特性の劣化を抑制できるようになる。

また本実施形態は、上記に記載の回路装置と、振動子と、を含む発振器に関係する。

なお、上記のように本実施形態について詳細に説明したが、本開示の新規事項および効果から実体的に逸脱しない多くの変形が可能であることは当業者には容易に理解できるであろう。従って、このような変形例はすべて本開示の範囲に含まれるものとする。例えば、明細書又は図面において、少なくとも一度、より広義または同義な異なる用語と共に記載された用語は、明細書又は図面のいかなる箇所においても、その異なる用語に置き換えることができる。また本実施形態及び変形例の全ての組み合わせも、本開示の範囲に含まれる。また回路装置、発振器の構成・動作等も本実施形態で説明したものに限定されず、種々の変形実施が可能である。

４…発振器、１０…振動子、１２…パッケージ、１３…第１基板、１４…第２基板、
１５…第３基板、１６…ベース、１７…リッド、
２０…回路装置、３０…発振回路、４０…温度センサー回路、
４２…リングオシレーター、４４…カウンター回路、４６…レギュレーター、
４８…電流設定回路、５０…ロジック回路、５２…ラッチ回路、５４…温度補償回路、
６０…電源回路、６１、６２…レギュレーター、７０…出力バッファー回路、
８０…Ｉ／Ｏ回路、ＣＫ…クロック信号、ＣＫＱ…出力クロック信号、
ＣＮＴ１、ＣＮＴ２…カウント値、ＣＴ…カウンター、ＣＶ１、ＣＶ２…可変容量回路、
ＤＲ１、ＤＲ２、ＤＲ３、ＤＲ４…方向、ＤＶ１、ＤＶ２…インバーター回路、
ＧＮＤ…グランド電圧、ＩＶＡ１～ＩＶＡ５…インバーター回路、
ＬＧ１、ＬＧ２Ａ、ＬＧ２Ｂ、ＬＧ３…グランド線、
ＬＶ１、ＬＶ２Ａ、ＬＶ２Ｂ、ＬＶ３…電源線、ＯＥ…出力イネーブル信号、
ＯＰＢ…オペアンプ、ＯＳＣ…発振信号、ＲＢ１、ＲＢ２…抵抗、
ＲＣＫ…出力パルス信号、ＲＧ１、ＲＧ２、ＲＧ３…回路領域、
ＳＤ１、ＳＤ２、ＳＤ３、ＳＤ４…辺、ＴＡ１～ＴＡ８、ＴＢ１～ＴＢ８、ＴＢ１～ＴＢ８、ＴＣ１～ＴＣ１４…トランジスター、ＴＣＫ…クロック端子、
ＴＥＣＫ、ＴＥＧＮＤ、ＴＥＯＥ、ＴＥＶＤＤ…外部端子、
ＴＧＮＤ…グランド端子、ＴＯＥ…出力イネーブル端子、ＴＳＲＳＴ…期間、
ＴＳＥＮＳ…カウント期間、ＴＳＱ…温度データ、ＴＶＤＤ…電源端子、
ＴＸ１、ＴＸ２…端子、ＶＤＤ…電源電圧、
ＶＲＥＧ１～ＶＲＥＧ３…レギュレート電源電圧、ＣＤＣ１、ＣＤＣ２…接続部、

Claims (16)

1. 振動子を発振させて発振信号を生成する発振回路と、
   前記振動子の一端に接続される第１端子と、
   前記振動子の他端に接続される第２端子と、
   間欠動作する温度センサー回路と、
   前記温度センサー回路の出力に基づき前記発振回路の発振周波数の温度補償処理を行うロジック回路と、
   前記発振回路に電源を供給する電源回路と、
   を含み、
   前記温度センサー回路が、前記第１端子及び前記第２端子に比べて前記発振回路から遠い距離に配置されると共に、前記発振回路と前記温度センサー回路との間に、前記ロジック回路又は前記電源回路が配置され、前記発振回路に第１レギュレート電源電圧を供給する第１レギュレーターが、前記電源回路の領域に配置され、前記温度センサー回路に第２レギュレート電源電圧を供給する第２レギュレーターが、前記温度センサー回路の領域に配置されることを特徴とする回路装置。
2. 請求項１に記載の回路装置において、
   前記発振回路は、
   前記ロジック回路が前記温度補償処理により求めた周波数調整データに基づき容量値が制御され、一端が前記振動子の一端に接続される第１可変容量回路と、
   前記周波数調整データに基づき容量値が制御され、一端が前記振動子の他端に接続される第２可変容量回路と
   を含み、
   前記第１端子は前記第１可変容量回路に隣り合って配置され、前記第２端子は前記第２可変容量回路に隣り合って配置されることを特徴とする回路装置。
3. 請求項１又は２に記載の回路装置において、
   前記温度センサー回路は、
   動作期間において温度に対応する温度データを求め、前記温度データを前記ロジック回路に出力した後に停止する前記間欠動作を行うことを特徴とする回路装置。
4. 請求項３に記載の回路装置において、
   前記ロジック回路は、
   前記温度センサー回路が前記動作期間において出力した前記温度データをラッチするラッチ回路を有し、前記温度センサー回路の停止期間においても、前記ラッチされた前記温度データに基づく前記温度補償処理を行うことを特徴とする回路装置。
5. 請求項１乃至４のいずれか一項に記載の回路装置において、
   前記温度センサー回路は、
   リングオシレーターと、
   前記発振信号に基づくクロック信号を用いて前記リングオシレーターの出力パルス信号のカウント処理を行い、前記カウント処理により得られたカウント値に基づく温度データを出力するカウンター回路と、
   前記リングオシレーターにレギュレート電源電圧を供給するレギュレーターと、
   を含み、
   前記レギュレーターは、前記間欠動作の期間において前記レギュレート電源電圧を前記リングオシレーターに供給することを特徴とする回路装置。
6. 請求項５に記載の回路装置において、
   前記温度センサー回路は、前記レギュレート電源電圧に基づいて動作し、前記リングオシレーターの動作電流を設定する電流設定回路を含むことを特徴とする回路装置。
7. 請求項１乃至６のいずれか一項に記載の回路装置において、
   回路装置の第１辺と前記第１辺の対辺である第２辺との間において、前記発振回路と前記ロジック回路と前記温度センサー回路とが、前記発振回路、前記ロジック回路、前記温度センサー回路の順で配置され、前記温度センサー回路は、前記第２辺に沿った方向を長辺方向として前記第２辺に沿って配置されることを特徴とする回路装置。
8. 請求項７に記載の回路装置において、
   前記電源回路は、前記第１辺と前記発振回路との間に配置されることを特徴とする回路装置。
9. 請求項１乃至６のいずれか一項に記載の回路装置において、
   回路装置の第１辺と前記第１辺の対辺である第２辺との間において、前記温度センサー回路と前記電源回路と前記発振回路とが、前記温度センサー回路、前記電源回路、前記発振回路の順で配置され、前記温度センサー回路は、前記第１辺に沿った方向を長辺方向として前記第１辺に沿って配置されることを特徴とする回路装置。
10. 請求項９に記載の回路装置において、
    前記ロジック回路は、前記発振回路と前記第２辺との間に配置されることを特徴とする回路装置。
11. 請求項７乃至１０のいずれか一項に記載の回路装置において、
    電源電圧が入力される電源端子と、
    グランド電圧が入力されるグランド端子と、
    を含み、
    前記第１端子と前記グランド端子は、回路装置の前記第１辺及び前記第２辺に交差する第３辺に沿って配置され、
    前記電源端子と前記第２端子は、回路装置の前記第３辺の対辺である第４辺に沿って配置されることを特徴する回路装置。
12. 請求項１１に記載の回路装置において、
    前記電源端子は、前記第１辺と前記第４辺が交差する第１コーナー部に配置され、前記グランド端子は、前記第２辺と前記第３辺が交差する第２コーナー部に配置されることを特徴とする回路装置。
13. 請求項１２に記載の回路装置において、
    前記発振信号に基づく出力クロック信号が出力されるクロック端子を含み、
    前記クロック端子は、前記第２辺と前記第４辺が交差する第３コーナー部に配置されることを特徴とする回路装置。
14. 請求項１乃至６のいずれか一項に記載の回路装置において、
    電源電圧が入力される電源端子を含み、
    前記電源回路は、前記電源端子と前記発振回路との間に配置されることを特徴とする回路装置。
15. 請求項１乃至６のいずれか一項に記載の回路装置において、
    前記発振信号に基づく出力クロック信号を出力する出力バッファー回路と、
    前記出力クロック信号が出力されるクロック端子と、
    を含み、
    前記出力バッファー回路は、前記クロック端子と前記ロジック回路との間に配置されることを特徴とする回路装置。
16. 請求項１乃至１５のいずれか一項に記載の回路装置と、
    前記振動子と、
    を含むことを特徴とする発振器。

Images