JPH10189780A - 不揮発性半導体メモリ装置およびその製造方法 - Google Patents
不揮発性半導体メモリ装置およびその製造方法Info
- Publication number
- JPH10189780A JPH10189780A JP35113896A JP35113896A JPH10189780A JP H10189780 A JPH10189780 A JP H10189780A JP 35113896 A JP35113896 A JP 35113896A JP 35113896 A JP35113896 A JP 35113896A JP H10189780 A JPH10189780 A JP H10189780A
- Authority
- JP
- Japan
- Prior art keywords
- insulating film
- semiconductor memory
- film layer
- nonvolatile semiconductor
- memory device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【課題】データ保持寿命が任意に設定された不揮発性半
導体メモリ装置およびこの製造方法を提供する。 【解決手段】チャネルが形成される半導体層と、この半
導体層に接して設けられた第１の絶縁膜層６と、第１の
絶縁膜層に積層された第２および第３の絶縁膜層８、１
０と、第３の絶縁膜層１０に接して設けられたゲート電
極１２とを有し、第１、第２および第３の絶縁膜層６、
８、１０の各界面領域への電荷の蓄積量に応じた値のデ
ータの記憶を行う不揮発性半導体メモリ装置であって、
データの保持寿命に応じた原子の構成比をもって第２の
絶縁膜層８が形成されているものとした。
導体メモリ装置およびこの製造方法を提供する。 【解決手段】チャネルが形成される半導体層と、この半
導体層に接して設けられた第１の絶縁膜層６と、第１の
絶縁膜層に積層された第２および第３の絶縁膜層８、１
０と、第３の絶縁膜層１０に接して設けられたゲート電
極１２とを有し、第１、第２および第３の絶縁膜層６、
８、１０の各界面領域への電荷の蓄積量に応じた値のデ
ータの記憶を行う不揮発性半導体メモリ装置であって、
データの保持寿命に応じた原子の構成比をもって第２の
絶縁膜層８が形成されているものとした。
Description
【０００１】
【発明の属する技術分野】本発明は、不揮発性半導体メ
モリ装置に関し、特に、半導体層とゲート電極間に形成
された多層絶縁膜層の有する電荷蓄積機構のデータ保持
寿命を任意に設定可能な不揮発性半導体メモリ装置に関
する。
モリ装置に関し、特に、半導体層とゲート電極間に形成
された多層絶縁膜層の有する電荷蓄積機構のデータ保持
寿命を任意に設定可能な不揮発性半導体メモリ装置に関
する。
【０００２】
【従来の技術】従来、この種の不揮発性半導体メモリ装
置として、ＭＯＮＯＳ（Metal-Oxide-Nitride-Oxide-Se
miconductor)構造の半導体メモリ装置やＭＮＯＳ(Metal
-Nitride-Oxide-Semiconductor) 構造の半導体メモリ装
置が知られている。上記のＭＯＮＯＳ構造の半導体メモ
リ装置においては、例えば、シリコン基板上にトンネル
酸化膜として用いられる二酸化シリコン（ＳｉＯ2 ）膜
が形成され、この二酸化シリコン膜上に窒化シリコン膜
（ＳｉＮ）が形成され、この窒化シリコン膜上にトップ
酸化膜が形成され、このトップ酸化膜上にゲート電極が
形成される。このようなＭＯＮＯＳ構造の半導体メモリ
装置は、ゲート電極とシリコン基板間に所定の電圧を印
加すると、シリコン基板から上記の二酸化シリコン膜、
窒化シリコン膜およびトップ酸化膜からなる多層絶縁層
の有する電荷蓄積機構にキャリアが注入される。そし
て、しきい値電圧をシフトさせることによって、信号に
対応させることができる。
置として、ＭＯＮＯＳ（Metal-Oxide-Nitride-Oxide-Se
miconductor)構造の半導体メモリ装置やＭＮＯＳ(Metal
-Nitride-Oxide-Semiconductor) 構造の半導体メモリ装
置が知られている。上記のＭＯＮＯＳ構造の半導体メモ
リ装置においては、例えば、シリコン基板上にトンネル
酸化膜として用いられる二酸化シリコン（ＳｉＯ2 ）膜
が形成され、この二酸化シリコン膜上に窒化シリコン膜
（ＳｉＮ）が形成され、この窒化シリコン膜上にトップ
酸化膜が形成され、このトップ酸化膜上にゲート電極が
形成される。このようなＭＯＮＯＳ構造の半導体メモリ
装置は、ゲート電極とシリコン基板間に所定の電圧を印
加すると、シリコン基板から上記の二酸化シリコン膜、
窒化シリコン膜およびトップ酸化膜からなる多層絶縁層
の有する電荷蓄積機構にキャリアが注入される。そし
て、しきい値電圧をシフトさせることによって、信号に
対応させることができる。
【０００３】通常、このような不揮発性半導体メモリ装
置を作製するには、以下のようなプロセス（ここでは、
電荷蓄積機構に多層絶縁膜、特にＯＮＯ膜を用いた場
合）が用いられる。
置を作製するには、以下のようなプロセス（ここでは、
電荷蓄積機構に多層絶縁膜、特にＯＮＯ膜を用いた場
合）が用いられる。
【０００４】まず、単結晶シリコン基板などで構成され
る半導体基板の表面に、例えば、ＬＯＣＯＳ法によりフ
ィールド絶縁膜（酸化シリコン膜）を形成し、次に、イ
オン注入法等を用いて、メモリ領域に不純物の導入を行
い、次に、ＯＮＯ膜で構成されるゲート絶縁層のトンネ
ル酸化膜層（ボトム酸化膜）を形成する。次に、ＯＮＯ
膜で構成されるゲート絶縁層中の窒化シリコン膜をＣＶ
Ｄ法などを用いて堆積し、この窒化シリコン膜層を熱酸
化して、ＯＮＯ膜のトップ酸化シリコン膜層を形成す
る。
る半導体基板の表面に、例えば、ＬＯＣＯＳ法によりフ
ィールド絶縁膜（酸化シリコン膜）を形成し、次に、イ
オン注入法等を用いて、メモリ領域に不純物の導入を行
い、次に、ＯＮＯ膜で構成されるゲート絶縁層のトンネ
ル酸化膜層（ボトム酸化膜）を形成する。次に、ＯＮＯ
膜で構成されるゲート絶縁層中の窒化シリコン膜をＣＶ
Ｄ法などを用いて堆積し、この窒化シリコン膜層を熱酸
化して、ＯＮＯ膜のトップ酸化シリコン膜層を形成す
る。
【０００５】次に、ゲート電極材料層をＣＶＤなどで成
膜した後、これをパターン加工して、ゲートを形成した
後、周辺回路その他の部分を形成するために、一度、メ
モリセル部以外のところのＯＮＯ膜を除去する。形成さ
れた周辺回路その他の部分に、不純物の導入、ゲート酸
化膜の形成、ゲート電極の形成を行なう。次に、ゲート
電極に対して自己整合的に、ソース・ドレイン領域を半
導体基板の表面に形成し、層間絶縁層を成膜し、取り出
し電極を取付けて完成する。
膜した後、これをパターン加工して、ゲートを形成した
後、周辺回路その他の部分を形成するために、一度、メ
モリセル部以外のところのＯＮＯ膜を除去する。形成さ
れた周辺回路その他の部分に、不純物の導入、ゲート酸
化膜の形成、ゲート電極の形成を行なう。次に、ゲート
電極に対して自己整合的に、ソース・ドレイン領域を半
導体基板の表面に形成し、層間絶縁層を成膜し、取り出
し電極を取付けて完成する。
【０００６】ここで、上記のようなＭＯＮＯＳ構造の半
導体メモリ装置を従来のメモリセル構造を用いて集積化
した場合のメモリセルの代表的な等価回路図を図６に示
す。たとえば、図６に示すメモリセルＭ１のデータを読
む場合、ワード線Ｗ１にアクセスする。通常、不揮発性
半導体メモリ装置のトランジスタにはＮチャンネル型Ｍ
ＯＳを用いるため、ワード線Ｗ１には、正の電圧を印加
する。ほぼ同時に、ビットラインＢ１ａとビットライン
Ｂ１ｂとの間に流れる電流を検知して、データが“1"か
“O"かを判定する。
導体メモリ装置を従来のメモリセル構造を用いて集積化
した場合のメモリセルの代表的な等価回路図を図６に示
す。たとえば、図６に示すメモリセルＭ１のデータを読
む場合、ワード線Ｗ１にアクセスする。通常、不揮発性
半導体メモリ装置のトランジスタにはＮチャンネル型Ｍ
ＯＳを用いるため、ワード線Ｗ１には、正の電圧を印加
する。ほぼ同時に、ビットラインＢ１ａとビットライン
Ｂ１ｂとの間に流れる電流を検知して、データが“1"か
“O"かを判定する。
【０００７】
【発明が解決しようとする課題】上述した不揮発性半導
体メモリ装置の製造プロセスにおいて、窒化シリコン膜
の形成は、電荷蓄積機構の有するデータ保持寿命が、通
常、例えば１０年以上となるような条件で行われる。具
体的には、窒化シリコン膜の形成の際に、窒化シリコン
膜中にデータ保持寿命の劣化に寄与する浅い電荷トラッ
プが形成されないような条件で形成され、例えば、窒化
シリコン膜を構成するシリコン（Ｓｉ）および窒素
（Ｎ）の比を３：４よりも、窒素の比率を大きく形成す
る場合が多い。
体メモリ装置の製造プロセスにおいて、窒化シリコン膜
の形成は、電荷蓄積機構の有するデータ保持寿命が、通
常、例えば１０年以上となるような条件で行われる。具
体的には、窒化シリコン膜の形成の際に、窒化シリコン
膜中にデータ保持寿命の劣化に寄与する浅い電荷トラッ
プが形成されないような条件で形成され、例えば、窒化
シリコン膜を構成するシリコン（Ｓｉ）および窒素
（Ｎ）の比を３：４よりも、窒素の比率を大きく形成す
る場合が多い。
【０００８】しかしながら、上記のような不揮発性半導
体メモリ装置においては、保持するデータを任意の期間
の経過後に抹消することができれば、不揮発性半導体メ
モリ装置を使用した装置に新たな付加価値を付与するこ
とができる。例えば、不揮発性半導体メモリ装置をメモ
リカードや定期券等のようなものに使用した場合、デー
タを保持するとともに、一定期間経過後にデータを抹消
できれば、期限の経過後にはメモリカードや定期券等を
使用することができなくなり、メモリカードや定期券等
の機能を高めることができる。したがって、データ保持
寿命を任意に設定可能な不揮発性半導体メモリ装置に対
する要請があった。
体メモリ装置においては、保持するデータを任意の期間
の経過後に抹消することができれば、不揮発性半導体メ
モリ装置を使用した装置に新たな付加価値を付与するこ
とができる。例えば、不揮発性半導体メモリ装置をメモ
リカードや定期券等のようなものに使用した場合、デー
タを保持するとともに、一定期間経過後にデータを抹消
できれば、期限の経過後にはメモリカードや定期券等を
使用することができなくなり、メモリカードや定期券等
の機能を高めることができる。したがって、データ保持
寿命を任意に設定可能な不揮発性半導体メモリ装置に対
する要請があった。
【０００９】本発明は、かかる従来の課題に鑑みてなさ
れたものであって、データ保持寿命が任意に設定された
不揮発性半導体メモリ装置およびこの製造方法を提供す
ることを目的としている。
れたものであって、データ保持寿命が任意に設定された
不揮発性半導体メモリ装置およびこの製造方法を提供す
ることを目的としている。
【００１０】
【課題を解決するための手段】本発明に係る不揮発性半
導体メモリ装置は、チャネルが形成される半導体層と、
前記半導体層上に形成された第１の絶縁膜層と、前記第
１の絶縁膜層に積層された第２および第３の絶縁膜層
と、前記第３の絶縁膜層に接して設けられたゲート電極
とを有し、前記第１、第２および第３の絶縁膜層への電
荷の蓄積量に応じた値のデータの記憶を行う不揮発性半
導体メモリ装置であって、前記データの保持寿命に応じ
た原子の構成比をもって前記第２の絶縁膜層が形成され
ている。
導体メモリ装置は、チャネルが形成される半導体層と、
前記半導体層上に形成された第１の絶縁膜層と、前記第
１の絶縁膜層に積層された第２および第３の絶縁膜層
と、前記第３の絶縁膜層に接して設けられたゲート電極
とを有し、前記第１、第２および第３の絶縁膜層への電
荷の蓄積量に応じた値のデータの記憶を行う不揮発性半
導体メモリ装置であって、前記データの保持寿命に応じ
た原子の構成比をもって前記第２の絶縁膜層が形成され
ている。
【００１１】本発明に係る不揮発性半導体メモリ装置
は、好ましくは、前記第１の絶縁膜層が酸化膜からな
り、前記第２の絶縁膜層が窒化膜からなり、前記第３の
絶縁膜層が酸化膜からなる。
は、好ましくは、前記第１の絶縁膜層が酸化膜からな
り、前記第２の絶縁膜層が窒化膜からなり、前記第３の
絶縁膜層が酸化膜からなる。
【００１２】本発明に係る不揮発性半導体メモリ装置で
は、第２の絶縁膜層が、データの保持寿命に応じた原子
の構成比をもって形成されていることから、所定の期間
が経過すると、不揮発性半導体メモリ装置に保持された
データが抹消されることになる。
は、第２の絶縁膜層が、データの保持寿命に応じた原子
の構成比をもって形成されていることから、所定の期間
が経過すると、不揮発性半導体メモリ装置に保持された
データが抹消されることになる。
【００１３】本発明に係る不揮発性半導体メモリ装置の
製造方法は、半導体基板上のチャネル形成領域上に第１
の酸化膜、窒化膜、第２の酸化膜を順に積層してゲート
絶縁膜を形成し、当該ゲート絶縁膜上にゲート電極を形
成するとともに、上記チャネル形成領域に所定濃度の不
純物を注入する不揮発性半導体メモリの製造方法であっ
て、前記窒化膜の形成はＣＶＤ法によって行い、ＣＶＤ
法における反応ガスの混合比を前記不揮発性半導体メモ
リのデータ保持寿命に応じて調整する。
製造方法は、半導体基板上のチャネル形成領域上に第１
の酸化膜、窒化膜、第２の酸化膜を順に積層してゲート
絶縁膜を形成し、当該ゲート絶縁膜上にゲート電極を形
成するとともに、上記チャネル形成領域に所定濃度の不
純物を注入する不揮発性半導体メモリの製造方法であっ
て、前記窒化膜の形成はＣＶＤ法によって行い、ＣＶＤ
法における反応ガスの混合比を前記不揮発性半導体メモ
リのデータ保持寿命に応じて調整する。
【００１４】本発明に係る不揮発性半導体メモリ装置の
製造方法は、窒化膜の形成をＣＶＤ法によって行い、窒
化膜の形成条件として、ＣＶＤ法における反応ガスの混
合比を不揮発性半導体メモリのデータ保持寿命に応じて
調整することにより、所望の状態の窒化膜を得ることが
できる。具体的には、反応ガスとして、ジクロロシラン
とアンモニアとを使用することができ、これらの混合比
を変更することにより、データ保持寿命を所望のものに
することができる。
製造方法は、窒化膜の形成をＣＶＤ法によって行い、窒
化膜の形成条件として、ＣＶＤ法における反応ガスの混
合比を不揮発性半導体メモリのデータ保持寿命に応じて
調整することにより、所望の状態の窒化膜を得ることが
できる。具体的には、反応ガスとして、ジクロロシラン
とアンモニアとを使用することができ、これらの混合比
を変更することにより、データ保持寿命を所望のものに
することができる。
【００１５】
【発明の実施の形態】以下、本発明に係る不揮発性半導
体メモリ装置の実施の形態について図面を参照して詳細
に説明する。
体メモリ装置の実施の形態について図面を参照して詳細
に説明する。
【００１６】第１実施形態 本実施形態は、本発明をＭＯＮＯＳトランジスタに適用
した場合の一例である。すなわち、電荷蓄積層としてＯ
ＮＯ膜を用い、不揮発性半導体メモリ装置を構成する。
した場合の一例である。すなわち、電荷蓄積層としてＯ
ＮＯ膜を用い、不揮発性半導体メモリ装置を構成する。
【００１７】本実施形態に係る不揮発性半導体メモリ装
置におけるメモリセル部および周辺回路部の一例の要部
断面図を図１に示す。図１に示すように、単結晶シリコ
ン基板などで構成され、メモリ領域に不純物が導入され
た半導体基板２上に、メモリセル部と周辺回路部とを絶
縁するフィールド絶縁膜（酸化シリコン膜）４が形成さ
れている。
置におけるメモリセル部および周辺回路部の一例の要部
断面図を図１に示す。図１に示すように、単結晶シリコ
ン基板などで構成され、メモリ領域に不純物が導入され
た半導体基板２上に、メモリセル部と周辺回路部とを絶
縁するフィールド絶縁膜（酸化シリコン膜）４が形成さ
れている。
【００１８】メモリセル部側は、不純物が導入された半
導体基板２上には、ゲート絶縁層を構成する第１絶縁膜
層６、第２絶縁膜層８および第３絶縁膜層１０が積層さ
れている。第３絶縁膜層１０上にはゲート電極１２が形
成され、さらに第１〜第３絶縁膜層６，８，１０および
ゲート電極１２を覆うようにゲート酸化膜１４が形成さ
れ、このゲート酸化膜１４を覆うように層間絶縁層１７
が形成されている。ゲート電極１２に対して自己整合的
にソース・ドレイン領域２０が形成され、このソース・
ドレイン領域２０に電極１８が取り付けられている。
導体基板２上には、ゲート絶縁層を構成する第１絶縁膜
層６、第２絶縁膜層８および第３絶縁膜層１０が積層さ
れている。第３絶縁膜層１０上にはゲート電極１２が形
成され、さらに第１〜第３絶縁膜層６，８，１０および
ゲート電極１２を覆うようにゲート酸化膜１４が形成さ
れ、このゲート酸化膜１４を覆うように層間絶縁層１７
が形成されている。ゲート電極１２に対して自己整合的
にソース・ドレイン領域２０が形成され、このソース・
ドレイン領域２０に電極１８が取り付けられている。
【００１９】周辺回路部側には、半導体基板２上にゲー
ト酸化膜１４が形成され、ゲート酸化膜１４上にはゲー
ト電極１６が形成され、このゲート電極１６を覆うよう
に層間絶縁層１７が形成され、ゲート電極１６に対して
自己整合的にソース・ドレイン領域２０が形成され、こ
のソース・ドレイン領域２０に電極１８が取り付けられ
ている。
ト酸化膜１４が形成され、ゲート酸化膜１４上にはゲー
ト電極１６が形成され、このゲート電極１６を覆うよう
に層間絶縁層１７が形成され、ゲート電極１６に対して
自己整合的にソース・ドレイン領域２０が形成され、こ
のソース・ドレイン領域２０に電極１８が取り付けられ
ている。
【００２０】上記のメモリセル部側において、第１絶縁
膜層６は、例えば、二酸化シリコン（ＳｉＯ2 ）膜、第
２絶縁膜層８は、例えば、窒化シリコン（ＳｉＮ）膜、
第３絶縁膜層１０は、例えば、二酸化シリコン膜から形
成することができる。また、上記のように構成される不
揮発性半導体メモリ装置においては、第１、第２および
第３の絶縁膜層６、８、１０に電荷を蓄積する電荷蓄積
機構が形成される。
膜層６は、例えば、二酸化シリコン（ＳｉＯ2 ）膜、第
２絶縁膜層８は、例えば、窒化シリコン（ＳｉＮ）膜、
第３絶縁膜層１０は、例えば、二酸化シリコン膜から形
成することができる。また、上記のように構成される不
揮発性半導体メモリ装置においては、第１、第２および
第３の絶縁膜層６、８、１０に電荷を蓄積する電荷蓄積
機構が形成される。
【００２１】本実施形態に係る不揮発性半導体メモリ装
置においては、上記の構成の第２絶縁膜層８が、データ
の保持寿命に応じた原子の構成比をもって形成されてい
る。すなわち、ＳｉとＮとの構成比がデータ保持寿命に
応じた原子の構成比となっている。
置においては、上記の構成の第２絶縁膜層８が、データ
の保持寿命に応じた原子の構成比をもって形成されてい
る。すなわち、ＳｉとＮとの構成比がデータ保持寿命に
応じた原子の構成比となっている。
【００２２】上述したように、通常、電荷蓄積機構のデ
ータ保持寿命は１０年以上となるように、窒化シリコン
膜からなる第２絶縁膜層８の形成の際に、窒化シリコン
膜中にデータ保持寿命の劣化に寄与する浅い電荷トラッ
プが形成されないような条件で形成される。浅い電荷ト
ラップが形成されないと、電荷蓄積機構に蓄積される電
荷量が多くなり、データ保持寿命が長くなる。
ータ保持寿命は１０年以上となるように、窒化シリコン
膜からなる第２絶縁膜層８の形成の際に、窒化シリコン
膜中にデータ保持寿命の劣化に寄与する浅い電荷トラッ
プが形成されないような条件で形成される。浅い電荷ト
ラップが形成されないと、電荷蓄積機構に蓄積される電
荷量が多くなり、データ保持寿命が長くなる。
【００２３】一方、本実施形態では、電荷蓄積機構の所
望のデータ保持寿命に応じてＮの構成比を調整し、積極
的に浅い電荷トラップが形成されるようにすることによ
り、電荷蓄積機構に蓄積される電荷量を減少させ、デー
タ保持寿命の劣化を引き起し、電荷蓄積機構のデータ保
持寿命を所望のものにする。具体的には、例えば、上記
の電荷蓄積機構のデータ保持寿命を短く設定したい場
合、所望のデータ保持寿命に対応するように、Ｓｉに対
するＮの構成比を小さくしていく。
望のデータ保持寿命に応じてＮの構成比を調整し、積極
的に浅い電荷トラップが形成されるようにすることによ
り、電荷蓄積機構に蓄積される電荷量を減少させ、デー
タ保持寿命の劣化を引き起し、電荷蓄積機構のデータ保
持寿命を所望のものにする。具体的には、例えば、上記
の電荷蓄積機構のデータ保持寿命を短く設定したい場
合、所望のデータ保持寿命に対応するように、Ｓｉに対
するＮの構成比を小さくしていく。
【００２４】次に、本実施形態に係る不揮発性半導体メ
モリ装置の製造方法の一例について説明する。通常、こ
のような不揮発性半導体メモリ装置を作製するには、例
えば、以下のようなプロセスが用いられる。
モリ装置の製造方法の一例について説明する。通常、こ
のような不揮発性半導体メモリ装置を作製するには、例
えば、以下のようなプロセスが用いられる。
【００２５】図２（Ａ）に示すように、まず、単結晶シ
リコン基板などで構成される半導体基板２の表面に、例
えば、ＬＯＣＯＳ法によりフィールド絶縁膜４を形成す
る。
リコン基板などで構成される半導体基板２の表面に、例
えば、ＬＯＣＯＳ法によりフィールド絶縁膜４を形成す
る。
【００２６】次に、図２（Ｂ）に示すように、矢印に示
すようなイオン注入法等を用いて、メモリ領域に不純物
の導入を行う。次に、図２（Ｃ）に示すように、二酸化
シリコン膜からなる第１絶縁膜層６を形成する。二酸化
シリコン膜の膜厚は、特に限定されないが、たとえば
１．０〜３．０ｎｍ程度である。
すようなイオン注入法等を用いて、メモリ領域に不純物
の導入を行う。次に、図２（Ｃ）に示すように、二酸化
シリコン膜からなる第１絶縁膜層６を形成する。二酸化
シリコン膜の膜厚は、特に限定されないが、たとえば
１．０〜３．０ｎｍ程度である。
【００２７】次に、図３（Ｄ）に示すように、窒化シリ
コン膜からなる第２絶縁膜層８を、反応ガスにジクロロ
シラン（ＤＣＳ）とアンモニア（ＮＨ3 ）を使用してＣ
ＶＤ法をによって堆積させる。窒化シリコン膜の膜厚
は、特に限定されないが、例えば、２．０〜２０．０ｎ
ｍ程度である。このとき、窒化シリコン膜の形成条件と
して、ジクロロシランとアンモニアとの導入量比を設定
したい電荷蓄積機構のデータ保持寿命にあわせて調整す
る。これにより、窒化シリコン膜からなる第２絶縁膜層
８を構成するＳｉとＮの構成比を調整することができ
る。
コン膜からなる第２絶縁膜層８を、反応ガスにジクロロ
シラン（ＤＣＳ）とアンモニア（ＮＨ3 ）を使用してＣ
ＶＤ法をによって堆積させる。窒化シリコン膜の膜厚
は、特に限定されないが、例えば、２．０〜２０．０ｎ
ｍ程度である。このとき、窒化シリコン膜の形成条件と
して、ジクロロシランとアンモニアとの導入量比を設定
したい電荷蓄積機構のデータ保持寿命にあわせて調整す
る。これにより、窒化シリコン膜からなる第２絶縁膜層
８を構成するＳｉとＮの構成比を調整することができ
る。
【００２８】次に、図３（Ｅ）に示すように、窒化シリ
コン膜からなる第２絶縁膜層８を熱酸化して、酸化シリ
コン膜からなる第３絶縁膜層１０を形成する。この酸化
シリコン膜の厚さは、特に限定されないが、たとえば
２．０〜６．０ｎｍ程度である。
コン膜からなる第２絶縁膜層８を熱酸化して、酸化シリ
コン膜からなる第３絶縁膜層１０を形成する。この酸化
シリコン膜の厚さは、特に限定されないが、たとえば
２．０〜６．０ｎｍ程度である。
【００２９】次に、図３（Ｆ）に示すように、ゲート電
極材料層をＣＶＤ法などで成膜した後、これをパターン
加工して、ゲート電極１２を形成する。
極材料層をＣＶＤ法などで成膜した後、これをパターン
加工して、ゲート電極１２を形成する。
【００３０】次に、図４（Ｇ）に示すように、周辺回路
その他の部分を形成するために、一度、メモリセルのゲ
ート電極１２の下層以外のところの第１、第２および第
３の絶縁膜層６、８、１０を除去し、周辺回路その他の
部分に、不純物の導入、ゲート酸化膜１４の形成し、ゲ
ート電極１６の形成を行なう。
その他の部分を形成するために、一度、メモリセルのゲ
ート電極１２の下層以外のところの第１、第２および第
３の絶縁膜層６、８、１０を除去し、周辺回路その他の
部分に、不純物の導入、ゲート酸化膜１４の形成し、ゲ
ート電極１６の形成を行なう。
【００３１】次に、図４（Ｈ）に示すように、ゲート電
極１２，１６に対して自己整合的に、ソース・ドレイン
領域２０を半導体基板２の表面に形成し、層間絶縁層１
７を成膜し、取り出し電極１８を取付けることにより完
成する。
極１２，１６に対して自己整合的に、ソース・ドレイン
領域２０を半導体基板２の表面に形成し、層間絶縁層１
７を成膜し、取り出し電極１８を取付けることにより完
成する。
【００３２】以上のようなプロセスを経て完成した本実
施形態に係る不揮発性半導体メモリ装置によれば、ゲー
ト絶縁層を構成する第１絶縁膜層６、第２絶縁膜層８お
よび第３絶縁膜層１０のうちの第２絶縁膜層８を構成す
る原子ＳｉとＮとの構成比が所望のデータ保持寿命に対
応した構成比となっている。このため、本実施形態に係
る不揮発性半導体メモリ装置において保持されたデータ
は、所定の期間が経過すると抹消されることになる。し
たがって、本実施形態に係る不揮発性半導体メモリ装置
をメモリカードや定期券等のようなものに使用すれば、
期限がくるとデータ内容が抹消されメモリカードや定期
券等の使用が不可能になり、これらメモリカードや定期
券等の機能を高めることができる。また、メモリカード
や定期券等のデータ内容の抹消を不揮発性半導体メモリ
装置における第２絶縁膜層８のシリコンＳｉと窒素Ｎと
の構成比の調整のみで実現できるため、データ内容の抹
消のための新たな回路等が必要なくなり、メモリカード
や定期券等の製造コストを抑制することができる。
施形態に係る不揮発性半導体メモリ装置によれば、ゲー
ト絶縁層を構成する第１絶縁膜層６、第２絶縁膜層８お
よび第３絶縁膜層１０のうちの第２絶縁膜層８を構成す
る原子ＳｉとＮとの構成比が所望のデータ保持寿命に対
応した構成比となっている。このため、本実施形態に係
る不揮発性半導体メモリ装置において保持されたデータ
は、所定の期間が経過すると抹消されることになる。し
たがって、本実施形態に係る不揮発性半導体メモリ装置
をメモリカードや定期券等のようなものに使用すれば、
期限がくるとデータ内容が抹消されメモリカードや定期
券等の使用が不可能になり、これらメモリカードや定期
券等の機能を高めることができる。また、メモリカード
や定期券等のデータ内容の抹消を不揮発性半導体メモリ
装置における第２絶縁膜層８のシリコンＳｉと窒素Ｎと
の構成比の調整のみで実現できるため、データ内容の抹
消のための新たな回路等が必要なくなり、メモリカード
や定期券等の製造コストを抑制することができる。
【００３３】第２実施形態 図５は、本発明をＭＮＯＳトランジスタに適用した場合
の一例である。すなわち、電荷蓄積層としてＯＮ膜を用
いて不揮発性半導体メモリ装置を構成する。図５に示す
不揮発性半導体メモリ装置と図１に示した不揮発性半導
体メモリ装置との異なる点は、図５に示す不揮発性半導
体メモリ装置は、第３絶縁膜層１０を有しないという点
である。また、図５に示す不揮発性半導体メモリ装置
は、第３絶縁膜層１０の成膜を除いて、第１実施形態と
同様なプロセスで製造することができる。この結果、Ｍ
ＮＯＳ型の不揮発性半導体メモリ装置を製造することが
できる。
の一例である。すなわち、電荷蓄積層としてＯＮ膜を用
いて不揮発性半導体メモリ装置を構成する。図５に示す
不揮発性半導体メモリ装置と図１に示した不揮発性半導
体メモリ装置との異なる点は、図５に示す不揮発性半導
体メモリ装置は、第３絶縁膜層１０を有しないという点
である。また、図５に示す不揮発性半導体メモリ装置
は、第３絶縁膜層１０の成膜を除いて、第１実施形態と
同様なプロセスで製造することができる。この結果、Ｍ
ＮＯＳ型の不揮発性半導体メモリ装置を製造することが
できる。
【００３４】
【発明の効果】以上説明したように、本発明に係る不揮
発性半導体メモリ装置によれば、データの保持寿命に応
じた原子の構成比をもって前記第２の絶縁膜層が形成さ
れていることから、データ保持寿命が予め所望のものに
設定された不揮発性半導体メモリ装置が提供される。ま
た、本発明に係る不揮発性半導体メモリ装置の製造方法
によれば、第２の絶縁膜層のシリコン原子と窒素原子の
構成比を任意に調整することができ、データ保持寿命が
所望のものに設定された不揮発性半導体メモリ装置を製
造することができる。
発性半導体メモリ装置によれば、データの保持寿命に応
じた原子の構成比をもって前記第２の絶縁膜層が形成さ
れていることから、データ保持寿命が予め所望のものに
設定された不揮発性半導体メモリ装置が提供される。ま
た、本発明に係る不揮発性半導体メモリ装置の製造方法
によれば、第２の絶縁膜層のシリコン原子と窒素原子の
構成比を任意に調整することができ、データ保持寿命が
所望のものに設定された不揮発性半導体メモリ装置を製
造することができる。
【図面の簡単な説明】
【図１】本発明に係る不揮発性半導体メモリ装置の一実
施形態におけるメモリセル部および周辺回路部の要部断
面図である。
施形態におけるメモリセル部および周辺回路部の要部断
面図である。
【図２】図２（Ａ）〜（Ｃ）は、図１に示す不揮発性半
導体メモリ装置の製造工程を示す要部断面図である。
導体メモリ装置の製造工程を示す要部断面図である。
【図３】図３（Ｄ）〜（Ｆ）は、図１に示す不揮発性半
導体メモリ装置の製造工程を示す要部断面図である。
導体メモリ装置の製造工程を示す要部断面図である。
【図４】図４（Ｇ）〜（Ｈ）は、図１に示す不揮発性半
導体メモリ装置の製造工程を示す要部断面図である。
導体メモリ装置の製造工程を示す要部断面図である。
【図５】本発明に係る不揮発性半導体メモリ装置の他の
実施形態におけるメモリセル部および周辺回路部の要部
断面図である。
実施形態におけるメモリセル部および周辺回路部の要部
断面図である。
【図６】ＭＯＮＯＳ構造の半導体メモリ装置を従来のメ
モリセル構造を用いて集積化した場合のメモリセルの代
表的な等価回路図である。
モリセル構造を用いて集積化した場合のメモリセルの代
表的な等価回路図である。
２…半導体基板、４…フィールド絶縁膜、６…第１絶縁
膜層、８…第２絶縁膜層、１０…第３絶縁膜層、１２…
ゲート電極、１４…ゲート酸化膜、１６…ゲート電極、
１７…層間絶縁層、１８…電極、２０…ソース・ドレイ
ン領域。
膜層、８…第２絶縁膜層、１０…第３絶縁膜層、１２…
ゲート電極、１４…ゲート酸化膜、１６…ゲート電極、
１７…層間絶縁層、１８…電極、２０…ソース・ドレイ
ン領域。
Claims (8)
- 【請求項１】チャネルが形成される半導体層と、前記半
導体層上に形成された第１の絶縁膜層と、前記第１の絶
縁膜層に積層された第２および第３の絶縁膜層と、前記
第３の絶縁膜層に接して設けられたゲート電極とを有
し、前記第１、第２および第３の絶縁膜層への電荷の蓄
積量に応じた値のデータの記憶を行う不揮発性半導体メ
モリ装置であって、 前記データの保持寿命に応じた原子の構成比をもって前
記第２の絶縁膜層が形成されている不揮発性半導体メモ
リ装置。 - 【請求項２】前記第１の絶縁膜層が酸化膜からなり、 前記第２の絶縁膜層が窒化膜からなり、 前記第３の絶縁膜層が酸化膜からなる請求項１に記載の
不揮発性半導体メモリ装置。 - 【請求項３】チャネルが形成される半導体層と、前記半
導体層に接して設けられた第１の絶縁膜層と、前記第１
の絶縁膜層に積層された第２の絶縁膜層と、前記第２の
絶縁膜層に接して設けられたゲート電極とを有し、前記
第１および第２の絶縁膜層に電荷を蓄積する不揮発性半
導体メモリ装置であって、 データの保持寿命に応じた原子の構成比をもって前記第
２の絶縁膜層が形成されている不揮発性半導体メモリ装
置。 - 【請求項４】前記第１の絶縁膜層が酸化膜からなり、 前記第２の絶縁膜層が窒化膜からなる請求項３に記載の
不揮発性半導体メモリ装置。 - 【請求項５】半導体基板上のチャネル形成領域上に第１
の酸化膜、窒化膜、第２の酸化膜を順に積層してゲート
絶縁膜を形成し、当該ゲート絶縁膜上にゲート電極を形
成するとともに、上記チャネル形成領域に所定濃度の不
純物を注入する不揮発性半導体メモリの製造方法であっ
て、 前記窒化膜の形成はＣＶＤ法によって行い、 ＣＶＤ法における反応ガスの混合比を前記不揮発性半導
体メモリのデータ保持寿命に応じて調整する不揮発性半
導体メモリの製造方法。 - 【請求項６】前記反応ガスは、ジクロロシランとアンモ
ニアとからなる請求項５に記載の不揮発性半導体メモリ
の製造方法。 - 【請求項７】半導体基板上のチャネル形成領域上に第１
の酸化膜、窒化膜を順に積層してゲート絶縁膜を形成
し、当該ゲート絶縁膜上にゲート電極を形成するととも
に、上記チャネル形成領域に所定濃度の不純物を注入す
る不揮発性半導体メモリの製造方法であって、 前記窒化膜の形成はＣＶＤ法によって行い、 ＣＶＤ法における反応ガスの混合比を前記不揮発性半導
体メモリのデータ保持寿命に応じて調整する不揮発性半
導体メモリの製造方法。 - 【請求項８】前記反応ガスは、ジクロロシランとアンモ
ニアとからなる請求項７に記載の不揮発性半導体メモリ
の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35113896A JPH10189780A (ja) | 1996-12-27 | 1996-12-27 | 不揮発性半導体メモリ装置およびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35113896A JPH10189780A (ja) | 1996-12-27 | 1996-12-27 | 不揮発性半導体メモリ装置およびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH10189780A true JPH10189780A (ja) | 1998-07-21 |
Family
ID=18415313
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35113896A Pending JPH10189780A (ja) | 1996-12-27 | 1996-12-27 | 不揮発性半導体メモリ装置およびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH10189780A (ja) |
Cited By (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001267437A (ja) * | 2000-03-22 | 2001-09-28 | Sony Corp | 不揮発性半導体記憶装置およびその製造方法 |
| US6811083B2 (en) | 2002-12-25 | 2004-11-02 | Kabushiki Kaisha Toshiba | IC card, and method and program for preventing illegal use of IC card |
| WO2004112145A1 (ja) * | 2003-06-10 | 2004-12-23 | Fujitsu Limited | パンチスルー耐性を向上させた半導体集積回路装置およびその製造方法、低電圧トランジスタと高電圧トランジスタとを含む半導体集積回路装置 |
| EP1564887A1 (en) * | 2002-07-08 | 2005-08-17 | Kabushiki Kaisha Toshiba | Time limit function utilization apparatus |
| US7121472B2 (en) | 2002-12-25 | 2006-10-17 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit, semiconductor integrated circuit module and information apparatus |
| KR100641664B1 (ko) * | 2000-10-31 | 2006-11-03 | 인터내셔널 비지네스 머신즈 코포레이션 | 시측 장치로서 사용가능한 무배터리 무발진기형 2진 시간 셀, 그 셀의 프로그래밍 방법, 장치 및 그에 관련된 컴퓨터 판독가능 기록 매체 |
| US7134600B2 (en) | 2003-01-31 | 2006-11-14 | Kabushiki Kaisha Toshiba | IC-card service period setting method, IC card, IC card case and battery charger |
| JP2007150322A (ja) * | 2006-12-04 | 2007-06-14 | Toshiba Corp | 半導体集積回路 |
| US7343263B2 (en) | 2005-10-12 | 2008-03-11 | Kabushiki Kaisha Toshiba | Electronic timer and system LSI |
| CN100388495C (zh) * | 2004-09-28 | 2008-05-14 | 株式会社东芝 | 半导体器件 |
| US7630941B2 (en) | 2000-10-31 | 2009-12-08 | International Business Machines Corporation | Performing horological functions in commercial transactions using time cells |
| JP2016139674A (ja) * | 2015-01-26 | 2016-08-04 | 株式会社フローディア | 半導体集積回路装置の製造方法 |
-
1996
- 1996-12-27 JP JP35113896A patent/JPH10189780A/ja active Pending
Cited By (27)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001267437A (ja) * | 2000-03-22 | 2001-09-28 | Sony Corp | 不揮発性半導体記憶装置およびその製造方法 |
| US11176551B2 (en) | 2000-10-31 | 2021-11-16 | International Business Machines Corporation | Horological functions in commercial transactions using time cells |
| US7630941B2 (en) | 2000-10-31 | 2009-12-08 | International Business Machines Corporation | Performing horological functions in commercial transactions using time cells |
| US10056392B2 (en) | 2000-10-31 | 2018-08-21 | International Business Machines Corporation | Performing horological functions in commercial transactions using time cells |
| KR100641664B1 (ko) * | 2000-10-31 | 2006-11-03 | 인터내셔널 비지네스 머신즈 코포레이션 | 시측 장치로서 사용가능한 무배터리 무발진기형 2진 시간 셀, 그 셀의 프로그래밍 방법, 장치 및 그에 관련된 컴퓨터 판독가능 기록 매체 |
| US7173882B2 (en) | 2000-10-31 | 2007-02-06 | International Business Machines Corporation | Methods and systems for performing horological functions using time cells |
| US7208933B2 (en) | 2002-07-08 | 2007-04-24 | Kabushiki Kaisha Toshiba | Time limit function utilization apparatus |
| US7248034B2 (en) | 2002-07-08 | 2007-07-24 | Kabushiki Kaisha Toshiba | Time limit function utilization apparatus |
| EP1564887A1 (en) * | 2002-07-08 | 2005-08-17 | Kabushiki Kaisha Toshiba | Time limit function utilization apparatus |
| US7075284B2 (en) | 2002-07-08 | 2006-07-11 | Kabushiki Kaisha Toshiba | Time limit function utilization |
| US7224157B2 (en) | 2002-07-08 | 2007-05-29 | Kabushiki Kaisha Toshiba | Time limit function utilization apparatus |
| US6945467B2 (en) | 2002-12-25 | 2005-09-20 | Kabushiki Kaisha Toshiba | IC card, and method and program for preventing illegal use of IC card |
| US7121472B2 (en) | 2002-12-25 | 2006-10-17 | Kabushiki Kaisha Toshiba | Semiconductor integrated circuit, semiconductor integrated circuit module and information apparatus |
| US6811083B2 (en) | 2002-12-25 | 2004-11-02 | Kabushiki Kaisha Toshiba | IC card, and method and program for preventing illegal use of IC card |
| US7182264B2 (en) | 2003-01-31 | 2007-02-27 | Kabushiki Kaisha Toshiba | IC-card service period setting method, IC card, IC card case and battery charger |
| US7182251B2 (en) | 2003-01-31 | 2007-02-27 | Kabushiki Kaisha Toshiba | IC-card service period setting method, IC card, IC card case and battery charger |
| US7134600B2 (en) | 2003-01-31 | 2006-11-14 | Kabushiki Kaisha Toshiba | IC-card service period setting method, IC card, IC card case and battery charger |
| JPWO2004112145A1 (ja) * | 2003-06-10 | 2006-07-20 | 富士通株式会社 | パンチスルー耐性を向上させた半導体集積回路装置およびその製造方法、低電圧トランジスタと高電圧トランジスタとを含む半導体集積回路装置 |
| US7671384B2 (en) | 2003-06-10 | 2010-03-02 | Fujitsu Microelectronics Limited | Semiconductor integrated circuit device having improved punch-through resistance and production method thereof, semiconductor integrated circuit device including a low-voltage transistor and a high-voltage transistor |
| US8530308B2 (en) | 2003-06-10 | 2013-09-10 | Fujitsu Semiconductor Limited | Semiconductor integrated circuit device having improved punch-through resistance and production method thereof, semiconductor integrated circuit device including a low-voltage transistor and a high-voltage transistor |
| WO2004112145A1 (ja) * | 2003-06-10 | 2004-12-23 | Fujitsu Limited | パンチスルー耐性を向上させた半導体集積回路装置およびその製造方法、低電圧トランジスタと高電圧トランジスタとを含む半導体集積回路装置 |
| CN100388495C (zh) * | 2004-09-28 | 2008-05-14 | 株式会社东芝 | 半导体器件 |
| US7343263B2 (en) | 2005-10-12 | 2008-03-11 | Kabushiki Kaisha Toshiba | Electronic timer and system LSI |
| US7774162B2 (en) | 2005-10-12 | 2010-08-10 | Kabushiki Kaisha Toshiba | Electronic timer and system LSI |
| JP2007150322A (ja) * | 2006-12-04 | 2007-06-14 | Toshiba Corp | 半導体集積回路 |
| JP2016139674A (ja) * | 2015-01-26 | 2016-08-04 | 株式会社フローディア | 半導体集積回路装置の製造方法 |
| WO2016121564A1 (ja) * | 2015-01-26 | 2016-08-04 | 株式会社フローディア | 半導体集積回路装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100810710B1 (ko) | 워드라인 격리를 위한 전하 저장 및 비트라인의 동시 형성 | |
| US8026136B2 (en) | Methods of forming low hydrogen concentration charge-trapping layer structures for non-volatile memory | |
| US6753572B2 (en) | Floating trap-type non-volatile memory device | |
| US7759724B2 (en) | Memory cells having gate structure with multiple gates and multiple materials between the gates | |
| TWI485859B (zh) | 半導體裝置和其製造方法 | |
| JPS62502644A (ja) | メモリー・セル | |
| US9361981B2 (en) | Methods of forming and programming memory devices with isolation structures | |
| JP2002217318A (ja) | 不揮発性半導体記憶素子及びその製造方法 | |
| TW201029067A (en) | Memory cells, methods of forming dielectric materials, and methods of forming memory cells | |
| JPH10189780A (ja) | 不揮発性半導体メモリ装置およびその製造方法 | |
| US6335549B1 (en) | EEPROM with high channel hot carrier injection efficiency | |
| US6781189B2 (en) | Floating gate transistor with STI | |
| JP3173907B2 (ja) | 不揮発性記憶素子およびその製造方法 | |
| JP2001189390A (ja) | 半導体不揮発性記憶装置の製造方法 | |
| JPH05129564A (ja) | 半導体記憶装置及びその製造方法 | |
| JPH0422031B2 (ja) | ||
| JPH02277269A (ja) | 不揮発性メモリ装置の製造方法 | |
| JPH0450754B2 (ja) | ||
| JPH03253072A (ja) | 半導体装置 | |
| JPH08288412A (ja) | 不揮発性半導体記憶装置の製造方法 | |
| JP4348962B2 (ja) | 不揮発性記憶素子、半導体記憶装置および不揮発性記憶素子の製造方法 | |
| JPH0665232B2 (ja) | 半導体記憶装置の製造方法 | |
| US20050121714A1 (en) | Non-volatile two-transistor semiconductor memory cell and method for producing the same | |
| JPH0642550B2 (ja) | Ｍｉｓ型不揮発性メモリ−及びその製造方法 | |
| JP2003218245A (ja) | 不揮発性半導体メモリ装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20031226 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040106 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040225 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20040914 |