JP2817781B2 - 不揮発性メモリ装置及びそのテスト方法 - Google Patents

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は不揮発性メモリ装置
に関し、特に、電気的に消去可能な不揮発性メモリセル
を含む不揮発性メモリ装置及びそのテスト方法に関す
る。

【０００２】

【従来の技術】一般に、この種の不揮発性メモリ装置
は、それぞれ情報を電気的に書込むことができると共
に、書込んだ情報を電気的に消去できる複数の不揮発性
メモリセルを行及び列に配列した構成を備えると共に、
複数の不揮発性メモリセルを個別に選択するための行及
び列デコーダ及び選択された不揮発性メモリセルに対し
て情報を書込み、或いは、不揮発性メモリセルから情報
を読み出すための増幅器を有している。

【０００３】ここで、各不揮発性メモリセルとして、通
常、ソース、ドレイン、及び、コントロールゲートのほ
かにフローティングゲートとを有するフローティングゲ
ート型のＥＥＰＲＯＭが使用されている。この種のＥＥ
ＰＲＯＭは、良く知られているように、情報を書き込
み、且つ、情報を読み出すことができるだけではなく、
書き込まれた情報を電気的に消去することもできる。

【０００４】次に、この種の不揮発性メモリセルにおけ
る書込動作、読出動作、及び消去動作の一例をより具体
的に説明すると、まず、ワード線及びビット線を選択す
ることによって選択された不揮発性メモリセルのドレイ
ン及びコントロールゲートに高電圧を印加すると共に、
ソースを接地した状態にしておくことにより、書込動作
を行うことができる。このように、高電圧をコントロー
ルゲート及びドレインに印加した場合、不揮発性メモリ
セルを流れる電子がドレイン領域からゲート絶縁膜のエ
ネルギー障壁を越えてフローティングゲートに注入さ
れ、このフローティングゲート内に半永久的に保持さ
れ、結果的に情報を書込むことができるからである。こ
の時、不揮発性メモリセルの閾値は、フローティングゲ
ートに蓄積された電荷の量に応じて変化する。

【０００５】一方、不揮発性メモリセルのドレイン及び
コントロールゲートに対して、書込動作の時より低い電
圧を印加することにより、読出動作を行うことができ
る。読出動作の際、不揮発性メモリセルに流れる電流
は、フローティングゲートに蓄積された電荷、即ち、情
報により変化するから、この電流を検出、増幅すること
により、情報を外部に読み出すことができる。

【０００６】更に、フローティングゲートに蓄積された
電荷を引き抜くことにより、情報を消去できる。このよ
うな消去動作は、例えば、ソースに高電圧を印加すると
共に、コントロールゲートを０電位にし、且つ、ドレイ
ンを解放状態にすることによって行うことができる。

【０００７】このような不揮発性メモリセルとして、特
開平７−２８８，２９１号公報には、ソース及びドレイ
ンのほかに、プログラム領域を設け、ソースとドレイン
との間のチャネル領域だけでなく、プログラム領域の上
にも、絶縁層を介してフローティングゲートを形成した
不揮発性メモリセル（以下、このメモリセルを通常の不
揮発性メモリセルと識別するために、改良型メモリセル
と呼ぶ）が提案されている。この改良型メモリセルで
は、フローティングゲートとプログラム領域との間の容
量をフローティングゲートとドレインとの間の容量に比
較して小さくでき、且つ、コントロールゲートの容量を
フローティングゲートの容量より小さくできる。更に、
プログラム領域とフローティングゲートとの間で、即
ち、チャネル領域以外で、電荷を注入、流出させること
ができるため、この提案に係る改良型メモリセルは、チ
ャネル領域の劣化がなく、高速で読出動作を行うことが
可能であるという利点がある。

【０００８】上記した改良型メモリセルを配列した不揮
発性メモリ装置は、各改良型メモリセルのソースを選択
用トランジスタを介してビット線に接続すると共に、ワ
ード線を選択用トランジスタのゲートに接続した構成を
有している。このように、選択用トランジスタをビット
線と改良型メモリセルとの間に接続する理由は、改良型
メモリセルに情報が書込まれると、当該改良型メモリセ
ル自体がデプリーションタイプとなって、常時電流が流
れる状態になってしまうためである。

【０００９】このような改良型メモリセルにおいても、
通常の不揮発性メモリセルの場合と同様に、情報が書き
込まれると閾値が変化し、読出動作の際に改良型メモリ
セルを流れる電流も変化する。

【００１０】一方、読出動作の際に、改良型メモリセル
に流れる電流の大きさ、即ち、書込深さは、読出速度と
密接に関連しており、このことは、通常の不揮発性メモ
リセルにおいても同様である。

【００１１】一般に、書込深さが深い場合には、比較的
大きな電流が流れ、読出速度が速くなるが、浅い場合に
は、小電流しか流れず、読出速度が速くなる。したがっ
て、書込深さを予めテストし測定しておくことは、改良
型メモリセル及び通常の不揮発性メモリセルの読出速度
を決定するために極めて重要である。

【００１２】ここで、不揮発性メモリ装置において、書
込深さをテストする動作を図６を参照して説明する。図
示されたメモリ装置は、行方向及び列方向の延びる複数
のワード線ＷＬ及び複数ビット線ＢＬを備えているが、
この図では、単一のワード線ＷＬ及び単一のビット線Ｂ
Ｌのみが示されており、図示されたビット線ＢＬは、読
出回路２０に接続されている。

【００１３】更に、図示されたメモリ装置は、複数の改
良型メモリセルを備えているが、ここでは、単一の改良
型メモリセル２１だけが代表的に示されている。改良型
メモリセル２１は、ソース、ドレイン、及び、プログラ
ム領域を有し、ソース、ドレイン間のゲート絶縁膜及び
プログラム領域上の絶縁膜上には、フローティングゲー
トＦＧが設けられており、当該フローティングゲートＦ
Ｇの上には、コントロールゲートＣＧが備えられてい
る。図示されているように、改良型メモリセル２１は、
選択用トランジスタ２２を介してビット線ＢＬに接続さ
れている。具体的に言えば、この選択用トランジスタ２
２は、ワード線ＷＬに接続されたゲート、改良型メモリ
セル２１のソースに接続されたドレイン、及び、ビット
線ＢＬに接続されたソースとを備えており、ゲートに
は、ワード線ＷＬからワード線選択信号ＶDDが与えられ
る。

【００１４】一方、ビット線ＢＬには、Ｐチャンネルト
ランジスタ２３が接続されており、このトランジスタ２
３には、図示しない電圧源から電圧ＶDDが与えられてい
る。また、改良型メモリセル２１における書込深さをテ
ストする際、トランジスタ２３のゲートには、プリチャ
ージ用信号が与えられる。

【００１５】図示された構成を有する不揮発性メモリ装
置において、改良型メモリセル２１には、情報が書込ま
れているものとする。このように、情報を書込んだ改良
型メモリセル２１の書込深さをテストする場合、改良型
メモリセル２１のドレイン及びビット線ＢＬの一端は、
図に示すように、メモリ装置外部において接地される。
この時、選択用トランジスタ２２にワード線選択信号Ｖ
DDが与えられると共に、トランジスタ２３のゲートに
は、プリチャージ用信号が所定のプリチャージ時間、与
えられた後、オフされる。この結果、ビット線ＢＬ上に
は、電源電圧ＶDDが所定のプリチャージ時間、供給され
ることになり、この電圧ＶDDは選択用トランジスタ２２
を介して、改良型メモリセル２１にも供給される。所定
プリチャージ時間が経過すると、改良型メモリセルに印
加されるビット線ＢＬ等における容量によって定まる時
定数で徐々に低下していく。

【００１６】他方、所定プリチャージ時間経過後、改良
型メモリセル２１のコントロールゲートには、図示しな
いゲート電圧源から可変コントロールゲート電圧ＶCGが
与えられる。この場合、可変コントロールゲート電圧Ｖ
CGが、改良型メモリセル２１の閾値電圧を越えると、改
良型メモリセル２１の状態が変化し、読出回路２０に
は、反転したデータが読み出される。この時におけるコ
ントロールゲート電圧ＶCGから改良型メモリセル２１の
閾値を算出することができ、且つ、閾値と印加電圧との
関係から、改良型メモリセル２１に流れる電流ＩONを算
出でき、この電流ＩONによって、改良型メモリセル２１
における書込深さをあらわすことができる。

【００１７】ここで、通常の不揮発性メモリセルの場合
について説明しておくと、通常の不揮発性メモリセルを
含むメモリ装置では、選択用トランジスタを介すること
なく、直接、ビット線が不揮発性メモリセルのソースに
接続され、ワード線がコントロールゲートに接続された
構成となる。このような構成のメモリ装置においても、
上記した改良型メモリセルの場合と同様に、閾値と印加
電圧との関係から、書込深さを算出している。

【００１８】

【発明が解決しようとする課題】しかしながら、改良型
メモリセル、或いは、通常の不揮発性メモリセル（以
下、両メモリセルを総称する場合には、不揮発性セルと
呼ぶ）の閾値から、書込深さを検出するテストでは、閾
値から間接的にセルに流れる電流を算出しているため、
直接、不揮発性セルの電流能力の変化、書込深さを見る
ことができないと言う欠点がある。また、書込動作によ
ってデプリーションタイプとなる上記した改良型メモリ
セルでは、単一の電源を用いて、書込深さを検出できな
いし、また、コントロールゲート電圧によって、改良型
メモリセルに流れる電流値が変化しない場合、書込深さ
を判断できないという欠点もある。

【００１９】本発明の目的は、直接、各不揮発性セルに
流れる電流を検出し、書込深さを直接的に観測できる不
揮発性メモリ装置を提供することである。

【００２０】本発明の他の目的は、各不揮発性セルの書
込深さを直接的にテストできるテスト回路を含む不揮発
性メモリ装置を提供することである。

【００２１】本発明の更に他の目的は、前述した改良型
メモリセルにおいて、書込深さをテストするテスト回路
をも含む不揮発性メモリ装置を提供することである。

【００２２】本発明の他の目的は、不揮発性セルの書込
深さを直接的に見ることができる不揮発性メモリ装置の
テスト方法を提供することである。

【００２３】

【課題を解決するための手段】本発明の一形態によれ
ば、不揮発性セルを含むと共に、前記不揮発性セルの書
込深さをテストできる不揮発性メモリ装置において、前
記書込深さをテストする際、前記不揮発性セルにテスト
電流を供給する電流供給手段と、前記不揮発性セルにお
ける電流の変化を検出する検出手段とを有する不揮発性
メモリ装置が得られる。この場合、電流供給手段は、電
流ミラー回路によって構成される。

【００２４】本発明の他の形態によれば、不揮発性セル
を含むと共に、前記不揮発性セルの書込深さをテストで
きる不揮発性メモリ装置のテスト回路において、前記書
込深さをテストする際、前記不揮発性セルにテスト電流
を供給する電流供給手段と、前記不揮発性セルにおける
電流の変化を検出する検出手段とを有するテスト回路が
得られる。

【００２５】本発明の更に他の形態によれば、不揮発性
セルの書込深さをテストする不揮発性メモリ装置の書込
深さのテスト方法において、前記不揮発性セルにテスト
電流を流し、該テスト電流を流した結果を検出すること
により、前記不揮発性セルの書込深さをテストするテス
ト方法が得られる。

【００２６】

【発明の実施の形態】図１を参照して、本発明の一実施
の形態に係る不揮発性メモリ装置を説明する。図示され
た不揮発性メモリ装置は、不揮発性メモリセルとして改
良型メモリセル２１を備えており、ここでは、各改良型
メモリセル２１の書込深さをテストする場合を説明す
る。改良型メモリセル２１を使用する関係上、選択用ト
ランジスタ２２が、図６と同様に、改良型メモリセル２
１に接続されており、この選択用トランジスタ２２はｎ
チャンネルエンハンスメント型のＭＯＳトランジスタで
ある。

【００２７】ここで、理解を容易にするために、改良型
メモリセル２１の構造を図２を参照して簡単に説明して
おく。図２に示された改良型メモリセル２１は、ｐ型シ
リコン単結晶基板３１の表面上のフィールド酸化膜３２
によって規定された領域内に形成されている。この領域
内には、ｎ^＋型不純物の拡散によって形成されたドレイ
ン領域３５、ソース領域３６、及びプログラム領域３７
とを備えると共に、ソース領域３６とプログラム領域３
７との間に、絶縁領域３８が設けられている。また、ド
レイン及びソース領域３５及び３６、両領域の間のチャ
ネル領域、及び、プログラム領域３７上には、ゲート酸
化膜３９が形成されており、且つ、ドレイン領域３５の
一部、チャネル領域、及びプログラム領域３７上には、
フローティングゲートＦＧが設けられている。更に、フ
ローティングゲートＦＧ上には、絶縁膜を介して、コン
トロールゲートＣＧが形成されている。図示された改良
型メモリセル２１はプログラム領域３７を通してフロー
ティングゲートＦＧに電子を注入し、流出させることが
できる。

【００２８】この構造では、フローティングゲートＦＧ
の面積をコントロールゲートＣＧに比較して大きくで
き、これら両ゲートＦＧ及びＣＧの面積並びに容量比を
制御することによって、書込を低電圧で行うことができ
る。

【００２９】図示された改良型メモリセル２１の消去動
作は、プログラム領域３７を０Ｖにし、ドレイン領域３
５を高電位、ソース領域３６をオープンにすることによ
り、プログラム領域３７からフローティングゲートＦＧ
にＦ−Ｎトンネル効果により電子を注入することによっ
て行われる。他方、書込動作は、プログラム領域３７を
高電位、ドレイン及びソース領域３５、３６を０Ｖにす
ることより、電子をフローティングゲートＦＧから流出
させることにより行う。また、読出動作は、図１に示す
選択用トランジスタ２２に接続されたワード線ＷＬに高
電位を与えることにより行われる。ここで、当該メモリ
セルが非選択の場合には、プログラム領域３７又はドレ
イン領域３５の電位を選択レベルの１／２程度にすれば
良い。このことは、改良型メモリセル２１の閾値が情報
を書き込む前と、後では変化することを意味している。

【００３０】図１に戻ると、選択用トランジスタ２２
は、改良型メモリセル２１のソース領域３６に接続され
たドレイン領域、ビット線ＢＬに接続されたソース領
域、及びワード線ＷＬに接続されたゲートを備えてい
る。

【００３１】また、ビット線ＢＬの一端は、読出回路２
０に接続されており、他端は、外部接続用端子に接続さ
れている。図には、単一の改良型メモリセル２１を接続
した例を示しているが、ビット線ＢＬには、多数の同様
な改良型メモリセル２１が選択用トランジスタ２２を介
して接続されていることは言うまでもない。

【００３２】更に、この実施の形態に係る不揮発性メモ
リ装置は、ビット線ＢＬに接続された電流ミラー回路４
０を含んでいる。ここで、電流ミラー回路４０は、互い
にゲートを接続された２つのｐチャンネルエンハンスメ
ント型ＭＯＳトランジスタＭ１、Ｍ２によって構成され
ており、トランジスタＭ１は、そのゲートとソース領域
とを接続することによりダイオード接続されており、そ
のソース領域は可変電流源４１の接続用端子に接続され
ている。トランジスタＭ２のソース領域はビット線ＢＬ
に接続されている。

【００３３】上記した構成の電流ミラー回路４０のトラ
ンジスタＭ１に流れる電流と、トランジスタＭ２に流れ
る電流とは互いに比例した関係にあり、トランジスタＭ
１とＭ２と互いに同一の構成を有している場合には、同
一の電流が流れる。ここで、トランジスタＭ１とＭ２と
に同一の電流Ｉtestが流れるものとする。

【００３４】ここで、改良型メモリセル２１に、上記し
た書込動作により情報が書き込まれているものとし、こ
の状態で、改良型メモリセル２１の書込深さをテストす
る場合について説明する。

【００３５】この場合、電流ミラー回路４０を構成する
トランジスタＭ１、Ｍ２のドレイン領域は、外部の電圧
源に接続され、電圧ＶDDが与えられ、他方、トランジス
タＭ１のソース領域は可変電流源４１に接続される。ま
た、改良型メモリセル２１のドレインＤは接地され、ビ
ット線ＢＬの読出回路２０の反対側の端子は開放状態に
おかれる。この状態で、ワード線ＷＬに電圧ＶDDが与え
られ、ワード線ＷＬが選択され、これによって、選択用
トランジスタ２２は導通状態に置かれるため、改良型メ
モリセル２１のコントロールゲートＣＧには制御電圧Ｖ
CGが外部回路から与えられる。この時の制御電圧ＶCGと
しては０〜ＶDDの範囲であれば、任意の電圧が与えられ
ても良いが、０Ｖにしておけば、ＶCGを供給する回路が
不要となるから、素子数を減少させることができる。

【００３６】この結果、ビット線ＢＬに、電流Ｉtestが
流し込まれ、この電流Ｉtestは選択された選択用トラン
ジスタ２２を介して、改良型メモリセル２１に供給され
る。改良型メモリセル２１の電流能力ＩONは、書込深さ
に依存して変化する。ここで、改良型メモリセル２１の
電流能力ＩONが流し込まれる電流Ｉtestより大きけれ
ば、電流Ｉtestは改良型メモリセル２１に流し込まれる
ため、ビット線ＢＬの電位は０である。

【００３７】他方、ＩONがＩtestより小さければ、改良
型メモリセル２１は電流Ｉtestを流しきれなくなり、ビ
ット線ＢＬの電位は、電流ミラー回路４０に印加される
電圧ＶDDからトランジスタＭ２のソース、ドレイン間電
圧を引いた電圧まで上昇する。この電圧の変化は、読出
回路２０の出力データにおける反転としてあらわれる。
したがって、電流Ｉtestを変化させることによって、ビ
ット線ＢＬの電位が０ＶからＶDDに変化する電流Ｉtest
の値を検出することによって、改良型メモリセル２１の
書込深さを判断することができる。このことから、電流
ミラー回路４０及び読出回路２２はメモリセル２１の書
込深さをテストするテスト回路を構成しており、図示さ
れた不揮発性メモリ装置はこのようなテスト回路を内蔵
していることが判る。

【００３８】図３を参照すると、図２に示された不揮発
性メモリ装置の変形例を示しており、ここでは、電流ミ
ラー回路４０を構成するトランジスタＭ１及びＭ２の
内、ビット線ＢＬに接続されたトランジスタＭ２がダイ
オード接続されている。即ち、トランジスタＭ２のゲー
トとソースとが接続されている。この電流ミラー回路４
０によっても、図２の回路と同様に、改良型メモリセル
２１の書込深さをトランジスタＭ２から流し込まれる電
流Ｉtestによって判断することができる。

【００３９】図４を参照して、本発明の他の実施の形態
に係る不揮発性メモリ装置を説明する。図示された不揮
発性メモリ装置は、改良型メモリセル２１と選択用トラ
ンジスタ２２とを備えている点では、他の実施の形態と
同様であるが、ビット線ＢＬ上に電流Ｉtestを流し込む
電流ミラー回路４０を読出装置２０の反対側の端部に接
続した構成を有している点で、図１及び図３に示された
不揮発性メモリ装置とは異なっている。図４における電
流ミラー回路４０も、ｐチャンネルエンハンスメント型
ＭＯＳトランジスタＭ１、Ｍ２によって構成されてお
り、このうち、トランジスタＭ１はそのソース領域及び
ゲートとが接続されており、ダイオード接続構成を有し
ている。

【００４０】図示された不揮発性メモリ装置において、
図示された改良型メモリセル２１に情報が書き込まれて
いるものとし、この状態で、改良型メモリセル２１の書
込深さがテストされるものとする。この場合、電流ミラ
ー回路４０のトランジスタＭ１のドレイン領域には電圧
ＶDDが与えられる一方、ソース領域には可変電流源４１
に接続される。また、トランジスタＭ２のソース領域及
び改良型メモリセル２１のドレイン領域は接地される。

【００４１】電流ミラー回路４０では、トランジスタＭ
１に流れる電流に比例した電流がテスト電流Ｉtestとし
て流され、この電流Ｉtestはビット線ＢＬ上に流れる。
この時、ワード線ＷＬに与えられる電圧ＶDDによって、
選択用トランジスタ２２が選択されると、テスト電流Ｉ
testはこの選択用トランジスタ２２を介して改良型メモ
リセル２１に流し込まれることになる。改良型メモリセ
ル２１の電流能力ＩONより、テスト電流Ｉtestが小さい
場合には、このテスト電流Ｉtestは改良型メモリセル２
１を通して流れるため、ビット線ＢＬの電位は実質上、
０電位に保たれる。他方、テスト電流Ｉtestが改良型メ
モリセル２１の電流能力ＩONを越えると、改良型メモリ
セル２１はこの電流Ｉtestを流し切れなくなり、ビット
線ＢＬの電位は上昇する。この電位の変化は読出回路２
０によって、出力データの反転としてあらわれるから、
出力データの反転を検出することによって、図１及び図
３の場合と同様に、改良型メモリセル２１の電流能力Ｉ
ONを測定でき、書込深さを電流によって直接検出でき
る。

【００４２】図４に示された電流ミラー回路４０を図３
に示すように、トランジスタＭ２をダイオード接続して
も同様な動作を行うことができる。

【００４３】図５を参照すると、本発明の他の実施の形
態に係る不揮発性メモリ装置は、改良型メモリセル２１
の代わりに、通常のフローティングゲート型の不揮発性
メモリセル２１´を使用している。この場合、不揮発性
メモリセル２１´のコントロールゲートは、直接、ワー
ド線ＷＬに接続されており、且つ、ソース領域はビット
線ＢＬに接続されている。また、ビット線ＢＬの一端は
読出回路２０に接続されると共に、そのビット線ＢＬに
は、電流ミラー回路４０に接続されている。

【００４４】この例においても、不揮発性メモリセル２
１´を選択状態にし、且つ、そのドレイン領域を接地し
た状態で、電流ミラー回路４０から、不揮発性メモリセ
ル２１´にテスト電流Ｉtestを流し込むことによって、
前述した実施の改良型メモリセル２１の場合と同様に、
書込深さをテストすることができる。

【００４５】メモリセルに電流を流し込む回路として、
電流ミラー回路４０を使用した場合についてのみ説明し
たが、他の回路構成を有する電流供給回路が用いられて
もよいことは、明らかである。更に、電流ミラー回路４
０等の電流供給回路は、不揮発性メモリチップ内に必ず
しも組み込まれなくても良く、場合によっては、テスト
の際だけ接続される構成を採用しても良い。

【００４６】

【発明の効果】本発明では、メモリセルの書込深さを直
接電流により測定できるため、不揮発性メモリセルがデ
プリーションタイプの場合にも、書込深さを測定できる
と共に、コントロールゲートの電圧によってメモリセル
の電流値が変化しない場合にも、書込深さを測定できる
と言う利点がある。

【図面の簡単な説明】

【図１】本発明の一実施の形態に係る不揮発性メモリ装
置及びそのテスト方法を説明するための図である。

【図２】図１に使用される改良型メモリセルの構造を説
明するために使用される概略構成図である。

【図３】図１に示された実施の形態に係る不揮発性メモ
リ装置の変形例及びそのテスト方法を説明するための図
である。

【図４】本発明の他の実施の形態に係る不揮発性メモリ
装置及びそのテスト方法を説明するための図である。

【図５】本発明の更に他の実施の形態に係る不揮発性メ
モリ装置及びそのテスト方法を説明するための図であ
る。

【図６】従来における不揮発性メモリ装置及びそのテス
ト方法を説明するための図である。

【符号の説明】

２０ 読出回路 ２１ 改良型メモリセル ２１´ フローティングゲート型メモ
リセル ２２ 選択用トランジスタ ４０ 電流ミラー回路 ４１ 可変電流源 ＢＬ ビット線 ＷＬ ワード線 Ｍ１、Ｍ２ トランジスタ

Claims (13)

(57)【特許請求の範囲】
1. 【請求項１】 不揮発性セルを含むと共に、前記不揮発
   性セルの書込深さをテストすることができる不揮発性メ
   モリ装置において、前記書込深さをテストする際、前記
   不揮発性セルにテスト電流を供給する電流供給手段と、
   前記不揮発性メモリセルにおける電流の変化を検出する
   検出手段とを有することを特徴とする不揮発性メモリ装
   置。
2. 【請求項２】 請求項１において、前記検出手段は前記
   不揮発性セルにビット線を介して接続された読出回路で
   あることを特徴とする不揮発性メモリ装置。
3. 【請求項３】 請求項２において、前記電流供給回路
   は、前記ビット線に接続されていることを特徴とする不
   揮発性メモリ装置。
4. 【請求項４】 請求項３において、前記電流供給回路
   は、電流ミラー回路によって構成されていることを特徴
   とする不揮発性メモリ装置。
5. 【請求項５】 請求項２において、前記電流供給回路
   は、前記ビット線に前記読出回路と共通に接続されてい
   ることを特徴とする不揮発性メモリ装置。
6. 【請求項６】 請求項２において、前記電流供給回路
   は、前記読出回路に一端を接続された前記ビット線の他
   方の端部に接続されていることを特徴とする不揮発性メ
   モリ装置。
7. 【請求項７】 請求項１〜６のいずれかにおいて、前記
   不揮発性セルは、前記ビット線に対して、ワード線に接
   続されたトランジスタを介して接続されていることを特
   徴とする不揮発性メモリ装置。
8. 【請求項８】 請求項１〜７のいずれかにおいて、前記
   不揮発性セルは、ソース、ドレイン、及び、コントロー
   ルゲートを含むと共に、プログラム領域及びフローティ
   ングゲートを備えていることを特徴とする不揮発性メモ
   リ装置。
9. 【請求項９】 請求項８において、前記フローティング
   ゲートの面積が前記コントロールゲートの面積より大き
   いことを特徴とする不揮発性メモリ装置。
10. 【請求項１０】 不揮発性メモリセルの書込深さをテス
    トする不揮発性メモリ装置の書込深さのテスト方法にお
    いて、前記不揮発性メモリセルにテスト電流を流し、該
    テスト電流を流した結果を検出することにより、前記不
    揮発性メモリセルの書込深さをテストすることを特徴と
    するテスト方法。
11. 【請求項１１】 請求項１０において、前記テスト電流
    を電流ミラー回路から供給することを特徴とするテスト
    方法。
12. 【請求項１２】 請求項１１において、前記テスト電流
    は前記電流ミラー回路から、ワード線に接続されたトラ
    ンジスタを介して供給されることを特徴とするテスト方
    法。
13. 【請求項１３】 不揮発性セルを含むと共に、前記不揮
    発性セルの書込深さをテストすることができる不揮発性
    メモリ装置のテスト回路において、前記書込深さをテス
    トする際、前記不揮発性セルにテスト電流を供給する電
    流供給手段と、前記不揮発性メモリセルにおける電流の
    変化を検出する検出手段とを有することを特徴とするテ
    スト回路。