CN1053757C - 半导体存储器装置的晶片老化检测电路 - Google Patents

半导体存储器装置的晶片老化检测电路 Download PDF

Info

Publication number
CN1053757C
CN1053757C CN95108573A CN95108573A CN1053757C CN 1053757 C CN1053757 C CN 1053757C CN 95108573 A CN95108573 A CN 95108573A CN 95108573 A CN95108573 A CN 95108573A CN 1053757 C CN1053757 C CN 1053757C
Authority
CN
China
Prior art keywords
word line
aging
voltage
burn
wordline
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN95108573A
Other languages
English (en)
Other versions
CN1116710A (zh
Inventor
李在蓥
昔容轼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN1116710A publication Critical patent/CN1116710A/zh
Application granted granted Critical
Publication of CN1053757C publication Critical patent/CN1053757C/zh
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/12005—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details comprising voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/08—Functional testing, e.g. testing during refresh, power-on self testing [POST] or distributed testing
    • G11C29/12—Built-in arrangements for testing, e.g. built-in self testing [BIST] or interconnection details
    • G11C29/18—Address generation devices; Devices for accessing memories, e.g. details of addressing circuits
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2856—Internal circuit aspects, e.g. built-in test features; Test chips; Measuring material aspects, e.g. electro migration [EM]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
    • G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
    • G11C11/401—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming cells needing refreshing or charge regeneration, i.e. dynamic cells

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Static Random-Access Memory (AREA)

Abstract

一种老化检测电路，用于检查有若干存储单元、连接各存储单元的字线和选择字线的行译码器的半导体存储器装置的缺陷单元，包括：通过字线放电通路接收升压及驱动字线的字线提升电压的字线驱动器，和接收老化启动信号及升压的控制电路。字线驱动器与字线连接，并被行译码器的行译码信号控制。控制电路与字线放电通路连接。在正常状态，字线由字线提升电压启动；在老化检测状态，等于或大于升压的老化电压加到字线上。

Description

半导体存储器装置的晶片老化检测电路
本发明涉及一种半导体存储器件，特别涉及用于检查半导体存储器装置的有缺陷单元的晶片老化测试电路。
通常，当晶片制造完成后必须进行确保芯片可靠性的老化测试。一般的老化测试是在芯片组装和封装状态下筛选缺陷部分，由于要在测试和组装过程结束后除去筛选的缺陷部分，造成了时间的浪费和成本的提高。
在动态随机存取存储器(DRAM)中，最多的缺陷是个别位(Single bit)的缺陷，要花费很多时间筛选缺陷，个别位缺陷直接与不良的存储单元的漏电流有关，漏电流由传输门氧化层，电容介质层，存储结点结等造成。
在封装工序上的传统老化测试中，加倍存储单元的加载电压(Stress volage)的供电效率是是很低的，因为要在每几千周期(例如用于64兆DRAM中的4096或8192周)中选择一个字线。随着半导体存储器件的组装密度不断增加。加载电压的供电效率会变得更低。为了减少老化时间和提高加载电压的供电效率，同时地选择所有字线的方法已经提出。在晶片工序中采用该方法可以提高效率降低成本。这种技术已在IDEM1933，639-642页中的名称为＂DRAM的晶片老化(WBI)技术＂的文章中作了详细说明。
图1是传统老化测试电路的示意图，连接字线驱动器6和传输晶体管2的栅极的字线WLo-WLn、连接读出放大器8的位线BL和 BL是构成典型存储单元阵列的基本结构。位线BL和 BL通过传输晶体管2向贮存电容4传送要贮存的数据。在图中，一个传输晶体管2和一个贮存电容4组成一个存储单元。
另一方面，具有小尺寸沟道的晶体管10连接字线WLo-WLn的一端，这样加载电压Vstress就同时地加到所有存储单元上了。电压Vg和Vstress是在晶片老化测试过程中向字线提供的高电压。施加电压Vstress来检测晶体管10的栅极，然后电压Vg被加到传输晶体管2的栅极，期望电压电平的加载电压通过控制来自外部的板极电压VPL和位线电压加到电容4的介质层和贮存结点结上。图1中所示的晶片老化测试电路向传输晶体管2的栅极提供高电压，很小的漏电通路被破坏以便检测缺陷单元。
图2显示了在低集成度时的字线结构，图1示出的晶片老化测试电路通过在晶片状态下筛选不良存储单元可以充分实现其目的。然而对高集成度的半导体存储器装置，在限定的区域则很难构成芯片，特别是随着DRAM集成度达到16或64兆比特级时，字线结构就发生变化。由于低集成度的DRAM有充裕的金属间距，使用图2中所示的金属和栅多晶硅就成为可能。字线的通/断特性靠低阻值的金属对高阻值的栅多晶硅的夹紧来提高。
图3显示了另一种在高集成情况下字线的结构，当DRAM集成度增加时，存储单元的尺寸就变小，金属夹紧所有字线就很困难，这样，用于分离字线驱动器和存储单元放置分离字线驱动器的分离字线驱动器(SWD)结构就被使用。分离字线驱动器结构把分离字线驱动器与产生一个行译码器的字线译码信号相接，以控制字线。由于分离字线驱动器每4至8条字线需要一条金属线，因此具有非常充裕的金属间距。在图3中，由于接收地址信号的字线具有分离结构，靠接通类似于传统晶片老化测试电路的小尺寸沟道晶体管向存储单元提供加载电压是很困难的。
因此，本发明的目的是提供一种半导体存储器件的老化测试电路，它可以不考虑字线结构而只通过在晶片状态下的老化测试就可以筛选缺陷单元。
本发明的的另一个目的是提供一种半导体存储器件的老化测试电路，它通过先于修理的筛选缺陷单元的方式来降低成本提高效率。
本发明的再一个目的是提供一种半导体存储器件的老化测试电路，它可以在小版图区域完成晶片老化测试。
根据本发明的一种方案，用于检测具有多个存储单元和连接每一个存储单元的字线以及选择字线的行译码器的半导体存储器件的缺陷单元的老化测试电路包括：接收通过字线放电通路的升压和接收驱动字线的字线升压的字线驱动器，和接收老化启动信号和升压的控制电路。字线驱动器与字线相接并被从行译码器产生的行译码信号控制。控制电路与字线放电通路连接。在正常状态，字线由字线升压启动。在老化检测状态，等于或大于升压的老化电压施加到字线上。
本发明的优点和特性在下面的参照附图的详细说明中可以清楚地得知。
图1是传统的晶片老化检测电路的示意图；
图2示出了使用金属带的字线结构；
图3示出了使用分离字线驱动器的另一种字线的结构；
图4是本发明的晶片老化检测电路的电路图；
图5是本发明的一个实施例的电路图；
图6是显示图5中的电路工作的时序图。
参照图4，字线驱动器包括字线升压输入PMOS晶体管12和一对电流通路NMOS晶体管14、16。PMOS晶体管12的源极接字线升压φX，栅极接行译码信号NWEB，漏极接与字线相连的输出节点N。NMOS晶体管14和16的漏极与输出节点N连接，其栅极分别接行译码信号NWEB和电压φXB，电压φXB具有补充字线升压φX的电压值，其源极接字线放电通路DP。控制电路包括老化控制NMOS晶体管18，反相器22和放电NMOS晶体管20。老化控制NMOS晶体管18的沟道一端连接字线放电通路DP，沟道的另一端接加载电压Vstress，其栅极接晶片老化启动信号PWBE。反相器将晶片老化启动信号PWBE反相。放电NMOS晶体管20的沟道一端接字线放电通路DP，沟道的另一端连接到地电压Vss，其栅极接反相器22的输出信号。电流通路NMOS晶体管14和16是电流通路装置，接通或切断输出节点N到放电通路DP的路径。
设置NMOS晶体管16是为了提高电流驱动能力，但它并不是实现本发明任务的必要特征。本技术领域的熟练技术人员会很容易地把PMOS晶体管12和NMOS晶体管14构成反相器级，那么字线驱动器就仅由产生字线提升压或提升压的字线译码信号NWEB控制。
图4所示的晶片老化检测电路可以进行晶片老化检测，而不需顾及随集成度变化的字线结构，并能在晶片状态筛选缺陷单元。大多数缺陷是个别位缺陷，这样的缺陷单元可以在晶片状态依靠高效率的施加加载电压筛选出来。
在图4中，设置的字线驱动器驱动连接存储单元的字线，并在译出地址后通过驱动字线选择期望的存储单元。在正常模式，晶片老化启动信号PWBE和行译码信号NWBE保持逻辑＂低＂状态，字线提升电压φX保持提升电压VPP值逻辑＂高＂状态，然后字线驱动器的字线升压输入晶体管12导通，一对电流通路NMOS晶体管14和16截止，老化控制NMOS晶体管18截止，放电NMOS晶体管20导通。所以，NMOS晶体管14和16的源极通过放电NMOS晶体管20接地电压Vss。由于PMOS晶体管12导通，字线提升电压φX经输出节点N生成，字线被启动。
在待机状态，晶体老化启动信号PWBE保持逻辑＂低＂状态，行译码信号NWEB和字线提升电压φX分别保持逻辑＂高＂和＂低＂状态，字线提升电压输入PMOS晶体管12截止，电流通路NMOS晶体管14和16导通，输出节点N的电压经字线放电通路DP向地电压Vss放电，字线断开。
从待机状态变为老化检测状态时，晶片老化启动信号PWBE被置为逻辑＂高＂状态，使放电NMOS晶体管20截止，老化控制NMOS晶体管18导通，加载电压Vstress通过字线放电通路DP接入。加载电压Vstress通过电流通路NMOS晶体管14和16传递到字线并加到字线相连接的存储单元。
在现有技术中，附加晶体管连接每一个字线的一端以便向字线提供加载电压。在图4中，在正常状态使用的字线驱动器和控制电路的晶体管还利用在老化检测状态。由于没有传统的晶片老化检测电路中使用的必需的附加晶体管，使电路布置简化，并使晶片老化检测可以不用考虑字线结构进行操作。加压Vstress和晶片老化启动信号PWBE可以容易地被芯片内附设的模拟片(dummy Pad)控制。在图4所示的老化检测电路中，字线放电通路DP用来作为正常状态时的输出电压到地电压进行放电的通路，并在晶片老化检测状态接收加载电压Vstress。
图5示出了本发明的晶片老化检测电路的一个实施例。图6是显示图5的电路工作的时序图。在图5中，设置了许多用于驱动字线的字线驱动器，字线与许多存储单元连接；设置了控制许多字线驱动器的控制电路。每一个字线驱动器和控制电路的结构与图4中的晶片老化检测电路中相应电路的结构相同。如图所示，字线驱动器与每一个分离字线连接，以便用一个控制电路控制所有的字线。尽管图中只示出了字线WL0，WL1，WL4和WL5，但其它的字线WL2，WL3和类似的字线也可以容易地构成。在这种情况下，加入响应字线的字线提升电压φX2、φX3是很容易理解的。
下面参照图5、图6中用虚线包围的字线驱动器说明本发明的晶片老化检测电路的工作情况。在正常状态，晶片老化启动信号PWBE和行译码信号NWEBO保持逻辑＂低＂状态，字线升压φX0保持提升电压Vpp值的逻辑＂高＂状态，φX1保持逻辑＂低＂状态。提升电压Vpp加到控制电路的输入端，然后字线驱动器的字线提升电压输入PMOS晶体管12导通，一对电流通路晶体管14和16截止。控制电路的老化控制晶体管18截止，放电NMOS晶体管20导通。因此NMOS晶体管14和16的源极经放电NMOS晶体管接地电压Vss，由于PMOS晶体管12导通，字线提升电压经输出节点N生成，字线WL0被启动。提升电压Vpp具有至少靠存储单元内的传输晶体管阈值电压Vt1提升电源电压Vcc的电压值，即升压Vpp为Vcc+Vt1的电压值。
别的字线的启动过程也按上述同样方式完成。由于本发明的老化检测电路未形成字线一端的晶体管，并在正常状态通过使用下拉晶体管阻断字线，因此老化检测可以在小分布区域进行。
在晶片老化检测操作模式时，晶片老化启动信号PWBE被驱动到逻辑“高”电平，即Vpp，而行译码信号NWEBi(其中i＝0-n)被驱动到等于Vbi-Vt3的逻辑“高”电平，其中Vbi是老化电压(或加载电压)，而Vt3是电流通路NMOS晶体管14和16的阈值电压。在这种情况下，老化控制NMOS晶体管18导通，放电NMOS晶体管20截止，字线提升电压输入PMOS晶体管12截止，电流通路NMOS晶体管14和16导通。通过导通的老化控制NMOS晶体管18和电流通路NMOS晶体管14、16加到输出节点N和相应字线WL0(或更一般说是WLi)的加载电压为Vbi-Vt2，其中Vt2是老化控制NMOS晶体管18的阈值电压。最好是，Vbi至少为Vpp+Vt2，以便能将期望的加载或老化电压Vbi加到与所述字线WLi连接的存储单元(未示出)上，从而可完成对存储器装置的有效的晶片老化检测。
根据以上描述，本发明的老化检测电路可以通过在晶片状态进行老化检测筛选缺陷单元而且不须考虑字线的结构。由于筛选缺陷单元先于进行修理，使成本降低，产量提高，又由于在正常状态使用下拉晶体管阻断字线，使元件的布置区域得以减小。
本技术领域的熟练技术人员在不背离本发明的范围和精神的条件下可以对公开的实施例作各种改良或变化。

Claims (20)

1.用于检查半导体存储器装置缺陷单元的老化检测电路，所述半导体存储器装置具有多个连接到一字线上的存储单元和选择字线的行译码器，所述老化检测电路包括：
字线驱动器电路，其输入端用于接收由行译码器产生的行译码信号，其输出节点与所述字线连接，所述行译码信号在正常操作模式期间具有第一状态，而在老化检测操作模式期间具有不同于所述第一状态的第二状态，所述字线驱动器电路包含：
字线提升电压传送电路，用于接收一启动电压，并传送
到所述输出节点上，且受所述行译码信号控制，该字线提升
电压传送电路在所述正常操作模式时响应所述行译码信号提
升所述字线的电压至所述启动电压的电平，和
电流通路，连接在所述输出节点与一放电节点之间，且
受所述行译码信号控制，该电流通路在所述老化检测操作模
式时响应所述行译码信号而将所述字线连接到所述放电节点
上；
控制电路，其第一输入端用于接收一老化电压，其第二输入端用于接收一控制信号；以及
电气线路，连接在所述字线驱动电路的所述放电节点与所述控制电路之间，所述控制电路在所述老化检测操作模式时响应所述控制信号通过所述电气线路和所述字线驱动器电路的电流通路为字线提供所述老化电压。
2.根据权利要求1所述的老化检测电路，其特征在于：
所述字线提升电压传送电路包括一个输入晶体管，其第一电极用于接收所述启动电压，其栅极用于接收所述行译码信号，还具有一个第二电极；
所述电流通路包括一个电流通路晶体管，其第一电极与上述输入晶体管的第二电极连接，其栅极用于接收所述行译码信号，其第二电极与所述电气线路连接；以及
所述字线驱动器电路的所述输出节点位于所述输入晶体管与所述电流通路晶体管的中间。
3.根据权利要求1所述的老化检测电路，其特征在于：
所述字线提升电压传送电路包括一个输入晶体管，其第一电极用于接收所述启动电压，其栅极用于接收所述行译码信号，还具有一个第二电极；
所述电流通路包括一对电流通路晶体管，每个晶体管的第一电极都共同与所述输入晶体管的第二电极连接，每个晶体管的第二电极都共同与所述电气线路连接；
所述电流通路晶体管中的第一个的栅极用于接收所述行译码信号，其第二个的栅极用于接收与所述启动电压逻辑反相的一个互补启动信号；以及
所述字线驱动器电路的所述输出节点位于所述输入晶体管与所述电流通路晶体管的中间。
4.根据权利要求3所述的老化检测电路，其特征在于，所述控制电路包括：
老化控制晶体管，其第一电极与所述控制电路的第一输入端连接，其栅极与所述控制电路的第二输入端连接，其第二电极与所述电气线路连接；和
放电晶体管，其第一电极与所述电气线路连接，其栅极用于接收与所述控制信号逻辑反相的一个互补控制信号，其第二电极与一基准电位连接。
5.根据权利要求4所述的老化检测电路，其特征在于：
在所述正常操作模式时，所述输入晶体管导通、所述放电晶体管导通、所述电流通路晶体管截止、所述老化控制晶体管截止；而
在所述老化检测模式时，所述输入晶体管截止、所述放电晶体管截止、所述电流通路晶体管导通、所述老化控制晶体管导通。
6.根据权利要求5所述的老化检测电路，其特征在于，所述启动电压包含字线提升电压。
7.根据权利要求6所述的老化检测电路，其特征在于，所述老化电压≥所述字线提升电压。
8.根据权利要求6所述的老化检测电路，其特征在于，所述老化电压大于所述字线提升电压。
9.根据权利要求1所述的老化检测电路，其特征在于：
所述启动电压包含一字线提升电压；和
所述老化电压大于所述字线提升电压。
10.根据权利要求1所述的老化检测电路，其特征在于：
所述启动电压包含一字线提升电压；和
所述老化电压≥所述字线提升电压。
11.根据权利要求5所述的老化检测电路，其特征在于，所述电流通路晶体管、所述老化控制晶体管和所述放电晶体管各包括一个NMOS晶体管，而所述输入晶体管包括一个PMOS晶体管。
12.用于检查半导体存储器装置缺陷单元的老化检测电路，所述半导体存储器装置具有多个连接到一字线上的存储单元和选择字线的行译码器，所述老化检测电路包括：
字线驱动器电路，包含串联在字线提升电压与一电气线路之间的字线提升电压输入装置和电流通路装置，所述字线驱动器电路的输出端位于所述字线提升电压输入装置与所述电流通路装置的中间，该输出端与所述字线连接；
控制电路，包含连接在所述电气线路与一基准电位之间的放电装置，还包含连接在所述电气线路与一老化电压之间的老化控制装置；
在正常操作模式时，所述字线提升电压输入装置由所述行译码信号接通，所述电流通路装置由所述行译码信号和一个与所述字线提升电压逻辑反相的互补字线提升电压断开，所述老化控制装置由一老化启动信号断开，而所述放电装置由一个与所述老化启动信号反相的互补老化启动信号接通，从而将所述输出端和所述字线驱动到所述字线提升电压；以及
在老化检测操作模式时，所述字线提升电压输入装置由所述行译码信号断开，所述电流通路装置由所述行译码信号和所述互补字线提升电压接通，所述老化控制装置由所述老化启动信号接通，而所述放电装置由所述互补老化启动信号断开，从而将所述输出端和所述字线驱动到所述老化电压。
13.根据权利要求12所述的老化检测电路，其特征在于，所述字线提升电压输入装置包含一个字线提升电压输入晶体管，其第一电极接所述字线提升电压，其栅极接所述行译码信号，还具有一个第二电极。
14.根据权利要求13所述的老化检测电路，其特征在于，所述电流通路装置包含一对电流通路晶体管，每个晶体管的第一电极都共同与所述字线提升输入晶体管的第二电极连接，每个晶体管的第二电极都共同与所述电气线路连接；所述电流通路晶体管中的第一个的栅极接所述行译码信号，其第二个的栅极接所述互补字线提升信号；以及
所述字线驱动器电路的所述输出端位于所述字线提升输入晶体管与所述电流通路晶体管的中间。
15.根据权利要求14所述的老化检测电路，其特征在于，所述老化控制装置包含一个老化控制晶体管，其第一电极接所述老化电压，其栅极接所述老化启动信号，其第二电极接所述电气线路。
16.根据权利要求15所述的老化检测电路，其特征在于，所述放电装置包含一个放电晶体管，其第一电极接所述电气线路，其栅极接所述互补老化启动信号，其第二电极接所述基准电位。
17.根据权利要求16所述的老化检测电路，其特征在于，所述老化电压≥所述字线提升电压。
18.根据权利要求16所述的老化检测电路，其特征在于，所述老化电压大于所述字线提升电压。
19.根据权利要求12所述的老化检测电路，其特征在于，所述老化电压大于所述字线提升电压。
20.根据权利要求16所述的老化检测电路，其特征在于，所述电流通路晶体管、所述老化控制晶体管和所述放电晶体管各包括一个NMOS晶体管，而所述字线提升电压输入晶体管包括一个PMOS晶体管。
CN95108573A 1994-06-08 1995-06-08 半导体存储器装置的晶片老化检测电路 Expired - Fee Related CN1053757C (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR12847/94 1994-06-08
KR1019940012847A KR0119887B1 (ko) 1994-06-08 1994-06-08 반도체 메모리장치의 웨이퍼 번-인 테스트 회로
KR12847/1994 1994-06-08

Publications (2)

Publication Number Publication Date
CN1116710A CN1116710A (zh) 1996-02-14
CN1053757C true CN1053757C (zh) 2000-06-21

Family

ID=19384873

Family Applications (1)

Application Number Title Priority Date Filing Date
CN95108573A Expired - Fee Related CN1053757C (zh) 1994-06-08 1995-06-08 半导体存储器装置的晶片老化检测电路

Country Status (6)

Country Link
US (1) US5590079A (zh)
JP (1) JP2738517B2 (zh)
KR (1) KR0119887B1 (zh)
CN (1) CN1053757C (zh)
DE (1) DE19520630A1 (zh)
TW (1) TW263562B (zh)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172344B1 (ko) * 1995-09-15 1999-03-30 김광호 웨이퍼 번인 테스트회로 및 그 방법
KR0183857B1 (ko) * 1996-05-17 1999-04-15 김광호 반도체 메모리 장치의 번인 스트레스 제어 회로
KR100455731B1 (ko) * 1996-05-22 2004-12-31 주식회사 하이닉스반도체 웨이퍼번-인테스트장치
KR100206710B1 (ko) * 1996-09-23 1999-07-01 윤종용 반도체 메모리 장치의 웨이퍼 번인 테스트 회로
KR100220950B1 (ko) * 1996-11-06 1999-09-15 김영환 웨이퍼 번인회로
KR100228530B1 (ko) * 1996-12-23 1999-11-01 윤종용 반도체 메모리 장치의 웨이퍼 번인 테스트회로
US5898706A (en) * 1997-04-30 1999-04-27 International Business Machines Corporation Structure and method for reliability stressing of dielectrics
US5877993A (en) * 1997-05-13 1999-03-02 Micron Technology, Inc. Memory circuit voltage regulator
TW333741B (en) * 1997-06-21 1998-06-11 United Microelectronics Corp The pre-burn in DRAM module and module circuit board
JPH1145598A (ja) * 1997-07-25 1999-02-16 Nec Corp 半導体記憶装置
SG121684A1 (en) * 1997-09-03 2006-05-26 United Microelectronics Corp Preburn-in dynamic random access memory module andpreburn-in circuit board thereof
US6034913A (en) * 1997-09-19 2000-03-07 Siemens Microelectronics, Inc. Apparatus and method for high-speed wordline driving with low area overhead
KR100257580B1 (ko) * 1997-11-25 2000-06-01 윤종용 반도체 메모리 장치의 번-인 제어 회로
KR100498417B1 (ko) * 1997-12-22 2005-09-08 삼성전자주식회사 반도체메모리장치의로우디코더
US6285608B1 (en) * 1998-03-20 2001-09-04 Micron Technology, Inc. Method and apparatus for using supply voltage for testing in semiconductor memory devices
KR100278926B1 (ko) 1998-05-25 2001-01-15 김영환 풀리 온 칩 웨이퍼 레벨 번-인 테스트 회로 및그 방법
US6628564B1 (en) * 1998-06-29 2003-09-30 Fujitsu Limited Semiconductor memory device capable of driving non-selected word lines to first and second potentials
US6122760A (en) * 1998-08-25 2000-09-19 International Business Machines Corporation Burn in technique for chips containing different types of IC circuitry
US6055199A (en) * 1998-10-21 2000-04-25 Mitsubishi Denki Kabushiki Kaisha Test circuit for a semiconductor memory device and method for burn-in test
US6233184B1 (en) 1998-11-13 2001-05-15 International Business Machines Corporation Structures for wafer level test and burn-in
US6327682B1 (en) * 1999-03-22 2001-12-04 Taiwan Semiconductor Manufacturing Company Wafer burn-in design for DRAM and FeRAM devices
KR100334532B1 (ko) * 1999-04-03 2002-05-02 박종섭 워드라인 구동장치
KR100287191B1 (ko) * 1999-04-07 2001-04-16 윤종용 웨이퍼 번인시 워드라인들을 충분히 구동시키는 반도체 메모리장치
US6453258B1 (en) 1999-12-17 2002-09-17 International Business Machines Corporation Optimized burn-in for fixed time dynamic logic circuitry
US6414890B2 (en) * 1999-12-27 2002-07-02 Mitsubishi Denki Kabushiki Kaisha Semiconductor memory device capable of reliably performing burn-in test at wafer level
JP4727785B2 (ja) * 2000-01-26 2011-07-20 富士通セミコンダクター株式会社 半導体記憶装置及び半導体記憶装置のワード線欠陥検出方法
US6275442B1 (en) 2000-05-16 2001-08-14 Hewlett-Packard Company Address decoder and method for ITS accelerated stress testing
KR100464946B1 (ko) * 2000-12-30 2005-01-05 주식회사 하이닉스반도체 번-인 테스트 방법
JP2003109398A (ja) * 2001-09-28 2003-04-11 Mitsubishi Electric Corp 半導体記憶装置
DE10245152B4 (de) * 2002-09-27 2013-10-10 Infineon Technologies Ag Integrierte Testschaltungsanordnung und Testverfahren
JP4314056B2 (ja) * 2003-04-17 2009-08-12 パナソニック株式会社 半導体記憶装置
US6910162B2 (en) * 2003-05-12 2005-06-21 Kingston Technology Corp. Memory-module burn-in system with removable pattern-generator boards separated from heat chamber by backplane
CN1330971C (zh) * 2003-06-20 2007-08-08 统宝光电股份有限公司 老化测试系统
JP4516294B2 (ja) * 2003-09-30 2010-08-04 パナソニック株式会社 半導体装置及び半導体装置の製造方法
US7271245B2 (en) * 2004-02-13 2007-09-18 The Scripps Research Institute Methods and compositions for inhibition of metastasis
JP4562515B2 (ja) * 2004-12-22 2010-10-13 ルネサスエレクトロニクス株式会社 論理回路及びワードドライバ回路
KR100845774B1 (ko) * 2006-10-13 2008-07-14 주식회사 하이닉스반도체 반도체 메모리 장치 및 이를 이용한 전압 제어 방법
KR100873613B1 (ko) * 2006-11-14 2008-12-12 주식회사 하이닉스반도체 반도체 메모리 장치의 전압 생성 회로 및 방법
TWI340392B (en) * 2007-06-29 2011-04-11 Nanya Technology Corp Method for testing semiconductor memory
JP6222423B2 (ja) * 2013-03-28 2017-11-01 セイコーエプソン株式会社 物理量センサー、電子機器及び移動体
CN105632383B (zh) * 2016-01-11 2018-09-11 京东方科技集团股份有限公司 一种测试电路、测试方法、显示面板及显示装置
CN106569120B (zh) * 2016-10-26 2019-01-22 宁波大学 一种对温度不敏感的检测集成电路老化状态传感器
KR102471500B1 (ko) * 2018-03-12 2022-11-28 에스케이하이닉스 주식회사 반도체 장치 및 이를 포함하는 테스트 시스템
CN114487790B (zh) * 2022-04-06 2022-07-22 海光信息技术股份有限公司 老化监测电路、模组、方法及芯片
CN118641921A (zh) * 2023-03-13 2024-09-13 华为技术有限公司 一种芯片老化方法及装置

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR950014099B1 (ko) * 1992-06-12 1995-11-21 가부시기가이샤 도시바 반도체 기억장치
KR950003014B1 (ko) * 1992-07-31 1995-03-29 삼성전자 주식회사 반도체 메모리 장치의 번-인 테스트회로 및 번-인 테스트방법
KR960005387Y1 (ko) * 1992-09-24 1996-06-28 문정환 반도체 메모리의 번 인 테스트(Burn-In Test) 장치
JP2768172B2 (ja) * 1992-09-30 1998-06-25 日本電気株式会社 半導体メモリ装置

Also Published As

Publication number Publication date
DE19520630A1 (de) 1996-03-14
US5590079A (en) 1996-12-31
JP2738517B2 (ja) 1998-04-08
KR0119887B1 (ko) 1997-10-30
TW263562B (en) 1995-11-21
JPH0855497A (ja) 1996-02-27
KR960002369A (ko) 1996-01-26
CN1116710A (zh) 1996-02-14

Similar Documents

Publication Publication Date Title
CN1053757C (zh) 半导体存储器装置的晶片老化检测电路
KR960002010B1 (ko) 반도체 기억 장치
US6381186B1 (en) Dynamic random access memory
US6262935B1 (en) Shift redundancy scheme for wordlines in memory circuits
US7099224B2 (en) Memory device and method for burn-in test
US5659519A (en) Boosting voltage generator of semiconductor memory device
US5258954A (en) Semiconductor memory including circuitry for driving plural word lines in a test mode
KR960000721B1 (ko) 반도체 기억장치
US6256237B1 (en) Semiconductor device and method for repairing failed memory cell by directly programming fuse memory cell
US6266286B1 (en) Wafer burn-in test circuit and method for testing a semiconductor memory device
US5986917A (en) Wafer burn-in test circuit for a semiconductor memory device
CN1113348A (zh) 带应力电路的半导体集成电路及其应力电压的供给方法
US5790465A (en) Wafer burn-in test circuit and a method thereof
US5428576A (en) Semiconductor device and method of screening the same
US5844915A (en) Method for testing word line leakage in a semiconductor memory device
US6327682B1 (en) Wafer burn-in design for DRAM and FeRAM devices
JP2558881B2 (ja) 半導体メモリ装置
KR20020033883A (ko) 반도체 메모리 장치의 서브-워드 라인 구동 회로
CA2223222C (en) Data-bit redundancy for semiconductor memories
CN1518005A (zh) 降低老化试验时的功耗的半导体存储器
US6836439B1 (en) Ferroelectric memory device comprising redundancy circuit
CN1607666A (zh) 设定集成内存测试模式电压供应之电路装置
US6922352B2 (en) FeRAM having test circuit and method for testing the same
US6807080B2 (en) Enhanced storage states in an memory
KR20030001606A (ko) 웨이퍼 번인 테스트 방법

Legal Events

Date Code Title Description
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C06 Publication
PB01 Publication
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20000621

Termination date: 20140608

EXPY Termination of patent right or utility model