DE69825378T2 - Dimensionsprogrammierbare Sicherungsbanken und Verfahren zu seiner Herstellung - Google Patents

Dimensionsprogrammierbare Sicherungsbanken und Verfahren zu seiner Herstellung Download PDF

Info

Publication number
DE69825378T2
DE69825378T2 DE69825378T DE69825378T DE69825378T2 DE 69825378 T2 DE69825378 T2 DE 69825378T2 DE 69825378 T DE69825378 T DE 69825378T DE 69825378 T DE69825378 T DE 69825378T DE 69825378 T2 DE69825378 T2 DE 69825378T2
Authority
DE
Germany
Prior art keywords
memory array
redundant
elements
fuse
column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
DE69825378T
Other languages
English (en)
Other versions
DE69825378D1 (de
Inventor
Christian A. Berger
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Qimonda AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Application granted granted Critical
Publication of DE69825378D1 publication Critical patent/DE69825378D1/de
Publication of DE69825378T2 publication Critical patent/DE69825378T2/de
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C16/00Erasable programmable read-only memories
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/785Masking faults in memories by using spares or by reconfiguring using programmable devices with redundancy programming schemes
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C29/00Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70Masking faults in memories by using spares or by reconfiguring
    • G11C29/78Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/80Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout
    • G11C29/808Masking faults in memories by using spares or by reconfiguring using programmable devices with improved layout using a flexible replacement scheme

Landscapes

  • For Increasing The Reliability Of Semiconductor Memories (AREA)
  • Dram (AREA)
  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Description

  • ALLGEMEINER STAND DER TECHNIK
  • 1. Erfindungsgebiet
  • Die vorliegende Erfindung betrifft ein reparierbares Halbleiterspeicherarray und ein Verfahren zum Herstellen eines derartigen Halbleiterspeicherarrays. Die vorliegende Erfindung betrifft insbesondere verbesserte Techniken zum Erhöhen der Schaltungsdichte in einer Speicherschaltung.
  • 2. Beschreibung des verwandten Stands der Technik
  • Ein reparierbares Halbleiterspeicherarray und ein Verfahren zur Herstellung eines derartigen Arrays gemäß dem Oberbegriff von Anspruch 1 und Anspruch 8 ist aus US 4,949,375 bekannt. Ein weiteres Halbleiterspeicherarray ist aus US 5,495,447 bekannt.
  • In einer Speicherschaltung, z. B. einem dynamischen Direktzugriffsspeicher oder einem anwenderprogrammierbaren Logikbauelement sind die Speicherzellen in der Regel zu Adressierzwecken in Zeilen und Spalten angeordnet. Ein typischer dynamischer Direktzugriffsspeicherchip (DRAM) kann beispielsweise bis zu 64 Millionen Zellen aufweisen, die in Zeilen und Spalten angeordnet sein können, um von Wortleitungen und Bitleitungen adressiert zu werden. Dynamische Direktzugriffsspeicherschaltungen und Designs dafür sind in der Technik wohlbekannt und werden hier nicht ausführlich erörtert.
  • Während der Herstellung eines typischen DRAM-Chips kann sich herausstellen, daß eine oder mehrere der Millionen von Zellen im Hauptarray fehlerhaft ist. Statt den ganzen Chip wegzuwerfen, haben in der Vergangenheit Designer auf dem Chip redundante Zellen bereitgestellt, die für die fehlerhaften Zellen einspringen können, wodurch die fehlerhaften Zellen umgangen werden und die Speicherschaltung verwendet werden kann, als wenn keine Defekte vorliegen würden.
  • Wenn sich während der Herstellung eine Zelle im Hauptspeicherarray als fehlerhaft herausstellt, wird genauer gesagt die ganze Zeile oder Spalte, die die fehlerhafte Zelle enthält, üblicherweise durch eine redundante Zeile oder Spalte ersetzt. Zur leichteren Bezugnahme wird die ganze Zeile oder Spalte von Zellen hier als ein „Element" bezeichnet. Außerdem erfolgt die Erörterung hier zu Hintergrundzwecken unter Bezugnahme auf Zeilen und ihren Ersatz, wobei man sich im klaren sein sollte, daß die hier erörterten Fragen gleichermaßen auf Spalten und ihren Ersatz zutreffen.
  • Wenn ein redundantes Element verwendet wird, um in dem Hauptarray 30 ein fehlerhaftes Element zu ersetzen, wird bei dem Ersetzungsverfahren nach dem Stand der Technik üblicherweise während der Herstellung eine Freigabesicherung der redundanten Schaltung gesetzt, um anzuzeigen, daß das redundante Element anstelle eines der Hauptarrayelemente verwendet werden soll. Auch die Adresse des fehlerhaften Hauptarrayelements, das durch das redundante Element ersetzt wird, wird während der Herstellung durch Setzen von Adreßsicherungen dieser redundanten Schaltung spezifiziert.
  • Während der Laufzeit werden die Werte der Freigabesicherung und Adreßsicherungen in einen Freigabezwischenspeicher beziehungsweise Adreßzwischenspeicher geladen. Wenn der Freigabezwischenspeicher den Wert enthält, der bedeutet, daß das redundante Element verwendet werden sollte, wird dieses redundante Element anstelle des fehlerhaften Hauptarrayelements verwendet, dessen Adresse durch die Adreßzwischenspeicher spezifiziert ist. Beispielhaft zeigt 1A eine stark vereinfachte DRAM-Zelle 10 mit einem Hauptarray 14. Das Hauptarray 14 ist zur Erleichterung der Erörterung mit nur 4 Zeilen oder Elementen (0–3) gezeigt, wenngleich ein Hauptarray in Wirklichkeit viel mehr Elemente aufweist. Es wird außerdem ein redundantes Element 16 gezeigt, das dazu verwendet werden kann, eines der Elemente 0–3 zu ersetzen.
  • 1B zeigt einen unabhängig reparierbaren Block 100 mit einer Menge redundanter Zeilen- und Spaltenelemente. In der Praxis sind DRAM-Chips in der Regel in mehrere unabhängig reparierbare Blocks segmentiert, die jeweils eine Menge redundanter Zeilenelemente 112 und eine Menge redundanter Spaltenelemente 114 aufweisen können, die dazu verwendet werden können, eine oder mehrere der Zeilen oder Spalten des Hauptspeicherarrayblocks 110 zu ersetzen. Es sei beispielsweise angenommen, daß der Hauptspeicherarrayblock 110 256 Zeilenelemente und 64 Spaltenelemente enthält. Entsprechend dieser Annahme werden zum Adressieren der Zeilen mindestens 8 Sicherungsbits (d. h. 28 = 256) und zum Adressieren der Spalten mindestens 6 Sicherungsbits (d. h. 26 = 64) benötigt. Aus diesem Grund muß eine Sicherungsbankgruppe 116 für jede redundante Spalte 114' spaltenspezifische Sicherungen 118b sowie für jede redundante Zeile 112' zeilenspezifische Sicherungen 118a aufweisen. Die Sicherungsbankgruppe 116 wird deshalb insgesamt 12 Sicherungsbänke (4 Sicherungsbänke 118b für die Spalten und 8 Sicherungsbänke 118a für die Zeilen) aufweisen, die implementiert werden können, um Elementausfälle im Hauptspeicherarrayblock 110 zu ersetzen.
  • Wenngleich das in Verbindung mit den 1A und 1B beschriebene Verfahren nach dem Stand der Technik ausreichend gut funktioniert, wenn fehlerhafte Hauptarrayelemente ersetzt werden, gibt es Nachteile. Bei zunehmender Kapazität der DRAM-Zellen beispielsweise existiert ein Bedarf, eine größere Anzahl von Hauptarrayspeicherelementen in einen Chip gegebener Größe zu integrieren. Wenngleich Sicherungsbänke für die effiziente Reparierbarkeit von Speicherbauelementen wie etwa DRAMs wesentlich sind, trägt schon die Anzahl zeilen-/spaltenspezifischer Sicherungsbänke, die zum Reparieren möglicher Ausfälle im Hauptspeicherarrayblock 110 benötigt werden, ebenfalls zu größeren Chipgrößen bei. Designer haben in der Praxis jedoch festgestellt, daß etwa 50% der verfügbaren redundanten Zeilen- und Spaltenelemente weiterhin unbenutzt sind, nachdem Herstellungsreparaturen abgeschlossen worden sind. Folglich belegt eine große Menge unbenutzter Sicherungsbänke 118a und 118b, die der Sicherungsbankgruppe 116 zugeordnet sind, lediglich sehr wertvollen Chipraum. Auf dem DRAM-Markt, auf dem ein hoher Wettbewerb vorliegt, kann bekannterweise jeder Prozent vergeudeten Chipraums die herstellenden Firmen Millionen von Dollar an verlorenen Profiten kosten, da aus jedem Halbleiterwafer weniger Chips hergestellt werden können.
  • Angesichts des oben Gesagten besteht ein Bedarf nach programmierbaren Sicherungsbänken, die die Anzahl unbenutzter zeilen-/spaltenspezifischer Sicherungsbänke in einem reparierbaren Speicherblock reduzieren. Es ist dementsprechend außerdem wünschenswert, die Anzahl der Sicherungsbänke zu reduzieren und gleichzeitig für eine flexible und zuverlässige Reparierbarkeit fehlerhafter Speicherarrayelemente mit existierenden redundanten Elementen zu sorgen.
  • KURZE DARSTELLUNG DER ERFINDUNG
  • Allgemein gesprochen kommt die vorliegende Erfindung diesen Bedürfnissen durch die Bereitstellung von weniger programmierbaren Sicherungsbänken entgegen, die implementiert werden können, um entweder ein redundantes Zeilenelement oder ein redundantes Spaltenelement zu adressieren, während gleichzeitig Chipraum reduziert wird. Es versteht sich, daß die vorliegende Erfindung auf vielerlei Weise implementiert werden kann, einschließlich als ein Prozeß, eine Vorrichtung, ein System, eine Einrichtung oder ein Verfahren. Verschiedene erfindungsgemäße Ausführungsformen der vorliegenden Erfindung werden unten beschrieben.
  • Bei einer Ausführungsform wird ein reparierbares Halbleiterspeicherarray gemäß der Erfindung wie in Anspruch 1 definiert offenbart. Das reparierbare Halbleiterspeicherarray enthält ein Hauptspeicherarray, eine Menge redundanter Zeilen und eine Menge redundanter Spalten zum Reparieren eines Zeilenelements oder eines Spaltenelements des Hauptspeicherarrays und eine Sicherungsbankgruppe, die elektrisch mit der Menge redundanter Zeilen und der Menge redundanter Spalten verdrahtet ist. Das reparierbare Halbleiterspeicherarray enthält weiterhin mehrere in der Sicherungsbankgruppe enthaltene Sicherungsbänke. Jede der mehreren Sicherungsbänke kann programmiert werden, das Spaltenelement oder das Zeilenelement des Hauptspeicherarrays zu adressieren, und das adressierte Spaltenelement oder Zeilenelement kann durch eine Zeile der Menge redundanter Zeilen oder eine Spalte der Menge redundanter Spalten ersetzt werden. Jede Sicherungsbank weist gemäß der Erfindung eine Dimensionssicherung auf, die programmiert ist, die Adresse des einen Spaltenelements oder des Zeilenelements für den Ersatz auszuwählen. Gemäß der vorliegenden Erfindung ist der Speicher in Teilspeicherarrays partitioniert, die jeweils mit zugeordneten redundanten Spaltenelementen und redundanten Zeilenelementen ausgestattet sind. Die Sicherungsbänke sind in einem Rückgratgebiet eines Halbleiterbauelements angeordnet, und das Programmieren einer der Sicherungsbänke zum Reparieren eines ausgefallenen Spaltenelements in einem der Teilspeicherarrays führt zum gleichzeitigen Ersetzen eines jeweiligen Spaltenelements mit einem redundanten Spaltenelement in jedem der Teilspeicherarrays.
  • Bei einer weiteren Ausführungsform wird ein Verfahren zum Herstellen eines reparierbaren Halbleiterspeicherarrays offenbart. Das Verfahren ist in Anspruch 8 beansprucht. Dieses Verfahren ist gekennzeichnet durch das Partitionieren des Speichers in Teilspeicherarrays, die jeweils mit zugeordneten redundanten Spaltenelementen und redundanten Zeilenelementen ausgestattet sind, das Anordnen der Sicherungsbänke in einem Rückgratgebiet eines Halbleiterbauelements und das Programmieren einer der Sicherungsbänke zum Reparieren eines ausgefallenen Spaltenelements in einem der Teilspeicherarrays, so daß dies zum gleichzeitigen Ersetzen eines jeweiligen Spaltenelements durch ein redundantes Spaltenelement in jedem der Teilspeicherarrays führt.
  • Weitere Aspekte und Vorteile der Erfindung ergeben sich aus der folgenden ausführlichen Beschreibung in Verbindung mit den beiliegenden Zeichnungen, die die Prinzipien der Erfindung beispielhaft veranschaulichen.
  • KURZE BESCHREIBUNG DER ZEICHNUNGEN
  • Die vorliegende Erfindung läßt sich anhand der folgenden ausführlichen Beschreibung in Verbindung mit den beiliegenden Zeichnungen, in denen gleiche Bezugszahlen gleiche Strukturelemente bezeichnen, ohne weiteres verstehen. Es zeigen:
  • 1A die Verwendung eines redundanten Elements, das zum Ersetzen eines Hauptarrayelements verwendet werden kann,
  • 1B einen unabhängig reparierbaren Speicherblock mit einer Reihe redundanter Zeilen- und Spaltenelemente,
  • 2A ein Blockschaltbild eines unabhängig reparierbaren Speicherblocks gemäß einer Ausführungsform der vorliegenden Erfindung,
  • 2B eine beispielhafte programmierbare Sicherungsbank mit mehreren Sicherungen, die gemäß einer Ausführungsform der Erfindung so codiert werden können, daß sie zeilen- oder spaltenspezifisch sind,
  • 3 ein Halbleiterbauelement mit einem Hauptspeicherarrayblock, der über eine Reihe von physischen Teilspeicherarrays verteilt ist, gemäß einer alternativen Ausführungsform der vorliegenden Erfindung.
  • AUSFÜHRLICHE BESCHREIBUNG DER ERFINDUNG
  • Es wird eine Erfindung für programmierbare Sicherungsbänke offenbart, die implementiert werden kann, um entweder ein redundantes Zeilenelement oder ein redundantes Spaltenelement zu adressieren, während gleichzeitig Chipraum reduziert wird. In der folgenden Beschreibung sind zahlreiche spezifische Einzelheiten dargelegt, um ein eingehendes Verständnis der vorliegenden Erfindung zu vermitteln. Der Fachmann versteht jedoch, daß die vorliegende Erfindung ohne einige oder alle dieser spezifischen Einzelheiten ausgeübt werden kann. In anderen Fällen sind wohlbekannte Prozeßvorgänge nicht beschrieben worden, damit die vorliegende Erfindung nicht unnötigerweise verschleiert wird.
  • 2A ist ein Blockschaltbild eines unabhängig reparierbaren Speicherblocks 200 gemäß einer Ausführungsform der vorliegenden Erfindung. Wie gezeigt ist ein Hauptspeicherarrayblock 210, der beispielsweise ein Direktzugriffsspeicher (RAM) einschließlich dynamischem RAM (DRAM), synchronem DRAM (SDRAM) oder ein beliebiges anderes Speicherarray ist, mit einer Menge redundanter Spaltenelemente 214 und einer Menge redundanter Zeilenelemente 212 versehen. Wie wohlbekannt ist, werden die redundanten Elemente allgemein verwendet, um ein Element des Hauptspeicherarrayblocks 210 zu ersetzen, wenn ein Fehler in einer ausgewählten Speicherzelle detektiert wird. Zur Veranschaulichung ist eine kompakte Sicherungsbankgruppe 216 mit sechs programmierbaren Sicherungsbänken 218 vorgesehen, die an einen Auswahlknoten 230 gekoppelt sind. Der Auswahlknoten 230 ist dann sowohl mit der Menge redundanter Spaltenelemente 214 als auch der Menge redundanter Zeilenelemente 212 verbunden.
  • Weil die in der kompakten Sicherungsbankgruppe 216 enthaltenen programmierbaren Sicherungsbänke 218 sowohl zu der Menge redundanter Spaltenelemente 214 als auch der Menge redundanter Zeilenelemente 212 gekoppelt sind, kann jede der programmierbaren Sicherungsbänke 218 codiert werden, um entweder eine Zeile oder eine Spalte des Hauptspeicherarrayblocks 210 durch eines der Menge redundanter Spaltenelemente 214 oder eines der Menge redundanter Zeilenelemente 212 zu ersetzen. Um die Auswahl des zu ersetzenden Elements in dem Hauptspeicherarrayblock 210 zu bewirken, weisen die programmierbaren Sicherungsbänke 218 bevorzugt eine Dimensionssicherung auf, die die programmierbare Sicherungsbank 218 in eine zeilen- oder spaltenspezifische Sicherungsbank transformiert. Als solches sind alle die programmierbaren Sicherungsbänke 218 generische Sicherungsbänke, die vorteilhafterweise die optimale Nutzung verfügbarer Sicherungsbänke ermöglichen. Es ist diese optimale Verwendung, die Designern die Fähigkeit gibt, weniger Chipraum verbrauchende Sicherungen bereitzustellen und gleichzeitig dem Hauptspeicherarrayblock 210 im wesentlichen die gleiche Reparierbarkeit wie Designs nach dem Stand der Technik zu geben.
  • 2B veranschaulicht eine beispielhafte programmierbare Sicherungsbank 218 mit mehreren Sicherungen, die mit einem programmierenden Laser gemäß einer Ausführungsform der vorliegenden Erfindung programmiert werden können. Die programmierbare Sicherungsbank 218 enthält wie gezeigt acht adressierende Sicherungen (FOF7), mit denen eine Zeilen- oder Spaltenadresse innerhalb des Hauptspeicherarrayblocks 210 ausgewählt wird, die durch ein redundantes Zeilen- oder Spaltenelement ersetzt wird. Wenngleich der Hauptspeicherarrayblock 210 je nach den Speicheranforderungen einer integrierten Schaltung jede Größe oder Form aufweisen kann, wird angenommen, daß innerhalb des Speicherarrayblocks 210 von 2A 256 Zeilen und 64 Spalten vorgesehen sind.
  • Um die 256 Zeilen in dem Hauptspeicherarrayblock 210 zu adressieren, weisen die adressierenden Sicherungen der programmierbaren Sicherungsbank 218 deshalb mindestens acht adressierende Sicherungen (d. h. 28 = 256) oder mindestens sechs Sicherungen (d. h. 26 = 64) auf, um die Spalten im Hauptspeicherarrayblock 210 zu adressieren. Um sowohl die Zeilen- als auch Spaltenadressierung in einer einzigen programmierbaren Sicherungsbank 218 zu berücksichtigen, ist es dementsprechend wünschenswert, daß mindestens ausreichend adressierende Sicherungen vorliegen, um die größte Anzahl von Zeilen oder Spalten in einem ausgewählten Speicherarrayblock zu programmieren. Wenn ein ausgewählter Speicherarrayblock beispielsweise 512 Zeilen und 128 Spalten enthält, dann sollten mindestens neun (d. h. 29 = 512) adressierende Sicherungen vorliegen, um den ordnungsgemäßen Ersatz eines Zeilenelements innerhalb des Speicherarrays zu ermöglichen. Wenn neun adressierende Sicherungen bereitgestellt werden, um die 512 Zeilen zu berücksichtigen, dann liegen dementsprechend genügend adressierende Sicherungen vor, um die sieben Sicherungen (d. h. 27 = 128) zu berücksichtigen, die zum Adressieren der 128 Spalten im Hauptarrayblock benötigt werden.
  • Es sollte deshalb berücksichtigt werden, daß die in 2B dargestellten acht adressierenden Sicherungen lediglich beispielhaft sind und daß eine beliebige Anzahl adressierende Sicherungen als Teil der programmierbaren Sicherungsbank 218 vorgesehen werden kann, um die Größe des Hauptspeicherarrayblocks 210 zu berücksichtigen. Obwohl sich die vorliegende Erörterung darauf konzentriert, ganze Elemente zu ersetzen, wenn ein Zellenfehler detektiert wird, ist es weiterhin auch möglich, nur ausgewählte Teile eines fehlerhaften Elements zu ersetzen, indem eine spezifischere Adressierung vorgenommen wird.
  • Die programmierbare Sicherungsbank 218 enthält außerdem eine „Freigabesicherung", um erkennen zu geben, daß der Ersatz einer ausgewählten Adresse im Hauptspeicherarrayblock 210 durch ein redundantes Element richtig ist. Wegen weiterer Informationen über die Implementierung und Verwendung von Freigabesicherungen in typischen dynamischen Direktzugriffsspeicherchips (DRAM) wird auf die am 20. Juni 1997 eingereichte, gleichzeitig anhängige Anmeldung mit dem Titel „Improved Redundant Circuits and Methods Therefor" mit der laufenden Nummer 08/879,726 (Anwaltsregisternr. 97P7495US/SMNJP005) verwiesen.
  • Die programmierbare Sicherungsbank 218 gemäß einer Ausführungsform der vorliegenden Erfindung enthält außerdem eine „Dimensionssicherung", die die flexible Anwendung der programmierbaren Sicherungsbank 218 entweder auf eine Zeile oder eine Spalte des Hauptspeicherarrayblocks 210 ermöglicht. Es versteht sich, daß die Bereitstellung einer programmierbaren Sicherungsbank 218, die weder zeilen- oder spaltenspezifisch ist, eine Reduzierung der Anzahl der Sicherungsbänke gestattet, die notwendig sind, um Reparaturen im Hauptspeicherarrayblock 210 mit der Menge redundanter Spaltenelemente 214 und der Menge redundanter Zeilenelemente 212 zu implementieren. Indem die Notwendigkeit für zeilen- oder spaltenspezifische Sicherungsbänke entfällt, ist es mit anderen Worten möglich, nur etwa halb so viele Sicherungsbänke zu verwenden, um erwartete Reparaturen in einem typischen Hauptspeicherarrayblock zu bewirken.
  • Um die effektive Reduzierung der Anzahl physischer Sicherungsbänke zu veranschaulichen, die benötigt wird, um entsprechende Reparaturen in einem Hauptspeicherarrayblock zu bewirken, wurden bei dem in 1B gezeigten Design nach dem Stand der Technik zwölf Sicherungsbänke benötigt. Genauer gesagt wurden vier Sicherungsbänke 118b für die Spaltenadressierung und acht Sicherungsbänke 118a für die Zeilenadressierung benötigt. Da jedoch innerhalb der kompakten Sicherungsbankgruppe 216 nur sechs Sicherungsbänke vorgesehen sind, kann die bisher von den anderen sechs Sicherungsbänken belegte Chipfläche nun dazu verwendet werden, die Chipgröße zu reduzieren oder diverse integrierte Schaltungslogik zu verlegen. Bei einer Ausführungsform können die sechs programmierbaren Sicherungsbänke 218 nun dazu verwendet werden, entweder eine Zeile oder Spalte im Hauptspeicherarrayblock 210 durch die Menge redundanter Zeilenelemente 212 und die Menge redundanter Spaltenelemente 214 zu ersetzen. Als solches sind sechs redundante Elemente in jeder der Mengen redundanter Elemente 212 und 214 vorgesehen, um einen Fall zu berücksichtigen, bei dem alle sechs programmierbaren Sicherungsbänke 218 dazu verwendet werden, nur Zeilen- oder nur Spaltenelemente zu ersetzen.
  • Die Reduzierung der Anzahl von Sicherungsbänken weist wie oben erwähnt erhebliche vorteilhafte Auswirkungen auf die Reduzierung der Chipgröße auf, die für das Layout jedes der unabhängig reparierbaren Blocks 200 benötigt wird. Der zusätzliche Chipraum, den man durch die geringere Anzahl von Sicherungsbänken erhält, kann zudem auch dafür verwendet werden, eine Schaltungslogik zu implementieren, die in der Regel für eine Vergrößerung der Chipgröße verantwortlich ist.
  • 3 veranschaulicht ein Halbleiterbauelement 300 mit einem Hauptspeicherarrayblock, der über einer Reihe physischer Teilspeicherarrays verteilt ist, gemäß einer Ausführungsform der vorliegenden Erfindung. Bei dieser Ausführungsform wurde der Hauptspeicherarrayblock 210 von 2A partitioniert und über diverse Logiken verteilt, die in dem Halbleiterbauelement verteilt, die in dem gesamten Halbleiterbauelement 300 verwendet werden können. Wie oben erwähnt, besteht oftmals ein Bedarf zur Reparatur ausgefallener Zellen innerhalb der Teilspeicherarrays während der Herstellung und während des Testens von Speicherelementen. Wie im Fall eines konsolidierten Speicherarrayblocks 210 ist jedes der Teilspeicherarrays 310a, 310b und 310n mit zugeordneten redundanten Spaltenelementen 314a und redundanten Zeilenelementen 312a ausgestattet, um Elemente in einem zugeordneten Teilspeicherarray mit einer ausgefallenen Zelle zu ersetzen.
  • Das Halbleiterbauelement 300 kann wie gezeigt ein Rückgratgebiet 350 aufweisen, in dem eine ausgerichtete Sicherungsbankgruppe 316 in einer beliebigen Anordnung angeordnet sein kann, um die beste erreichbare dichteverbessernde Drahtverlegung für ausgewählte redundante Zeilenelemente und redundante Spaltenelemente zu bewirken. Es versteht sich, daß sich das „Rückgrat"-Gebiet 350 auf ein Nicht-Speicherarraygebiet auf dem Chip bezieht, das für die Leitungsführung, das Layout diverser Logiken und das Sicherungsbanklayout verwendet werden kann. Zudem werden Speicherchips in der Regel auch durch nicht gezeigte Nicht-Speicherarray-„Gürtel"-Gebiete unterteilt, die im allgemeinen senkrecht zum Rückgratgebiet 350 verlaufen. Diese Gürtelgebiete stehen in der Regel auch für die Leitungsführung, das Layout diverser Logiken und das Sicherungsbanklayout zur Verfügung.
  • Wie bei der Ausführungsform von 2B ist jede der programmierbaren Sicherungsbänke 218 mit adressierenden Sicherungen, einer Freigabesicherung und einer Dimensionssicherung zum Identifizieren, ob die programmierbare Sicherungsbank 218 dafür verwendet werden sollte, innerhalb jedes der Teilspeicherarrays 310a, 310b und 310n ein ausgefallenes Spaltenelement oder ein ausgefallenes Zeilenelement zu adressieren, ausgestattet. Wenn beispielsweise angenommen wird, daß eine der programmierbaren Sicherungsbänke 218 programmiert worden ist, um ein ausgefallenes Spaltenelement innerhalb eines der Teilspeicherarrays zu reparieren, dann wird gleichzeitig ein redundantes Spaltenelement 314a, 314b und 314n in jedem der Teilspeicherarrays ersetzt. Zu dem gleichzeitigen Ersatz der ausgefallenen Spalte durch das redundante Spaltenelement 314a, 314b und 314n kommt es, weil der konsolidierte Speicherarrayblock in die Teilspeicherarrays partitioniert war.
  • Wenn jedoch die Dimensionssicherung der programmierbaren Sicherungsbank 218 dafür programmiert ist, ein Zeilenelement eines der Teilspeicherarrays zu ersetzen, dann wird nur ein redundantes Zeilenelement verwendet, um eine Zeile innerhalb eines der Teilspeicherarrays 310a, 310b oder 310n zu ersetzen. Es versteht sich außerdem, daß die Fähigkeit, die programmierbaren Sicherungsbänke auf eine Weise anzuordnen, die das Verbessern der Layoutdichte unterstützt, praktiziert werden kann. Die dargestellte ausgerichtete Anordnung der programmierbaren Sicherungsbänke 218 kann auch über jeden Teil des Halbleiterelements 300 angeordnet werden, um die Verbesserung der Dichte zu unterstützen. Wenn Logikbauelemente benötigt werden, um in dem Halbleiterbauelement 300 eine integrierte Schaltung fertigzustellen, kann auf diese Weise mehr von dem Rückgratgebiet 350 verwendet werden, da weniger programmierbare Sicherungsbänke 218 diesen Raum beanspruchen.
  • Bei einer weiteren Ausführungsform kann es möglich sein, alle redundanten Zeilen, Spalten und Sicherungsbänke von den Speicherarrays weg anzuordnen. Beispielsweise kann ein redundantes Speicherarray, das redundante Spalten und redundante Zeilen enthält, in dem oben erwähnten Rückgratgebiet 350 oder im Gürtelgebiet angeordnet werden. Außerdem können Sicherungsbänke auch in jedem Nicht-Speicherteil eines Bauelements angeordnet werden. Es versteht sich deshalb, daß die dimensionsprogrammierbaren Sicherungsbänke den Designern mehr Flexibilität geben, wenn es darum geht, Speicherarrays und Sicherungsbänke räumlich am effizientesten anzuordnen und dabei weniger Sicherungsbänke unverwendet zu lassen. Wie bereits erwähnt ist der Preiswettbewerb bei Speicherbauelementen wie etwa DRAM-Speicherbauelementen sehr intensiv, und jeder Prozentsatz verschwendeten Chipraums kann Millionen von Dollar an verlorenem Gewinn entsprechen, weil aus jedem Halbleiterwafer weniger Chips hergestellt werden.
  • Wenngleich die obige Erfindung zum Zwecke des deutlicheren Verständnisses in einiger Einzelheit beschrieben worden ist, versteht es sich, daß innerhalb des Schutzbereichs der beigefügten Ansprüche verschiedene Änderungen und Modifikationen vorgenommen werden können.

Claims (13)

  1. Reparierbares Halbleiterspeicherarray, das folgendes umfaßt: ein Hauptspeicherarray (200); eine Menge redundanter Zeilen und eine Menge redundanter Spalten zum Reparieren eines Zeilenelements (212) oder eines Spaltenelements (214) des Hauptspeicherarrays (200) und mehrere Sicherungsbänke (218), wobei jede der mehreren Sicherungsbänke (218) programmiert werden kann, das Spaltenelement (214) oder das Zeilenelement (212) des Hauptspeicherarrays (200) zu adressieren, wobei das adressierte Spaltenelement (214) oder das adressierte Zeilenelement (212) durch eine Zeile der Menge redundanter Zeilen oder eine Spalte der Menge redundanter Spalten ersetzt wird, wobei jede Sicherungsbank (218) in den mehreren Sicherungsbänken (218) eine Dimensionssicherung aufweist, die programmiert ist, die Adresse des Spaltenelements (214) oder des Zeilenelements (212) für den Ersatz auszuwählen, dadurch gekennzeichnet, daß der Speicher (200) in Teilspeicherarrays (310a, 310b, ... 310n) partitioniert ist, die jeweils mit zugeordneten redundanten Spaltenelementen (314a, 314b, ... 314n) und redundanten Zeilenelementen (314a, 314b, ... 314n) ausgestattet sind, wobei die Sicherungsbänke (218) in einem Rückgratgebiet (350) eines Halbleiterbauelements (300) angeordnet sind, und daß ein Programmieren einer der Sicherungsbänke (208) zum Reparieren eines ausgefallenen Spaltenelements in einem der Teilspeicherarrays (310a, 310b, ... 310n) zum gleichzeitigen Ersetzen eines jeweiligen Spaltenelements mit einem redundanten Spaltenelement (314a, 314b, ... 314n) in jedem der Teilspeicherarrays (310a, 310b, ... 310n) führt, wohingegen das Programmieren einer Sicherungsbank zum Ersetzen einer ausgefallenen Zeile nur dazu führt, daß die ausgefallene Zeile des entsprechenden Teilspeicherarrays ersetzt wird.
  2. Reparierbares Halbleiterspeicherarray nach Anspruch 1, wobei die mehreren Sicherungsbänke (218) in einer Sicherungsbankgruppe (216) angeordnet sind, die elektrisch mit der Menge redundanter Zeilen und der Menge redundanter Spalten verdrahtet ist.
  3. Reparierbares Halbleiterspeicherarray nach Anspruch 2, wobei jede der mehreren Sicherungsbänke (218) mehrere adressierende Sicherungen zum Programmieren der Adresse des Hauptspeicherarrays (200) enthält.
  4. Reparierbares Halbleiterspeicherarray nach Anspruch 3, wobei jede der mehreren Sicherungsbänke (218) eine Freigabesicherung zum Freigeben der Auswahl der in die adressierenden Sicherungen programmierten Adresse enthält.
  5. Reparierbares Halbleiterspeicherarray nach Anspruch 4, wobei die Sicherungsbankgruppe (216) an einem Auswahlknoten (230) elektrisch mit dem Satz redundanter Zeilen und dem Satz redundanter Spalten gekoppelt ist.
  6. Reparierbares Halbleiterspeicherarray nach Anspruch 3, wobei das Hauptspeicherarray (200) n-Zeilenelemente (212) und m-Spaltenelemente (214) aufweist.
  7. Reparierbares Halbleiterspeicherarray nach Anspruch 3, wobei das Hauptspeicherarray (200) ein dynamisches Direktzugriffsspeicherarray ist.
  8. Verfahren zum Herstellen eines reparierbaren Halbleiterspeicherarrays, das folgendes umfaßt: Bereitstellen eines Hauptspeicherarrays (200) mit mehren Zeilenelementen und mehreren Spaltenelementen (214); Bereitstellen mehrerer redundanter Zeilenelemente (212) und mehrerer redundanter Spaltenelemente (214) zum Reparieren eines ausgefallenen der mehreren Zeilenelemente und der mehreren Spaltenelemente und Ersetzen eines adressierten entweder der mehreren Spaltenelemente oder der mehreren Zeilenelemente des Hauptspeicherarrays (200) durch mindestens eine der redundanten Zeilen und der redundanten Spalten, wobei das adressierte durch Programmieren einer Sicherungsbank (218) ausgewählt wird, die sowohl mit den mehreren redundanten Zeilenelementen (212) als auch den mehreren redundanten Spaltenelementen (214) verdrahtet ist, und durch Programmieren der Sicherungsbank (218) durch Codieren einer Dimensionssicherung, die den Ersatz des einen entweder der mehreren Spaltenelemente oder der mehreren Zeilenelemente des Hauptspeicherarrays (200) auswählt, wobei das Verfahren gekennzeichnet ist durch das Partitionieren des Speichers (200) in Teilspeicherarrays (310a, 310b, ... 310n), die jeweils mit zugeordneten redundanten Spaltenelementen (314a, 314b, ... 314n) und redundanten Zeilenelementen (314a, 314b, ... 314n) ausgestattet sind, Anordnen der Sicherungsbänke (218) in einem Rückgratgebiet (350) eines Halbleiterbauelements (300) und Programmieren einer der Sicherungsbänke (208) zum Reparieren eines ausgefallenen Spaltenelements in einem der Teilspeicherarrays (310a, 310b, ... 310n), so daß dies zum gleichzeitigen Ersetzen eines jeweiligen Spaltenelements durch ein redundantes Spaltenelement (314a, 314b, ... 314n) in jedem der Teilspeicherarrays (310, 310b, ... 310n) führt, wohingegen das Programmieren einer Sicherungsbank zum Ersetzen einer ausgefallenen Zeile nur dazu führt, daß die ausgefallene Zeile des entsprechenden Teilspeicherarrays ersetzt wird.
  9. Verfahren zum Herstellen eines reparierbaren Halbleiterspeicherarrays nach Anspruch 8, wobei sowohl die mehreren redundanten Zeilenelemente (212) als auch die mehreren redundanten Spaltenelemente (214) an die Sicherungsbank (218) gekoppelt sind.
  10. Verfahren zum Herstellen eines reparierbaren Halbleiterspeicherarrays nach Anspruch 9, wobei die Sicherungsbank (218) mehrere adressierende Sicherungen zum Programmieren einer Adresse des Hauptspeicherarrays (200) enthält.
  11. Verfahren zum Herstellen eines reparierbaren Halbleiterspeicherarrays nach Anspruch 10, wobei die Sicherungsbank (218) eine Freigabesicherung zum Freigeben der Auswahl der in die adressierenden Sicherungen programmierten Adresse enthält.
  12. Verfahren zum Herstellen eines reparierbaren Halbleiterspeicherarrays nach Anspruch 8, wobei die mehreren redundanten Zeilenelemente (212) und die mehreren redundanten Spaltenelemente (214) in einem Rückgratgebiet (350) eines Halbleiterspeicherchips (300) angeordnet sind.
  13. Verfahren zum Herstellen eines reparierbaren Halbleiterspeicherarrays nach Anspruch 12, wobei der Halbleiterspeicherchip (300) ein dynamisches Direktzugriffsspeicherbauelement ist.
DE69825378T 1997-09-04 1998-08-18 Dimensionsprogrammierbare Sicherungsbanken und Verfahren zu seiner Herstellung Expired - Lifetime DE69825378T2 (de)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US08/923,459 US5835425A (en) 1997-09-04 1997-09-04 Dimension programmable fusebanks and methods for making the same
US923459 1997-09-04

Publications (2)

Publication Number Publication Date
DE69825378D1 DE69825378D1 (de) 2004-09-09
DE69825378T2 true DE69825378T2 (de) 2005-09-08

Family

ID=25448710

Family Applications (1)

Application Number Title Priority Date Filing Date
DE69825378T Expired - Lifetime DE69825378T2 (de) 1997-09-04 1998-08-18 Dimensionsprogrammierbare Sicherungsbanken und Verfahren zu seiner Herstellung

Country Status (7)

Country Link
US (1) US5835425A (de)
EP (1) EP0901076B1 (de)
JP (1) JP3180905B2 (de)
KR (1) KR100630519B1 (de)
CN (1) CN1106018C (de)
DE (1) DE69825378T2 (de)
TW (1) TW409252B (de)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6199177B1 (en) * 1998-08-28 2001-03-06 Micron Technology, Inc. Device and method for repairing a semiconductor memory
US6910152B2 (en) * 1998-08-28 2005-06-21 Micron Technology, Inc. Device and method for repairing a semiconductor memory
KR100548540B1 (ko) * 1999-06-29 2006-02-02 주식회사 하이닉스반도체 리던던시 회로
KR100363089B1 (ko) * 1999-09-07 2002-11-30 삼성전자 주식회사 리던던시 효율을 향상시키는 리던던시 회로를 포함하는반도체 메모리 장치
KR100376265B1 (ko) * 1999-12-29 2003-03-17 주식회사 하이닉스반도체 모스 구조의 안티퓨즈를 이용한 메모리 리페어 회로
DE10006243A1 (de) * 2000-02-11 2001-08-23 Infineon Technologies Ag Schmelzbrückenanordnung in integrierten Schaltungen
JP3457611B2 (ja) * 2000-02-16 2003-10-20 日本電気株式会社 半導体記憶装置
US6433405B1 (en) * 2000-03-02 2002-08-13 Hewlett-Packard Company Integrated circuit having provisions for remote storage of chip specific operating parameters
KR100685610B1 (ko) * 2000-06-26 2007-02-22 주식회사 하이닉스반도체 반도체 소자의 테스트 장치
KR100358060B1 (ko) * 2000-12-29 2002-10-25 주식회사 하이닉스반도체 리페어를 위한 반도체 메모리 장치
JP5119563B2 (ja) * 2001-08-03 2013-01-16 日本電気株式会社 不良メモリセル救済回路を有する半導体記憶装置
US7111193B1 (en) * 2002-07-30 2006-09-19 Taiwan Semiconductor Manufacturing Co. Ltd. Semiconductor memory having re-configurable fuse set for redundancy repair
JP4128965B2 (ja) * 2004-02-26 2008-07-30 株式会社東芝 半導体装置
KR100618830B1 (ko) * 2004-06-07 2006-08-31 삼성전자주식회사 디코더를 이용한 리던던시 리페어 회로 및 리던던시리페어 방법
KR100547597B1 (ko) * 2004-08-09 2006-01-31 삼성전자주식회사 리페어시 동일한 데이터 토폴로지를 갖는 오픈 비트라인셀 구조의 메모리 장치 및 그 동작 방법
JP4714133B2 (ja) * 2006-12-11 2011-06-29 株式会社東芝 リダンダンシーシステムを搭載した半導体記憶装置
US8041989B2 (en) 2007-06-28 2011-10-18 International Business Machines Corporation System and method for providing a high fault tolerant memory system
US8041990B2 (en) 2007-06-28 2011-10-18 International Business Machines Corporation System and method for error correction and detection in a memory system
US8898511B2 (en) 2010-06-24 2014-11-25 International Business Machines Corporation Homogeneous recovery in a redundant memory system
US8631271B2 (en) 2010-06-24 2014-01-14 International Business Machines Corporation Heterogeneous recovery in a redundant memory system
US8484529B2 (en) 2010-06-24 2013-07-09 International Business Machines Corporation Error correction and detection in a redundant memory system
CN102157206A (zh) * 2011-01-17 2011-08-17 上海宏力半导体制造有限公司 具有冗余电路的存储器以及为存储器提供冗余电路的方法
US8522122B2 (en) 2011-01-29 2013-08-27 International Business Machines Corporation Correcting memory device and memory channel failures in the presence of known memory device failures
KR20170008553A (ko) * 2015-07-14 2017-01-24 에스케이하이닉스 주식회사 반도체 장치 및 그 리페어 방법
KR20170016640A (ko) * 2015-08-04 2017-02-14 에스케이하이닉스 주식회사 반도체 장치 및 그 리페어 방법
EP3992972A4 (de) 2020-09-01 2023-07-05 Changxin Memory Technologies, Inc. Verfahren und vorrichtung zur bestimmung eines fehlgeschlagenen bit-reparaturschemas und chip

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2611972B1 (fr) * 1987-03-03 1989-05-19 Thomson Semiconducteurs Procede d'adressage d'elements redondants d'une memoire integree et dispositif permettant de mettre en oeuvre le procede
JPH0696598A (ja) * 1992-07-10 1994-04-08 Texas Instr Japan Ltd 半導体メモリ装置及び欠陥メモリセル救済回路
US5495447A (en) * 1993-10-08 1996-02-27 Digital Equipment Corporation Method and apparatus using mapped redundancy to perform multiple large block memory array repair
JPH07153296A (ja) * 1993-11-26 1995-06-16 Nec Corp 半導体記憶装置
JP2570203B2 (ja) * 1994-11-22 1997-01-08 日本電気株式会社 半導体記憶装置
US5523975A (en) * 1995-02-08 1996-06-04 Alliance Semiconductor Corporation Redundancy scheme for monolithic memories

Also Published As

Publication number Publication date
KR100630519B1 (ko) 2007-01-31
CN1212432A (zh) 1999-03-31
KR19990029474A (ko) 1999-04-26
EP0901076A3 (de) 1999-10-27
DE69825378D1 (de) 2004-09-09
TW409252B (en) 2000-10-21
CN1106018C (zh) 2003-04-16
US5835425A (en) 1998-11-10
JP3180905B2 (ja) 2001-07-03
JPH11144491A (ja) 1999-05-28
EP0901076B1 (de) 2004-08-04
EP0901076A2 (de) 1999-03-10

Similar Documents

Publication Publication Date Title
DE69825378T2 (de) Dimensionsprogrammierbare Sicherungsbanken und Verfahren zu seiner Herstellung
DE69133450T2 (de) Redundanz-Aufstellung zur Beseitigung von Defekten in einer Speicheranordnung
DE68928112T2 (de) Masken-rom mit Ersatzspeicherzellen
DE4341692C2 (de) Reihenredundanzschaltkreis für eine Halbleiter-Speichervorrichtung
DE69019697T2 (de) Reparierbare Speicherschaltung.
DE4441183C2 (de) Halbleitervorrichtung und Verfahren zum Ansteuern von Ersatzwortleitungen in einer Halbleitervorrichtung
EP1124232B1 (de) Integrierter Halbleiterspeicher mit redundanter Einheit von Speicherzellen
DE4234155A1 (de) Zeilenredundanzschaltung fuer eine halbleiterspeichervorrichtung
EP1046993B1 (de) Halbleiterspeicheranordnung mit BIST
DE69911364T2 (de) Verfahren und Vorrichtung zur Parallelredundanz bei Halbleiterspeichern
DE4006285A1 (de) Halbleiterspeichereinrichtung zur durchfuehrung von parallelschreibtests und zugehoeriges verfahren
DE69906406T2 (de) Reparierbare integrierte Halbleiterspeicherschaltung mit selektiver Zuweisung von Redundanzgruppen zu Domänen
EP1008993B1 (de) Schreib/Lesespeicher mit Selbsttestvorrichtung und zugehöriges Testverfahren
DE3919185C2 (de)
DE3827174A1 (de) Halbleiter-speichervorrichtung
EP1444699B1 (de) Verfahren zur rekonfiguration eines speichers
DE102008016205A1 (de) Verfahren und Schaltung zur Belastung von Zwischenverbindungen auf hoher Ebene in Halbleiterbauelementen
DE19924153B4 (de) Schaltungsanordnung zur Reparatur eines Halbleiterspeichers
DE69914710T2 (de) Verteilte Blockredundanz für Halbleiterspeicheranordnungen
EP1102168B1 (de) Integrierter Speicher mit Speicherzellen und Referenzzellen
DE3856019T2 (de) Integrierte Halbleiterschaltungen Vorrichtung von Scheibengrösse
DE60314861T2 (de) Redundanz für kettenspeicherarchitekturen
DE10126599C2 (de) Speicherbaustein, Verfahren zum Aktivieren einer Speicherzelle und Verfahren zum Reparieren einer defekten Speicherzelle
DE19611709C2 (de) Halbleiterspeichervorrichtung
WO1999054819A1 (de) Speicheranordnung mit redundanten speicherzellen und verfahren zum zugriff auf redundante speicherzellen

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8327 Change in the person/name/address of the patent owner

Owner name: QIMONDA AG, 81739 MUENCHEN, DE