KR100358060B1 - 리페어를 위한 반도체 메모리 장치 - Google Patents

리페어를 위한 반도체 메모리 장치 Download PDF

Info

Publication number
KR100358060B1
KR100358060B1 KR1020000085178A KR20000085178A KR100358060B1 KR 100358060 B1 KR100358060 B1 KR 100358060B1 KR 1020000085178 A KR1020000085178 A KR 1020000085178A KR 20000085178 A KR20000085178 A KR 20000085178A KR 100358060 B1 KR100358060 B1 KR 100358060B1
Authority
KR
South Korea
Prior art keywords
repair
block
address
cell
address decoder
Prior art date
Application number
KR1020000085178A
Other languages
English (en)
Other versions
KR20020055920A (ko
Inventor
김선환
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020000085178A priority Critical patent/KR100358060B1/ko
Publication of KR20020055920A publication Critical patent/KR20020055920A/ko
Application granted granted Critical
Publication of KR100358060B1 publication Critical patent/KR100358060B1/ko

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/70—Masking faults in memories by using spares or by reconfiguring
    • G11C29/78—Masking faults in memories by using spares or by reconfiguring using programmable devices
    • G11C29/84—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability
    • G11C29/846—Masking faults in memories by using spares or by reconfiguring using programmable devices with improved access time or stability by choosing redundant lines at an output stage
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/08—Word line control circuits, e.g. drivers, boosters, pull-up circuits, pull-down circuits, precharging circuits, for word lines
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C8/00—Arrangements for selecting an address in a digital store
    • G11C8/10—Decoders

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • For Increasing The Reliability Of Semiconductor Memories (AREA)

Abstract

본 발명은 리페어를 위한 반도체 메모리 장치에 관한 것으로, 셀 블럭에 관계없이 하나의 리던던시 셀이 할당된 리페어 활성화 회로의 출력 신호에 의해 선택 블럭 및 리페어 워드라인 드라이버를 제어하고, 상기 선택 블럭의 출력 신호에 의해 로컬 로우 어드레스 디코더를 제어함으로써 전체적으로는 리페어 활성화 회로만큼만 리던던시 셀을 배치하여 효율을 향상시킬 수 있는 리페어를 위한 반도체 메모리 장치가 제시된다.

Description

리페어를 위한 반도체 메모리 장치{Semiconductor memory device for repair}
본 발명은 리페어를 위한 반도체 메모리 장치에 관한 것으로, 특히 리페어 활성화 회로에 셀 블럭에 관계없이 하나의 리던던시 셀만 할당하여 전체적으로는 리페어 활성화 회로만큼만 리던던시 셀을 배치함으로써 효율을 향상시킬 수 있는 리페어를 위한 반도체 메모리 장치에 관한 것이다.
반도체 메모리 소자의 리페어 방법은 메모리 소자의 제조 과정에서 적은 수의 셀이 불량되었을 때 불량 셀을 여분의 다른 셀로 대체하여 불량 셀이 포함된 다이를 사용할 수 있도록 하는 기술로 메모리 분야에서 널리 사용되고 있다.
로우(row) 또는 랜덤(random)성 셀 불량에 대비하여 리던던시 셀(redundancy cell)을 셀 블럭의 가장자리, 하단부 또는 상단부에 설정한다. 이때, 리페어의 횟수를 결정하는데, 이는 셀 에러(cell error)가 어느 정도 발생하느냐에 따라 달라진다. 즉, 공정 기술이나 칩 사이즈등에 의해 결정된다.
리페어 가능 횟수는 보통 2번, 4번 또는 8번 정도이다. 리페어 횟수를 8번으로 설정하면, 리페어를 위한 어드레스 퓨즈 세트(address fuse set)가 8개 준비되어야 하고, 각 셀 블럭의 가장자리 또는 하단부에 8줄(row)의 리던던시 셀을 배치시켜야 한다.
도 1에 칩 구조를 나타내었다. 이 칩은 중앙의 주변 회로를 기준으로 상단 및 하단(또는 좌단 및 우단)에 각각 8개씩의 셀 블럭으로 구성되어 있고, 각 블럭의 하단부에 리던던시 셀이 8개씩 배치되어 있다.
도 2는 종래의 리페어 방법을 설명하기 위한 리페어 경로와 정상 경로에 따른 블럭도이다. 먼저, 정상 경로를 설명하면 다음과 같다. 제 1 어드레스 버퍼 (101)로부터 버퍼링되어 입력된 어드레스를 디코딩하는 제 1 및 제 2 글로벌 로우 어드레스 디코더(104 및 105)와 제 2 어드레스 버퍼(102)로부터 버퍼링되어 입력된 어드레스를 디코딩하는 제 1 및 제 2 로컬 로우 어드레스 디코더(106 및 107)에 의해 워드라인 드라이버(112)가 구동된다. 그런데, 제 2 로컬 로우 어드레스디코더(107)는 제 3 어드레스 버퍼(103)로부터 버퍼링되어 입력된 어드레스에 따라 블럭을 선택하는 블럭 선택 컬럼 어드레스 디코더(108)에 의해 선택된 선택 블럭(109)에 의해 제어된다. 따라서, 선택된 셀 블럭이 아닌 곳에서는 제 2 로컬 로우 디코더(107)가 구동되지 않고, 선택된 셀 블럭에서만 제 2 로컬 로우 디코더(107)가 구동되어 제 2 글로벌 로우 어드레스 디코더(105)와 함께 워드라인 드라이버(112)를 구동시켜 워드라인을 선택하게 된다. 한편, 블럭 선택 컬럼 어드레스 디코더(108)에 의해 주변 회로의 컬럼 어드레스 디코더, 이퀄라이저, 센스 증폭기 또는 서입 드라이버(write driver)등이 구동된다.
리페어 경로를 설명하면 다음과 같다. 어드레스 퓨즈 세트(address fuse set)를 가지고 있는 리페어 활성화 회로(110)가 제 1 내지 제 3 어드레스 버퍼(101 내지 103)로부터 버퍼링되어 입력된 로우 어드레스 및 컬럼 어드레스를 입력하여 이들에 따라 상태를 결정한다. 즉, 리페어되지 않았거나 해당 리페어 어드레스가 아닐 경우 리페어 활성화 회로(110)는 로우 상태를 유지하고, 그렇지 않을 경우 하이 상태를 유지한다. 리페어 활성화 회로(110)의 출력에 의해 리페어 플래그 회로(111)와 리페어 워드라인 드라이버(113)가 제어된다. 리페어 플래그 회로(111)는 리페어 활성화 회로(110)의 출력을 조합하여(sum) 예를들어 8개의 리페어 활성화 회로(110)의 출력중 하나라도 리페어 어드레스가 발생하면 리페어 플래그 신호를 하이 상태로 출력하여 제 2 로컬 로우 어드레스 디코더(107)를 제어한다. 즉, 하이 상태의 리페어 플래그 신호를 입력한 제 2 로컬 로우 어드레스 디코더(107)에서 워드라인 드라이버(112)로의 출력 경로를 차단하고, 리페어 워드라인드라이버(113)로의 출력 경로만을 설정한다. 이때, 컬럼 어드레스 또는 기타 주변 회로는 리페어 플래그 신호에 의해 제어되지 않으므로 정상 동작한다.
상기한 바와 같이 종래의 리페어 방법은 리페어 어드레스가 입력되면 모든 로우 어드레스의 디코딩 경로를 차단하고, 리페어가 발생된 해당 블럭에서 하단부에 위치한 리던던시 셀중에서 리페어를 활성화시킨 해당 리페어 활성화 회로의 번호에 해당하는 리던던시 셀이 활성화되어 정상 경로의 불량 셀을 대체하게 된다.
도 3은 도 2에서 설명된 리페어 경로에 따라 구성된 칩 구조도이다. 도시된 바와 같이 리페어 플래그 회로(A)는 8개의 리페어 활성화 회로(B)중에서 하나라도 리페어가 발생되면 제 2 로컬 로우 어드레스 디코더(C)에서 정상 로우 어드레스의 경로를 차단한다. 또한, 각 리페어 활성화 회로(B)에서 출력된 신호는 버스를 이루어 모든 리페어 워드라인 드라이버(D)로 입력된다. 리페어 워드라인 드라이버(D)에서는 같은 블럭에 있는 제 2 로컬 로우 어드레스 디코더(C)에서 출력된 신호와 8개의 리페어 활성화 회로(B)중에서 리페어를 발생시킨 리페어 활성화 회로(B)에서 출력된 리페어 신호(rrow)를 조합하여 8개의 리페어 워드라인 드라이버(D)중에서 해당 워드라인 드라이버를 구동시킨다. 만약 3번째 리페어 활성화 회로가 프로그램되어 있다면 선택된 블럭의 세번째 리페어 워드라인 드라이버가 활성화된다.
상기와 같은 종래의 리페어 방법은 모든 셀 블럭에 리던던시 셀을 배치시키지만, 정작 사용되는 리던던시 셀은 전체 셀 블럭에서 최대 8개 밖에 되지 않기 때문에 매우 비효율적이고, 칩 사이즈가 증가한다는 문제점이 있다. 즉, 하나의 셀 블럭에 8개의 리던던시 셀이 배치되고, 셀 블럭이 16개이므로 전체적으로 128개의 리던던시 셀이 배치되는 것이다. 그런데, 정작 최대 8개의 리던던시 셀만 사용하는 것이므로 효율이 최대 6.3%밖에 되지 않는다.
본 발명의 목적은 칩 효율을 향상시킬 수 있는 리페어를 위한 반도체 메모리 장치를 제공하는데 있다.
본 발명의 다른 목적은 하나의 리페어 활성화 회로에 셀 블럭에 관계없이 하나의 리던던시 셀만 할당하여 전체적으로는 리페어 활성화 회로만큼만 리던던시 셀을 배치함으로써 효율을 100%로 향상시킬 수 있는 리페어를 위한 반도체 메모리 장치를 제공하는데 있다.
본 발명에서는 퓨즈 세트의 갯수만큼의 리던던시 셀을 준비하여 그것을 사용하여 하나씩 각 셀 블럭에 할당하는 구조를 갖는다. 즉, 현재 8개의 리페어 세트를 준비했으므로 8개의 리던던시 셀을 16개의 셀 블럭에 하나씩 할당해 준다. 그런데, 셀 블럭이 리던던시 셀보다 많으므로 여기서는 상위 셀 블럭 8개에만 각각 1줄의 리던던시 셀을 할당하고, 나머지 하위 셀 블럭에는 리던던시 셀을 두지 않는다.
도 1은 개략적인 칩 구조도.
도 2는 종래의 리페어 방법을 설명하기 위한 정상 경로 및 리페어 경로를 나타낸 블럭도.
도 3은 도 2를 적용한 칩 구조도.
도 4는 본 발명에 따른 리페어 방법을 설명하기 위한 정상 경로 및 리페어 경로를 나타낸 블럭도.
도 5는 도 4를 적용한 칩 구조도.
<도면의 주요 부분에 대한 부호의 설명>
101 및 201 : 제 1 어드레스 버퍼
102 및 202 : 제 2 어드레스 버퍼
103 및 203 : 제 3 어드레스 버퍼
104 및 204 : 제 1 글로벌 로우 어드레스 디코더
105 및 205 : 제 2 글로벌 로우 어드레스 디코더
106 및 206 : 제 1 로컬 로우 어드레스 디코더
107 및 207 : 제 2 로컬 로우 어드레스 디코더
108 및 208 : 블럭 선택 컬럼 어드레스 디코더
109 및 209 : 선택 블럭
110 및 210 : 리페어 활성화 회로
111 및 211 : 리페어 플래그 회로
112 및 212 : 워드라인 드라이버
113 및 213 : 리페어 워드라인 드라이버
본 발명에 따른 리페어를 위한 반도체 메모리 장치는 제 1 어드레스 버퍼로부터 입력된 어드레스를 디코딩하기 위한 글로벌 로우 어드레스 디코더와, 제 2 어드레스 버퍼로부터 입력된 어드레스를 디코딩하기 위한 로컬 로우 어드레스 디코더와, 상기 글로벌 로우 어드레스 디코더 및 상기 로컬 로우 어드레스 디코더의 출력 신호에 따라 구동되어 워드라인을 선택하기 위한 워드라인 드라이버와, 제 3 어드레스 버퍼로부터 입력된 어드레스에 따라 블럭을 선택하기 위한 블럭 선택 컬럼 어드레스 디코더와, 상기 블럭 선택 컬럼 어드레스 디코더의 출력 신호에 의해 선택되어 주변 회로 및 상기 로컬 로우 어드레스 디코더를 제어하기 위한 선택 블럭과, 리페어 워드라인을 선택하기 위한 리페어 워드라인 드라이버와, 상기 제 1 내지 제 3 어드레스 버퍼로부터 입력된 다수의 어드레스를 입력하여 상기 어드레스의 리페어 여부에 따라 그 상태가 결정되어 상기 선택 블럭 및 상기 리페어 워드라인 드라이버를 제어하기 위한 리페어 활성화 회로와, 상기 리페어 활성화 회로의 출력 신호에 따라 리페어 플래그 신호를 출력하여 상기 선택 블럭을 제어하기 위한 리페어 플래그 회로를 포함하여 이루어진 것을 특징으로 한다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하기로 한다.
도 4는 본 발명에 따른 리페어 방법을 설명하기 위한 리페어 경로와 정상 경로에 따른 블럭도이다. 먼저, 정상 경로를 설명하면 다음과 같다. 제 1 어드레스 버퍼(201)로부터 버퍼링되어 입력된 어드레스를 디코딩하는 제 1 및 제 2 글로벌 로우 어드레스 디코더(204 및 205)와 제 2 어드레스 버퍼(202)로부터 버퍼링되어입력된 어드레스를 디코딩하는 제 1 및 제 2 로컬 로우 어드레스 디코더(206 및 207)에 의해 워드라인 드라이버(212)가 구동된다. 그런데, 제 2 로컬 로우 어드레스 디코더(207)는 제 3 어드레스 버퍼(203)로부터 버퍼링되어 입력된 어드레스에 따라 블럭을 선택하는 블럭 선택 컬럼 어드레스 디코더(208)에 의해 선택된 선택 블럭(209)에 의해 제어된다. 따라서, 선택된 셀 블럭이 아닌 곳에서는 제 2 로컬 로우 디코더(207)가 구동되지 않고, 선택된 셀 블럭에서만 제 2 로컬 로우 디코더(207)가 구동되어 제 2 글로벌 로우 어드레스 디코더(205)와 함께 워드라인 드라이버(212)를 구동시켜 워드라인을 선택하게 된다. 한편, 블럭 선택 컬럼 어드레스 디코더(208)에 의해 주변 회로의 컬럼 어드레스 디코더, 이퀄라이저, 센스 증폭기 또는 서입 드라이버(write driver)등이 구동된다.
리페어 경로를 설명하면 다음과 같다. 어드레스 퓨즈 세트(address fuse set)를 가지고 있는 리페어 활성화 회로(210)가 제 1 내지 제 3 어드레스 버퍼(201 내지 203)로부터 버퍼링되어 입력된 로우 어드레스 및 컬럼 어드레스를 입력하여 이들에 따라 상태를 결정한다. 즉, 리페어되지 않았거나 해당 리페어 어드레스가 아닐 경우 리페어 활성화 회로(210)는 로우 상태를 유지하고, 그렇지 않을 경우 하이 상태를 유지한다. 리페어 활성화 회로(210)의 출력에 의해 리페어 플래그 회로(211), 선택 블럭(209) 및 리페어 워드라인 드라이버(213)가 제어된다. 리페어 플래그 회로(211)는 리페어 활성화 회로(210)의 출력을 조합하여(sum) 예를들어 8개의 리페어 활성화 회로(210)의 출력중 하나라도 리페어 어드레스가 발생하면 리페어 플래그 신호를 하이 상태로 출력하여 선택 블럭(211)을 제어한다. 하이 상태의 리페어 활성화 회로(210)의 출력 신호 및 리페어 플래그 신호를 입력한 선택 블럭(209)에서 제 2 로컬 로우 어드레스 디코더(207)를 제어한다.
상기한 바와 같이 리페어가 발생되면 선택 블럭을 차단함으로써 모든 블럭의 어드레스 디코딩 및 주변 회로의 동작을 차단할 수 있다. 즉, 모든 어드레스 디코딩 과정을 차단하고 동시에 모든 주변 회로, 예를들어 센스 증폭기, 서입 드라이버, 이퀄라이저등의 동작을 차단한다. 그리고 리던던시 셀을 구동해야 되는 블럭에서는 리페어 신호(rrow)가 선택 블럭에서 강제로 주변 회로 및 컬럼 어드레스 디코딩을 허용시킨다. 이때, 로우 어드레스 디코딩은 여전히 차단되어 있는 상태이다.
도 5는 도 4를 적용한 칩 구조도이다.
리페어 활성화 회로(B)의 갯수 만큼의 리던던시 셀을 각 셀 블럭에 하나씩 할당한다. 즉, 현재 8개의 리페어 활성화 회로(B)가 준비되어 있으므로 8개의 리던던시 셀을 16개의 셀 블럭에 하나씩 할당한다. 그런데, 셀 블럭이 16개이고, 리던던시 셀이 8개이므로 상위 셀 블럭 8개에만 각각 하나의 리던던시 셀을 할당하고, 나머지 하위 셀 블럭에는 리던던시 셀을 두지 않는다. 그리고, 리던던시 셀이 할당된 블럭에는 선택 블럭(C)과 리페어 워드라인 드라이버(D)를 설치하고, 리던던시 셀이 할당되지 않은 블럭에는 선택 블럭(C)만을 설치한다.
상기와 같이 구성된 칩 구조에서 리페어 플래그 회로(A)는 8개의 리페어 활성화 회로(B)중에서 하나라도 리페어가 발생되면 플래그 신호를 발생하여 선택 블럭(C)를 제어한다. 또한, 각 리페어 활성화 회로(B)에서 출력된 신호는 할당된 블럭의 선택 블럭(C)과 리페어 워드라인 드라이버(D)로 입력된다. 선택 블럭(C)은 제 2 로컬 로우 어드레스 디코더를 제어한다.
상술한 바와 같이 본 발명에 의하면 종래에 비해 칩 면적을 상당히 줄일 수 있다. 즉, 종래의 경우 상부 및 하부의 각 셀 블럭에 8개의 리던던시 셀을 배치하였으므로 전체적으로 16개의 리던던시 셀을 사용하였는데, 이 경우 한 셀의 높이가 2㎛라고 가정하면 전체 리던던시 셀의 높이는 32㎛가 된다. 그러나, 본 방법을 적용하면 전체적으로 하나의 리던던시 셀만 사용하므로 셀 높이를 2㎛로 하면 된다. 따라서, 본 방법을 사용하게 되면 칩 한쪽 변의 길이를 30㎛ 정도 줄일 수 있다. 이와 같은 본 발명은 칩이 대형화 될수록, 즉 리페어 갯수가 증가할수록 더욱 효과가 크다.

Claims (3)

  1. 제 1 어드레스 버퍼로부터 입력된 어드레스를 디코딩하기 위한 글로벌 로우 어드레스 디코더와,
    제 2 어드레스 버퍼로부터 입력된 어드레스를 디코딩하기 위한 로컬 로우 어드레스 디코더와,
    상기 글로벌 로우 어드레스 디코더 및 상기 로컬 로우 어드레스 디코더의 출력 신호에 따라 구동되어 워드라인을 선택하기 위한 워드라인 드라이버와,
    제 3 어드레스 버퍼로부터 입력된 어드레스에 따라 블럭을 선택하기 위한 블럭 선택 컬럼 어드레스 디코더와,
    상기 블럭 선택 컬럼 어드레스 디코더의 출력 신호에 의해 선택되어 주변 회로 및 상기 로컬 로우 어드레스 디코더를 제어하기 위한 선택 블럭과,
    리페어 워드라인을 선택하기 위한 리페어 워드라인 드라이버와,
    상기 제 1 내지 제 3 어드레스 버퍼로부터 입력된 다수의 어드레스를 입력하여 상기 어드레스의 리페어 여부에 따라 그 상태가 결정되어 상기 선택 블럭 및 상기 리페어 워드라인 드라이버를 제어하기 위한 리페어 활성화 회로와,
    상기 리페어 활성화 회로의 출력 신호에 따라 리페어 플래그 신호를 출력하여 상기 선택 블럭을 제어하기 위한 리페어 플래그 회로를 포함하여 이루어진 것을 특징으로 하는 로우 리페어를 위한 반도체 메모리 장치.
  2. 제 1 항에 있어서, 상기 워드라인 드라이버에 의해 구동되는 워드라인에 의해 선택된 셀 블럭은 상위 블럭은 하나의 리던던시 셀을 갖고, 하위 블럭은 리던던시 셀을 갖지 않는 것을 특징으로 하는 로우 리페어를 위한 반도체 메모리 장치.
  3. 제 1 항에 있어서, 상기 리페어 활성화 회로는 하나의 리던던시 셀이 할당된 것을 특징으로 하는 리페어를 위한 반도체 메모리 장치.
KR1020000085178A 2000-12-29 2000-12-29 리페어를 위한 반도체 메모리 장치 KR100358060B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020000085178A KR100358060B1 (ko) 2000-12-29 2000-12-29 리페어를 위한 반도체 메모리 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020000085178A KR100358060B1 (ko) 2000-12-29 2000-12-29 리페어를 위한 반도체 메모리 장치

Publications (2)

Publication Number Publication Date
KR20020055920A KR20020055920A (ko) 2002-07-10
KR100358060B1 true KR100358060B1 (ko) 2002-10-25

Family

ID=27688435

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020000085178A KR100358060B1 (ko) 2000-12-29 2000-12-29 리페어를 위한 반도체 메모리 장치

Country Status (1)

Country Link
KR (1) KR100358060B1 (ko)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161183A (ja) * 1993-12-07 1995-06-23 Hitachi Ltd 半導体記憶装置
KR970051441A (ko) * 1995-12-29 1997-07-29 김주용 플래쉬 메모리 장치
KR19990005913A (ko) * 1997-06-30 1999-01-25 김영환 플래쉬 메모리셀의 리페어 방법 및 플래그 선택 회로
JPH11144491A (ja) * 1997-09-04 1999-05-28 Siemens Ag リペア可能な半導体メモリアレーおよびリペア可能な半導体メモリアレーの製造方法
KR19990074594A (ko) * 1998-03-12 1999-10-05 윤종용 반도체 메모리 장치 및 그 장치의 패스/페일 검사 방법
KR20000062506A (ko) * 1999-01-26 2000-10-25 가네꼬 히사시 용장메모리회로를 갖는 반도체 메모리장치

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07161183A (ja) * 1993-12-07 1995-06-23 Hitachi Ltd 半導体記憶装置
KR970051441A (ko) * 1995-12-29 1997-07-29 김주용 플래쉬 메모리 장치
KR19990005913A (ko) * 1997-06-30 1999-01-25 김영환 플래쉬 메모리셀의 리페어 방법 및 플래그 선택 회로
JPH11144491A (ja) * 1997-09-04 1999-05-28 Siemens Ag リペア可能な半導体メモリアレーおよびリペア可能な半導体メモリアレーの製造方法
KR19990074594A (ko) * 1998-03-12 1999-10-05 윤종용 반도체 메모리 장치 및 그 장치의 패스/페일 검사 방법
KR20000062506A (ko) * 1999-01-26 2000-10-25 가네꼬 히사시 용장메모리회로를 갖는 반도체 메모리장치

Also Published As

Publication number Publication date
KR20020055920A (ko) 2002-07-10

Similar Documents

Publication Publication Date Title
KR100200985B1 (ko) 용장 회로 장치
US7613056B2 (en) Semiconductor memory device
US7286399B2 (en) Dedicated redundancy circuits for different operations in a flash memory device
KR940012406A (ko) 고집적 및 신뢰성이 향상되는 로우리던던시 회로 및 이를 구비하는 반도체 메모리 장치
US7218558B2 (en) Semiconductor memory devices having column redundancy circuits therein that support multiple memory blocks
KR100633595B1 (ko) 반도체 메모리 장치 및 그 구동 방법
US6094381A (en) Semiconductor memory device with redundancy circuit
JPH09320292A (ja) 半導体記憶装置
US6269030B1 (en) Semiconductor memory device
US6950351B2 (en) Repair circuit
US6018482A (en) High efficiency redundancy scheme for semiconductor memory device
JP2001110196A (ja) 半導体メモリ装置
KR0172382B1 (ko) 메모리셀 어레이 블럭의 재배치가 가능한 반도체 메모리 장치
KR100317568B1 (ko) 반도체기억장치
KR100358060B1 (ko) 리페어를 위한 반도체 메모리 장치
KR20020019171A (ko) 반도체 메모리 장치의 컬럼 리던던시 회로
KR100772092B1 (ko) 반도체 메모리 장치
KR100400771B1 (ko) 워드라인 리던던시 회로
KR19990055116A (ko) 고속 액세스가 가능한 리던던시 구조를 구비한 반도체 메모리장치
KR0172367B1 (ko) 페일 구제율을 개선한 반도체 메모리의 리던던시 회로
JP2008102987A (ja) 半導体記憶装置
KR20000000718A (ko) 반도체 소자의 리페어 회로
JPH11110995A (ja) 半導体記憶装置
KR19990055117A (ko) 리던던시 구조를 가지는 반도체 메모리 장치
KR20050101833A (ko) 로오 리페어 장치 및 그 방법

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100920

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee