DE3856019T2 - Integrierte Halbleiterschaltungen Vorrichtung von Scheibengrösse - Google Patents

Integrierte Halbleiterschaltungen Vorrichtung von Scheibengrösse

Info

Publication number
DE3856019T2
DE3856019T2 DE3856019T DE3856019T DE3856019T2 DE 3856019 T2 DE3856019 T2 DE 3856019T2 DE 3856019 T DE3856019 T DE 3856019T DE 3856019 T DE3856019 T DE 3856019T DE 3856019 T2 DE3856019 T2 DE 3856019T2
Authority
DE
Germany
Prior art keywords
memory
block
circuit
wafer
memory block
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
DE3856019T
Other languages
English (en)
Other versions
DE3856019D1 (de
Inventor
Minoru Enomoto
Makoto Homma
Kazuya Ito
Masao Kawamura
Shigeo Kuroda
Hinoko Kurosawa
Hiromitsu Mishimagi
Hisashi Nakamura
Kanji Otsuka
Kuniso Sahara
Toshiyuki Sakuta
Keiji Sasaki
Toshihiko Satoh
Masanori Tazunoki
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from JP62097330A external-priority patent/JPS63263734A/ja
Priority claimed from JP62097331A external-priority patent/JPS63263735A/ja
Priority claimed from JP62097326A external-priority patent/JPS63263747A/ja
Priority claimed from JP62097329A external-priority patent/JPS63263736A/ja
Priority claimed from JP62099779A external-priority patent/JPS63266700A/ja
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Application granted granted Critical
Publication of DE3856019D1 publication Critical patent/DE3856019D1/de
Publication of DE3856019T2 publication Critical patent/DE3856019T2/de
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/147—Semiconductor insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/32—Holders for supporting the complete device in operation, i.e. detachable fixtures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/073—Apertured devices mounted on one or more rods passed through the apertures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48464—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area also being a ball bond, i.e. ball-to-ball
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48475—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball
    • H01L2224/48476—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area
    • H01L2224/48477—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding)
    • H01L2224/48484—Connecting portions connected to auxiliary connecting means on the bonding areas, e.g. pre-ball, wedge-on-ball, ball-on-ball between the wire connector and the bonding area being a pre-ball (i.e. a ball formed by capillary bonding) being a plurality of pre-balls disposed side-to-side
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48599—Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1305—Bipolar Junction Transistor [BJT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Packaging Frangible Articles (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Semiconductor Memories (AREA)
  • Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)

Description

  • Die Erfindung betrifft ein Halbleiter-Speicherbauteil, das auf einem Halbleitersubstrat großer Abmessung wie einem Haibleiterwafer ausgebildet ist.
  • Im ällgemeinen werden integrierte Halbleiterschaltungen auf jeweiligen Teilen eines Substrats, d.h. eines Halbleiterwaferchips, aufgebaut, wobei der Wafer dann dadurch unterteilt wird, dass er in eine Anzahl von Teilen zerschnitten wird, von denen jedes einer integrierten Schaltung oder mehreren entspricht. Jedoch wurden in jüngerer Zeit Konstruktionen vorgeschlagen, bei denen der Halbleiterwafer nicht unterteilt wird sondern eine Anzahl integrierter Schaltungen auf der Gesamtheit des Halbleiterwafers hergestellt wird, um eine integrierte Halbleiterschaltung großer Abmessung aufzu bauen. Eine derartige Halbleiter-Herstelltechnik ist im Japanischen Patent KOKAI (Offenbarung) 61-290739 beschrieben, gemäß der eine integrierte Halbleiterschaltung großer Abmessung auf einem gesamten Halbleiterwafer aufgebaut wird.
  • Ein Halbleiter-Speicherbauteil, das als eine tatsächliche LSI-Schaltung von Wafergröße hergestellt wurde, ist z.B. im Japanischen Patent KOKAI (Offenbarung) mit der Anmeldenummer 59-201441 vorgeschlagen. Beim Wafer-großen Halbleiter-Speicherbauteil, wie es in der obigen Offenbarung beschrieben ist, werden das Ausschneiden fehlerhafter Chips und das Entfernen dieser fehlerhaften Chips auf solche Weise ausgeführt, dass Sicherungen oder Spannungsversorgungsleitungen durch Einstrahlen fokussierter lonenstrahlen oder Laserlichtstrahlen ausgeschnitten werden und nur fehlerfreie Chips durch die abschließende Verdrahtung verbunden werden. Jedoch ist eine große Anzahl von Herstellstadien und demgemäß eine große Anzahl von Masken erforderlich. Im Ergebnis ist der Durchsatz nicht verbessert und die Kosten sind hoch. Darüber hinaus ist ein redundanter Block oder mehrere zum Entfernen von Defekten im Speichersystemkörper innerhalb des Wafers eingebaut, um die Redundanz zu erhöhen, wodurch die Gesamtfläche verringert werden muss, die der gesamte Systemkörper belegt. Wenn mittels eines Tests ein fehlerhafter Block entdeckt wird, ist der geringere Durchsatz hinzunehmen. In manchen Fällen kann eine derartige Testüberprüfung auch einen anderen Defekt verursachen.
  • Das Dokument EP-A-0 153 015 offenbart eine Wafer-große integrierte Halbleiterschaltung, bei der mehrere Speicherblöcke auf der Hauptf läche des wafer-großen Substrats der integrierten Schaltung angeordnet sind. Die Speicherblöcke haben im wesentlichen dieselbe Fläche.
  • Ein Wafer-großes integriertes Halbleiterschaltungs-Bauteil weist folgendes auf:
  • - ein Wafer-großes Halbleitersubstrat mit einer einen Mittelbereich aufweisenden, im wesentlichen runden Hauptoberfläche;
  • - mehrere Speicherblöcke, die auf der Hauptoberfläche des Wafer-großen Halbleitersubstrats ausgebildet sind, jeweils im wesentlichen die gleiche Fläche aufweisen und im Mittelbereich der Hauptoberfläche vorgesehen sind;
  • - mehrere Vorspeicherschaltungen, die in einem peripheren Bereich der Hauptoberfläche des Wafer-großen Halbleitersubstrats um die genannten mehreren Speicherblöcke herum ausgebildet sind und jeweils eine kleinere Fläche als ein Speicherblock belegen; und
  • - eine Steuerschaltung, die eingerichtet ist, das Vorhandensein eines Defekts in mindestens einem Teil irgendeines Speicherblocks zu erfassen, einen oder mehrere Vorspeicherblöcke auszuwählen, dessen oder deren Speicherkapazität genau so groß wie der genannte mindestens eine. Teil des genannten irgendeinen Speicherblocks ist, das Speichern von Daten in dem genannten mindestens einen Teil des genannten irgendeinen Speicherblocks zu verhindern und die genannten Daten in den ausgewählten Vorspeicherblock bzw. die ausgewählten Vorspeicherblöcke anstelle des mindestens einen. Teils des genannten irgendeinen Speicherblocks zu speichern, um dem Defekt abzuhelfen.
  • Das Wafer-große integrierte Schaltungsbauteil kann aus mehreren Speicherbänken bestehen, wobei: ein Speicherfeldabschnitt der Halbleiter-Speicherschaltung unterteilt ist. Dann ist eine Vorspeicherschaltung mit einer Decodierschaltung, entsprechend der Speicherbank, um einen Randabschnitt eines Wafers herum angeordnet, und wenn ein Defekt vorliegt, wird eine Auswahl der Vorabspeicherschaltung ausgeführt und eine Auswahl der Speicherschaltung wird verhindert.
  • Nun wird eine Ausführungsform der Erfindung im einzelnen beispielhaft unter Bezugnahme auf die beigefügten Zeichnungen beschrieben.
  • Fig. 1A ist ein schematisches Blockdiagramm eines Speichersystems gemäß einem Ausführungsbeispiel, bei dem die Erfindung angewandt ist;
  • Fig. 1B ist ein schematisches Blockdiagramm des Speicherblocks gemäß dem Ausführungsbeispiel
  • In Fig. 1A ist ein Blockdiagramm eines Ausführungsbeispiels dargestellt, bei dem die Erfindung auf ein Wafer-großes Halbleiter-Speicherbauteil angewandt ist. Jeder der in Fig. 1A dargestellten Schaltungsblöcke wird auf Grundlage der bekannten Herstelltechnik für integrierte Halbleiterschaltungen hergestellt. Jeder der in der Fig. 1A dargestellten Schaltungsblöcke wird so eingezeichnet, dass eine praxisgerechte geometrische Schaltungsanordnung auf einem Wafer-großen WSI (Wafer-großes integriertes Halbleiter-Schaltungsbauteil) berücksichtigt ist.
  • Für die Speicherblöcke M0 bis M29 besteht keine spezielle Beschränkung, jedoch bestehen sie aus Speicherfeldern, die dynamische RAMd bilden, und auch aus Decodierschaltungen zum Ausführen einer zugehörigen Auswählfunktion. D.h., dass, wie es in Fig. 1B dargestellt ist, der Speicherblock Mi, kurz gesagt, aus einem Speicherfeld, einem Spaltendecodierer CDCR zum Auswählen der zugehörigen Datenleitung (Bitleitung oder Ziffemleitung) und einem Zeilendecodierer RDCR zum Auswählen der zugehörigen Wortleitung besteht. Wie durch eine ge strichelte Linie in Fig. 1B repräsentiert, ist das Speicherfeld im Prinzip in. zwei Speicherbänke unterteilt. In jedem Mittelbereich der jeweiligen Speicherbank ist ein Messverstärker SA angeordnet. Da ein derartiges gemeinsam genutztes Messverstärkersystem verwendet wird, bei dem der Messver stärker SA im Mittelbereich der Speicherbänke angeordnet ist, kann eine Schaltstufe dazu verwendet werden, diesen Messverstärker wahlweise mit einer der Speicherbänke zu verbinden (nicht im einzelnen dargestellt). Obwohl es in den Figuren nicht dargestellt ist, kann parallel zu diesem Messverstärker eine Spaltenschaltstufe vorhanden sein. Es sei darauf hingewiesen, dass der oben beschriebene Speicherblock Mi verschiedene Schaltungen enthält (die nicht im einzelnen dargestellt sind). Diese Anordnungendes Speicherfelds und der Adressenauswählschaltung können aus einer Schaltung auf gebaut.sein, die einem bekannten dynamischen RAM entspricht. Beim Ausführungsbeispiel ist das Speicherfeld auch vertikal unterteilt, um, der Einfachheit halber, zwei Teilbereiche zu erhalten, wie in Fig. 1 dargestellt.
  • Die oben beschriebenen Speicherblöcke M0 bis M29 erfordern die Belegung einer relativ großen rechteckigen Fläche. Demgemäß ist um den Randbereich eines im wesentlichen kreisförmigen Wafers WSI ein leerer Raum erzeugt. Um diesen leeren Raum zu nutzen, ist die oben beschriebene Vorspeicherschaltung RM so konzipiert, dass sie eine relativ kleinere Fläche belegt, wo ein Speicherfeldabschnitt, der den aus einem Speicherblock abgeteilten Speicherbänken entspricht, und eine zugehörige Decodierschaltung vorhanden sind. Im Ergebnis ist eine große Anzahl der oben beschriebenen Vorspeicherschaltungen RM im Umfangsabschnitt des Wafers angeordnet, auf dem ein Speicherblock Mi ausgebildet werden kann, der eine relativ große belegte Fläche erfordert. Eine derartige Schaltungsanordnung kann verhindern, dass die in der Praxis erzielte Speicherkapazität verringert wird, wenn eine Redundanzschaltung hinzugefügt wird. Anders gesagt, kann, während Redundanzfunktionen hinzugefügt werden, ein Speichersystem mit größerer Speicherkapazität erhalten werden.
  • Obwohl hierauf für die Erfindung keine Beschränkung besteht, kann eine steuerschaltung CONT an einer Position angeordnet sein, die einem Abschnitt des Wafers WSI mit flacher Ausrichtung entspricht. Diese Steuerschaltung CONT führt die Auswahlfunktion für den oben beschriebenen Speicherblock Mi dadurch aus, dass sie Adressensignale BA und MA sowie ein von einer externen Quelle zugeführtes Steuersignal TC empfängt. Zu diesem Zweck ist eine mit dem obigen externen Anschluss zu verbindende Elektrode im oben genannten Abschnitt mit flacher Ausrichtung vorhanden. Diese Elektrode wird zum Test verwendet, wenn das durch die oben beschriebene Spei cherblockschaltung RM und auch die auf dem Wafer WSI ausgebildete Steuerschaltung CONT fertiggestellt ist. Unter den oben genannten Adressensignalen entspricht das Adressensignal BA einem Blockadressensignal zum Spezifizieren eines der Speicherblöcke M0 bis M29. Das Adressensignal MA ent spricht einem Adressensignal, das gemeinsam den oben genannten jeweiligen Speicherblöcken M0 bis M29 zugeführt wird. Daher enthält die Steuerschaltung CONT eine Decodierschaltung zum Erzeugen eines Auswählsignals für einen Speicherblock, während sie das oben beschriebene Blockadressensignal BA empfängt. Zwischen der oben beschriebenen Steuerschaltung CONT und den jeweiligen Speicherblöcken M0 bis M29 sind eine Adressenzuführleitung zum Zuführen des oben genannten gemeinsamen Adressensignals MA, eine Signalleitung zum Zuführen und Empfangen eines Lese-/Schreibsignals zwischen den jeweiligen Speicherblöcken M0 bis M29, eines Synchronisiersignals zum Steuern verschiedener Funktionen, und eine Auswählsignalleitung angeordnet, wie durch Decodieren des oben beschriebenen Blockadressensignals BA gebildet. Aufgrund der komplizierten Schaltungsanordnung sind derartige Signalleitungen in den Figuren weggelassen. Ferner sind eine Adressenzuführleitung zum Zuführen eines Adressensignals hinsichtlich der oben beschriebenen Vorspeicherschaltung RM, eine Signalleitung zum Empfangen/Zuführen eines Lese-/ Schreibsignals zwischen den jeweiligen Vorspeicherschaltungen RM und eine Signalleitung für dasselbe Synchronisiersignal und Auswählsignal wie im obigen Fall vorhanden. Da jedoch die Vorspeicherschaltung RM nur 1/4 der Speicherkapazität eines Speicherblocks Mi hat, können die Adresseneinstellfunktion und auch die Zuordnung der Auswählsignalleitung durch ein Programm ausgeführt werden. Der jeweiligen der Decodierschaltungen wird das Adressensignal mit Ausnahme der jeweiligen höchstsignifikanten Bits der Zeile/Spalte hinsichtlich des oben beschriebenen Speicherblocks Mi zugeführt. Die Auswählsignalleitung für die jeweiligen Vorspeicherschaltungen RM ist in eindeutiger Beziehung zur Steuerschaltung CONT vorhanden. Diese Auswählsignalleitung ist durch Kombinieren des Blockadressensignals, wie unter Steuerung durch die Steuerschaltung CONT spezifiziert, mit dem verbliebenen Adressensignal der oberen zwei Bits spezifiziert. Infolgedessen wird durch die Adressenspezifizierung in der Steuerschaltung GONT dem Adressenblock und der Speicheradresse mit den oberen zwei Bits eine Vorspeicherschaltung RM zugeordnet.
  • Da die Erfindung nicht auf das folgende Ausführungsbeispiel beschränkt ist, führt die Steuerschaltung CONT einen Speicherzugriff in bezug auf die jeweiligen Speicherblöcke M0 bis M29 aus, und sie verfügt über solche Funktionen, dass sie, während sie beurteilt, ob ein Defekt vorhanden ist oder nicht, entsprechend einem fehlerhaften Speicherblock ein Fehleradressensignal NA (Blockadresse) nach außen ausgibt.
  • Die Funktion des oben beschriebenen Speichersystems ist als solche ähnlich derjenigen eines herkömmlichen, auf einer Platine angeordneten Speicherbauteils, bei dem der Speicherblock aus einem integrierten Halbleiter-Schaltungsbauteil besteht und der Wafer WSI durch ein gedrucktes Substrat ersetzt ist.
  • Bei einem Speichersystem gemäß dem Ausführungsbeispiel werden die Blockadressen den jeweiligen Speicherblöcken zugeordnet. Infolgedessen kann, wenn ein Defekt z.B. in einem Speicherblock Mi vorliegt, der Speicherblock Mi, der im wesentlichen einen solchen Defekt enthält, dadurch abgetrennt werden, dass das entsprechende Auswähtsignal ungültig gemacht wird. Es sei jedoch darauf hingewiesen, dass dann, wenn ein ernsthafter Defekt auftritt, wie dann, wenn ein Kurzschlussproblem zwischen der Spannungsversorgungsleitung und der Masseleitung der Schaltung besteht, die Spannungsversorgungsleitung dadurch abgetrennt werden sollte, dass ein Laserstrahl eingestrahlt wird, ähnlich wie beim herkömmlichen System. Auch in diesem Fall kann, da dieser Defekt durch einen Speicherzugriff von der Steuerschaltung CONT erkannt werden kann, und die zugehörige Fehleradresse (Blockadresse) NA extern hergeleitet wird, die oben beschriebene Defektabhilfe relativ leicht ausgeführt werden. Darüber hinaus wird, selbst dann, wenn der Defekt in einer Wortleitung im Speicherblock und der mit der Speicherzelle verbundenen Datenleitung auftritt, die Fehleradresse NA auf ähnliche Weise ausgegeben, so dass das Programm zum Abhelfen eines Defekts leicht erstellt werden kann.
  • Die oben beschriebene Defektabhilfefunktion unter Verwendung der oben beschriebenen Vorspeicherschaltung RM wird für jeden Speicherblock gemäß dem einfachsten Weg ausgeführt. D.h., dass die Auswahl dadurch verhindert wird, dass z.B. eine Sicherungseinrichtung hinsichtlich des den Defekt enthaltenden Speicherblocks durchgetrennt wird. Dann wird die Blockadresse in der die Sicherungseinrichtung verwendenden Speicherschaltung gespeichert, wenn die der Blockadresse entsprechende Speicheradresse erkannt wird, es wird ein Speicherblock durch vier Vorspeicherschaltungen RM aufgebaut, und danach wird dieser Speicherblock ausgewählt. Eine derartige Auswahl der Redundanzschaltung kann dadurch bewerkstelligt werden, dass die Defektabhilfetechnik genutzt wird, wie sie bei einem herkömmlichen dynamischen RAM hinsichtlich der Wortleitungs- oder Datenleitungseinheit ausgeführt wird.
  • Wenn ein Defekt in einer Speicherbank unter den oben beschriebenen 1/4-unterteilten Speicherbänken eines Speicherblocks auftritt, wird die Auswahl für die fehlerhafte Speicherbank erkannt, während die restlichen drei Speicherbänke aktiv bleiben, so dass die Auswahl für die oben beschriebene Vorspeicherschaltung ausgeführt wird. In diesem Fall wird die fehlerhafte oder Fehleradresse in der Steuerschaltung CONT als fehlerhafte oder Fehleradresse auf Grundlage der Blockadresse und des jeweils höchstsignifikanten einen Bits des Zeilensystems und des Spaltensystems, anders gesagt, des 2-Bit-Adressensignals zum Spezifizieren einer Speicherbank unter den unterteilten vier Speicherbänken MAT spezifiziert.
  • Wenn ein Speicherzugriff hinsichtlich dieser Fehleradresse erkannt wird, wird die Zufuhr des Auswahlsignals für den zugehrigen Speicherblock gesperrt, und es wird die entsprechende Vorspeicherschaltung RM ausgewählt. In diesem Fall kann die Redundanz erhöht sein, da jede dieser Vorspeicherschaltungen RM unabhängig genutzt werden kann.
  • Nun werden die verschiedenen Vorteile zusammengefasst, wie sie durch das Ausführungsbeispiel erzielt werden: (1). Gemäß dem Ausführungsbeispiel wird eine Anzahl von Schaltungsblöcken verwendet, von denen jeder eine spezielle Schaltungsfunktion aufweist, und dazu wird eine Blockadresse zum Spezifizieren der jeweiligen Schaltungsblöcke zugeordnet, so dass das System auf dem Wafer aufgebaut werden kann. Im Ergebnis kann ein unabhängiger Funktionstest für jeden der Schaltungsblöcke dadurch erfolgen, dass die oben genannte Blockadresse spezifiziert wird, und eine Abtrennung eines fehlerhaften oder ausgefallenen Blocks kann in der Praxis dadurch erfolgen, dass die oben genannte Blockadresse verwendet wird. Demgemäß ist es möglich, den ersten herkömmlichen Schritt wegzulassen, gemäß dem ein Verbindungsdraht durch Einstrahlen von Laserstrahlen hinsichtlich des ausgefallenen Blocks durchgeschnitten wird und der Draht mit einem nicht-fehlerhaften Block verbunden wird.
  • (2). Bei einem Speichersystem, bei dem ein Speicherblock mit spezieller Schaltungsfunktion aus einem Speicherfeld und einer Decodierschaltung besteht, besteht dieses Speichersystem aus einer Anzahl von Bänken und auch Vorspeicherschaltungen, die den unterteilten Bänken entsprechen. Im Ergebnis können, da die von den Vorspeicherschaltungen belegte Fläche klein gemacht werden kann, die Vorspeicherschaltungen um den Waferrandbereich herum ausgebildet werden, wo die oben genannten Speicherblöcke nicht ausgebildet werden können. Demgemäß kann, da die gesamte Oberfläche des Wafers genutzt werden kann, die Speicherkapazität des Speichersystems wesentlich erhöht werden, während die Redundanzfunktion hinzugefügt ist.
  • (3). Die von der obigen Vorspeicherschaltung belegte Fläche kann klein gemacht werden, so dass die Redundanz in der Praxis verringert werden kann, da die Rate des Auftretens von Fehlern in der Vorspeicherschaltung verringert werden kann.
  • (4). Beim Ausführungsbeispiel wird die Blockadresse den oben beschriebenen Speicherblöcken zugeordnet, um die Auswahlfunktion auszuführen, so dass ein Ausschneiden oder elektrisches Abtrennen des fehlerhaften Speicherblocks von der Hauptspeicherschaltung elektrisch dadurch ausgeführt werden kann, dass die oben genannte Blockadresse verwendet wird. Der spezielle Herstellschritt, wie der Schritt des Einstrah lens von Laserstrahlen, und auch des Verdrahtens kann weggelassen werden.
  • (5). Der Sondierungstest kann dadurch weggelassen werden, dass ein Funktionstest ausgeführt wird, während die jeweiligen Speicherblöcke durch die Steuerschaltung spezifiziert werden. Demgemäß kann ein höherer Testwirkungsgrad erzielt werden, und es kann auch das Auftreten von Defekten vermieden werden, wie sie durch Testen der Elektroden der jeweiligen Schaltungsblöcke verursacht werden, d.h. ein Zerstören von Elektroden. Infolgedessen kann die Herstellausbeute für ein integriertes Halbleiter-Schaltungsbauteil verbessert werden.
  • (6). Der Defektabhilfeprozess kann mit höherem Wirkungsgrad dadurch ausgeführt werden, dass das dem fehlerhaften Speicherblock entsprechende Adressensignal (Blockadresse) ausgegeben wird.
  • Als detaillierte Anordnung eines einzelnen Speicherblocks kann nicht nur das oben beschriebene, gemeinsam genutzte Messverstärkersystem verwendet werden, sondern auch eine Messverstärkeranordnung, die im Endbereich der Datenleitung liegt, sowie verschiedene andere Systemtypen. Der Speicherblock kann aus dem oben genannten dynamischen RAM, aber auch einem statischen RAM aufgebaut sein. Darüber hinaus ist es auch möglich, gleichzeitig einen dynamischen RAM, einen statischen RAM und einen Masken-ROM zu verwenden.
  • Als Schaltungsblöcke mit spezieller Schaltungsfunktion können nicht nur die oben beschriebenen Speicherblöcke, sondern auch eine Peripherieschaltung verwendet werden, die ein Mikrocomputersystem bildet. In diesem Fall kann der einen Defekt enthaltende Schaltungsblock im wesentlichen dadurch vom System abgetrennt werden, dass die oben genannte Blockadresse zugeordnet wird.
  • Es sei darauf hingewiesen, dass die Erfindung in weitem Umfang auf VLSIs angewandt werden kann, die auf einem Wafergroßen Substrat aufgebaut sind.
  • Nun werden kurz die durch das oben genannte Ausführungsbeispiel erzielten Effekte beschrieben. D.h., dass das System dadurch auf einem Wafer aufgebaut werden kann, dass mehrere Schaltungsblöcke mit speziellen Schaltungsfunktionen angeordnet werden und eine Blockadresse zum Spezifizieren eines jeweiligen Schaltungsblocks zugeordnet wird. Daher ist es möglich, einen Funktionstest für einen jeweiligen Schaltungsblock durch Spezifizieren der Blockadresse auszuführen. Auch kann ein fehlerhafter oder. ausgefallener Schaltungsblock unter Verwendung der oben definierten Blockadresse praxisgerecht aus dem Hauptschaltungsblock herausgetrennt werden. Infolgedessen können die herkömmlichen Schritte zum Heraustrennen einer Verdrahtungsleitung durch zeitweiliges Einstrahlen von Laserstrahlen und zum Verdrahten der wirksamen Schaltungsblöcke weggelassen werden.

Claims (9)

1. Wafer- große integrierte Halbleiterschaltungsvorrichtung (WSI), aufweisend:
ein Wafer-großes Halbleitersubstrat mit einer einen Mittelbereich aufweisenden, im wesentlichen runden Hauptoberfläche,
mehrere Speicherblöcke (M0 bis M,29), die auf der Hauptoberfläche des Wafer-großen Halbleitersubstrats ausgebildet sind, jeweils im wesentlichen die gleiche Fläche aufweisen und im Mittelbereich der Hauptoberfläche vorgesehen sind,
mehrere Vorspeicherschaltungen (RM), die in einem peripheren Bereich der Hauptoberfläche des Wafer-großen Halbleitersubstrats um die genannten mehreren Speicherblöcke (M0 bis M29) herum ausgebildet sind und jeweils eine kleinere Fläche als ein Speicherblock (M0 bis M29) belegen, und
eine Steuerschaltung, die eingerichtet ist, das Vorhandensein eines Defekts in mindestens einem Teil irgendeines Speicherblocks zu erfassen, einen oder mehrere Vorspeicherblöcke (RM) auszuwählen, dessen oder deren Speicherkapazität genau so groß wie der genannte mindestens eine Teil des genannten irgendeinen Speicherblocks ist, das Speichern von Daten in dem genannten mindestens einen Teil des genannten irgendeinen Speicherblocks zu verhindern und die genannten Daten in den ausgewählten Vorspeicherblock bzw. die ausgewählten Vorspeicherblöcke anstelle des mindestens einen Teils des genannten irgendeinen Speicherblocks zu speichern, um dem Defekt abzuhelfen.
2. Vorrichtung nach Anspruch 1, wobei jede der Vorspeicherschaltungen (RM) im wesentlichen eine rechteckige Fläche auf der Hauptoberfläche einnimmt und jeder der Speicherblöcke (M0 bis M29) im wesentlichen eine rechteckige Fläche auf der Hauptoberfläche einnimmt.
3. Vorrichtung nach Anspruch 1 oder 2, wobei jede Vorspeicherschaltung (RM) ein Viertel der Speicherkapazität eines Speicherblocks aufweist
4. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei jede Vorspeicherschaltung (IRM) ein Speicherfeld beinhaltet.
5. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei jeder Speicherblock (M0 bis M29) ein Speicherfeld und eine Decoderschaltung beinhaltet.
6. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei jede Vorspeicherschaltung (RM) ein Speicherfeld und eine Decoderschaltung beinhaltet.
7. Vorrichtung nach Anspruch 1, wobei sowohl die Vorspeicherschaltungen (RM) als auch die Speicherblöcke Speicher mit wahlfreiem Zugriff sind.
8. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei den jeweiligen Speicherblöcken (M0 bis M29) Blockadressen zugeordnet sind und die Steuerschaltung eingerichtet ist, die dem Speicherblock (M0 bis M29) mit dem Defekt entsprechende Blockadresse auszugeben.
9. Vorrichtung nach einem der vorhergehenden Ansprüche, wobei Blockadressen so zugeordnet sind, daß die Auswahlfunktion unter Verwendung der Blockadressen ausgeführt werden kann.
DE3856019T 1987-04-22 1988-04-08 Integrierte Halbleiterschaltungen Vorrichtung von Scheibengrösse Expired - Fee Related DE3856019T2 (de)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
JP62097330A JPS63263734A (ja) 1987-04-22 1987-04-22 半導体集積回路の実装装置
JP62097331A JPS63263735A (ja) 1987-04-22 1987-04-22 半導体集積回路の実装装置
JP62097326A JPS63263747A (ja) 1987-04-22 1987-04-22 実装基板の製造方法
JP62097329A JPS63263736A (ja) 1987-04-22 1987-04-22 半導体装置
JP62099779A JPS63266700A (ja) 1987-04-24 1987-04-24 ウエハ大半導体集積回路装置

Publications (2)

Publication Number Publication Date
DE3856019D1 DE3856019D1 (de) 1997-10-09
DE3856019T2 true DE3856019T2 (de) 1998-04-02

Family

ID=27525857

Family Applications (2)

Application Number Title Priority Date Filing Date
DE88303160T Expired - Fee Related DE3882074T2 (de) 1987-04-22 1988-04-08 Verpackung von integrierten Halbleiterschaltungen.
DE3856019T Expired - Fee Related DE3856019T2 (de) 1987-04-22 1988-04-08 Integrierte Halbleiterschaltungen Vorrichtung von Scheibengrösse

Family Applications Before (1)

Application Number Title Priority Date Filing Date
DE88303160T Expired - Fee Related DE3882074T2 (de) 1987-04-22 1988-04-08 Verpackung von integrierten Halbleiterschaltungen.

Country Status (5)

Country Link
EP (2) EP0516185B1 (de)
KR (2) KR960012649B1 (de)
DE (2) DE3882074T2 (de)
HK (2) HK28096A (de)
SG (1) SG36588G (de)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5598031A (en) * 1993-06-23 1997-01-28 Vlsi Technology, Inc. Electrically and thermally enhanced package using a separate silicon substrate
EP0705485A1 (de) * 1993-06-23 1996-04-10 Vlsi Technology, Inc. Elektrisch und thermisch verbesserte packung durch benutzung eines separaten siliziumsubstrats
KR19980064369A (ko) * 1996-12-19 1998-10-07 윌리엄비.켐플러 메모리 모듈, 메모리 탑 및 메모리 모듈 구성 방법
JP2001102523A (ja) * 1999-09-28 2001-04-13 Sony Corp 薄膜デバイスおよびその製造方法
JP2003229517A (ja) * 2002-01-31 2003-08-15 Fujitsu Hitachi Plasma Display Ltd 半導体チップ実装基板及びフラットディスプレイ

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3908155A (en) * 1974-04-19 1975-09-23 Ibm Wafer circuit package
DE2611749C3 (de) * 1976-03-19 1980-11-13 Siemens Ag, 1000 Berlin Und 8000 Muenchen Halbleiteranordnung mit einem über Spannbolzen durch Druck kontaktierbaren Halbleiterbauelement
JPS5618439A (en) * 1979-07-25 1981-02-21 Fujitsu Ltd Semiconductor device consisting of different ic
JPH0620107B2 (ja) * 1985-09-25 1994-03-16 日本電気株式会社 半導体装置

Also Published As

Publication number Publication date
EP0288186A3 (en) 1990-05-23
DE3882074D1 (de) 1993-08-05
EP0516185A2 (de) 1992-12-02
EP0516185B1 (de) 1997-09-03
KR880013223A (ko) 1988-11-30
HK28096A (en) 1996-02-23
KR930020560A (ko) 1993-10-20
KR970001885B1 (en) 1997-02-18
EP0516185A3 (en) 1993-03-17
KR960012649B1 (en) 1996-09-23
HK1003348A1 (en) 1998-10-23
DE3856019D1 (de) 1997-10-09
SG36588G (en) 1995-09-01
EP0288186A2 (de) 1988-10-26
DE3882074T2 (de) 1993-10-07
EP0288186B1 (de) 1993-06-30

Similar Documents

Publication Publication Date Title
DE69133450T2 (de) Redundanz-Aufstellung zur Beseitigung von Defekten in einer Speicheranordnung
DE4001223C2 (de)
DE69322608T2 (de) Programmierbare logische Vorrichtungen mit Ersatzschaltungen zum Ersatz von Defekten
DE69825378T2 (de) Dimensionsprogrammierbare Sicherungsbanken und Verfahren zu seiner Herstellung
DE4341692C2 (de) Reihenredundanzschaltkreis für eine Halbleiter-Speichervorrichtung
DE68928112T2 (de) Masken-rom mit Ersatzspeicherzellen
DE4236099C2 (de) Redundanzspalten-Schaltkreis für eine Halbleiter-Speichervorrichtung
DE3751002T2 (de) Halbleiterspeicher.
DE69411532T2 (de) Verfahren zur Programmierung von Redundanzregistern in einer Zeilenredundanzschaltung für einen Halbleiterspeicherbaustein
DE10206720A1 (de) System und Verfahren zum Betreiben eines programmierbaren Zählers für Spaltenversagen bei Redundanzzuordnung
DE3724509A1 (de) Dynamischer ram
DE4111708C2 (de)
DE4006285C2 (de)
DE2128790A1 (de) Einrichtung zum Verwenden mehrerer betriebsfähiger Schaltungen in einem in tegrierten Schaltungsplättchen
DE69907997T2 (de) Halbleiterspeicherschaltung mit Redundanz
DE4441183A1 (de) Zeilenredundanzschaltkreis und -Verfahren für eine Halbleiterspeichervorrichtung mit einem doppelten Zeilendekoder
DE3626803A1 (de) Halbleiterspeichereinrichtung mit einer redundanzschaltung
DE3919185C2 (de)
DE3827174A1 (de) Halbleiter-speichervorrichtung
EP1444699B1 (de) Verfahren zur rekonfiguration eines speichers
DE69430890T2 (de) Halbleiterspeichergerät mit Redundanz
DE69324020T2 (de) Halbleiterspeicher mit redundanter Schaltung
DE3856019T2 (de) Integrierte Halbleiterschaltungen Vorrichtung von Scheibengrösse
DE102004028340A1 (de) Verringern von Speicherausfällen in integrierten Schaltungen
DE102005004379B4 (de) Speicherbauelement und Verfahren zum Testen von Speicherbauelementen mit reparaturfähiger Redundanz

Legal Events

Date Code Title Description
8364 No opposition during term of opposition
8339 Ceased/non-payment of the annual fee