KR19980064369A - 메모리 모듈, 메모리 탑 및 메모리 모듈 구성 방법 - Google Patents

메모리 모듈, 메모리 탑 및 메모리 모듈 구성 방법 Download PDF

Info

Publication number
KR19980064369A
KR19980064369A KR1019970070642A KR19970070642A KR19980064369A KR 19980064369 A KR19980064369 A KR 19980064369A KR 1019970070642 A KR1019970070642 A KR 1019970070642A KR 19970070642 A KR19970070642 A KR 19970070642A KR 19980064369 A KR19980064369 A KR 19980064369A
Authority
KR
South Korea
Prior art keywords
board
memory module
memory
interface connection
interface
Prior art date
Application number
KR1019970070642A
Other languages
English (en)
Inventor
보글리윌버씨.
Original Assignee
윌리엄비.켐플러
텍사스인스트루먼츠인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 윌리엄비.켐플러, 텍사스인스트루먼츠인코포레이티드 filed Critical 윌리엄비.켐플러
Publication of KR19980064369A publication Critical patent/KR19980064369A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F12/00—Accessing, addressing or allocating within memory systems or architectures
    • G06F12/02—Addressing or allocation; Relocation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Semiconductor Memories (AREA)
  • Memory System (AREA)

Abstract

메모리 모듈(10)의 외주변을 형성하는 외부 실드(12)를 갖는 메모리 모듈(10)이 제공된다. 보드(14)는 외부 실드(12) 내에 배치되고 외부 실드(12)와 동일 공간에 걸쳐 있어 메모리 모듈(10)의 외부 및 내부를 정하고 있다. 복수의 메모리 장치(16)는 보드(14)에 접속되고, 외부 내에, 외부 실드(12)와 보드(14)간에 배치된다. 보드(14)는 메모리 장치(15)로 및 이로부터 정보를 전달하도록 동작한다. 인터페이스 접속부(22)는 내부 내에 배치되어 메모리 모듈(10)로 및 이로부터 정보를 전달하도록 동작한다. 제1 인터페이스 구동기(18)는 인터페이스 접속부(22)로부터 보드(14)로 정보를 전달하도록 인터페이스 접속부와 보드간에 접속된다. 제2 인터페이스 구동기(20)는 보드(14)로부터 인터페이스 접속부(22)로 정보를 전달하도록 인터페이스 접속부(22)와 보드(14)간에 접속된다. 파워 분배 스트립(24)은 파워를 보드(14)에 공급하도록 내부 내에 배치되고 보드(14)에 접속된다. 복수의 메모리 모듈(10)을 쌓아 올려 메모리 탑(50)을 형성할 수 있다.

Description

메모리 모듈, 메모리 탑 및 메모리 모듈 구성 방법
본 발명은 일반적으로 전자 시스템에 관한 것으로, 특히 고속 및 고밀도 시스템용 메모리 모듈에 관한 것이다.
컴퓨터 및 기타 다른 전자 시스템은 시스템 메모리를 점점 더 요구하고 있다. 이것은 고성능 프로세서 및 병렬 처리 시스템 구조에서 특히 그러하다. 전자장치는 이들의 프로세서 및 소프트웨어 응용을 지원하도록 DRAM과 같은 기가 바이트 이상의 주 메모리를 포함할 것으로 예상하고 있다. 이러한 시스템에 필요한 메모리 공간을 제공하는 것에는 속도, 밀도, 파워 소비, 파워 분배, 상호접속, 인터페이스 및 물리공간을 처리함에 따른 문제가 발생한다. 큰 메모리 공간에 의해 발생된 문제를 처리하는 일부 종래 방법은 대량의 메모리 장치간 통신을 제공하는 단일 버스 구조인 RAMBUS를 포함한다. 그러나, RAMBUS 방식은 대역폭에 제한이 있고 유지비용이 높아 이 RAMBUS로는 최대 가용 버스 데이터 전송 속도를 사용할 수 없다.
본 발명에 따라서, 종래의 메모리 모듈의 문제 및 단점을 실제적으로 감소 혹은 제거하는 고속 및 고밀도 시스템용 메모리 모듈이 제공된다.
본 발명의 일 실시예에 따라서, 메모리 모듈의 외주변을 형성하는 외부 실드(shield)를 갖는 메모리 모듈이 제공된다. 보드는 상기 외부 실드 안쪽에 배치되어 있고 메모리 모듈의 외부 및 내부를 정하도록 외부 실드와 동일한 공간에 걸쳐 있다. 복수의 메모리 장치는 보드에 접속되고, 외부 내에서, 외부 실드와 보드 사이에 배치된다. 보드는 메모리 장치에 및 이로부터 정보를 전달하도록 동작한다. 인터페이스 접속부는 내부 내에 배치되어, 메모리 모듈로 및 이로부터 정보를 전달하도록 동작한다. 제1 인터페이스 구동부는 인터페이스 접속부로부터 보드로 정보를 전달하도록 인터페이스 접속부와 보드간에 접속된다. 제2 인터페이스 구동기는 보드로부터 인터페이스 접속부로 정보를 전달하도록 인터페이스 접속부와 보드 사이에 접속된다. 파워 분배 스트립은 내부 내에 배치되어 보드에 접속됨으로써 파워를 보드에 공급한다. 본 발명의 한 특징에 따라서, 복수의 이들 메모리 모듈을 쌓아 올려 메모리 탑을 형성할 수 있다.
본 발명의 기술적 이점은 낮은 물리적 잠재로 고성능 시스템이 필요로 하는 높은 대역폭의 데이터를 공급하는 메모리 모듈 서브시스템을 제공한다는 것이다.
본 발명의 보다 완벽한 이해 및 이의 이점은 동일 요소에 참조부호를 할당한 첨부한 도면과 함께 취해진 다음의 설명을 참조하여 취할 수 있다.
도 1은 본 발명에서 교시된 바와 따라 구성된 메모리 모듈의 일 실시예의 블록도.
도 2는 본 발명에서 교시된 바와 따라 구성된 메모리 모듈의 또 다른 실시예의 블록도.
도 3은 본 발명에서 교시된 바와 따라 구성된 메모리 모듈의 또 다른 실시예의 블록도.
도 4의 (a)는 본 발명에서 교시된 바에 따른 복수의 메모리 모듈의 탑 조립체의 실시예에 대한 블록도.
도 4의 (b)는 도 4의 (a)의 일부를 확대한 도면.
도면의 주요 부분에 대한 부호의 설명
10, 30, 52 : 메모리 모듈
12 : 외부 실드
14 : 가요성 보드
16, 38 : 메모리 장치
18, 20, 42 : 인터페이스 구동기
36 : 보드
도 1은 전체를 10으로 표시한, 본 발명에서 교시된 바에 따라 구성된 메모리 모듈의 일 실시예의 블록도이다. 메모리 모듈(10)은 복수의 메모리 장치(16)를 위한 수용기를 형성하는 외부 실드(12) 및 가요성 보드(14)를 포함한다. 외부 실드(12)는 메모리 장치(16) 사이로 공기 혹은 유체가 통과하는, 냉각 수용기의 경계부를 또한 형성할 수 있다. 도시된 바와 같이, 복수의 메모리 장치(16)는 가요성 보드(14)에 접속되고, 이어서 인터페이스(I/F) 구동기(18) 및 인터페이스 구동기(20)에 접속된다. 인터페이스 구동기(18) 및 인터페이스 구동기(20)는 인터페이스 접속부(22)에 접속된다. 본 발명의 일 실시예에서, 인터페이스 접속부(22)는 메모리 모듈(10)로 및 이로부터 정보를 전달하는 광섬유를 포함한다. 인터페이스 구동기(18)는 인터페이스 접속부(22)로부터 가요성 보드(14)로 해서 적당한 메모리 장치(16)로 정보를 전달하도록 동작한다. 역으로, 인터페이스 구동기(20)는 메모리 장치(16)로부터 가요성 보드(14)를 통해서 인터페이스 접속부(22)로 정보를 전달하도록 동작한다. 메모리 모듈(10)은 가요성 보드(14)에 파워를 공급하는 파워 분배 스트립(24)을 더 포함한다.
동작중에 메모리 모듈(10)은 가요성 보드(14), 인터페이스 구동기(18), 인터페이스 구동기(20) 및 인터페이스 접속부(22)를 통해서 메모리 장치(16)에 대한 인터페이스를 제공한다. 높은 동작 속도에서, 여러 메모리 장치(16)에 신호 및 클럭을 분배함에 있어 위상 록 루프 혹은 다른 적합한 동기화 방식을 이용할 수 있다.
일반적으로, 본 발명은 가요성 광 케이블을 사용하여 인터페이스 구동기 주위에 SDRAM과 같은 메모리 장치를 설치한다. 100MHz에서, 메모리 장치간 기본적인 시프트를 약 400psec 이하로 할 수 있어, 클럭이나 데이터를 시프트할 필요성이 전혀 없다. 500MHz 속도에서, 위상 록 루프 클럭 분배를 사용할 수 있다. 예를 들면 데이터는 인터페이스 구동기에서 멀티플렉스될 수 있다. 이때, 예를 들면 소형 컴퓨터 인터페이스(SCI) 규격에 의해 명시된 광 인터페이스에 갈륨비소(GaAs) 레이저 드라이브를 사용하여, 일방향 인터페이스에서 한 메모리 모듈에서 다음 모듈로 데이터를 전달시킬 수 있다. 하나의 메모리 모듈 내에 메모리 장치를 배치함에 있어 복수의 메모리 장치를 단일의 인터페이스 구동기 주위에 배치할 수 있다. 그러면 3차원 패키징 개념과 유사하게, 도 4에 도시한 바와 같이, 메모리 모듈들을 탑으로 쌓아 올릴 수 있다. 이들 쌓아 올린 것은 많은 메모리 모듈 높이가 될 수 있다. 메모리 모듈은 이들을 관통하는 제2 광섬유를 통해 광 경로의 방향을 재설정하는 단말기(terminator)를 탑의 마지막 메모리 모듈이 갖도록 예를 들면 한 단(end)을 다른 단에 이어서 설치할 수 있다. 언급한 바와 같이, 메모리 모듈은 메모리 모듈의 내부를 따라, 파워 방출면의 일부로도 작용하는 박층으로 된 평탄한 파워 버스를 가질 수 있다. 메모리 탑은 강제 통풍이나 액체 냉각을 용이하게 하도록 에워싸도록 될 수 있다. 메모리 탑은 단일 혹은 별도의 제어기와 직렬로 혹은 병렬로 함께 결합될 수 있다. 본 발명의 이들 메모리 모듈은 속도, 밀도, 파워 방출, 파워 분배, 상호접속, 인터페이스 및 물리적 공간의 문제들을 처리하는 이점을 제공한다.
도 2는 본 발명에서 교시된 바에 따라 구성된, 전체를 26으로 표시한 메모리 모듈의 또 다른 실시예의 블록도이다. 도시한 바와 같이, 메모리 모듈(26)은 도 1과 유사하며, 외부 실드(12), 가요성 보드(14), 및 복수의 메모리 장치(16)를 포함한다. 메모리 모듈(26)은 또한 인터페이스 구동기(18), 인터페이스 구동기(20) 및 인터페이스 접속부(22)를 포함한다. 더욱이, 메모리 모듈(26)은 파워 분배 스트립(24)을 포함한다. 이들 요소들은 도 1의 실시예와 동일한 방식으로 메모리 장치(16)에 대한 액세스를 제공하도록 동작한다. 도 2의 메모리 모듈(26)과 도 1의 메모리 모듈(10)간 차이는 메모리 모듈(26)이 대량의 메모리 장치(16)를 갖는다는 것이다. 그러나, 소망하는 응용에 적합한 메모리 장치(16) 개수를 변경한 메모리 모듈을 본 발명에 따라 구성할 수 있음을 이해해야 한다.
도 3은 본 발명에서 교시된 바에 따라 구성된, 전체를 30으로 표시한 메모리 모듈의 또 다른 실시예의 블록도이다. 메모리 모듈(30)은 경우에 따라서 도 1 및 도 2에 도시한 원형보다 저비용으로 제작될 수 있는 정사각 형상을 갖는다. 메모리 모듈(30)은 메모리 모듈(30)의 모서리에서 부분적으로 복수의 냉각 영역을 정하는 외부 실드(32)를 포함한다. 보드(36)는 복수의 메모리 장치(38)가 접속된 내면을 정한다. 상기 기술된 실시예와 유사하게, 구조물의 열을 방출하기 위해서 메모리 장치(38) 사이로 해서 냉각 영역(34)을 통해 공기 혹은 유체가 통과할 수 있다. 인터페이스 구동기(40) 및 인터페이스 구동기(42)는 보드(36)에 접속되며 인터페이스 접속부(44)에도 접속된다. 본 발명의 일 실시예에서, 인터페이스 접속부(44)는 정보를 메모리 모듈(30)로 및 이로부터 전달하는 광섬유를 포함한다. 인터페이스 구동기(40)는 인터페이스 접속부(44)로부터 보드(36)로 해서 적합한 메모리 장치(38)로 정보의 전달을 제공한다. 인터페이스 구동기(42)는 메모리 장치(38) 및 메모리 보드(36)로부터 인터페이스 접속부(44)로 정보의 전달을 제공한다. 메모리 모듈(30)은 파워를 보드(36) 및 메모리 장치(38)로 제공하는 파워 분배 스트립(46)을 더 포함한다.
도 4는 본 발명에서 교시된 바에 따라, 전체를 50으로 표시한 메모리 모듈의 메모리 탑 조립체의 일 실시예의 블록도이다. 메모리 탑 조립체(50)는 서로 적층 및 접속된 복수의 개별 메모리 모듈(52)을 포함한다. 각각의 메모리 모듈(52)은 광섬유로 일방향 내부 메모리 통신 인터페이스를 갖는 구조이다. 이때 광섬유는 모든 메모리 모듈(52)을 지나, 신호를 다시 메모리 모듈(52)을 통해 하향 복귀시킴으로써 끝난다. 그러면 메모리 모듈(52)은 메모리 버스를 따라 컴퓨터 시스템의 나머지 부분들과 통신한다. 본 발명의 이 메모리 탑 모듈 조립체(50)에 의해서 비교적 작은 물리적 영역에 많은 양의 주 메모리를 수용할 수 있다. 예를 들면 22인치 X 22인치 X 4인치 영역에 512 기가 바이트의 주 메모리를 수용할 수 있을 것이다.
본 발명에 대해 상세히 설명하였으나, 첨부된 청구범위에 의해서 정해진 본 발명의 정신 및 범위에서 벗어남이 없이 여러 가지 변경, 대치 및 개조를 행할 수 있음을 알아야 한다.

Claims (20)

  1. 메모리 모듈에 있어서,
    상기 메모리 모듈의 외주변을 형성하는 외부 실드(shield);
    상기 외부 실드 내부에 배치되고, 상기 외부 실드와 동일 공간에 걸쳐 있으며 상기 메모리 모듈의 외부와 내부를 정하는 보드;
    상기 보드에 접속되고, 상기 외부 내에서, 상기 외부 실드와 상기 보드 사이에 배치되어 있는 것으로서, 이들로부터 및 이들에 정보를 전달하도록 상기 보드가 동작하는 복수의 메모리 장치;
    상기 메모리 모듈에 및 이로부터 정보를 전달하도록 동작하는, 상기 내부 내에 배치된 인터페이스 접속부;
    상기 인터페이스 접속부와 상기 보드간에 접속되고, 상기 인터페이스 접속부로부터 상기 보드로 정보를 전달하도록 동작하는 제1 인터페이스 구동기;
    상기 인터페이스 접속부와 상기 보드간에 접속되고, 상기 보드로부터 상기 인터페이스 접속부로 정보를 전달하도록 동작하는 제2 인터페이스 구동기; 및
    상기 내부 내에 배치되고 상기 보드에 접속되어, 상기 보드에 파워를 공급하도록 동작하는 파워 분배 스트립
    을 포함하는 것을 특징으로 하는 메모리 모듈.
  2. 제1항에 있어서, 상기 인터페이스 접속부는 광섬유를 포함하는 것을 특징으로 하는 메모리 모듈.
  3. 제1항에 있어서, 상기 외부 실드는 원통형상이며, 상기 보드는 원통형상의 가요성 보드를 포함하는 것을 특징으로 하는 메모리 모듈.
  4. 제1항에 있어서, 상기 외부 실드 및 상기 보드는 직사각 형상인 것을 특징으로 하는 메모리 모듈.
  5. 제1항에 있어서, 상기 인터페이스 접속부는 제2 메모리 모듈에 접속되어 메모리 탑을 형성하는 것을 특징으로 하는 메모리 모듈.
  6. 제1항에 있어서, 공기는 상기 메모리 모듈을 냉각시키도록 상기 메모리 모듈의 상기 외부를 통해 순환되는 것을 특징으로 하는 메모리 모듈.
  7. 제1항에 있어서, 냉각 유체는 상기 메모리 모듈을 냉각시키도록 상기 메모리 모듈의 상기 외부를 통해 순환되는 것을 특징으로 하는 메모리 모듈.
  8. 제1항에 있어서, 상기 복수의 메모리 모듈은 DRAM 모듈을 포함하는 것을 특징으로 하는 메모리 모듈.
  9. 제1항에 있어서, 상기 복수의 메모리 모듈은 SDRAM 모듈을 포함하는 것을 특징으로 하는 메모리 모듈.
  10. 메모리 탑에 있어서,
    메모리 모듈의 외주변을 형성하는 외부 실드;
    상기 외부 실드 내부에 배치되고, 상기 외부 실드와 동일 공간에 걸쳐 있으며 상기 메모리 모듈의 외부와 내부를 정하는 보드;
    상기 보드에 접속되고 상기 외부 내에서, 상기 외부 실드와 상기 보드 사이에 배치되어 있는 것으로서, 이들로부터 및 이들에 정보를 전달하도록 상기 보드가 동작하는 복수의 메모리 장치;
    상기 메모리 모듈에 및 이로부터 정보를 전달하도록 동작하는 상기 내부 내에 배치된 인터페이스 접속부;
    상기 인터페이스 접속부와 상기 보드간에 접속되고, 상기 인터페이스 접속부로부터 상기 보드로 정보를 전달하도록 동작하는 제1 인터페이스 구동기;
    상기 인터페이스 접속부와 상기 보드간에 접속되고, 상기 보드로부터 상기 인터페이스 접속부로 정보를 전달하도록 동작하는 제2 인터페이스 구동기; 및
    상기 내부 내에 배치되고 상기 보드에 접속되어, 상기 보드에 파워를 공급하도록 동작하는 파워 분배 스트립
    을 포함하는 각각의 메모리 모듈을 상호접속한 복수의 메모리 모듈
    을 포함하며,
    상단 메모리 모듈 스스로, 상기 메모리 탑의 하단에서 상단으로 이어서 상단에서 하단으로 단일 방향으로 상기 메모리 탑을 관통하는 통신 경로를 형성하도록 루프를 형성한 상태에서, 상기 각각의 메모리 모듈의 인터페이스 접속부는 인접한 메모리 모듈들의 인터페이스 접속부에 접속된 것
    을 특징으로 하는 메모리 탑.
  11. 제10항에 있어서, 상기 메모리 모듈 각각의 상기 인터페이스 접속부는 광섬유를 포함하는 것을 특징으로 하는 메모리 탑.
  12. 메모리 모듈을 구성하는 방법에 있어서,
    외부 실드와 동일 공간에 걸쳐 이 외부 실드 내부에 보드를 배치시킴으로서 메모리 장치를 위한, 내부 및 외부를 갖는 수용기를 형성하는 단계;
    복수의 메모리 장치에 및 이들로부터 정보를 전달하도록 동작하는 상기 보드에 상기 복수의 메모리 장치를 접속하고 상기 외부 내에 상기 메모리 장치를 배치하는 단계;
    상기 메모리 모듈에 및 이로부터 정보를 전달하도록 동작하는 인터페이스 접속부를 상기 내부 내에 배치하는 단계;
    상기 인터페이스 접속부로부터 상기 보드로 정보를 전달하도록 동작하는 제1 인터페이스 구동기를 상기 인터페이스 접속부와 상기 보드 사이에 접속하는 단계;
    상기 보드로부터 상기 인터페이스 접속부로 정보를 전달하도록 동작하는 제2 인터페이스 구동기를 상기 인터페이스 접속부와 상기 보드 사이에 접속하는 단계; 및
    상기 보드에 접속되어 이 보드에 파워를 제공하도록 동작하는 파워 분배 스트립을 상기 내부 내에 배치하는 단계
    를 포함하는 것을 특징으로 하는 메모리 모듈 구성 방법.
  13. 제12항에 있어서, 상기 인터페이스 접속부는 광섬유로부터 형성되는 것을 특징으로 하는 메모리 모듈 구성 방법.
  14. 제12항에 있어서, 상기 수용기를 형성하는 단계는 상기 외부 실드를 원통형상으로 형성하는 단계, 및 상기 보드를 가요성 보드로부터 그리고 원통형상으로 형성하는 단계를 포함하는 것을 특징으로 하는 메모리 모듈 구성 방법.
  15. 제12항에 있어서, 상기 수용기를 형성하는 단계는 상기 외부 실드 및 상기 보드를 직사각 형상으로 형성하는 단계를 포함하는 것을 특징으로 하는 메모리 모듈 구성 방법.
  16. 제12항에 있어서, 상기 인터페이스 접속부를 제2 메모리 모듈에 접속하여 메모리 탑을 형성하는 단계를 더 포함하는 것을 특징으로 하는 메모리 모듈 구성 방법.
  17. 제12항에 있어서, 상기 메모리 모듈을 냉각시키도록 상기 메모리 모듈의 상기 외부를 통해 공기를 순환시키는 단계를 더 포함하는 것을 특징으로 하는 메모리 모듈 구성 방법.
  18. 제12항에 있어서, 상기 메모리 모듈을 냉각시키도록 상기 메모리 모듈의 상기 외부를 통해 냉각 유체를 순환시키는 단계를 더 포함하는 것을 특징으로 하는 메모리 모듈 구성 방법.
  19. 제12항에 있어서, 상기 복수의 메모리 모듈은 DRAM 모듈을 포함하는 것을 특징으로 하는 메모리 모듈 구성 방법.
  20. 제12항에 있어서, 상기 복수의 메모리 모듈은 SDRAM 모듈을 포함하는 것을 특징으로 하는 메모리 모듈 구성 방법.
KR1019970070642A 1996-12-19 1997-12-19 메모리 모듈, 메모리 탑 및 메모리 모듈 구성 방법 KR19980064369A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US3351096P 1996-12-19 1996-12-19
US60/033,510 1996-12-19

Publications (1)

Publication Number Publication Date
KR19980064369A true KR19980064369A (ko) 1998-10-07

Family

ID=21870811

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019970070642A KR19980064369A (ko) 1996-12-19 1997-12-19 메모리 모듈, 메모리 탑 및 메모리 모듈 구성 방법

Country Status (4)

Country Link
EP (1) EP0849738A3 (ko)
JP (1) JPH10247380A (ko)
KR (1) KR19980064369A (ko)
TW (1) TW386199B (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100688515B1 (ko) 2005-01-06 2007-03-02 삼성전자주식회사 메모리 모듈 및 시스템
US9343449B2 (en) 2012-07-06 2016-05-17 Nvidia Corporation Alternative 3D stacking scheme for DRAMs atop GPUs

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3908155A (en) * 1974-04-19 1975-09-23 Ibm Wafer circuit package
KR960012649B1 (en) * 1987-04-22 1996-09-23 Hitachi Ltd Wafer scale or full wafer memory system, package, method thereof and wafer processing method employed therein

Also Published As

Publication number Publication date
EP0849738A2 (en) 1998-06-24
TW386199B (en) 2000-04-01
JPH10247380A (ja) 1998-09-14
EP0849738A3 (en) 1999-04-21

Similar Documents

Publication Publication Date Title
KR101574358B1 (ko) 메모리 모듈
US5790384A (en) Bare die multiple dies for direct attach
CN101836290B (zh) 具有设备间和设备内光学互连的三维管芯叠层
KR101089445B1 (ko) 스택 외부 측 상에 고전력 칩을 갖는 칩 스택
US20190307014A1 (en) Technolgies for millimeter wave rack interconnects
US5317477A (en) High density interconnection assembly
US20070290315A1 (en) Chip system architecture for performance enhancement, power reduction and cost reduction
US20060050496A1 (en) Thin module system and method
WO2003090505A3 (en) Data center energy management system
US20020156538A1 (en) Data processing system and associated control chip and printed circuit board
EP0505029A2 (en) Multi-processor computer system
US4858072A (en) Interconnection system for integrated circuit chips
US6005771A (en) Electronics cooling technique for spacecraft modules
US4937659A (en) Interconnection system for integrated circuit chips
CN113946290B (zh) 基于三维异质集成的存储器件以及存储系统
KR19980064369A (ko) 메모리 모듈, 메모리 탑 및 메모리 모듈 구성 방법
US4955131A (en) Method of building a variety of complex high performance IC devices
US6392896B1 (en) Semiconductor package containing multiple memory units
US6952352B2 (en) Integrated circuit chip package with formable intermediate 3D wiring structure
Tewksbury et al. Communication network issues and high-density interconnects in large-scale distributed computing systems
US20190173211A1 (en) Memory and power mezzanine connectors
US9281302B2 (en) Implementing inverted master-slave 3D semiconductor stack
US6061238A (en) Information processing apparatus, method of arranging components of the apparatus, and heat sink
US20090268422A1 (en) Scalable electronic package assembly for memory devices and other terminated bus structures
CN220456396U (zh) 一种封装盒、扩展架和量子计算设备

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid