CN100495695C - 阵列线路基板 - Google Patents

阵列线路基板 Download PDF

Info

Publication number
CN100495695C
CN100495695C CNB2006101110235A CN200610111023A CN100495695C CN 100495695 C CN100495695 C CN 100495695C CN B2006101110235 A CNB2006101110235 A CN B2006101110235A CN 200610111023 A CN200610111023 A CN 200610111023A CN 100495695 C CN100495695 C CN 100495695C
Authority
CN
China
Prior art keywords
wire
base board
bonding wire
glutinous
weldering
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CNB2006101110235A
Other languages
English (en)
Other versions
CN101123240A (zh
Inventor
陈盈志
田云翔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CNB2006101110235A priority Critical patent/CN100495695C/zh
Publication of CN101123240A publication Critical patent/CN101123240A/zh
Application granted granted Critical
Publication of CN100495695C publication Critical patent/CN100495695C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits

Abstract

本发明公开一种阵列线路基板，其包括多个基板单元、多条焊不黏测试线路与多个切割窗。这些基板单元分别具有多个打线接合垫以及多个电镀线，且这些电镀线是分别连接对应的这些打线接合垫，其中在这些电镀线中有至少一条为测试线。这些焊不黏测试线路分别配置于相邻两基板单元之间，并将测试线连接至一测试接点。这些切割窗位于这些基板单元中，这些切割窗分别切断除了测试线之外的这些电镀线，且未切断这些焊不黏测试线路。

Description

阵列线路基板
【技术领域】
本发明涉及一种阵列线路基板，特别是有关于一种适用于焊不黏测试的阵列线路基板。
【背景技术】
在半导体产业中，集成电路(integrated circuits，IC)的生产主要可分为三个阶段：集成电路的设计(IC design)、集成电路的制作(ICprocess)及集成电路的封装(IC package)。在集成电路的制作中，芯片(die)是经由晶圆(wafer)制作、形成集成电路以及切割晶圆(wafersawing)等步骤而完成。晶圆具有一主动面(active surface)，其泛指晶圆的具有主动元件(active device)的表面。在晶圆的集成电路完成之后，晶圆的主动面还配置有多个焊垫(bonding pad)，以使最终由晶圆切割所形成的芯片，可以经由这些焊垫而向外电性连接于一承载器(carrier)。例如，承载器可以是一导线架(leadframe)或一封装基板(package substrate)，而芯片可以打线接合(wire bonding)或以覆晶接合(flip chip bonding)的方式连接至承载器上，使得芯片的这些焊垫可分别电性连接于承载器的多个接点，以构成一芯片封装体。
就打线接合技术(wire bonding technology)而言，当芯片以一胶层(epoxy)黏着在封装基板上之后，接着利用热压合(thermalcompression)焊接或超音波焊接的方式使得各个焊线(bonding wire)的两端分别连接至芯片与封装基板上，以使得芯片与封装基板彼此电性连接。在上述打线接合的制程中，焊线的两端是否良好地焊接于芯片的焊垫和封装基板的接点上，关系着芯片封装体能否正常运作，而这也正是进行焊不黏测试(non-stick test)的目的。
请参考图1所示，它是现有技术中的一种阵列线路基板的俯视示意图。现有阵列线路基板100包括有多个基板单元110、多个第一电镀线120与多个切割窗130，而芯片10(仅绘示一个芯片)配置于基板单元110上，并借助焊线12与基板单元110上的打线接合垫112电性连接。其中，相邻的基板单元110之间是以方格状的第一电镀线120相隔，且每一基板单元110内具有多个第二电镀线114，以分别将打线接合垫112电性连接至相邻侧的第一电镀线120，并使测试信号可经由第一电镀线120上的测试接点122到达第二电镀线114，再由第二电镀线114传导至与其相连接的打线接合垫112与芯片10上的焊垫。
当通过将此测试信号回报至焊不黏测试系统之后，系统可以判断焊线12是否焊接在芯片10的焊垫上。然而，如图1所示，当切割窗130将第二电镀线114切断，甚至将第一电镀线120也切断时，将使得焊不黏测试机制完全失效，造成测试信号无法经由完整的第一电镀线120传回至测试接点122。若以人工目视的方式取代测试系统进行检测，以发现是否有焊不黏的现象发生时，由于人工目视的准确性较低且必须在打线接合制程完成后才可进行，因此现有的目测焊不黏技术的准确性不佳且存在无法及时发现焊不黏的问题。
【发明内容】
本发明的主要目的在于提供一种阵列线路基板，其可以提高焊不黏测试的准确性。
本发明的另一目的在于提供一种在打线制程中进行焊不黏测试的方法，其主要是在打线制程中对检测阵列线路基板上的焊线与芯片及打线接合垫的焊接状况进行及时检测，从而可以及时发现焊不黏的问题。
为达成上述目的，本发明采用如下技术方案：一种阵列线路基板，其包括多个基板单元、多条焊不黏测试线路与多个切割窗，其中这些基板单元分别具有多个打线接合垫以及多个电镀线，且这些电镀线是分别与这些打线接合垫相互对应连接，在这些电镀线中至少有一条为测试线；这些焊不黏测试线路是分别配置于相邻两基板单元之间，并将测试线连接至一测试接点；这些切割窗是位于这些基板单元中，并分别切断除了测试线之外的这些电镀线，而且也未切断这些焊不黏测试线路。
本发明的阵列线路基板可以在打线制程中及时发现焊不黏的问题，其方法主要包括有以下步骤：
步骤(a)是利用一打线机将一第一焊线的第一端焊接于一芯片的其中一个焊垫上；
步骤(b)是利用打线机将第一焊线的第二端焊接于与基板上的测试线电性连接的打线接合垫上；
步骤(c)是利用打线机将一第二焊线的第一端焊接于芯片的下一个焊垫上；
步骤(d)是执行焊不黏测试，其主要是将打线机电性连接于一测试器，且该测试器是与阵列线路基板上的测试接点电性连接，如果第一焊线与第二焊线的焊接状况良好，测试器会接收到一电流信号，此时进行如下步骤；但如果测试器没有接收到一电流信号或该电流信号小于一默认值时，则表示第一焊线或第二焊线的焊接状况不良，此时需要对焊接不良处进行修检；
步骤(e)是利用打线机将第二焊线的第二端焊接于其它打线接合垫上，并切断第二焊线的第二端与打线机的连接状态；
步骤(f)是对第二焊线执行焊不黏测试，该步骤也是将打线机电性连接于一测试器上，并对打线机施加一测试电流，如果测试器无法接收到此电流信号，表示第二焊线的第二端与打线机之间的连接已完全断开，则进行下列的步骤；如果测试器有接收到此电流信号，则表示第二焊线的第二端与打线机之间的连接未完全断开，需要对第二焊线的第二端进行修检；以及
步骤(g)是重复执行步骤(c)至步骤(f)，直至芯片的所有焊垫与所有打线接合垫均一一接合并测试完成。
在上述步骤(d)中形成有一闭合电路，其由测试器、测试接点、连接测试接点与测试线之间的焊不黏测试线路、测试线、打线接合垫、第一焊线、芯片、第二焊线与打线机组成。
相较于现有技术，本发明的阵列线路基板可以提供作为焊不黏测试中测试电流流动的媒介以避免测试线路被切割窗切断而造成焊不黏测试失效，因此本发明的阵列线路基板可以使得焊不黏测试的准确性提高。此外，由于本发明的阵列线路基板可以在打线接合时立即进行焊不黏测试，因此本发明的阵列线路基板可以使得焊不黏测试能够及时发现打线接合后的焊不黏问题。
【附图说明】
图1是一种现有阵列线路基板的俯视示意图。
图2是本发明阵列线路基板的一实施例的俯视示意图。
图3是将使用图2所示的阵列线路基板与芯片进行打线接合的制程以及进行焊不黏测试的示意图。
图4是图3中的阵列线路基板与芯片进行后续的打线接合的制程以及进行焊不黏测试的示意图。
【具体实施方式】
请参考图2，它是本发明阵列线路基板的其中一实施例的俯视示意图。本实施例的阵列线路基板200包括多个基板单元210、多条焊不黏测试线路220(如图3所示)与多个切割窗230。这些基板单元210分别具有多个打线接合垫212以及多个电镀线214，且这些电镀线214是分别与这些打线接合垫212相互对应连接，而各个基板单元210的这些电镀线214中至少保留一条电镀线(以下称测试线214a)不被切割窗230切断，使其能电性连接至相邻的焊不黏测试线路220。
这些焊不黏测试线路220与电镀线214是采用现有的电镀制程而布设的导线，因此在电镀制程之后，可以直接利用电镀制程所布设的导线来作为焊不黏测试线路220及测试线214a，而不需重新在阵列线路基板200上配线。其中，焊不黏测试线路220是分别配置于相邻两基板单元210之间，并连接测试线214a至一测试接点T，以形成一完整的测试线路。值得注意的是，在电镀制程之后，位于每一基板单元210中的这些切割窗230分别切断除了测试线214a之外的这些电镀线214，但未切断这些焊不黏测试线路220。在本实施例中，这些切割窗230可以通过采用光蚀刻、湿式蚀刻或干式蚀刻的方式而形成，其用以使得除了测试线214a之外的这些电镀线214与这些焊不黏测试线路220之间形成断路。
就位置而言，在本实施例中，这些切割窗230可大致上平行于相邻的这些焊不黏测试线路220，且这些切割窗230与相邻的焊不黏测试线路220相隔约50微米。就外型而言，在本实施例中，这些切割窗230的宽度W大约为100～200微米。由于这些切割窗230是用来使得除了测试线214a之外的这些电镀线214与这些焊不黏测试线路220之间形成断路，因此在不影响上述功能的前提下，这些切割窗230的位置与外型可依照设计者的需求而有所改变，本实施例仅用以举例而非限定本发明。
以下就使用本实施例的阵列线路基板200与芯片20进行打线接合制程与焊不黏测试作一说明。请参考图3，它表示使用图2中所示的阵列线路基板而与芯片进行打线接合制程以及焊不黏测试的示意图，而为了便于以下说明，图3仅示意性地绘制出一个芯片20黏着于其中一基板单元210上。在本实施例中，打线接合制程包括下列步骤：首先，利用一打线机30将一第一焊线40的第一端42焊接在芯片20的其中一个焊垫22上；接着，为了不使第一焊线40接触芯片20的周边区域，打线机30拉出一线弧且将第一焊线40的第二端44焊接至与测试线214a电性连接的打线接合垫212a上；接着，打线机30将一第二焊线50的第一端52焊接于芯片20的下一个焊垫22上。
此时，执行焊不黏测试。由于打线机30电性连接于一具有探针62的测试器60，且探针62与测试接点T相电性连接，因此经由上述打线接合制程的第一焊线40与第二焊线50若焊接状况良好，则探针62、与探针62接触的测试接点T、连接测试接点T与测试线214a之间的焊不黏测试线路220、测试线214a、打线接合垫212a、第一焊线40、芯片20、第二焊线50与打线机30将形成一闭合电路(closed circuit)。此时，若有一电流由打线机30而流向第二焊线50时，则测试器60可接收到此电流信号。相反地，若测试器60接收不到电流信号或所接收的电流信号小于一默认值时，则表示第一焊线40或第二焊线50的焊接状况不良。
接下来，要进行后续的打线接合制程。请参考图4，其表示图3的阵列线路基板与芯片进行后续打线接合制程以及焊不黏测试的示意图。打线机30将第二焊线50的第二端54焊接于基板单元210的其它的打线接合垫212上，且切断第二焊线50的第二端54与打线机30的连接状态。
接着还要继续对上述第二焊线50执行焊不黏测试。由于打线机30与第二焊线50不再相连，因此上述的闭合电路形成开路(open circuit)。此时，若有一电流由打线机30而流向第二焊线50时，则测试器60无法接收到此电流信号。相反地，若测试器60仍可接收到电流信号，则表示第二焊线50的第二端54与打线机30之间的连接并未完全切断，而且第二焊线50的第二端54可能因未完全切断而遭受打线机30的拉扯进而导致焊接状况不良。
然后，重复进行上述步骤，直到芯片20的所有焊垫22与基板单元210的所有打线接合垫212的打线接合制程与焊不黏测试都完成为止。最后，利用切割刀具沿着现有电镀制程所布设的导线(即方格状的焊不黏测试线路220)，将几组封装基板切开成多个独立的基板单元210，以切断相连的测试线与焊不黏测试线路。每一个打线制程所完成的芯片20及其基板单元210的接合结构经由后续的封胶、植球等步骤便可形成不同型态的芯片封装体，在此不再详述。
综上所述，本发明的阵列线路基板具有下列优点：
(一)由于本发明的阵列线路基板具有完整的测试线路，其可提供作为焊不黏测试中测试电流流动的媒介以避免测试线路被切割窗切断而造成焊不黏测试失效。
(二)由于本发明的阵列线路基板可在打线接合后立即进行焊不黏测试，因此与现有目测焊不黏技术相较，本发明阵列线路基板可以利用焊不黏测试及时发现打线接合后的焊不黏问题。

Claims (8)

1.一种阵列线路基板，包括有多个基板单元、多条分别配置于相邻两基板单元之间的焊不黏测试线路及多个位于这些基板单元中的切割窗，其中这些基板单元分别具有多个打线接合垫以及多个电镀线，且这些电镀线是分别与这些打线接合垫相互对应连接，其特征在于：在位于基板单元上的这些电镀线中至少有一条为测试线，多条焊不黏测试线路将测试线连接至一测试接点，而这些切割窗则分别切断除了测试线之外的这些电镀线，而且未切断这些焊不黏测试线路。
2.如权利要求1所述的阵列线路基板，其特征在于：这些切割窗是以光蚀刻的方式形成的。
3.如权利要求1所述的阵列线路基板，其特征在于：这些切割窗是以湿式蚀刻或干式蚀刻的方式形成的。
4.如权利要求1所述的阵列线路基板，其特征在于：这些切割窗平行于相邻的这些焊不黏测试线路。
5.如权利要求1所述的阵列线路基板，其特征在于：这些切割窗宽度范围在100～200微米之间。
6.如权利要求1所述的阵列线路基板，其特征在于：这些切割窗与相邻的焊不黏测试线路相隔50微米。
7.一种在打线制程中进行焊不黏测试的方法，用来检测阵列线路基板上的焊线与芯片及打线接合垫的焊接状况，其特征在于：该方法主要包括有如下步骤：
步骤(a)是利用一打线机将一第一焊线的第一端焊接于一芯片的其中一个焊垫上；
步骤(b)是利用打线机将第一焊线的第二端焊接于与基板上的测试线电性连接的打线接合垫上；
步骤(c)是利用打线机将一第二焊线的第一端焊接于芯片的下一个焊垫上；
步骤(d)是执行焊不黏测试，其主要是将打线机电性连接于一测试器，且该测试器是与阵列线路基板上的测试接点电性连接，如果第一焊线与第二焊线的焊接状况良好，测试器会接收到一电流信号，此时进行如下步骤；但如果测试器没有接收到一电流信号或该电流信号小于一默认值时，则表示第一焊线或第二焊线的焊接状况不良，此时需要对焊接不良处进行修检；
步骤(e)是利用打线机将第二焊线的第二端焊接于其它打线接合垫上，并切断第二焊线的第二端与打线机的连接状态；
步骤(f)是对第二焊线执行焊不黏测试，该步骤也是将打线机电性连接于一测试器上，并对打线机施加一测试电流，如果测试器无法接收到此电流信号，表示第二焊线的第二端与打线机之间的连接已完全断开，则进行下列的步骤；如果测试器有接收到此电流信号，表示第二焊线的第二端与打线机之间的连接未完全断开，需要对第二焊线的第二端进行修检；以及
步骤(g)是重复执行步骤(c)至步骤(f)，直至芯片的所有焊垫与所有打线接合垫均一一接合并测试完成。
8.如权利要求7所述的方法，其特征在于：在步骤(e)中形成有一闭合电路，其由测试器、测试接点、连接测试接点与测试线之间的焊不黏测试线路、测试线、打线接合垫、第一焊线、芯片、第二焊线与打线机组成。
CNB2006101110235A 2006-08-09 2006-08-09 阵列线路基板 Active CN100495695C (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNB2006101110235A CN100495695C (zh) 2006-08-09 2006-08-09 阵列线路基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNB2006101110235A CN100495695C (zh) 2006-08-09 2006-08-09 阵列线路基板

Publications (2)

Publication Number Publication Date
CN101123240A CN101123240A (zh) 2008-02-13
CN100495695C true CN100495695C (zh) 2009-06-03

Family

ID=39085493

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101110235A Active CN100495695C (zh) 2006-08-09 2006-08-09 阵列线路基板

Country Status (1)

Country Link
CN (1) CN100495695C (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20160141279A (ko) * 2015-05-29 2016-12-08 에스케이하이닉스 주식회사 블라인드 비아를 구비하는 인쇄회로기판, 이의 검사 방법, 및 반도체 패키지의 제조 방법
CN111246669B (zh) * 2020-01-17 2021-07-30 深圳市德明利技术股份有限公司 一种lpddr基板设计方法、lpddr基板和电子设备

Also Published As

Publication number Publication date
CN101123240A (zh) 2008-02-13

Similar Documents

Publication Publication Date Title
USRE43607E1 (en) Method and apparatus for evaluating a known good die using both wire bond and flip-chip interconnects
US7061263B1 (en) Layout and use of bond pads and probe pads for testing of integrated circuits devices
TWI229401B (en) A wafer lever test and bump process and a chip structure with test pad
US7782688B2 (en) Semiconductor memory device and test method thereof
US7391104B1 (en) Non-stick detection method and mechanism for array molded laminate packages
TWI571642B (zh) 使用單一探針測試晶片的多個連接墊的測試裝置及方法
JP2002005960A (ja) プローブカードおよびその製造方法
CN102012470A (zh) 封装基板的电性测试转接板及其方法
US9502378B1 (en) Printed circuit boards having blind vias, method of testing electric current flowing through blind via thereof and method of manufacturing semiconductor packages including the same
CN100495695C (zh) 阵列线路基板
KR100962678B1 (ko) 듀얼 미러 칩을 포함하는 웨이퍼 및 상기 칩을 포함하는 멀티칩 패키지
EP0942466A1 (en) Process for manufacturing semiconductor device and semiconductor component
US5086335A (en) Tape automated bonding system which facilitate repair
US20060091535A1 (en) Fine pitch bonding pad layout and method of manufacturing same
CN100539097C (zh) 片上芯片构造的半导体器件及其制造方法
TWI841243B (zh) 測試元件組
EP0632493A1 (en) Semiconductor device with twice-bonded wire and method for manufacturing
CN106601639B (zh) 不着检出测试方法及其所用的基板与压板
US20030122255A1 (en) Ball grid array package
TW201307860A (zh) 雙面導通晶片之即測接合方法
US7977804B2 (en) Ball-bump bonded ribbon-wire interconnect
JP3163903B2 (ja) マルチチップモジュール用基板の検査用部品
US7050682B2 (en) Measuring the position of passively aligned optical components
JP4877465B2 (ja) 半導体装置、半導体装置の検査方法、半導体ウェハ
CN102184904A (zh) 一种针对boac构架的焊盘结构及集成电路器件结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant