TW201307860A - 雙面導通晶片之即測接合方法 - Google Patents

雙面導通晶片之即測接合方法 Download PDF

Info

Publication number
TW201307860A
TW201307860A TW100128915A TW100128915A TW201307860A TW 201307860 A TW201307860 A TW 201307860A TW 100128915 A TW100128915 A TW 100128915A TW 100128915 A TW100128915 A TW 100128915A TW 201307860 A TW201307860 A TW 201307860A
Authority
TW
Taiwan
Prior art keywords
wafer
electrodes
lower electrodes
double
sided conductive
Prior art date
Application number
TW100128915A
Other languages
English (en)
Inventor
Shih-Chao Chiu
Tzu-Min Chen
ya-ling Li
Original Assignee
Powertech Technology Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Powertech Technology Inc filed Critical Powertech Technology Inc
Priority to TW100128915A priority Critical patent/TW201307860A/zh
Publication of TW201307860A publication Critical patent/TW201307860A/zh

Links

Landscapes

  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

揭示一種雙面導通晶片之即測接合方法。首先,提供一載具與一熱壓盤,該載具與該熱壓盤各設有複數個探測針。一具有第一上電極與第一下電極之雙面導通基板設置於該載具上。一具有第二上電極與第二下電極之晶片固定於該熱壓盤。之後,藉由該熱壓盤,熱壓合晶片至雙面導通基板,以接合第二下電極至第一上電極,並且載具之探測針探觸該些第一下電極以及熱壓盤之探測針探觸第二上電極。在上述熱壓合過程中,同時進行一開短路測試,以即時檢測第二下電極與第一上電極之接合狀況。

Description

雙面導通晶片之即測接合方法
本發明係有關於半導體裝置之製造技術,特別係有關於一種雙面導通晶片之即測接合方法。
多晶片堆疊已是半導體裝置的未來發展趨勢,以符合微小化與元件密集化之要求。早期的相互堆疊之晶片仍利用打線形成之銲線連接到基板,但佔據基板較大面積,故隨著矽穿孔、重配置線路層或覆晶接合凸塊等微間距連接技術的成熟,逐漸被取代之。
第1圖為習知的一種多晶片堆疊構造之截面示意圖。習知多晶片堆疊構造100係包含一基板130以及複數個堆疊在該基板130上之第一晶片140與第二晶片150。第一晶片140之下電極142接合至基板130之電極131。又,第二晶片150之下電極152接合至第一晶片140之上電極141。依此往上堆疊晶片,第一晶片140與第二晶片150之本身各設有複數個矽穿孔143與153,以電性導通上下電極。故在晶片堆疊過程中,同時達到晶片至基板之縱向電性連接,以取代橫向往外延伸之銲線並可縮短晶片堆疊製程周期。然而,晶片之上下電極的突出高度不易均勻地控制,並且晶片越薄越容易發生翹曲,這將造成上下電極的接合不良。一旦有一個上下電極接合點為接合不良便成為廢品。第2A圖繪示習知第二晶片150之下電極152接合至第一晶片140之上電極141為良好狀態之示意圖,其中該上電極141係預先設置於該第一晶片140之銲墊144,該下電極152係預先設置於該第二晶片150之銲墊154。第2B圖繪示習知第二晶片150之下電極152接合至第一晶片140之上電極141為不佳狀態之示意圖,下電極152與上電極141之間形成有一接合斷裂處161,例如假焊、空焊或外部應力造成之斷裂。
此外,在多晶片堆疊構造不會只有希望堆疊兩顆晶片,而是希望在有限的空間與厚度下,堆疊更多的晶片,例如晶片堆疊數量為四個、八個或更多。然而,依目前的多晶片堆疊過程中無法即時掌握上下電極的接合狀況,而是在所有晶片堆疊完成之後在進行開短路測試,故習知晶片堆疊數量越多時則會有多晶片堆疊產品良率越低的問題,並且亦無法得知上下電極之間不良接合的正確位置。
為了解決上述之問題,本發明之主要目的係在於一種雙面導通晶片之即測接合方法,可立即偵測晶片上下電極的結合狀況,進而給予適當之處置,以避免晶片之浪費並作為後續多晶片堆疊製程之改善。
本發明之次一目的係在於提供一種雙面導通晶片之即測接合方法,有效提昇堆疊雙面導通晶片之製程良率,徹底解決習知晶片堆疊數量越多導致產品良率越低的問題,以降低生產成本。
本發明的目的及解決其技術問題是採用以下技術方案來實現的。本發明揭示一種雙面導通晶片之即測接合方法,包含以下步驟:首先,提供一載具與一熱壓盤,其中該載具係設有複數個第一探測針,該熱壓盤係設有複數個第二探測針。之後,設置一雙面導通基板於該載具上,該雙面導通基板係具有複數個分別在其上下表面之第一上電極與第一下電極,該些第一下電極係對準於該些第一探測針。之後,固定一第一晶片於該熱壓盤,該第一晶片係具有複數個分別在其上下表面之第二上電極與第二下電極,該些第二上電極係對準於該些第二探測針。之後,藉由該熱壓盤,熱壓合該第一晶片至該雙面導通基板,以接合該些第二下電極至該些第一上電極,並且該些第一探測針探觸該些第一下電極以及該些第二探測針探觸該些第二上電極,其中在上述熱壓合過程中,同時進行一開短路測試,以即時檢測該些第二下電極與該些第一上電極之接合狀況。
本發明的目的及解決其技術問題還可採用以下技術措施進一步實現。
在前述之即測接合方法中,該載具之本體與該些第一探測針之間係可設有一第一彈性機構。
在前述之即測接合方法中,該熱壓盤之本體與該些第二探測針之間係可設有一第二彈性機構。
在前述之即測接合方法中,當該些第二下電極與該些第一上電極之接合良好,另包含之步驟為:固定一第二晶片於該熱壓盤,該第二晶片係具有複數個分別在其上下表面之第三上電極與第三下電極,該些第三上電極係對準於該些第二探測針;以及,藉由該熱壓盤,熱壓合該第二晶片至該第一晶片,以接合該些第三下電極至該些第二上電極,並且該些第一探測針探觸該些第一下電極以及該些第二探測針探觸該些第三上電極,其中在上述熱壓合過程中,同時進行一開短路測試,以即時檢測該些第三下電極至該些第二上電極之接合狀況。
在前述之即測接合方法中,該第一晶片係可更具有複數個矽通孔,以電性導通該些第二上電極與該些第二下電極。
在前述之即測接合方法中,該雙面導通基板係可為與該第一晶片實質相同之晶片。
以下將配合所附圖示詳細說明本發明之實施例,然應注意的是,該些圖示均為簡化之示意圖,僅以示意方法來說明本發明之基本架構或實施方法,故僅顯示與本案有關之元件與組合關係,圖中所顯示之元件並非以實際實施之數目、形狀、尺寸做等比例繪製,某些尺寸比例與其他相關尺寸比例或已誇張或是簡化處理,以提供更清楚的描述。實際實施之數目、形狀及尺寸比例為一種選置性之設計,詳細之元件佈局可能更為複雜。
依據本發明之第一較佳實施例,一種雙面導通晶片之即測接合方法舉例說明於第3至9圖各步驟中之元件截面示意圖。
首先,如第3圖所示,提供一載具210與一熱壓盤220,其中該載具210係設有複數個第一探測針211,該熱壓盤220係設有複數個第二探測針221。更具體地,在該載具210之本體上係更設有一載板213,該載板213可供該些第一探測針211之伸出,例如該載板213具有受壓下厚度變化之特性或是該些第一探測針211連接有適當之升降機構;在該熱壓盤220之本體上係更設有一壓板223,該壓板223可供該些第二探測針221之伸出。
如第4圖所示,設置一雙面導通基板230於該載具210上,該雙面導通基板230係具有複數個分別在其上下表面之第一上電極231與第一下電極232,該些第一下電極232係對準於該些第一探測針211。該雙面導通基板230係可更具有複數個導通結構233,以電性導通該些第一上電極231與該些第一下電極232。之後,固定一第一晶片240於該熱壓盤220,該第一晶片240係具有複數個分別在其上下表面之第二上電極241與第二下電極242,該些第二上電極241係對準於該些第二探測針221。在本實施例中,該第一晶片240係可更具有複數個矽通孔243,以電性導通該些第二上電極241與該些第二下電極242。在不同實施例中,亦可利用位於晶背之重配置線路層與晶片側面連接元件(圖中未繪出)電性導通該些第二上電極241與該些第二下電極242。而該雙面導通基板230係可為與該第一晶片240實質相同之晶片。在不同實施例中,該雙面導通基板230亦可為一用以承載多個晶片之印刷電路板。而較佳地,該雙面導通基板230係為與該第一晶片240實質相同之晶片,可持續在堆疊晶片之過程中不用變更該載具210,待所有晶片堆疊接合完成,再一次結合到多晶片堆疊構造之基板。
之後,如第5圖所示,藉由該熱壓盤220之下壓操作,熱壓合該第一晶片240至該雙面導通基板230,以接合該些第二下電極242至該些第一上電極231,並且該些第一探測針211探觸該些第一下電極232以及該些第二探測針221探觸該些第二上電極241。其中,該些第一上電極231與該些第二下電極242之間的接合可為金屬鍵合,例如金-金、金-錫、銅-錫或銅-銀,或是銲料的焊接關係,而該些第一上電極231與該些第二下電極242之其中一群組或兩種皆為凸塊結構。較佳地,配合參閱第3圖,該載具210之本體與該些第一探測針211之間係可設有一第一彈性機構212,以避免測試時該些第一探測針211直接應力施加予該些第一下電極232而造成損傷。尤佳地,該熱壓盤220之本體與該些第二探測針221之間係可設有一第二彈性機構222,以避免測試時該些第二探測針221直接應力施加予該些第二上電極241而造成損傷。其中,在上述熱壓合過程中,同時進行一開短路測試,以即時檢測該些第二下電極242與該些第一上電極231之接合狀況。如第6A與6B圖所示,在每一次堆疊接合上一個晶片,即可進行開短路測試,可經由該些第一探測針211提供一小電流DC,由該些第二探測針221接收是否有電流通過,如有接收到電流即為短路訊號short,表示上下電極接合良好,如未有接收到電流或是電流值過小,即為開路訊號open,表示上下電極接合異常,例如銲點斷裂、空焊或假焊…等等。由第6A圖中的開路訊號open可確定上下電極接合異常的位置,可停止晶片堆疊並進行製程追蹤分析。如第6B圖所示,當開短路測試中所有收到的訊號皆為短路訊號short,表示該第一晶片240與該雙面導通基板230之間的上下電極皆接合良好,可允許進行後續的晶片堆疊。
如第6B圖所示,當該些第二下電極242與該些第一上電極231之接合良好,可另包含以下之步驟。如第7圖所示,固定一第二晶片250於該熱壓盤220,該第二晶片250係具有複數個分別在其上下表面之第三上電極251與第三下電極252,該些第三上電極251係對準於該些第二探測針221,該第二晶片250與該第一晶片240可為實質相同之晶片,例如利用複數個矽通孔253電性導通該些第三上電極251與該些第三下電極252。如第8圖所示,藉由該熱壓盤220之操作,熱壓合該第二晶片250至該第一晶片240,以接合該些第三下電極252至該些第二上電極241,並且該些第一探測針211探觸該些第一下電極232以及該些第二探測針221探觸該些第三上電極251。其中在上述熱壓合過程中,如第9圖所示,同時進行一開短路測試,以即時檢測該些第三下電極252至該些第二上電極241之接合狀況。如此這般,可往上逐層堆疊更多晶片,並且預先排除上下電極異常的半成品,所製得的多晶片堆疊構造中所有的上下電極都是接合良好,不會有晶片之浪費並可作為後續多晶片堆疊製程之改善。並且,本發明之雙面導通晶片之即測接合方法係能徹底解決習知晶片堆疊數量越多導致產品良率越低的問題,以降低生產成本。
以上所述,僅是本發明的較佳實施例而已,並非對本發明作任何形式上的限制,雖然本發明已以較佳實施例揭露如上,然而並非用以限定本發明,任何熟悉本項技術者,在不脫離本發明之技術範圍內,所作的任何簡單修改、等效性變化與修飾,均仍屬於本發明的技術範圍內。
100...多晶片堆疊構造
130...基板
131...電極
140...第一晶片
141...上電極
142...下電極
143...矽通孔
144...銲墊
150...第二晶片
151...上電極
152...下電極
153...矽通孔
154...銲墊
161...接合斷裂處
210...載具
211...第一探測針
212...第一彈性機構
213...載板
220...熱壓盤
221...第二探測針
222...第二彈性機構
223...壓板
230...雙面導通基板
231...第一上電極
232...第一下電極
233...導通結構
240...第一晶片
241...第二上電極
242...第二下電極
243...矽通孔
250...第二晶片
251...第三上電極
252...第三下電極
253...矽通孔
DC...電流
short...短路訊號
open...開路訊號
第1圖:為習知的一種多晶片堆疊構造之截面示意圖。
第2A與2B圖:繪示習知的多晶片堆疊構造在上下電極接合部位為接合良好與斷裂狀態之局部放大圖。
第3圖:依據本發明之一較佳實施例,繪示一種雙面導通晶片之即測接合方法中所提供之載具與熱壓盤之截面示意圖。
第4圖:依據本發明之一較佳實施例,繪示一種雙面導通晶片之即測接合方法中在第一次熱壓合晶片之前之截面示意圖。
第5圖:依據本發明之一較佳實施例,繪示一種雙面導通晶片之即測接合方法中在第一次熱壓合晶片過程之截面示意圖。
第6A與6B圖:依據本發明之一較佳實施例,繪示一種雙面導通晶片之即測接合方法中在第一次熱壓合晶片過程中同時進行開短路測試之截面示意圖。
第7圖:依據本發明之一較佳實施例,繪示一種雙面導通晶片之即測接合方法中在第二次熱壓合晶片之前之截面示意圖。
第8圖:依據本發明之一較佳實施例,繪示一種雙面導通晶片之即測接合方法中在第二次熱壓合晶片過程之截面示意圖。
第9圖:依據本發明之一較佳實施例,繪示一種雙面導通晶片之即測接合方法中在第二次熱壓合晶片過程中同時進行開短路測試之截面示意圖。
210...載具
211...第一探測針
212...第一彈性機構
213...載板
220...熱壓盤
221...第二探測針
222...第二彈性機構
223...壓板
230...雙面導通基板
231...第一上電極
232...第一下電極
233...導通結構
240...第一晶片
241...第二上電極
242...第二下電極
243...矽通孔
DC...電流
short...短路訊號
open...開路訊號

Claims (6)

  1. 一種雙面導通晶片之即測接合方法,包含:提供一載具與一熱壓盤,其中該載具係設有複數個第一探測針,該熱壓盤係設有複數個第二探測針;設置一雙面導通基板於該載具上,該雙面導通基板係具有複數個分別在其上下表面之第一上電極與第一下電極,該些第一下電極係對準於該些第一探測針;固定一第一晶片於該熱壓盤,該第一晶片係具有複數個分別在其上下表面之第二上電極與第二下電極,該些第二上電極係對準於該些第二探測針;以及藉由該熱壓盤,熱壓合該第一晶片至該雙面導通基板,以接合該些第二下電極至該些第一上電極,並且該些第一探測針探觸該些第一下電極以及該些第二探測針探觸該些第二上電極,其中在上述熱壓合過程中,同時進行一開短路測試,以即時檢測該些第二下電極與該些第一上電極之接合狀況。
  2. 依據申請專利範圍第1項之雙面導通晶片之即測接合方法,其中該載具之本體與該些第一探測針之間係設有一第一彈性機構。
  3. 依據申請專利範圍第2項之雙面導通晶片之即測接合方法,其中該熱壓盤之本體與該些第二探測針之間係設有一第二彈性機構。
  4. 依據申請專利範圍第1項之雙面導通晶片之即測接合方法,當該些第二下電極與該些第一上電極之接合良好,另包含之步驟為:固定一第二晶片於該熱壓盤,該第二晶片係具有複數個分別在其上下表面之第三上電極與第三下電極,該些第三上電極係對準於該些第二探測針;以及藉由該熱壓盤,熱壓合該第二晶片至該第一晶片,以接合該些第三下電極至該些第二上電極,並且該些第一探測針探觸該些第一下電極以及該些第二探測針探觸該些第三上電極,其中在上述熱壓合過程中,同時進行一開短路測試,以即時檢測該些第三下電極至該些第二上電極之接合狀況。
  5. 依據申請專利範圍第1項之雙面導通晶片之即測接合方法,其中該第一晶片係更具有複數個矽通孔,以電性導通該些第二上電極與該些第二下電極。
  6. 依據申請專利範圍第1或5項之雙面導通晶片之即測接合方法,其中該雙面導通基板係為與該第一晶片實質相同之晶片。
TW100128915A 2011-08-12 2011-08-12 雙面導通晶片之即測接合方法 TW201307860A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
TW100128915A TW201307860A (zh) 2011-08-12 2011-08-12 雙面導通晶片之即測接合方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW100128915A TW201307860A (zh) 2011-08-12 2011-08-12 雙面導通晶片之即測接合方法

Publications (1)

Publication Number Publication Date
TW201307860A true TW201307860A (zh) 2013-02-16

Family

ID=48169775

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100128915A TW201307860A (zh) 2011-08-12 2011-08-12 雙面導通晶片之即測接合方法

Country Status (1)

Country Link
TW (1) TW201307860A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10002848B1 (en) 2017-06-12 2018-06-19 Powertech Technology Inc. Test method for a redistribution layer
US10079218B1 (en) 2017-06-12 2018-09-18 Powertech Technology Inc. Test method for a redistribution layer

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10002848B1 (en) 2017-06-12 2018-06-19 Powertech Technology Inc. Test method for a redistribution layer
US10079218B1 (en) 2017-06-12 2018-09-18 Powertech Technology Inc. Test method for a redistribution layer
CN109037089A (zh) * 2017-06-12 2018-12-18 力成科技股份有限公司 重布线层的测试方法

Similar Documents

Publication Publication Date Title
US11193953B2 (en) 3D chip testing through micro-C4 interface
US11828790B2 (en) Circuit test structure and method of using
US20080054434A1 (en) Semiconductor stack package for optimal packaging of components having interconnections
JP5071084B2 (ja) 配線用基板とそれを用いた積層用半導体装置および積層型半導体モジュール
WO2008147803A1 (en) Probe test system and method for testing a semiconductor package
US20130256865A1 (en) Semiconductor module
TWI487921B (zh) 半導體封裝件之測試方法
JP2014120773A (ja) パッケージ構造及びパッケージ方法
US7825410B2 (en) Semiconductor device
JP2715793B2 (ja) 半導体装置及びその製造方法
TW201307860A (zh) 雙面導通晶片之即測接合方法
TW201340283A (zh) 晶圓結構、晶片結構以及堆疊型晶片結構
JP5407925B2 (ja) 集積回路装置の製造方法及び検査装置
KR101320934B1 (ko) 반도체 디바이스 및 그 제작 방법
JP2003249606A (ja) 半導体装置及びインターポーザー
JP2000227443A (ja) プローブカード
CN106601639B (zh) 不着检出测试方法及其所用的基板与压板
TWI467180B (zh) 探針卡
JP2007035772A (ja) 半導体ウェハの検査方法および半導体チップの製造方法
JP5014943B2 (ja) 半導体装置、半導体装置の製造方法、および半導体装置のテスト方法
KR20240040494A (ko) 반도체 검사용 세라믹 인터페이스 보드 및 그 제조방법
JP2024051858A (ja) 半導体装置、土台側の半導体チップ及び貼付け側の半導体チップ
KR101311177B1 (ko) 능동소자 칩이 탑재된 프로브카드
KR20120039184A (ko) 칩 스택 장치
JP2008263229A (ja) 半導体ウェハの検査方法および半導体チップの製造方法