JP2007035772A - 半導体ウェハの検査方法および半導体チップの製造方法 - Google Patents
半導体ウェハの検査方法および半導体チップの製造方法 Download PDFInfo
- Publication number
- JP2007035772A JP2007035772A JP2005214218A JP2005214218A JP2007035772A JP 2007035772 A JP2007035772 A JP 2007035772A JP 2005214218 A JP2005214218 A JP 2005214218A JP 2005214218 A JP2005214218 A JP 2005214218A JP 2007035772 A JP2007035772 A JP 2007035772A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- electrode
- semiconductor
- chip
- inspecting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 75
- 238000000034 method Methods 0.000 title claims abstract description 44
- 238000007689 inspection Methods 0.000 title claims abstract description 39
- 238000004519 manufacturing process Methods 0.000 title claims description 8
- 239000000523 sample Substances 0.000 claims abstract description 24
- 238000003825 pressing Methods 0.000 claims abstract description 14
- 238000005520 cutting process Methods 0.000 claims description 3
- 238000012216 screening Methods 0.000 abstract description 4
- 239000010410 layer Substances 0.000 description 44
- 230000004888 barrier function Effects 0.000 description 8
- 238000010438 heat treatment Methods 0.000 description 7
- 239000011229 interlayer Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 6
- 238000002161 passivation Methods 0.000 description 5
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 239000012535 impurity Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000002955 isolation Methods 0.000 description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 239000010949 copper Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 238000010586 diagram Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- MAKDTFFYCIMFQP-UHFFFAOYSA-N titanium tungsten Chemical compound [Ti].[W] MAKDTFFYCIMFQP-UHFFFAOYSA-N 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
- G01R31/2868—Complete testing stations; systems; procedures; software aspects
- G01R31/287—Procedures; Software aspects
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2874—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature
- G01R31/2875—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to temperature related to heating
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2851—Testing of integrated circuits [IC]
- G01R31/2855—Environmental, reliability or burn-in testing
- G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
- G01R31/2881—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to environmental aspects other than temperature, e.g. humidity or vibrations
Abstract
【課題】 初期故障期に発生しうる故障をより高い精度でスクリーニングできる半導体ウェハの検査方法を提供することにある。
【解決手段】 半導体ウェハの検査方法は、
半導体チップとなるチップ領域が形成されたウェハを準備する工程と、
前記ウェハをプロービングによって検査する第１プローブ検査と、
平坦面を有する加圧部材によって、前記ウェハの電極を押圧する工程と、
前記ウェハをプロービングによって検査する第２プローブ検査と、
を含む。
【選択図】 図１
【解決手段】 半導体ウェハの検査方法は、
半導体チップとなるチップ領域が形成されたウェハを準備する工程と、
前記ウェハをプロービングによって検査する第１プローブ検査と、
平坦面を有する加圧部材によって、前記ウェハの電極を押圧する工程と、
前記ウェハをプロービングによって検査する第２プローブ検査と、
を含む。
【選択図】 図１
Description
本発明は、ウェハプロービングによる半導体ウェハの検査方法および半導体チップの製造方法に関する。
半導体チップの製造プロセスにおいて、多数の半導体チップが形成された半導体ウェハに対し、個々の半導体チップについて電気的検査を行い、不良品をスクリーニングすることが行われる。この検査として、プロービングを用いたプローブ検査がある。そして、通常、ウェハのプローブ検査を行った後に、当該ウェハをダイシングしてチップが形成される。したがって、例えばその後の半導体チップの実装工程において、半導体チップの電極に熱と圧力が作用した場合に、半導体チップの半導体素子に故障が発生する可能性がある。しかし、従来の一般的な半導体チップの製造方法では、このような故障は、例えば半導体チップを実装した後のパッケージ検査などで検出されるので、これより早期に検出することができない。
本発明の目的は、初期故障期に発生しうる故障をより高い精度でスクリーニングできる半導体ウェハの検査方法を提供することにある。
本発明の他の目的は、本発明の検査方法を用いた半導体チップの製造方法を提供することにある。
本発明にかかる半導体ウェハの検査方法は、
半導体チップとなるチップ領域が形成されたウェハを準備する工程と、
前記ウェハをプロービングによって検査する第１プローブ検査と、
平坦面を有する加圧部材によって、前記ウェハの電極を押圧する工程と、
前記ウェハをプロービングによって検査する第２プローブ検査と、
を含む。
半導体チップとなるチップ領域が形成されたウェハを準備する工程と、
前記ウェハをプロービングによって検査する第１プローブ検査と、
平坦面を有する加圧部材によって、前記ウェハの電極を押圧する工程と、
前記ウェハをプロービングによって検査する第２プローブ検査と、
を含む。
本発明の半導体ウェハの検査方法によれば、半導体ウェハの段階で、例えば半導体チップの実装時に発生する可能性の高い故障を前もって検出することができるので、スクリーニングをより確実に行うことができる。その結果、故障率を低減し、信頼性の高い半導体チップを得ることができる。
本発明の半導体ウェハの検査方法においては、前記電極を押圧する工程において、さらに前記電極を加熱することができる。
本発明の半導体ウェハの検査方法においては、前記電極を押圧する工程において、該電極の上面が平坦化されることができる。
本発明の半導体ウェハの検査方法においては、前記加圧部材は、ボンディングツールを用いることができる。
本発明の半導体ウェハの検査方法においては、前記チップ領域において、前記電極の下方に半導体素子が形成されていることができる。
本発明にかかる半導体チップの製造方法は、
半導体チップとなるチップ領域が形成されたウェハを準備する工程と、
前記ウェハをプロービングによって検査する第１プローブ検査と、
平坦面を有する加圧部材によって、前記ウェハの電極を押圧する工程と、
前記ウェハをプロービングによって検査する第２プローブ検査と、
前記ウェハを切断して半導体チップを形成する工程と、
を含む。
半導体チップとなるチップ領域が形成されたウェハを準備する工程と、
前記ウェハをプロービングによって検査する第１プローブ検査と、
平坦面を有する加圧部材によって、前記ウェハの電極を押圧する工程と、
前記ウェハをプロービングによって検査する第２プローブ検査と、
前記ウェハを切断して半導体チップを形成する工程と、
を含む。
本発明の半導体チップの製造方法によれば、上述した検査方法によって故障率が低い半導体チップを製造することができる。
以下、本発明の実施の形態の一例について、図面を参照しながら説明する。図１は、本実施の形態にかかる半導体ウェハの検査方法を説明する図である。図２は、半導体ウェハの検査方法の一工程を模式的に示す断面図である。図３は、検査対象であるウェハを模式的に示す平面図である。図４は、チップ領域の一部を模式的に示す断面図である。
本実施の形態では、まず、検査対象であるウェハを準備する。このウェハは、図２および図３に示すように、半導体基板１０に、後に切断されて半導体チップとなるチップ領域１２が複数形成されている。チップ領域１２には、集積回路（図示せず）が設けられている。集積回路の構成は特に限定されないが、例えば、トランジスタ等の能動素子や、抵抗、コイル、コンデンサ等の受動素子を含むことができる。
また、チップ領域１２は、接続用の電極１４を有している。電極１４は、チップ領域１２の内部と電気的に接続されていることができる。また、チップ領域１２と電気的に接続されていない電極を含めて、電極１４と称してもよい。電極１４は、図４に示すように、パッド１６と該パッド１６上に形成されたバンプ１８とを含むことができる。このとき、バンプ１８としては、例えば、金バンプ、または、ニッケルバンプに金メッキがなされた構造を有することができる。
上記ウェハは、図１に示す手順で検査が行われる。
（ａ） まず、ウェハは、プローブ装置を用いて、プロービングによる第１プローブ検査（Ｓ１）が行われる。プローブ検査は特に限定されず、公知の方法を採用できる。例えば、プローブ検査は、図３に示すように、半導体ウェハのチップ領域１２に形成された電極１４にプローブカードのプローブ針を接触させてプローブ針から所定の電圧を印加し、テスタによって各チップ領域１２の導通試験などの電気的検査を行う。プローブ検査は、１個のチップ領域１２または複数個のチップ領域１２毎にプローブ針を電極１４に接触させて行い、例えば図３において矢印で示すように、チップ領域１２を順次検査することができる。
（ｂ） ついで、加圧部材によって、ウェハの電極１４を押圧する（Ｓ２）。この工程では、図２に示すように、平坦面２２を有する加圧部材２０を、平坦面２２が下になる状態で下降させ、該平坦面２２を電極１４の上面に接触させる。そして、加圧部材２０をされらに下降させて、電極１４に所定の圧力がかかるように該電極１４を押圧する。さらに、電極１４の加熱による影響を検査したい場合には、加圧部材２０を加熱した状態でこの押圧操作を行うことができる。
（ａ） まず、ウェハは、プローブ装置を用いて、プロービングによる第１プローブ検査（Ｓ１）が行われる。プローブ検査は特に限定されず、公知の方法を採用できる。例えば、プローブ検査は、図３に示すように、半導体ウェハのチップ領域１２に形成された電極１４にプローブカードのプローブ針を接触させてプローブ針から所定の電圧を印加し、テスタによって各チップ領域１２の導通試験などの電気的検査を行う。プローブ検査は、１個のチップ領域１２または複数個のチップ領域１２毎にプローブ針を電極１４に接触させて行い、例えば図３において矢印で示すように、チップ領域１２を順次検査することができる。
（ｂ） ついで、加圧部材によって、ウェハの電極１４を押圧する（Ｓ２）。この工程では、図２に示すように、平坦面２２を有する加圧部材２０を、平坦面２２が下になる状態で下降させ、該平坦面２２を電極１４の上面に接触させる。そして、加圧部材２０をされらに下降させて、電極１４に所定の圧力がかかるように該電極１４を押圧する。さらに、電極１４の加熱による影響を検査したい場合には、加圧部材２０を加熱した状態でこの押圧操作を行うことができる。
例えば、半導体チップを実装基板に実装する場合には、通常、ボンディングツールで電極１４を加熱しながら実装基板の配線部に押圧することが行われる。このときの影響を検査したい場合には、この工程（ｂ）で実装条件より厳しい条件で電極１４を加圧、加熱することにより、その影響をより確実に検査することができる。
例えば、参考のために、ＣＯＧ（Chip On Glass）実装の条件とこの工程（ｂ）での条件の一例を以下に記載する。なお、加圧部材２０の下降速度と押圧操作の時間は両者とも同じとすることができる。
ＣＯＧ 工程（ｂ）
電極１４にかかる荷重 ３０ＭＰａ ４５ＭＰａ
電極１４の温度 ３００℃以下 ３００〜３５０℃
この工程（ｂ）での押圧・加熱操作は、１つのチップ領域１２あるいは複数のチップ領域１２毎に行うことができる。また、この工程（ｂ）で、電極１４のバンプ１８の上面が平坦化される。
電極１４にかかる荷重 ３０ＭＰａ ４５ＭＰａ
電極１４の温度 ３００℃以下 ３００〜３５０℃
この工程（ｂ）での押圧・加熱操作は、１つのチップ領域１２あるいは複数のチップ領域１２毎に行うことができる。また、この工程（ｂ）で、電極１４のバンプ１８の上面が平坦化される。
加圧部材２０としては、少なくとも圧力の調整、好ましくは圧力と加熱の調整が可能であれば特に限定されないが、例えば実装基板の配線部と半導体チップの電極とを一括して接続するために用いられるボンディングツールを兼用することができる。
（ｃ） ついで、第１プローブ検査と同様に、ウェハをプロービングによって検査する第２プローブ検査を行う（Ｓ３）。このプローブ検査によって、上記工程（ｂ）での加圧工程、あるいは加圧・加熱工程によって発生した故障を検出することができる。
（ｃ） ついで、第１プローブ検査と同様に、ウェハをプロービングによって検査する第２プローブ検査を行う（Ｓ３）。このプローブ検査によって、上記工程（ｂ）での加圧工程、あるいは加圧・加熱工程によって発生した故障を検出することができる。
本実施の形態の検査方法は、一般的な半導体チップを有する半導体ウェハに適用できるが、以下に述べるタイプの半導体装置を有する半導体ウェハの検査方法にも有用である。
かかる半導体装置は、図４に示すように、電極１４の下方にもＭＩＳ（Ｍｅｔａｌ Ｉｎｓｕｌａｔｏｒ Ｓｅｍｉｃｏｎｄｃｔｏｒ）トランジスタ３０などの半導体素子が形成されている。具体的には、この半導体装置は、半導体基板１０に、素子分離絶縁層２０が設けられている。素子分離絶縁層２０は、ＳＴＩ法、ＬＯＣＯＳ法およびセミリセスＬＯＣＯＳ法により形成されることができる。なお、図４には、ＳＴＩ法により形成された素子分離絶縁層２０を示す。電極１４の下方の領域１０Ａには、ＭＩＳトランジスタ３０が設けられている。また、電極１４の下方より外側の領域１０Ｂにおいても、領域１０Ａと同様に、ＭＩＳトランジスタ４０が設けられている。ＭＩＳトランジスタ３０は、ゲート絶縁層３２と、ゲート絶縁層３２の上に設けられたゲート電極３４と、半導体層１０に設けられた不純物領域３６と、を含む。不純物領域３６は、ソース領域またはドレイン領域となる。ＭＩＳトランジスタ４０は、ＭＩＳトランジスタ３０と同様の構造を有し、ゲート絶縁層４２、ゲート電極４４および不純物領域４６を含んで構成されている。ゲート電極３４，４４は、例えばポリシリコン層、あるいはポリサイド層などから構成される。図４では図示しないが、ＭＩＳトランジスタ３０，４０は、サイドウォール絶縁層を有することができる。図４中、符号１４は、配線層を示す。
ＭＩＳトランジスタ３０、４０の上方には、ＭＩＳトランジスタ３０、４０を覆うように設けられた層間絶縁層５０と、層間絶縁層６０が順次設けられている。層間絶縁層５０および層間絶縁層６０は、公知の一般的な材料を用いることができる。層間絶縁層５０の上には、所定のパターンを有する配線層５２が設けられ、配線層５２とＭＩＳトランジスタ３０の不純物領域３６とは、コンタクト層５４により電気的に接続されている。
層間絶縁層６０の上には、パッド１６が設けられている。パッド１６は、配線層５２とコンタクト層６４により電気的に接続されていることができる。パッド１６は、アルミニウムまたは銅等の金属で形成されることができる。半導体装置は、さらに、パッシべーション層７０を有することができる。パッシべーション層７０には、パッド１６の少なくとも一部を露出させる開口７２が形成されている。開口７２は、パッド１６の中央領域のみを露出させるように形成されていてもよい。すなわち、パッシべーション層７０は、パッド１６の周縁部を覆うように形成されていることができる。パッシべーション層は、例えば、ＳｉＯ２、ＳｉＮ、ポリイミド樹脂等で形成されることができる。
開口７２には、バンプ１８が設けられている。すなわち、パッド１６の露出面の上に、バンプ１８が設けられている。この半導体装置では、バンプ１８は、パッシべーション層７０上に至るように形成されている。バンプ１８は、１層または複数層で形成され、金、ニッケルまたは銅などの金属から形成されることができる。なお、バンプ１８の外形は特に限定されるものではないが、矩形（正方形及び長方形を含む）、あるいは円形をなしていてもよい。また、バンプ１８の外形は、パッド１６よりも小さくてもよい。このとき、バンプ１８は、パッド１６とオーバーラップする領域内のみに形成されていてもよい。
また、図示していないが、バンプ１８の最下層には、バリア層がもうけられていてもよい。バリア層は、パッド１６とバンプ１８の両者の材料の拡散防止を図るためのものである。バリア層は、１層または複数層で形成することができる。バリア層をスパッタリングによって形成してもよい。さらに、バリア層は、パッド１６およびバンプ１８の密着性を高める機能をさらに有していてもよい。バリア層は、チタンタングステン（ＴｉＷ）層を有していてもよい。バリア層が複数層で構成される場合、バリア層の最表面は、バンプ１８を析出させる電気めっき給電用の金属層（例えばＡｕ層）であってもよい。
図４に示したような半導体装置では、電極１４の下方にＭＩＳトランジスタ３０が形成されているため、電極１４を他の部材に接続する際に、該電極１４に圧力と熱が与えられると、電極１４の下方にもその影響が与えられることになる。そのため、電極１４の下方にＭＩＳトランジスタなどの素子が形成されない場合に比べて素子に故障が生じやすい。しかし、本実施の形態の検査方法によれば、工程（ｂ）および（ｃ）を有することにより、半導体チップの実装前にその影響により発生する可能性の高い故障を検出できる。このことは、もちろん、電極１４の下方にＭＩＳトランジスタが形成されていない場合にも同様である。
以上の検査方法が行われた後に、公知のダイシング方法などを用いてウェハを切断することにより半導体チップを形成することができる。
本実施の形態によれば、以下のような作用効果上の特徴を有する。
まず、本実施の形態の検査方法によれば、半導体ウェハの段階で例えば実装時に発生する可能性の高い故障を予め検出できるため、半導体チップのスクリーニングをより確実に行うことができる。その結果、使用に供される半導体チップの故障率を低減することができ、信頼性の高い半導体チップを得ることができる。この特徴は、特に、電極の下方にＭＩＳトランジスタなどの素子を形成した半導体ウェハの場合に有利である。
また、本実施の形態の検査方法によれば、工程（ｂ）において、電極１４の上面を押圧、好ましくは押圧および加熱することによって、電極１４のバンプ１８の上面を平坦化できる。その結果、バンプ１８の平坦性がよく、接続信頼性の高い電極１４を有する半導体チップを得ることができる。
なお、本発明は、上述した実施の形態に限定されるものではなく、種々の変形が可能である。例えば、本発明は、実施の形態で説明した構成と実質的に同一の構成（例えば、機能、方法及び結果が同一の構成、あるいは目的及び効果が同一の構成）を含む。また、本発明は、実施の形態で説明した構成の本質的でない部分を置き換えた構成を含む。また、本発明は、実施の形態で説明した構成と同一の作用効果を奏する構成または同一の目的を達成することができる構成を含む。また、本発明は、実施の形態で説明した構成に公知技術を付加した構成を含む。
１０ 半導体基板、１４ 電極、１６ パッド、１８ バンプ、２０加圧部材、２２ 平坦面、３０，４０ ＭＩＳトランジスタ。
Claims (6)
- 半導体チップとなるチップ領域が形成されたウェハを準備する工程と、
前記ウェハをプロービングによって検査する第１プローブ検査と、
平坦面を有する加圧部材によって、前記ウェハの電極を押圧する工程と、
前記ウェハをプロービングによって検査する第２プローブ検査と、
を含む、半導体ウェハの検査方法。 - 請求項１において、
前記電極を押圧する工程において、さらに前記電極を加熱する、半導体ウェハの検査方法。 - 請求項１および２のいずれかにおいて、
前記電極を押圧する工程において、該電極の上面が平坦化される、半導体ウェハの検査方法。 - 請求項１ないし３のいずれかにおいて、
前記加圧部材は、ボンディングツールを用いる、半導体ウェハの検査方法。 - 請求項１ないし４のいずれかにおいて、
前記チップ領域において、前記電極の下方に半導体素子が形成されている、半導体ウェハの検査方法。 - 半導体チップとなるチップ領域が形成されたウェハを準備する工程と、
前記ウェハをプロービングによって検査する第１プローブ検査と、
平坦面を有する加圧部材によって、前記ウェハの電極を押圧する工程と、
前記ウェハをプロービングによって検査する第２プローブ検査と、
前記ウェハを切断して半導体チップを形成する工程と、
を含む、半導体チップの製造方法。
Priority Applications (7)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005214218A JP4178417B2 (ja) | 2005-07-25 | 2005-07-25 | 半導体装置の製造方法 |
| US11/458,781 US20070018675A1 (en) | 2005-07-25 | 2006-07-20 | Semiconductor wafer examination method and semiconductor chip manufacturing method |
| US11/775,437 US7573256B2 (en) | 2005-07-25 | 2007-07-10 | Semiconductor wafer examination method and semiconductor chip manufacturing method |
| US11/775,309 US20070254388A1 (en) | 2005-07-25 | 2007-07-10 | Semiconductor wafer examination method and semiconductor chip manufacturing method |
| US11/775,449 US20070259461A1 (en) | 2005-07-25 | 2007-07-10 | Semiconductor wafer examination method and semiconductor chip manufacturing method |
| US11/775,377 US20070259459A1 (en) | 2005-07-25 | 2007-07-10 | Semiconductor wafer examination method and semiconductor chip manufacturing method |
| US11/775,278 US7598730B2 (en) | 2005-07-25 | 2007-07-10 | Semiconductor wafer examination method and semiconductor chip manufacturing method |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2005214218A JP4178417B2 (ja) | 2005-07-25 | 2005-07-25 | 半導体装置の製造方法 |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008178234A Division JP4888666B2 (ja) | 2008-07-08 | 2008-07-08 | 半導体ウェハの検査方法および半導体チップの製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2007035772A true JP2007035772A (ja) | 2007-02-08 |
| JP4178417B2 JP4178417B2 (ja) | 2008-11-12 |
Family
ID=37678477
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2005214218A Expired - Fee Related JP4178417B2 (ja) | 2005-07-25 | 2005-07-25 | 半導体装置の製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| US (6) | US20070018675A1 (ja) |
| JP (1) | JP4178417B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008263229A (ja) * | 2008-07-08 | 2008-10-30 | Seiko Epson Corp | 半導体ウェハの検査方法および半導体チップの製造方法 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008306105A (ja) * | 2007-06-11 | 2008-12-18 | Oki Electric Ind Co Ltd | 半導体装置の製造方法 |
Family Cites Families (24)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5787145A (en) | 1980-11-20 | 1982-05-31 | Seiko Epson Corp | Semiconductor device |
| JPS5923530A (ja) * | 1982-07-30 | 1984-02-07 | Hitachi Ltd | 半導体装置及びその製造方法 |
| JPS6386541A (ja) | 1986-09-30 | 1988-04-16 | Toshiba Corp | 半導体チツプの実装法 |
| US6288561B1 (en) * | 1988-05-16 | 2001-09-11 | Elm Technology Corporation | Method and apparatus for probing, testing, burn-in, repairing and programming of integrated circuits in a closed environment using a single apparatus |
| US5556810A (en) * | 1990-06-01 | 1996-09-17 | Kabushiki Kaisha Toshiba | Method for manufacturing a semiconductor device wherein a semiconductor chip is connected to a lead frame by metal plating |
| US5148266A (en) * | 1990-09-24 | 1992-09-15 | Ist Associates, Inc. | Semiconductor chip assemblies having interposer and flexible lead |
| US6219908B1 (en) * | 1991-06-04 | 2001-04-24 | Micron Technology, Inc. | Method and apparatus for manufacturing known good semiconductor die |
| JPH05283490A (ja) | 1992-04-02 | 1993-10-29 | Fuji Electric Co Ltd | 集積回路装置の試験方法 |
| JP3383329B2 (ja) * | 1992-08-27 | 2003-03-04 | 株式会社東芝 | 半導体装置の製造方法 |
| JPH07115113A (ja) * | 1993-08-25 | 1995-05-02 | Nec Corp | 半導体ウエハの試験装置および試験方法 |
| US6258609B1 (en) * | 1996-09-30 | 2001-07-10 | Micron Technology, Inc. | Method and system for making known good semiconductor dice |
| JPH10186393A (ja) * | 1996-12-19 | 1998-07-14 | Shin Etsu Polymer Co Ltd | 液晶表示パネルの表示検査用コネクタ及びその製造方法 |
| US5836071A (en) * | 1996-12-26 | 1998-11-17 | Texas Instrument Incorporated | Method to produce known good die using temporary wire bond, die attach and packaging |
| US5952840A (en) * | 1996-12-31 | 1999-09-14 | Micron Technology, Inc. | Apparatus for testing semiconductor wafers |
| US6048750A (en) * | 1997-11-24 | 2000-04-11 | Micron Technology, Inc. | Method for aligning and connecting semiconductor components to substrates |
| US6233184B1 (en) * | 1998-11-13 | 2001-05-15 | International Business Machines Corporation | Structures for wafer level test and burn-in |
| JP2001091544A (ja) * | 1999-09-27 | 2001-04-06 | Hitachi Ltd | 半導体検査装置の製造方法 |
| JP2002110751A (ja) * | 2000-10-03 | 2002-04-12 | Hitachi Ltd | 半導体集積回路装置の検査装置および製造方法 |
| TW508987B (en) * | 2001-07-27 | 2002-11-01 | Phoenix Prec Technology Corp | Method of forming electroplated solder on organic printed circuit board |
| JP3759909B2 (ja) * | 2002-02-22 | 2006-03-29 | 松下電器産業株式会社 | 半導体装置及びその製造方法 |
| JP2003309050A (ja) | 2002-04-17 | 2003-10-31 | Hitachi Ltd | 半導体装置の製造方法 |
| TWI236723B (en) * | 2002-10-02 | 2005-07-21 | Renesas Tech Corp | Probe sheet, probe card, semiconductor inspection device, and manufacturing method for semiconductor device |
| US7160797B2 (en) * | 2004-05-12 | 2007-01-09 | Kulicke And Soffa Industries, Inc. | Method of bumping die pads for wafer testing |
| US7279919B2 (en) * | 2005-01-14 | 2007-10-09 | Verigy (Singapore) Pte. Ltd. | Systems and methods of allocating device testing resources to sites of a probe card |
-
2005
- 2005-07-25 JP JP2005214218A patent/JP4178417B2/ja not_active Expired - Fee Related
-
2006
- 2006-07-20 US US11/458,781 patent/US20070018675A1/en not_active Abandoned
-
2007
- 2007-07-10 US US11/775,449 patent/US20070259461A1/en not_active Abandoned
- 2007-07-10 US US11/775,278 patent/US7598730B2/en not_active Expired - Fee Related
- 2007-07-10 US US11/775,377 patent/US20070259459A1/en not_active Abandoned
- 2007-07-10 US US11/775,309 patent/US20070254388A1/en not_active Abandoned
- 2007-07-10 US US11/775,437 patent/US7573256B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008263229A (ja) * | 2008-07-08 | 2008-10-30 | Seiko Epson Corp | 半導体ウェハの検査方法および半導体チップの製造方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070259461A1 (en) | 2007-11-08 |
| US20070259459A1 (en) | 2007-11-08 |
| US20070259460A1 (en) | 2007-11-08 |
| JP4178417B2 (ja) | 2008-11-12 |
| US20070259458A1 (en) | 2007-11-08 |
| US20070254388A1 (en) | 2007-11-01 |
| US7573256B2 (en) | 2009-08-11 |
| US20070018675A1 (en) | 2007-01-25 |
| US7598730B2 (en) | 2009-10-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5609144B2 (ja) | 半導体装置および貫通電極のテスト方法 | |
| US7622309B2 (en) | Mechanical integrity evaluation of low-k devices with bump shear | |
| TWI229401B (en) | A wafer lever test and bump process and a chip structure with test pad | |
| US9646954B2 (en) | Integrated circuit with test circuit | |
| JP5160498B2 (ja) | 半導体装置 | |
| US10186463B2 (en) | Method of filling probe indentations in contact pads | |
| US7737439B2 (en) | Semiconductor component having test pads and method and apparatus for testing same | |
| JP5918205B2 (ja) | 試験装置及びその試験方法 | |
| JP2009246218A (ja) | 半導体装置の製造方法および半導体装置 | |
| TW200525679A (en) | Semiconductor device and its manufacturing method | |
| US8742776B2 (en) | Mechanisms for resistivity measurement of bump structures | |
| JP2000021939A (ja) | 突起電極付半導体チップおよびその検査方法 | |
| JP4372785B2 (ja) | 半導体集積回路装置の製造方法 | |
| JP4178417B2 (ja) | 半導体装置の製造方法 | |
| JP4888666B2 (ja) | 半導体ウェハの検査方法および半導体チップの製造方法 | |
| JP2007036252A (ja) | 改善されたパッド構造を有する半導体装置及び半導体装置のパッド形成方法 | |
| JP5732493B2 (ja) | 半導体装置 | |
| JPS62261139A (ja) | 半導体装置 | |
| JP2010098046A (ja) | プローブカードおよび半導体装置の製造方法 | |
| JP4877465B2 (ja) | 半導体装置、半導体装置の検査方法、半導体ウェハ | |
| JPH0439950A (ja) | 半導体装置 | |
| JP2001148406A (ja) | 評価用半導体装置 | |
| TW563220B (en) | Method for picking defected dielectric in semiconductor device | |
| JPH03288458A (ja) | バンプ付集積回路ウェーハの製造方法 | |
| US20120326147A1 (en) | Semiconductor chip, method of manufacturing the same, and semiconductor package |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080130 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080327 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080514 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080626 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080708 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080730 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080812 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110905 Year of fee payment: 3 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120905 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130905 Year of fee payment: 5 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |