JP5407925B2 - 集積回路装置の製造方法及び検査装置 - Google Patents

Description

本発明は、集積回路装置の製造方法及び検査装置に関する。

携帯電話や携帯端末、高性能サーバなどの電子機器の高機能化及び高速化が、進んでいる。同時に、携帯型の電子機器では、小型化及び薄層化が進んでいる。このため、これら電子機器に搭載する集積回路（IC; Integrated Circuit）の高機能化、高速化、及び小型化が、進んでいる。

システムインパッケージ（SiP; System in Package）は、複数の集積回路ダイ（すなわち、ＩＣチップ）を一つのＩＣパッケージ内に納めて、一つのＩＣパッケージ内にシステムを構築する技術である。SiPは、集積回路装置の高機能化、高速化、及び小型化を支える重要な技術である。

SiPでは、インターポーザに複数の集積回路ダイ（以下、ダイと呼ぶ）を搭載し、インターポーザの配線により複数のダイを相互に接続して集積回路装置を形成する。その後、この集積回路装置をパッケージングして、SiP構造体を形成する。ここで、複数のダイを積層した積層ＩＣユニットをインターポーザに搭載することにより、集積回路装置の集積度を飛躍的に向上させることができる。

特開２００８−２４３８５３号公報

ウエハの分割前にＩＣを検査し、ウエハの分割後に、検査に合格したＩＣチップ（ダイ）を抽出することは容易である。従って、このようなダイをインターポーザ上に平らに搭載した集積回路装置の歩留りは高い。

ところで、検査に合格したダイを積層して積層ＩＣユニットを形成しても、積層過程でダイが損傷を受けて、積層ＩＣユニットが正常に動作しない場合がある。ここで、積層ＩＣユニットは、一辺が高々数ｍｍの部材である。従って、積層ＩＣユニットの外部電極に探針を当ててその動作を検査することは、事実上困難である。このため、ダイを平らに積層した集積回路装置と同様に、正常に動作する積層ＩＣユニットを抽出して、集積回路装置を形成することは困難である。故に、積層ＩＣユニットを有する集積回路装置の歩留りは、必ずしも高くない。

そこで、本発明の目的は、積層ＩＣユニットを有する集積回路装置の歩留りを高くする製造方法を提供することである。

上記の目的を達成するために、本集積回路の製造方法の一観点によれば、複数の集積回路ダイが積層された積層ＩＣユニットを有する集積回路装置の製造方法であって、インターポーザ基板の表面に、前記積層ＩＣユニットを搭載する搭載工程と、前記インターポーザ基板の外部端子を介して、前記積層ＩＣユニットを検査する検査工程と、前記検査工程の後に前記インターポーザ基板を分割し、当該分割された集積回路装置のうち、前記検査工程に合格した前記積層ＩＣユニットを有する集積回路装置を抽出する分割抽出工程とを有する集積回路装置の製造方法が提供される。

本実施の形態によれば、積層ＩＣユニットを有する集積回路装置の歩留りが高くなる。

実施の形態１により製造される集積回路装置の断面図である。 実施の形態１の集積回路装置をパッケージングしたSiP構造体の断面図である。 実施の形態１の積層ＩＣユニットの構造を説明する断面図である。 実施の形態１のインターポーザの断面図である。 実施の形態１の製造方法で使用する検査装置の構成を説明する図である。 実施の形態１の集積回路装置の製造方法を説明する工程断面図である（その１）。 実施の形態１の集積回路装置の製造方法を説明する工程断面図である（その２）。 実施の形態１の集積回路装置の製造方法を説明する工程断面図である（その３）。 積層ＩＣユニットを搭載するインターポーザ基板の表面側の平面図である。 積層ＩＣユニットを搭載するインターポーザ基板の裏面側の平面図である。 検査装置に設けられた支持板の表面側の平面図である。 検査装置に設けられた支持板の裏面側の平面図である。 インターポーザ基板を裏返して支持板に載置した状態を説明する断面図である。 実施の形態２の集積回路装置の製造方法を説明する工程断面図である（その１）。 実施の形態２の集積回路装置の製造方法を説明する工程断面図である（その２）。 実施の形態３の集積回路装置の断面図である。 実施の形態３の集積回路装置をパッケージングしたSiP構造体の断面図である。 実施の形態３の集積回路装置の製造方法を説明する工程断面図である。

以下、図面にしたがって本発明の実施の形態について説明する。但し、本発明の技術的範囲はこれらの実施の形態に限定されず、特許請求の範囲に記載された事項とその均等物まで及ぶものである。尚、図面が異なっても対応する部分には同一符号を付し、その説明を省略する。

（実施の形態１）
（１）集積回路装置の構造
図１は、本実施の形態の集積回路装置２の断面図である。図２は、この集積回路装置２をパッケージングしたSiP構造体の断面図である。

図１に示すように、本実施の形態の集積回路装置２は、第１の積層ＩＣユニット４ａと、第２の積層ＩＣユニット４ｂと、積層ＩＣユニット４ａ,４ｂを搭載し且つ相互に接続するインターポーザ６を有している。この集積回路装置２は、図２に示すように、パッケージ基板８の表面に搭載され、樹脂１０により封止されている。このパッケージ基板８の裏面には、外部端子１１が２次元アレイ状に配置されている。

ここで、第１の積層ＩＣユニット４ａ及び第２の積層ＩＣユニット４ｂは、図１に示すように、その底面に外部端子２６ａ,２６ｂを有し、この外部端子２６ａ,２６ｂにより、インターポーザ６の表面のＩＣ搭載端子（図示せず）に接続されている。このＩＣ搭載端子は、インターポーザ６の裏面に設けられた外部端子３０に接続されている。この外部端子３０は、パッケージ基板８の表面に設けられた電極パッド（図示せず）に接続されている。そして、この電極パッドが、パッケージ基板８の外部端子１１に接続されている。

―積層ＩＣユニット―
第１の積層ＩＣユニット４ａ及び第２の積層ＩＣユニッ４ｂ（以下、積層ＩＣユニットと総称する）の構造は、ダイの積層数やそのＩＣの構造などを除き、基本的には同じである。図３は、本実施の形態の積層ＩＣユニット４の構造を説明する断面図である。積層ＩＣユニット４は、図３に示すように、複数の集積回路ダイ（以下、ダイと呼ぶ）１２が積層された部材である。ダイの積層数は、例えば２乃至１０である。

尚、集積回路ダイとは、複数のＩＣが形成された半導体基板(ウエハ）を、一つ一つのＩＣに分割した部材のことである。各ダイ１２のＩＣは、例えばＣＰＵ（Central Processing Unit）、ＤＲＡＭ（Dynamic Random Access Memory）、フラッシュメモリ、ロジックＩＣなどである。

本実施の形態のダイ１２は、図３に示しように、分割したＳｉ基板（以下、Ｓｉ分割基板と呼ぶ）１４と、このＳｉ分割基板１４の表面に形成した多層配線構造１６を有している。Ｓｉ分割基板１４には、複数の半導体素子（図示せず）が形成されており、多層配線構造１６により相互に接続されて、ＩＣを形成している。

更に、ダイ１２は、ダイ１２を垂直に貫通するＳｉ貫通電極（TSV; through-silicon via）１８を有している。ダイ１２は、夫々、このＳｉ貫通電極１８に接続された表面側電極パッド２０と、同じくＳｉ貫通電極１８に接続された裏面側電極パッド２２,２２ａを有している。この表面側電極パッド２０及び裏面側電極パッド２２の一方又は双方に形成した半田バンプ２４により、上下の集積回路ダイ１２が接続されている。これにより、各集積回路ダイ１２のＩＣが相互に接続され、互いに協働して所定の機能を発揮する積層ＩＣユニットを形成する。但し、一番上のダイには、必ずしも、表面側電極パッド２０を設けなくてもよい（図３参照）。

一方、最下層のダイ１２に形成した半田バンプ２４ａは、積層ＩＣユニット４をインターポーザ６に接続する。この半田バンプ２４ａと、この半田バンプ２４ａを担持する電極パッド２２ａは、積層ＩＣユニット４の外部端子２６を形成する。本実施の形態では、この外部端子２６が、２次元アレイ状に配置されている。尚、最下層のダイ１２に電極パッド２２ａだけを設けて、後述するインターポーザ基板のＩＣ搭載端子に半田バンプを設けてもよい。

ところで、積層ＩＣユニット４を形成するダイ１２は、厚さ５０〜２００μｍの壊れやすい部材である。このため、積層ＩＣユニット４の製造過程で、ダイ１２が傷つけられることがある。また、電極パッド２０,２２の直径は、高々数１０μｍである。このため、上下のダイが接続不良を起こすことがある。更に、積層されたダイの影響により、ＩＣの動作熱が円滑に放出されず、夫々のダイ（特に、最上層のダイ）が動作不良を起こすことがある。このような種々の原因により、正常なダイを積層して積層ＩＣユニット４を形成しても、積層ＩＣユニット４が正常に動作しない場合がある。

積層ＩＣユニット４の一辺は高々数ｍｍである。このような微細な部材にＩＣテスタの探針（プローブ）を当てて検査することは、極めて非効率的な作業である。また、積層ＩＣユニット４の外部端子２６の間隔は、通常数十μｍ（例えば、５０μｍ）である。このような狭い間隔で配置された外部端子２６に探針を接触さることは、極めて困難である。従って、積層ＩＣユニット４の検査は、事実上困難である。

―インターポーザ―
インターポーザは、端子間隔の異なる２つの電子部材（例えば、プリント基板とダイ）を接続する中継部材である。本実施の形態のSiP構造体では、インターポーザ６が、積層ＩＣユニット４ａ,４ｂをパッケージ基板８に接続している（図２参照）。

図４は、インターポーザ６の断面図である。

図４に示すように、インターポーザ６は、表面側に、第１の積層ＩＣユニット４ａの外部端子２６ａに対応する、第１のＩＣ搭載端子２８ａ（電極パッド）を有している。更に、インターポーザ６は、表面側に、第２の積層ＩＣユニット４ｂの外部端子２６ｂに対応する、第２のＩＣ搭載端子２８ｂ（電極パッド）を有している。また、インターポーザ６は、裏面側に、パッケージ基板８の電極パッドに対応する外部端子３０を有している。ここで、外部端子３０は、電極パッド３２と、この電極パッド３２上に形成された半田バンプ３４を有している。

また、インターポーザ６は、図４に示すように、Ｓｉ分割基板３６と、このＳｉ分割基板３６に形成された、薄膜キャパシタ３８と多層配線層４０を有している。ここで、薄膜キャパシタ３８は、電源ラインのノイズを除去して、積層ＩＣユニット４ａ,４ｂの動作を安定にする。従って、電源ラインのノイズが小さい場合には、薄膜キャパシタ３８を省略することができる。

多層配線層４０は、ポリイミド薄膜４１（絶縁膜）と配線４２を積層した構造体である。この配線４２は、インターポーザ６の表面のＩＣ搭載端子２８ａ,２８ｂに接続されている。第１の積層ＩＣユニット４ａ及び第２の積層ＩＣユニット４ｂの外部端子２６ａ,２６ｂが、夫々これらＩＣ搭載端子２８ａ,２８ｂに接続されると、第１の積層ＩＣユニット４ａと第２の積層ＩＣユニット４ｂが相互に接続される。そして、一つのシステム（例えば、コンピュータシステム）が形成される。

更に、インターポーザ６は、Ｓｉ分割基板３６を貫通する貫通電極４４を有している。この貫通電極４４は、多層配線層４０の配線４２及びインターポーザ裏面の外部端子３０に接続されている。従って、インターポーザ６に搭載された積層ＩＣユニット４は、配線４２及び貫通電極４４を介して、外部端子３０に接続されている。

ところで、ＩＣ搭載端子２８ａ,２８ｂの間隔は、積層ＩＣユニット４ａ,４ｂの外部端子２６ａ,２６ｂの間隔（例えば、５０μｍ）に略一致している。一方、インターポーザ６の外部端子３０の間隔は、パッケージ基板８の電極パッド間隔（例えば、１２０μｍ）に略一致している。従って、インターポーザ６の外部端子３０の間隔は、積層ＩＣユニット４の外部端子２６の間隔より広くなっている。故に、インターポーザ６の外部端子３０に、ＩＣ検査用の探針を接触させることは容易である。

（２）検査装置
図５は、本実施の形態の検査装置４６の構成を説明する図である。

本検査装置４６は、図５に示すように、ステージ４８（支持台）と、複数の探針５０と、この探針５０を担持するプローブカード５４と、プローブカード５４を担持するテストヘッド５６と、探針５０に接続されたＩＣテスタ５９を有している。

本検査装置４６は、更に、インターポーザ基板（ウエハ）を支持する支持板５８を有している。支持板５８の厚さは、例えば１乃至１０ｍｍである。この支持板５８の表面には、積層ＩＣユニット４を収容する窪みが設けられている。この窪みの深さは、例えば１００乃至５００μｍである。

この支持板５８に、表面に積層ＩＣユニット４を搭載したインターポーザ基板を裏返して載置し、インターポーザ基板６８の外部端子３０に探針５０を接触させ、その後ＩＣテスタ５９により積層ＩＣユニットを検査する。

本検査装置のステージ４８には、図５に示すように、排気ユニット６０と、ステージ４８の温度を一定に保つ温度制御ユニット６２とが装着されている。ここで、温度制御ユニット６２は、ステージ４８を加熱及び/又は冷却する加熱/冷却器６４（例えば、ペルチェ素子）と、その温度コントローラ６６を有している。

（３）製造方法
図６乃至８は、本実施の形態の集積回路装置２の製造方法を説明する工程断面図である。以下、図６乃至８に従って、集積回路装置２の製造方法を説明する。

（i）積層ＩＣユニットの搭載工程（図６（ａ）参照）
本工程では、インターポーザ基板６８の表面に、第１の積層ＩＣユニット４ａを搭載する。図９及び１０は、積層ＩＣユニット４ａを搭載するインターポーザ基板６８の表面側及び裏面側の平面図である。

本インターポーザ基板６８は、直径２００乃至３００ｍｍのＳｉウエハに、図４を参照して説明したインターポーザ６の各部材（多層配線層４０、貫通電極４４、ＩＣ搭載端子２８ａ,２８ｂ、外部端子３０等）を形成した板材である。このインターポーザ基板６８は、後述する検査分割工程において、破線で示すダイシングライン７０に沿って分割され、複数のインターポーザ６になる（図９参照）。この時、インターポーザ基板６８は、ダイシングライン７０で囲われた複数の分割領域７２,７２aに分割される。

各分割領域７２,７２aの表面側には、図９に示すように、第１の積層ＩＣユニット４ａを接続する複数の第１のＩＣ搭載端子２８ａと、第２の積層ＩＣユニット４ｂを接続する複数の第２のＩＣ搭載端子２８ｂが形成されている。

ここで、第１のＩＣ搭載端子２８ａは２次元アレイ状に配置されており、十字形又は矢印形の第１のマーカ７４が、第１のＩＣ搭載端子全体を指定している。同様に、第２のＩＣ搭載端子２８ｂも２次元アレイ状に配置されており、三角形の第１のマーカ７６が、第２のＩＣ搭載端子全体を指定している。尚、左上に示した矢印形の第１のマーカ７４は、分割領域７２,７２ａの位置情報の基点を指定する第１の基点マーカ７８も兼ねている。

一方、各分割領域７２,７２ａの裏面側には、図１０に示すように、第１のＩＣ搭載端子２８ａに接続された第１の外部端子３０ａと、第２のＩＣ搭載端子２８ｂに接続された第２の外部端子３０ｂが、夫々アレイ状に形成されている。ここで、第１のＩＣ搭載端子２８ａと第１の外部端子３０ａの位置関係は、鏡像関係にある（図９及び１０参照）。第２のＩＣ搭載端子２８ｂと第２の外部端子３０ｂの位置関係も同様である。

更に、インターポーザ基板６８の裏面には、表面側の第１のマーカ７４に対応して、第１のマーカ７４に対向する位置に、第１のマーカ７４と略同一形状の第３のマーカ８０が形成されている（図１０参照）。ここで、第３のマーカ８０は、第１のＩＣ搭載端子２８ａに接続された外部端子３０ａを指定する。

同様に、インターポーザ基板６８の裏面には、表面側の第２のマーカ７６に対応して、第２のマーカ７６に対向する位置に、第２マーカ７６と略同一形状の第４のマーカ８２が形成されている。この第４のマーカは、第２のＩＣ搭載端子２８ｂに接続された外部端子３０ｂを指定する。

また、インターポーザ基板６８の裏面には、表面側の第１の基点マーカ７８に対応して、第１の基点マーカ７８に対向する位置に、第１の基点マーカ７８と略同一形状の第２の基点マーカ８４が形成されている。

これら第１乃至第４のマーカは、例えば、ＩＣ搭載端子２８ａ,２８ｂ又は外部端子３０ａ,３０ｂの電極パッドの形成と同時に、同じ導電性材料層から形成することができる。

図６乃至８の工程断面図は、図９のVI−VI線に沿った断面を矢印の方向から見た図である。本搭載工程では、まず、インターポーザ基板６８の表面側において、十字形又は矢印形の第１のマーカ７４,７８が指定する第１のＩＣ搭載端子２８ａの夫々に、第１の積層ＩＣユニット４ａの各外部端子２６ａを重ね合わせる。この重ね合わせは、まず、第１の基点マーカ７８が指定する分割領域７２ａで実施し、その後、残りの分割領域７２の全てで順次実施する。

次に、リフロー処理により、半田バンプを溶融して、第１の積層ＩＣユニット４ａの外部端子２６ａと第１のＩＣ搭載端子２８ａを接続する。このリフロー処理により、第１のマーカ７４,７８が指定する第１のＩＣ搭載端子２８ａに、第１の積層ＩＣユニット４ａが接続される。

以上の工程により、図６（ａ）に示すように、インターポーザ基板６８の表面に、積層ＩＣユニット４ａを搭載する。この時、正常に動作しない積層ＩＣユニット８６（以下、不良積層ＩＣユニットと呼ぶ）も、正常な積層ＩＣユニット４ａと一緒に搭載される。

（ii）積層ＩＣユニットの検査工程（図６（ｂ）参照）
本工程では、インターポーザ基板６８の第１の外部端子３０ａを介して、第１の積層ＩＣユニット４ａを検査する。

この検査は、図５を参照して説明した検査装置４６を用いて行う。図１１は、この検査装置４６に設けられた支持板５８の表面側の平面図である。この支持板５８の形成材料は、石英やアリミナ等のセラミックである。

図１１に示すように、支持板５８の表面には、第１の積層ＩＣユニット４ａを収容する窪み８８が設けられている。この窪み８８は、少なくても第１の積層ＩＣユニット４ａより大きく形成されている。ここで、窪み８８は、インターポーザ基板６８に搭載した全ての第１の積層ＩＣユニット４ａに対応して設けられている。

図１２は、支持板５８の裏面側の平面図である。支持板５８の裏面には、図１２に示すように、支持板５８の外周を周回する凸部９０が設けられている。この凸部は、例えば、セラミック円板の裏面を外周部を残して刳り貫くことにより、形成することができる。

更に、支持板５８には、この凸部の内側から（支持板５８の）表面側に貫通する複数の第１の真空吸着孔９２が形成されている。また、この凸部９０で囲まれた領域（すなわち、凸部９０の内側の領域）には、例えば銅板製（又は金板製）の熱伝導部９４が設けられている。ここで、熱伝導部９４と外周部の凸部９０の高さは、略等しいことが好ましい。また、熱伝導部９４は、上記窪み８８の真下に設けることが好ましい。尚、窪み８８の真下に、外周部の凸部９０と略同じ高さの凸部を設けて、熱伝導部としてもよい。

図１３は、インターポーザ基板６８を裏返して支持板５８に載置した状態を説明する断面図である。図１３には、支持板５８を支持するステージ４８と、ステージ４８に装着した加熱/冷却器６４（例えば、ペルチェ素子）も図示されている。尚、図１３に示した支持板５８の断面図は、図１２のXIII-XIII線に沿った断面を矢印の方向から見た図である。

図１３に示すように、ステージ４８には、支持板５８の凸部９０に対応する第２の真空吸着孔９６と、この凸部９０の内側の領域に対応する第３の真空吸着孔９８とが設けられている。ここで、第２の真空吸着孔９６は、支持板５８をステージ４８に載置した時に、支持板５８の凸部９０の真下で開口するように形成されている。また、第３の真空吸着孔９８は、支持板５８をステージ４８に載置した時に、凸部９０の内側領域の空洞部分の真下（熱伝導部９４の真下以外の部分）で開口するように設けられている。尚、第２の真空吸引孔９６は、ステージ４８の表面に設けた円環状の溝の底で開口するように形成してもよい。同様に、第３の真空吸引孔９８を、この溝と同心円の溝の底で開口するように形成してもよい。

ここで、第２の真空吸着孔９６と第３の真空吸着孔９８は、図５に示す排気ユニット６０により、夫々、別々に排気することができる。

このような支持板５８及びステージ４８を備えた検査装置４６により、インターポーザ基板６８に搭載した第１の積層ＩＣユニット４ａを検査する。

本検査工程では、まず、図１３に示すように、支持板５８の凸部９０が第２の真空吸引孔９６の真上に来るように、支持板５８をステージ４８に載置する。その後、排気ユニット６０により、第２の真空吸引孔９６を排気する。この真空吸着により支持板５８が、ステージ４８に固定される。

次に、第１の積層ＩＣユニット４ａが窪み８８に収納されるように、インターポーザ基板６８を、支持板５８に裏返して載置する。その後、排気ユニット６０により、第３の真空吸引孔９８を排気する。これにより、支持板５８がステージ４８に固定される。この時、支持板５８の熱伝導部９４が、ステージ４８の表面に密着する。ステージ４８に密着した熱伝導部は、支持板５８を支え、その撓みを防止する。

次に、温度コントローラ６６により、ステージ４８の裏面に装着した加熱/冷却器６４を制御して、ステージ４８を、一定の温度（例えば、−６０℃乃至８０℃）に保持する。この時、熱伝導部９４を介してステージ４８から第１の積層ＩＣユニット４ａに（或いは、逆方向に）熱が伝わって、第１の積層ＩＣユニット４ａの温度が、ステージ４８の温度と略同じ温度に保たれる。

この状態で、ステージ４８を、テストヘッド５６の真下に移動する。その後、複数の探針５０を担持するプローブカード５４の一辺と、インターポーザ基板６８の第３のマーカ８０（又は、第２のマーカ８２）が形成するマーカ列が平行になるように、ステージ４８を回転する。

このアライメント処理の後、ステージ４８を上方に移動して、図６（ｂ）に示すように、インターポーザ基板６８の外部端子３０ａに、探針５０を接触させる。尚、図６（ｂ）では、支持板５８の凸部９０及び熱伝導部９４は、省略されている。

ここで、インターポーザ基板６８の外部端子３０ａの間隔は、第１の積層ＩＣユニット４ａの外部端子２６ａの間隔より広い。従って、容易に、探針５０を（インターポーザ基板６８の）外部端子３０ａに接触させることができる。

次に、ＩＣテスタ５９により、インターポーザ基板６８の外部端子３０ａを介して、第１の積層ＩＣユニット４ａを検査する。ここで、インターポーザ基板６８の外部端子３０ａは、第１の積層ＩＣユニット４ａの外部端子２６ａに接続されている。従って、インターポーザ基板６８の外部端子３０ａを介して、第１の積層ＩＣユニット４ａを検査することができる。

ＩＣテスタ５９による上記検査では、外部端子３０ａを介して、第１に積層ＩＣユニット４ａに電源電圧を供給し、実動作させ、その外部出力を測定し、その積層ＩＣユニットが正しく機能するか調べる。所謂、機能テスタを実施する。

この検査は、裏面側の第２の基点マーカ８４（図１０参照）が指定する分割領域７２ａで最初の行われ、その後順次、全ての分割領域７２で行われる。最初にインターポーザ基板６８とプローブカード５４のアライメントが調整されているので、プローブカード５４を機械的に移動させるだけで、全ての分割領域で、外部端子３０ａに探針５０を容易に接触させることができる。この際、第３のマーカ８０及び第４のマーカ８２により、第１の外部端子３０ａと第２の外部端子３０ｂを容易に区別することができる。

以上の検査により、図６（ｂ）に示す例では、不良積層ＩＣユニット８６が不合格と判定され、他の第１の積層ＩＣユニット４ａは合格と判定される。

各積層ＩＣユニット４ａの検査結果は、その分割領域７２,７２ａの位置情報と共に記録する。ここで、分割領域７２,７２ａの位置情報は、例えば、「第２の基点マーカ８４が指定する分割領域７２ａから、右側に１つ目で且つ下側に３つ目の分割領域７２ｂ」というように記録される（符号８４,７２ａ,７２ｂは、実際の位置情報には含まれない。）。このようにして形成した検査情報には、インターポーザ基板６８の温度（温度コントローラ６６の設定温度）を含めてもよい。

以上のように、本検査工程では、インターポーザ基板６８をステージ４８に固定し、インターポーザ基板６８とプローブカード５４のアライメントを調整する。この一回の作業により、インターポーザ基板６８に搭載された多数の積層ＩＣユニット４ａが、同時に固定されアライメン調整される。従って、本工程によれば、微細な積層ＩＣユニット４ａを夫々固定し、アライメント調整する作業が不要になるので、検査工程が極めて容易になる。

（iii）積層ＩＣユニットの追加搭載工程（図7（ａ）参照）
次に、上記検査工程に合格した第１の積層ＩＣユニット１００を有する（インターポーザ基板６８の）分割領域１０２に、第２の積層ＩＣユニット４ｂを搭載する。一方、上記検査工程で不合格になった第１の積層ＩＣユニット１０４（不良積層ＩＣユニット８６）を有する分割領域１０６には、第２の積層ＩＣユニット４ｂを搭載しない（図７（ａ）参照）。

第２の積層ＩＣユニット４ｂの搭載方法は、上述した、第１の積層ＩＣユニット４ａの搭載方法と略同じである。但し、第２のマーカ７６が指定する、分割領域１０２の第２のＩＣ搭載端子２８ｂに、第２の積層ＩＣユニット４ｂを接続する（図９参照）。

ここで、第２の積層ＩＣユニット４ｂを搭載する分割領域１０２は、上記検査情報を参照して特定する。この際、分割領域の位置情報を、表面側の位置情報に変換する。

（iv）集積回路装置の分割抽出工程（図7（ｂ）及び図８（ａ）参照）
次に、ダイシングライン７０に沿ってインターポーザ基板６８を分割して、図１を参照して説明した集積回路装置２を形成する（図7（ｂ）及び図９参照）。インターポーザ基板６８の分割は、ダイシング又はレーザ照射により行う。

次に、分割して形成した集積回路装置のうち、上記検査工程に合格した第１の積層ＩＣユニット１００を有する集積回路装置１０８を抽出する（図８（ａ）参照）。一方、上記検査工程で不合格になった第１の積層ＩＣユニット１０４を有する集積回路装置１１０は、破棄する。この選別は、上記検査情報に基づいて行われる。

（v）パッケージング工程（図８（ｂ）参照）
次に、抽出した集積回路装置１０８を、パッケージ基板８に搭載する。その後、この集積回路装置１０８を樹脂１０で封止して、SiP構造体を形成する。

以上のように、本実施の形態では、第１の積層ＩＣユニット４ａをインターポーザ基板６８に搭載した後、インターポーザ基板６８の分割前に第１の積層ＩＣユニット４ａを検査する。この検査により正常に動作する第１の積層ＩＣユニット１００を選び出して、第２の積層ＩＣユニット４ｂを接続する。従って、検査で不合格と判定された第１の積層ＩＣユニット１０４（積層ＩＣユニット８６）を搭載する集積回路装置が製造されることはない。従って、本実施の形態の集積回路装置２の歩留りは、高くなる。

本実施の形態では、不良積層ＩＣユニット８６に、第２の積層ＩＣユニット４ｂを接続することはない。従って、第２の積層ＩＣユニット４ｂが無駄に消費されることはない。また、不良積層ＩＣユニット８６を搭載した集積回路装置１１０が、無駄にパッケージングされることもない。従って、無駄なパッケージング作業を回避するこができる。

（実施の形態２）
本実施の形態の集積回路装置は、図１乃至４を参照して説明した実施の形態１の集積回路装置と同じ構造を有している。また、本実施の形態の検査装置は、図５、１１、乃至１３を参照して説明した実施の形態１の検査装置と略同じ構造を有している。但し、本実施の形態では、支持板５８の窪み８８は、少なくても第１の積層ＩＣユニット４ａ及び第２の積層ＩＣユニット４ｂを同時に収納する。

図１３に示すように、実施の形態１の支持板５８は、第１の積層ＩＣユニット４ａ及び第２の積層ＩＣユニット４ｂを同時に収納することができる。従って、実施の形態１の支持板５８は、本実施の形態にも対応している。

図１４及び１５は、本実施の形態の製造方法を説明する工程断面図である。

本実施の形態の形態では、まず、図１４（ａ）に示すように、インターポーザ基板６８の表面に、第１の積層ＩＣユニット４ａと第２の積層ＩＣユニット４ｂを搭載する。

次に、図１４（ｂ）に示すように、インターポーザ基板６８の第１の外部端子３０ａ及び第２の外部端子３０ｂを介して、第１の積層ＩＣユニット４ａ及び第２の積層ＩＣユニット４ｂを検査する。夫々の積層ＩＣの検査方法は、実施の形態１の検査方法と略同じである。

次に、図１５（ａ）に示すように、インターポーザ基板６８を分割して、集積回路装置１０８ａ,１１０ａを形成する。その後、図１５（ｂ）に示すように、分割された集積回路装置のうち、検査に合格した第１の積層ＩＣユニット１００及び同じく検査に合格した第２の積層ＩＣユニット１００ａを有する集積回路装置１０８ａを抽出する。インターポーザ基板６８の分割抽出工程は、実施の形態１と略同じである。尚、集積回路装置１１０ａは、検査で不合格と判定された積層ＩＣユニットを有する集積回路装置である。

次に、抽出した集積回路装置１０８ａをパッケージ基板８に搭載した後、樹脂１０で封止して、SiP構造体を形成する（図２参照）。

本実施の形態によれば、検査に合格した積層ＩＣユニットを選び出してパケージングするので、パッケージング後の集積回路装置（SiP構造体）の歩留りが高くなる。また、無駄なパッケージング作業を回避することができる。

（実施の形態３）
図１６は、本実施の形態の集積回路装置１１２の断面図である。図１７は、本実施の形態のSiP構造体の断面図である。

本実施の形態の集積回路装置１１２は、図１６に示すように、実施の形態１と同様に、第１の積層ＩＣユニット４ａと、第２の積層ＩＣユニット４ｂと、積層ＩＣユニット４ａ,４ｂを搭載し且つ相互に接続するインターポーザ６を有している。一方、本実施の形態のSiP構造体は、図１７に示すように、実施の形態１とは異なり、パッケージング基板を有していない。尚、本実施の形態では、第１の積層ＩＣユニット４ａのダイの数と第２の積層ＩＣユニット４ｂのダイの数は、互いに近いほど好ましい。これにより、SiP構造体を低背化することができる。

図１８は、本実施の形態の集積回路装置の製造方法を説明する工程断面図である。

本実施の形態では、まず、実施の形態１の「積層ＩＣユニットの搭載工程」と同様に、インターポーザ基板６８の表面に、第１の積層ＩＣユニット４ａを搭載する。

次に、実施の形態１の「積層ＩＣユニットの検査工程」と同様に、インターポーザ基板６８の外部端子３０ａを介して、第１の積層ＩＣユニット４ａを検査する。

次に、実施の形態１の「積層ＩＣユニットの追加搭載工程」と同様に、上記検査工程に合格した第１の積層ＩＣユニット１００ａを有する、インターポーザ基板６８の分割領域内１０２ａに、第２の積層ＩＣユニット４ｂを搭載する。一方、検査工程で不合格と判定された第１の積層ＩＣユニット１０４ａ（不良積層ＩＣユニット８６）を有する、インターポーザ基板６８の分割領域内１０６aには、第２の積層ＩＣユニット４ｂを搭載しない（図１８参照）。その後、第１の積層ＩＣユニット１００ａと第２の積層ＩＣユニット４ｂを、インターポーザ基板６８の上で樹脂１０で封止する。

次に、実施の形態１の分割抽出工程と同様に、インターポーザ基板６８を分割し、分割された集積回路装置のうち、検査に合格した第１の積層ＩＣユニット１００ａを有する集積回路装置１１４を抽出する（図１８（ｂ）参照）。ここで、本実施の形態では、インターポーザ基板６８の分割前に樹脂封止を行っているので、パッケージング工程は不要である。この集積回路装置１１４は、図１８に示すように、樹脂１０で封止されたSiP構造体である。尚、図１６では、樹脂１０が省略されている。

本実施の形態では、実施の形態１と同様に、第２の積層ＩＣユニット４ｂの搭載前に、第１の積層ＩＣユニット４ａを検査する。従って、集積回路１１２の歩留まりが高くなる。また、第２の積層ＩＣユニット４ｂが無駄になることもない。

尚、実施の形態２と同様に、第１の積層ＩＣユニット４ａ及び第２の積層ＩＣユニット４ｂをインターポーザ基板６８に搭載した後に、夫々の積層ＩＣユニットを検査してもよい。この場合も、分割抽出工程により不良品が除去されるので、集積回路装置の歩留まりが高くなる。

以上の実施の形態では、集積回路装置に搭載する積層ＩＣユニットの数は２つである。しかし、集積回路装置に搭載する積層ＩＣユニットの数は、２つには限られない。例えば、１つでも良いし、３つ以上であってもよい。また、第２の積層ＩＣユニットの代わりに、ダイを一つだけ有する集積回路ユニットを搭載してもよい。

また、以上の実施の形態では、インターポーザを形成する基板の材料はＳｉである。しかし、インターポーザの基板材料はＳｉに限られない。例えば、アルミナ等のセラミック材料やガラスエポキシ等を、基板材料としてもよい。

また、以上の実施の形態では、Ｓｉ貫通電極によりダイを相互に接続して積層ＩＣユニットを形成し、この積層ＩＣユニットをインターポーザ基板に搭載している。しかし、ワイヤによりダイを相互に接続した積層ＩＣユニットや一対のダイをフリップチップ接続した積層ＩＣユニットを、インターポーザ基板に搭載してもよい。或いは、インターポーザ基板に複数のダイを積層し、夫々のダイをワーヤでインターポーザ基板に接続することで、積層ＩＣユニットをインターポーザ基板に搭載してもよい。

また、以上の実施の形態では、相互に接続された積層ＩＣユニットを、インターポーザ基板のＩＣ搭載端子に接続することで、積層ＩＣユニットをインターポーザ基板に搭載している。しかし、ＩＣ搭載端子上にダイを一つ一つ積層して、積層ＩＣユニットを形成することで、積層ＩＣユニットをインターポーザ基板に搭載してもよい。或いは、複数のダイを積層したダイ積層体（例えば、２層のダイ積層体）をＩＣ搭載端子上に一つ一つ積層することで、インターポーザ基板に積層ＩＣユニット（例えば、１０層の積層ＩＣユニット）を搭載してもよい。この際、ダイ積層体を積層する度に、夫々のダイ積層体を検査してもよい。

また、以上の実施の形態では、インターポーザ基板をパッケ−ジ基板（又はプリント基板）に接続する外部端子３０ａ,３０ｂを介して、積層ＩＣユニットを検査する。しかし、検査専用の外部端子をインターポーザ基板に設け、この検査端子を介して、積層ＩＣユニットを検査してもよい。この検査専用の外部端子として、例えば、接続用の外部端子から引き出した配線に接続された、電極パッドを形成してもよい。この際、検査専用の外部端子の間隔を、接続用の外部端子の間隔より広くして、探針の接触をより容易にすることができる。

以上の実施の形態に関し、更に以下の付記を開示する。

（付記１）
複数の集積回路ダイが積層された積層ＩＣユニットを有する集積回路装置の製造方法であって、
インターポーザ基板の表面に、前記積層ＩＣユニットを搭載する搭載工程と、
前記インターポーザ基板の外部端子を介して、前記積層ＩＣユニットを検査する検査工程と、
前記検査工程の後に前記インターポーザ基板を分割し、当該分割された集積回路装置のうち、前記検査工程に合格した前記積層ＩＣユニットを有する集積回路装置を抽出する分割抽出工程とを、
有する集積回路装置の製造方法。

（付記２）
付記１に記載の集積回路装置の製造方法において、
前記集積回路装置が、相互に接続された複数の積層ＩＣユニットを有し、
前記搭載工程において、前記インターポーザ基板の表面に、第１の積層ＩＣユニットを搭載し、
前記検査工程に合格した前記第１の積層ＩＣユニットを有する、前記第インターポーザ基板の分割領域内に、第２の積層ＩＣユニットを搭載する追加搭載工程を有し、
前記追加搭載工程の後に、前記分割抽出工程を行うことを、
特徴とする集積回路装置の製造方法。

（付記３）
付記２に記載の集積回路装置の製造方法において、
前記搭載工程において、第１のマーカが指定する第１のＩＣ搭載端子に、前記第１の積層ＩＣユニットを接続し、
前記追加搭載工程において、第２のマーカが指定する、前記分割領域内の第２のＩＣ搭載端子に、前記第２の積層ＩＣユニットを接続することを、
特徴とする集積回路装置の製造方法。

（付記４）
付記１乃至３のいずれか１項に記載の集積回路装置の製造方法において、
前記検査工程において、
窪みが表面に設けられた支持板に、前記窪みに前記積層ＩＣユニットが収納されるように、前記インターポーザ基板を裏返して載置し、前記外部端子を介して、前記積層ＩＣユニットを検査することを、
特徴とする集積回路装置の製造方法。

（付記５）
付記４に記載の集積回路装置の製造方法において、
前記支持板が、前記支持板の外周を裏面側で周回する凸部と、前記凸部で囲まれた領域に設けられた熱伝導部を有し、
前記検査工程において、一定の温度に保たれたステージに前記熱伝導部を接触させた状態で、前記外部端子を介して、前記積層ＩＣユニットに検査することを、
特徴とする集積回路装置の製造方法。

（付記６）
複数の集積回路ダイが積層された積層ＩＣユニットを表面に搭載したインターポーザ基板を裏返して載置する支持板であって、前記積層ＩＣユニットを収容する窪みが表面に設けられた支持板と、
前記インターポーザ基板の外部端子に接触する探針とを、
有する集積回路装置の検査装置。

（付記７）
付記６に記載の集積回路装置の検査装置において、
前記支持板が、前記支持板の外周を裏面側で周回する凸部と、前記凸部の内側から表面側に貫通する真空吸着孔とを有し、
前記凸部に対応する真空吸着孔と、前記凸部の内側の領域に対応する真空吸着孔とが設けられたステージを有することを、
特徴とする集積回路装置の検査装置。

（付記８）
付記６又は７に記載の集積回路装置の検査装置において、
前記支持板が、前記凸部で囲まれた領域に設けられた熱伝導部と、
前記ステージの温度を一定に保つ温度制御ユニットを有することを、
特徴とする集積回路装置の検査装置。

２・・・実施の形態１の集積回路装置
４・・・積層ＩＣユニット
６・・・インターポーザ
１２・・・集積回路ダイ
２６・・・積層ＩＣユニットの外部端子
２８・・・ＩＣ搭載端子
３０・・・インターポーザの外部端子
４６・・・検査装置
４８・・・ステージ
５０・・・探針
５８・・・支持板
６０・・・排気ユニット
６２・・・温度制御ユニット
６８・・・インターポーザ基板
７２・・・分割領域
７４・・・第１のマーカ
７６・・・第２のマーカ
８０・・・第３のマーカ
８２・・・第４のマーカ
８８・・・窪み
９０・・・凸部
９２・・・第１の真空吸着孔
９４・・・熱伝導部
９６・・・第２の真空吸着孔
９８・・・第３の真空吸着孔
１１２・・・集積回路装置

Claims (4)

1. 複数の集積回路ダイが積層された積層ＩＣユニットを有する集積回路装置の製造方法であって、
   インターポーザ基板の表面に、前記積層ＩＣユニットを搭載する搭載工程と、
   前記インターポーザ基板の外部端子を介して、前記積層ＩＣユニットを検査する検査工程と、
   前記検査工程の後に前記インターポーザ基板を分割し、当該分割された集積回路装置のうち、前記検査工程に合格した前記積層ＩＣユニットを有する集積回路装置を抽出する分割抽出工程とを、
   有し、
   前記検査工程は、表面に窪みを有し、外周を裏面側で周回する凸部を有し、前記凸部の内側の領域から表面側に貫通する真空吸着孔を有する支持板に、前記窪みに前記積層ＩＣユニットが収納されるように前記インターポーザ基板を裏返して載置し、前記インターポーザ基板を、前記真空吸着孔を通して真空吸着しながら、前記外部端子を介して前記積層ＩＣユニットを検査する集積回路装置の製造方法。
2. 請求項１に記載の集積回路装置の製造方法において、
   前記支持板が、前記凸部で囲まれた領域に設けられた熱伝導部を有し、
   前記検査工程において、一定の温度に保たれたステージに前記熱伝導部を接触させた状態で、前記外部端子を介して、前記積層ＩＣユニットを検査することを、
   特徴とする集積回路装置の製造方法。
3. 複数の集積回路ダイが積層された積層ＩＣユニットを表面に搭載したインターポーザ基板を裏返して載置する支持板であって、前記積層ＩＣユニットを収容する窪みが表面に設けられた支持板と、
   前記インターポーザ基板の外部端子に接触する探針とを、
   有し、
   前記支持板は、前記支持板の外周を裏面側で周回して位置する凸部と、前記凸部の内側の領域から表面側に貫通する第1の真空吸着孔とを有し、
   前記凸部に対応して位置する第２の真空吸着孔と、前記支持板の前記凸部の内側の領域に対応して位置する第３の真空吸着孔とが設けられたステージを有する
   集積回路装置の検査装置。
4. 請求項３に記載の集積回路装置の検査装置において、
   前記凸部の内側の領域に熱伝導部を有することを特徴とする集積回路装置の検査装置。

Images