CN202534636U - 半导体封装用间隔件的测试设备 - Google Patents
半导体封装用间隔件的测试设备 Download PDFInfo
- Publication number
- CN202534636U CN202534636U CN2012200208881U CN201220020888U CN202534636U CN 202534636 U CN202534636 U CN 202534636U CN 2012200208881 U CN2012200208881 U CN 2012200208881U CN 201220020888 U CN201220020888 U CN 201220020888U CN 202534636 U CN202534636 U CN 202534636U
- Authority
- CN
- China
- Prior art keywords
- distance piece
- support plate
- test
- reroutes
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本实用新型公开一种半导体封装用间隔件的测试设备,包含:一第一测试区域,具有一第一临时载板及一第一测试卡,所述第一临时载板用以承载一间隔件晶圆的一第一重布线层,所述第一测试卡具有数根第一探针,以测试所述间隔件晶圆的一第二重布线层;以及一第二测试区域,邻接于所述第一测试区域,并接收所述第一测试区域输出的所述间隔件晶圆,所述第二测试区域具有一第二临时载板及一第二测试卡,所述第二临时载板用以承载所述间隔件晶圆的第二重布线层,所述第二测试卡具有数根第二探针,以测试所述间隔件晶圆的第一重布线层。
Description
技术领域
本实用新型涉及一种半导体封装用间隔件的测试设备,特别是有关于一种可用于测试薄型化间隔件晶圆的半导体封装用间隔件的测试设备。
背景技术
电子工业是近年来发展速度最快的重要产业,其使用的主要电子元件均以半导体封装(semiconductor packaging)为主流,为了达到转薄短小的趋势,各种高密度、高效能的半导体封装构造也就因应而生,其中各种不同的系统封装(system in package,SIP)设计概念常用于架构高密度封装构造,上述系统封装又可再分为多芯片模块(multi chip module,MCM)、封装体上堆叠封装体(package on package,POP)及封装体内堆叠封装体(package in package,PIP)等。此外,也有为了缩小封装构造体积而产生的设计概念,例如晶圆级封装构造(wafer level package,WLP)、芯片尺寸封装构造(chip scale package,CSP)以及无外引脚封装构造(quad-flat no-lead package,QFN)等。
在WLP或CSP型封装构造中,为了缩小芯片尺寸及提升芯片的散热效率,经常在芯片与基板之间,或在芯片与芯片之间使用了硅间隔件(siliconinterposer),其中所述硅间隔件的内部形成有许多穿硅导通孔(through siliconvia,TSV),及其两侧表面分别具有一重布线层(re-distribution layer,RDL),且所述重布线层上又形成有许多凸块(bumps),所述硅间隔件可以做为芯片与基板(或另一芯片)之间的传导路径,以便重新排列分布焊垫位置及间距,并提供散热功能,同时也能避免使用低介电系数材质的芯片因与基板之间的热膨胀系数(CTE)差异而发生翘曲(warpage)及破裂(crack)等问题。
一般而言,在完成芯片、硅间隔件与基板的封装作业之前或之后,均会依照所指定的各项电性测试流程,对封装完成的成品进行组件个别测试或是封装成品测试(final test),以检测出不符合质量(quality)要求的半导体封装成品,其中,测试的类别包括产品外观质量检测(incoming quality assurance,IQA)、功能性测试(function test)、老化测试(burn-in test)以及开路/短路测试(open/short test)等。
请参照图1所示,其揭示一种现有硅间隔件在封装作业之前单独进行开路/短路测试的示意图,其中一硅间隔件晶圆(silicon interposer wafer)10包含数个穿硅导通孔11、一第一重布线层12、数个第一重分布焊垫13、数个第一凸块14、一第二重布线层15、数个第二重分布焊垫16及数个第二凸块17。在进行测试时,首先利用一组夹具20夹住所述硅间隔件晶圆10的周缘,以固定所述硅间隔件晶圆10。接着,同时利用一第一测试卡(test card)21及一第二测试卡22对所述硅间隔件晶圆10进行测试,其中所述第一测试卡21的数个第一探针(probes)23接触所述第一凸块14,及所述第二测试卡22的数个第二探针24接触所述第二凸块27。因此,可以达到同时测试上、下两表面的凸块的效果。在测试后,所述硅间隔件晶圆10再被切割成数个硅间隔件,以用于后续封装作业。
然而,上述现有间隔件测试设备在实际使用上仍具有下述问题:由于使用硅间隔件的封装构造逐渐被设计成日益微型化,因此硅间隔件的厚度也必需随着不断的变薄。但是,当硅间隔件的厚度小于150微米(μm)时,要使用所述夹具20稳固的夹持所述硅间隔件晶圆10将变得不容易达成,且极易造成所述硅间隔件晶圆10的边缘破裂,因而造成硅间隔件的不良品,并且使得测试作业难以顺利完成。
故,有必要提供一种半导体封装用间隔件的测试设备,以解决现有技术所存在的问题。
实用新型内容
有鉴于此,本实用新型提供一种半导体封装用间隔件的测试设备,以解决现有间隔件测试设备技术所存在的不易固定薄型化间隔件的技术问题。
本实用新型的主要目的在于提供一种半导体封装用间隔件的测试设备,其是在制作完成间隔件晶圆之后,首先使用第一临时载板先固定间隔件晶圆的第一重布线层,以便通过第一测试卡的第一探针先测试间隔件晶圆的第二重布线层;接着,再使用第二临时载板固定间隔件晶圆的第二重布线层,以便通过第二测试卡的第二探针测试间隔件晶圆的第一重布线层。因此,即使间隔件晶圆的厚度薄化到150微米以下,仍可在保持间隔件晶圆结构完整的前题下,依序顺利完成第二及第一重布线层的开路/短路测试。
为达成本实用新型的前述目的,本实用新型提供一种半导体封装用间隔件的测试设备,其中所述测试设备包含:
一第一测试区域,具有一第一临时载板及一第一测试卡,所述第一临时载板用以承载一间隔件晶圆的一第一重布线层,所述第一测试卡具有数根第一探针,以测试所述间隔件晶圆的一第二重布线层;以及
一第二测试区域,邻接于所述第一测试区域,并接收所述第一测试区域输出的所述间隔件晶圆,所述第二测试区域具有一第二临时载板及一第二测试卡,所述第二临时载板用以承载所述间隔件晶圆的第二重布线层,所述第二测试卡具有数根第二探针,以测试所述间隔件晶圆的第一重布线层。
在本实用新型的一实施例中,所述第一临时载板是一玻璃载板或一硅载板。
在本实用新型的一实施例中,所述第一临时载板上另涂布一粘胶层,以粘附固定所述间隔件晶圆的第一重布线层(及第一凸块)。
在本实用新型的一实施例中,所述第二临时载板包含一支撑框及一胶带,所述支撑框支撑及固定所述胶带,所述胶带粘附固定所述间隔件晶圆的第二重布线层(及第二凸块)。
在本实用新型的一实施例中,所述胶带为紫外线去粘胶带,其可在照射紫外线之后失去粘性。
在本实用新型的一实施例中,所述第一测试区域及第二测试区域之间另包含一载板转换区域,其供应所述第二临时载板以承载所述间隔件晶圆的第二重布线层,并移除所述间隔件晶圆的第一重布线层上的第一临时载板。
在本实用新型的一实施例中,所述间隔件晶圆是硅间隔件晶圆、玻璃间隔件晶圆或氮化铝间隔件晶圆。
在本实用新型的一实施例中,所述间隔件晶圆的厚度小于150微米,例如在100至150微米之间。
在本实用新型的一实施例中,所述间隔件晶圆内具有数个导通孔,以电性连接所述第一及第二重布线层。
在本实用新型的一实施例中,所述间隔件晶圆的第二重布线层具有数个第二凸块,所述第一测试卡的第一探针接触所述第二凸块,以测试所述间隔件晶圆的第二重布线层。
在本实用新型的一实施例中,所述间隔件晶圆的第一重布线层具有数个第一凸块,所述第二测试卡的第二探针接触所述第一凸块,以测试所述间隔件晶圆的第一重布线层。
在本实用新型的一实施例中,所述第二凸块为弧凸状的微凸块(micro-bumps),及所述第一凸块为球状的锡凸块、扁球状的金凸块、圆柱状的铜柱凸块(Cu pillar bumps)或圆柱状的镍柱凸块等。
在本实用新型的一实施例中,所述第二凸块的直径小于所述第一凸块的直径,以及所述第二凸块的间距小于所述第一凸块的间距。
再者,本实用新型提供另一种半导体封装用间隔件的测试设备,其中所述测试设备包含:
一第一测试区域,具有一第一临时载板及一第一测试卡,所述第一临时载板用以承载一间隔件晶圆的一第一重布线层,所述第一测试卡具有数根第一探针,以测试所述间隔件晶圆的一第二重布线层,其中所述间隔件晶圆的厚度在100至150微米之间;
一第二测试区域,邻接于所述第一测试区域,并接收所述第一测试区域输出的所述间隔件晶圆,所述第二测试区域具有一第二临时载板及一第二测试卡,所述第二临时载板用以承载所述间隔件晶圆的第二重布线层,所述第二测试卡具有数根第二探针,以测试所述间隔件晶圆的第一重布线层;以及
一载板转换区域,位于所述第一测试区域及第二测试区域之间,所述载板转换区域供应所述第二临时载板以承载所述间隔件晶圆的第二重布线层,并移除所述间隔件晶圆的第一重布线层上的第一临时载板。
附图说明
图1是一种现有硅间隔件在封装作业之前单独进行开路/短路测试的示意图。
图2A、2B、2C及2D是本实用新型较佳实施例半导体封装用间隔件晶圆制造方法各步骤的流程示意图。
图3是本实用新型较佳实施例半导体封装用间隔件的测试设备的示意图。
具体实施方式
为让本实用新型上述目的、特征及优点更明显易懂,下文特举本实用新型较佳实施例,并配合附图,作详细说明如下。再者,本实用新型所提到的方向用语,例如「上」、「下」、「前」、「后」、「左」、「右」、「内」、「外」、「侧面」等,仅是参考附加图式的方向。因此,使用的方向用语是用以说明及理解本实用新型,而非用以限制本实用新型。
请参照图2A至2D及3所示,其揭示本实用新型较佳实施例半导体封装用间隔件晶圆制造方法各步骤的流程示意图,以及本实用新型较佳实施例半导体封装用间隔件的测试设备的示意图。本实用新型将于下文利用图2A至2D及3图逐一详细说明较佳实施例上述各元件的细部构造、组装关系及其运作原理。
请参照图2A所示,本实用新型较佳实施例半导体封装用间隔件晶圆制造方法首先是:提供一间隔件晶圆30,并在所述间隔件晶圆30的一第一表面(即下表面)上形成数个导通孔31。在本步骤中,所述间隔件晶圆30可以选自硅间隔件晶圆(silicon interposer wafer)、玻璃间隔件晶圆或其他具高导热性的绝缘间隔件晶圆(例如氮化铝间隔件晶圆)。本实施例的间隔件晶圆30例如选自硅间隔件晶圆,其厚度此时尚大于150微米,例如在150至500微米之间。通过穿硅导通孔(TSV)技术,可在所述间隔件晶圆30的第一表面(即下表面)上形成数个导通孔31,此时的导通孔31是呈盲孔状,其并未贯穿到所述间隔件晶圆30的一第二表面(即上表面)。
请参照图2B所示,本实用新型较佳实施例半导体封装用间隔件晶圆制造方法接着是:在所述间隔件晶圆30的第一表面(即下表面)上形成一第一重布线层32及数个第一凸块34。在本步骤中,所述第一重布线层32具有数层内部线路,所述内部线路的一端(顶端)分别连接在所述导通孔31的一端(底端),以及所述内部线路的另一端(底端)分别形成一第一重分布焊垫33,所述第一重分布焊垫33各自结合有一个所述第一凸块34。所述第一凸块34可为球状的锡凸块、扁球状的金凸块、圆柱状的铜柱凸块(Cu pillar bumps)或圆柱状的镍柱凸块等。
请参照图2C所示,本实用新型较佳实施例半导体封装用间隔件晶圆制造方法接着是:利用一第一临时载板40来支撑承载所述间隔件晶圆30的第一重布线层32,并且研磨薄化所述间隔件晶圆30的一第二表面(即上表面)。在本步骤中,所述第一临时载板40可以是一玻璃载板或一硅载板,且所述第一临时载板40上另涂布一粘胶层41,所述粘胶层41用以黏附固定所述间隔件晶圆30的第一重布线层32(及第一凸块34)。所述粘胶层41优选为易于利用溶剂或紫外光去除的粘胶材料,例如各种光刻胶(photoresist)。再者,所述间隔件晶圆30在被研磨之后的厚度小于150微米,例如在100至150微米之间。在被研磨之后,所述导通孔31的顶端将裸露在所述间隔件晶圆30的第二表面(即上表面)上。
请参照图2D所示,本实用新型较佳实施例半导体封装用间隔件晶圆制造方法接着是:在所述间隔件晶圆30的第二表面(即上表面)上形成一第二重布线层35及数个第二凸块37。在本步骤中,所述第二重布线层35具有数层内部线路,所述内部线路的一端(底端)分别连接在所述导通孔31的另一端(顶端),以及所述内部线路的另一端(顶端)分别形成一第二重分布焊垫36,所述第二重分布焊垫36各自结合有一个所述第二凸块37。所述第二凸块37可为弧凸状的微凸块(micro-bumps),其材质优选为锡或其合金。在完成上述步骤后,基本上即可完成所述间隔件晶圆30的加工作业。
请参照图3所示,其揭示本实用新型较佳实施例的半导体封装用间隔件的测试设备50,所述测试设备50包含:一第一测试区域50A、一载板转换区域50B及一第二测试区域50C。所述第一测试区域50A包含上述第一临时载板40及一第一测试卡51,所述第一临时载板40用以承载上述间隔件晶圆30的第一重布线层32,所述第一测试卡51具有数根第一探针52,所述第一测试卡51及第一探针52可以上升或下降,所述第一探针52并可用以接触所述第二凸块37,以对所述间隔件晶圆30的第二重布线层35进行电性测试,例如开路/短路测试(open/short test)。
通过所述第一测试区域50A测试后的间隔件晶圆30,接着与所述第一临时载板40一起被输送到所述载板转换区域50B。所述载板转换区域50B位于所述第一测试区域50A及第二测试区域50C之间,所述载板转换区域50B用以供应一第二临时载板以承载所述间隔件晶圆30的第二重布线层35,并用以接着移除所述间隔件晶圆30的第一重布线层32上的第一临时载板40。在本实施例中,所述第二临时载板包含一支撑框60及一胶带61,其中所述支撑框60是一环状金属框,其用以支撑及固定所述胶带61,及所述胶带61用以黏附固定所述间隔件晶圆30的第二重布线层35(及第二凸块37)。所述胶带61优选为紫外线去粘胶带,其可在照射紫外线之后失去粘性。在所述第二临时载板顺利承载所述间隔件晶圆30的第二重布线层35之后,接着即可以利用溶剂蚀刻或照射紫光线的方式来移除所述间隔件晶圆30的第一重布线层32上的第一临时载板40及粘胶层41。
在转换载板后,所述第二临时载板与间隔件晶圆30随后一起被输送到所述第二测试区域50C,所述第二测试区域50C邻接于所述第一测试区域50A,并接收所述第一测试区域50A及载板转换区域50B输出的所述间隔件晶圆30,所述第二测试区域50C包含一第二临时载板及一第二测试卡53,所述第二临时载板包含一支撑框60及一胶带61,用以承载所述间隔件晶圆30的第二重布线层35,所述第二测试卡53具有数根第二探针54,所述第二探针54用以接触所述第一凸块34,以对所述间隔件晶圆30的第一重布线层32进行电性测试,例如开路/短路测试。在测试所述第一重布线层32之后,所述第二临时载板与间隔件晶圆30随后一起由所述第二测试区域50C向外输出到下一加工站台,例如为一切割站台,以将所述间隔件晶圆30切割成数个良品间隔件(未绘示),所述良品间隔件即可应用于封装作业,例如夹设于芯片与基板之间,或设于芯片与芯片之间。
如上所述,相较于现有间隔件测试设备技术所存在的不易固定薄型化间隔件的技术问题,图3的本实用新型的半导体封装用间隔件的测试设备是在制作完成所述间隔件晶圆30之后,首先使用所述第一临时载板40先固定所述间隔件晶圆的30第一重布线层32,以便通过所述第一测试卡51的第一探针52先测试所述间隔件晶圆30的第二重布线层35;接着,再使用所述第二临时载板固定所述间隔件晶圆30的第二重布线层35,以便通过第二测试卡53的第二探针54测试所述间隔件晶圆30的第一重布线层32。因此,即使所述间隔件晶圆30的厚度薄化到150微米以下,仍可在保持所述间隔件晶圆30结构完整的前题下,依序顺利完成第二及第一重布线层的开路/短路测试。
本实用新型已由上述相关实施例加以描述,然而上述实施例仅为实施本实用新型的范例。必需指出的是,已公开的实施例并未限制本实用新型的范围。相反地,包含于权利要求书的精神及范围的修改及均等设置均包括于本实用新型的范围内。
Claims (10)
1.一种半导体封装用间隔件的测试设备,其特征在于:所述半导体封装用间隔件的测试设备包含:
一第一测试区域,具有一第一临时载板及一第一测试卡,所述第一临时载板用以承载一间隔件晶圆的一第一重布线层,所述第一测试卡具有数根第一探针,以测试所述间隔件晶圆的一第二重布线层;以及
一第二测试区域,邻接于所述第一测试区域,并接收所述第一测试区域输出的所述间隔件晶圆,所述第二测试区域具有一第二临时载板及一第二测试卡,所述第二临时载板用以承载所述间隔件晶圆的第二重布线层,所述第二测试卡具有数根第二探针,以测试所述间隔件晶圆的第一重布线层。
2.如权利要求1所述的半导体封装用间隔件的测试设备,其特征在于:所述第一临时载板是一玻璃载板或一硅载板。
3.如权利要求1或2所述的半导体封装用间隔件的测试设备,其特征在于:所述第一临时载板上另涂布一粘胶层,以粘附固定所述间隔件晶圆的第一重布线层。
4.如权利要求1所述的半导体封装用间隔件的测试设备,其特征在于:所述第二临时载板包含一支撑框及一胶带,所述支撑框支撑及固定所述胶带,所述胶带粘附固定所述间隔件晶圆的第二重布线层。
5.如权利要求4所述的半导体封装用间隔件的测试设备,其特征在于:所述胶带为紫外线去粘胶带。
6.如权利要求1所述的半导体封装用间隔件的测试设备,其特征在于:所述第一测试区域及第二测试区域之间另包含一载板转换区域,其供应所述第二临时载板以承载所述间隔件晶圆的第二重布线层,并移除所述间隔件晶圆的第一重布线层上的第一临时载板。
7.如权利要求1所述的半导体封装用间隔件的测试设备,其特征在于:所述 间隔件晶圆是硅间隔件晶圆、玻璃间隔件晶圆或氮化铝间隔件晶圆。
8.如权利要求1所述的半导体封装用间隔件的测试设备,其特征在于:所述间隔件晶圆的厚度介于100至150微米之间。
9.如权利要求1所述的半导体封装用间隔件的测试设备,其特征在于:所述间隔件晶圆内具有数个导通孔,以电性连接所述第一及第二重布线层;所述第一重布线层具有数个第一凸块,及所述第二重布线层具有数个第二凸块。
10.一种半导体封装用间隔件的测试设备,其特征在于:所述测试设备包含:一第一测试区域,具有一第一临时载板及一第一测试卡,所述第一临时载板用以承载一间隔件晶圆的一第一重布线层,所述第一测试卡具有数根第一探针,以测试所述间隔件晶圆的一第二重布线层,其中所述间隔件晶圆的厚度在100至150微米之间;
一第二测试区域,邻接于所述第一测试区域,并接收所述第一测试区域输出的所述间隔件晶圆,所述第二测试区域具有一第二临时载板及一第二测试卡,所述第二临时载板用以承载所述间隔件晶圆的第二重布线层,所述第二测试卡具有数根第二探针,以测试所述间隔件晶圆的第一重布线层;以及
一载板转换区域,位于所述第一测试区域及第二测试区域之间,所述载板转换区域供应所述第二临时载板以承载所述间隔件晶圆的第二重布线层,
并移除所述间隔件晶圆的第一重布线层上的第一临时载板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012200208881U CN202534636U (zh) | 2012-01-17 | 2012-01-17 | 半导体封装用间隔件的测试设备 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2012200208881U CN202534636U (zh) | 2012-01-17 | 2012-01-17 | 半导体封装用间隔件的测试设备 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN202534636U true CN202534636U (zh) | 2012-11-14 |
Family
ID=47135798
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2012200208881U Expired - Lifetime CN202534636U (zh) | 2012-01-17 | 2012-01-17 | 半导体封装用间隔件的测试设备 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN202534636U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109037089A (zh) * | 2017-06-12 | 2018-12-18 | 力成科技股份有限公司 | 重布线层的测试方法 |
-
2012
- 2012-01-17 CN CN2012200208881U patent/CN202534636U/zh not_active Expired - Lifetime
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN109037089A (zh) * | 2017-06-12 | 2018-12-18 | 力成科技股份有限公司 | 重布线层的测试方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US20220359447A1 (en) | Chip Package Structure with Bump | |
US9209166B2 (en) | Semiconductor assemblies, stacked semiconductor devices, and methods of manufacturing semiconductor assemblies and stacked semiconductor devices | |
US9583461B2 (en) | Probing chips during package formation | |
US10269731B2 (en) | Apparatus for dicing interposer assembly | |
TWI710070B (zh) | 用於半導體封裝體之致能矽橋線內測試的防護環設計 | |
CN111710664A (zh) | 半导体装置 | |
JP2001313350A (ja) | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法 | |
TW201714273A (zh) | 製造堆疊封裝式半導體封裝的方法 | |
US8802499B2 (en) | Methods for temporary wafer molding for chip-on-wafer assembly | |
CN110473795B (zh) | 一种大尺寸芯片的分层隔离封装结构及工艺 | |
JP2002299546A (ja) | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法 | |
CN202534636U (zh) | 半导体封装用间隔件的测试设备 | |
TWI506712B (zh) | 半導體結構之測試方法 | |
TWI543283B (zh) | 中介基板之製法 | |
JP5407925B2 (ja) | 集積回路装置の製造方法及び検査装置 | |
WO2014078133A1 (en) | Wafer molding for chip-on-wafer assembly | |
TWI437687B (zh) | 多晶片堆疊封裝之測試方法 | |
TWI487922B (zh) | 半導體元件用之測試設備及半導體元件之測試方法 | |
CN114725056A (zh) | 嵌入式扇出型封装结构及其制造方法 | |
US20140097545A1 (en) | Package structure and method for manufacturing package structure |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant | ||
CX01 | Expiry of patent term |
Granted publication date: 20121114 |
|
CX01 | Expiry of patent term |