KR101311177B1 - 능동소자 칩이 탑재된 프로브카드 - Google Patents
능동소자 칩이 탑재된 프로브카드 Download PDFInfo
- Publication number
- KR101311177B1 KR101311177B1 KR1020120059544A KR20120059544A KR101311177B1 KR 101311177 B1 KR101311177 B1 KR 101311177B1 KR 1020120059544 A KR1020120059544 A KR 1020120059544A KR 20120059544 A KR20120059544 A KR 20120059544A KR 101311177 B1 KR101311177 B1 KR 101311177B1
- Authority
- KR
- South Korea
- Prior art keywords
- chip
- probe head
- active element
- needle
- main substrate
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
- G01R1/02—General constructional details
- G01R1/06—Measuring leads; Measuring probes
- G01R1/067—Measuring probes
- G01R1/073—Multiple probes
- G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
- G01R1/07364—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch
- G01R1/07378—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card with provisions for altering position, number or connection of probe tips; Adapting to differences in pitch using an intermediate adapter, e.g. space transformers
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
- G01R31/2601—Apparatus or methods therefor
Landscapes
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
본 발명은 능동소자 칩이 탑재된 프로브카드에 관한 것으로서, 저면에 검사대상 칩에 전기적으로 접촉되는 다수의 니들이 설치되는 프로브헤드와, 상기 프로브헤드의 상방에 프로브헤드와 이격되게 설치되는 메인기판과, 상기 프로브헤드와 메인기판 간에 설치되어 협피치를 갖는 프로브헤드의 전극 패턴과 광피치를 갖는 메인기판간을 공간적으로 정합시키는 공간변환기와, 상기 검사대상 칩의 고주파 특성 검사를 위해 상기 공간변환기의 일측에 탑재되는 능동소자 칩을 포함하는 것을 특징으로 한다.
본 발명에 따르면, 웨이퍼 레벨에서 검사를 수행하는 프로브 카드에서 검사대상 칩의 실제 사용환경에서의 고주파 특성 파악이 가능하도록 함으로써 고주파 특성이 불량한 반도체 칩을 미리 불량으로 폐기함으로써 POP 레벨로 제작된 반도체 디바이스의 검사시의 양품율을 현저하게 높일 수 있고, 그에 따라 수율이 현저하게 증대될 수 있는 효과가 있다.
본 발명에 따르면, 웨이퍼 레벨에서 검사를 수행하는 프로브 카드에서 검사대상 칩의 실제 사용환경에서의 고주파 특성 파악이 가능하도록 함으로써 고주파 특성이 불량한 반도체 칩을 미리 불량으로 폐기함으로써 POP 레벨로 제작된 반도체 디바이스의 검사시의 양품율을 현저하게 높일 수 있고, 그에 따라 수율이 현저하게 증대될 수 있는 효과가 있다.
Description
본 발명은 프로브 카드에 관한 것으로서, 보다 상세하게는 프로브 카드에서 실제 사용환경의 고주파 특성 파악이 가능하도록 검사하고자 하는 웨이퍼 레벨의 칩과 최종적으로 함께 패키지되어 고속 신호를 주고받게 되는 D-RAM 등의 능동소자를 프로프 카드의 공간 변환기와 일체로 형성하도록 한 기술에 관한 것이다.
일반적으로 반도체 제작 공정은 웨이퍼(Wafer)상에 패턴(pattern)을 형성시키는 패브리케이션(fabrication)공정과, 웨이퍼를 구성하고 있는 각각의 칩의 전기적 특성을 감사하는 이디에스(Electrical Die Sorting:EDS)공정과, 패턴이 형성된 웨이퍼를 각각의 칩(chip)으로 조립하는 어셈블리(assembly)공정을 통해서 제조된다.
여기서 EDS공정은 웨이퍼를 구성하고 있는 칩들 중에서도 불량칩을 판별하기위해 수행하는 것으로 웨이퍼를 구성하는 칩들에 전기적 신호를 인가시켜 인가된 전기적 신호로부터 체크되는 신호에 의해서 불량을 판단하게 되는 프로브 카드라는 검사장치가 주로 사용되고 있다.
도1은 종래의 프로브 카드의 단면도이다.
도1에서 보는 바와 같이 종래의 프로브 카드는 저면에 검사대상 칩에 전기적으로 접촉되는 다수의 니들(31)이 설치되는 프로브헤드(30)와, 프로브헤드(30)의 상방에 프로브헤드(30)와 이격되게 설치되는 메인기판(40)과, 프로브헤드(110)와 메인기판(400 간에 설치되어 협피치를 갖는 프로브헤드(110)의 전극 패턴과 광피치를 갖는 메인기판(120)간을 공간적으로 정합시키는 공간변환기(50)를 포함하여 구성된다.
이러한 종래의 프로브 카드(100)는 검사대상 칩에 니들(31)을 접촉시키면 검사대상 칩으로부터 니들(31)로 전기적 신호가 전달되고, 니들(31)로 전달된 전기적 신호는 메인기판(40)을 통해 도시되어 있지 않은 프로브 인터페이스 보드로 전달된다.
한편, 반도체 패키지는 다기능화, 고용량화 및 소형화 요구를 만족시키는 방향으로 개발되고 있다. 이를 위하여 여러 개의 반도체 패키지를 하나의 반도체 패키지 안으로 통합하여 반도체 패키지의 크기를 획기적으로 감소시키면서 도 고용량화 및 다기능 수행이 가능한 SIP(System In Package)가 제안되었다.
SIP는 크게 두 가지 측면에서 진행되고 있다. 하나는 한 개의 반도체 패키지 내부에 여러 개의 반도체 칩을 적층하는 방식으로 형성되는 MCP(Multi-Chip Package)이고, 다른 하나는 개별적으로 조립되고 전기적 검사가 완료된 반도체 패키지들을 수직 방향으로 적층하는 방식으로 형성되는 POP이다.
POP의 일례로서, 도 2에 도시된 바와 같이, 국내특허공보 10-2009-0027573호에 따른 POP 구조의 반도체 장치를 살펴보면, POP(1A)는, 제1 반도체칩(2)이 실장된 베이스 기판(제1 배선기판)(3)의 상부에, 제2 반도체칩(4)이 실장된 메모리 기판(제2 배선기판)(5)을 중첩시킨 2층 구조의 적층형 패키지이다. 여기서, 제1 반도체칩(2)은, 예를 들면, 어플리케이션 프로세서와 같은 프로그래머블·논리회로(programmable logic circuit)와 마이크로컴퓨터 회로를 1칩에 집적(集積)한 마이크로컴퓨터 칩(microcomputer chip)일 수 있고, 제2 반도체칩(4)은, 예를 들면 512 메가비트, 또는 1 기가비트의 기억용량을 가지는 DRAM(Dynamic Random Access Memory)회로 등의 능동소자 회로가 형성될 수 있다.
베이스 기판(3)의 이면에는, 복수의 외부 입출력용 도전 패드(9p)가 형성되어 있고, 그러한 표면에는 땜납 볼(13)이 전기적으로 접속되어 있다. POP(1A)는, 이러한 땜납 볼(13)을 통해 정보통신 단말기기의 마더보드에 실장된다. 도시되어 있지는 않지만, 베이스 기판(3)의 표면의 배선과 이면의 외부 입출력용 도전 패드(9p)는, 내층 배선 및 그것들을 접속하는 비어 홀을 통하여 전기적으로 접속되어 있다.
상기 외부 입출력용 도전 패드(9p)의 외측에는, 복수의 테스트용 도전 패드(10p)가 형성되어 있다. 이러한 테스트용 도전 패드(10p)는, POP(1A)의 조립이 완료된 후, 마이크로컴퓨터 칩(2)과 메모리 칩(4)의 도통 상태의 양부를 판정하기 위해 사용되는 단자이다. 즉, POP(1A)의 제조자(manufacturing maker)는 조립이 완료된 POP(1A)를 유저(정보통신 단말기기 제조메이커 등)에게 출하하기에 앞서, 테스트용 도전 패드(10p)에 프로브를 닿게 하여, 마이크로컴퓨터 칩(2)과 메모리 칩(4)의 도통 상태를 확인하고 있다.
즉, 종래 반도체 검사는 웨이퍼 레벨에서의 정상 동작 여부를 검사하는 웨이퍼 레벨 검사와 POP 형태로 완성된 상태에서 POP의 검사용 도전패드에 프로브를 접촉하여 도통 상태를 검사하는 POP 레벨 검사로 구분되는데, 웨이퍼 레벨에서 양품으로 분류된 칩이더라도 실제 D-RAM 등의 고속 신호를 사용하는 능동소자 칩과 같이 사용되는 경우 고주파 특성이 좋지 않아 POP 레벨로 완성된 반도체를 불량으로 폐기해야 하는 경우가 발생하고 있다. 특히, 어플리케이션 프로세서와 같은 마이크로컴퓨터 칩은 약 10 ~20 달러 정도로 고가로서 POP 레벨의 반도체를 폐기하는 경우 비용적인 손실이 매우 큰 문제가 발생하고 있다.
따라서, POP 레벨이 아닌 웨이퍼 레벨에서 D-RAM 등의 고속 신호를 사용하는 능동소자 칩을 연결하였을 때의 정상 동작 여부를 시험할 수 있는 장치에 대한 요구가 절실한 실정이다.
본 발명은 상기와 같은 문제점을 해결하기 위해 제안된 것으로서, 본 발명의 목적은 검사하고자 하는 웨이퍼 레벨의 칩과 최종적으로 함께 패키지되어 고속 신호를 주고받게 되는 D-RAM 등의 능동소자를 프로프 카드의 공간 변환기와 일체로 형성함으로써 웨이퍼 레벨에서 검사를 수행하는 프로브 카드에서 검사대상 칩의 실제 사용환경에서의 고주파 특성 파악이 가능하도록 하는 기술을 제공하는 것이다.
상기와 같은 목적을 달성하기 위한 본 발명의 바람직한 일 실시예에 따르면, 저면에 검사대상 칩에 전기적으로 접촉되는 다수의 니들이 설치되는 프로브헤드와, 상기 프로브헤드의 상방에 프로브헤드와 이격되게 설치되는 메인기판과, 상기 프로브헤드와 메인기판 간에 설치되어 협피치를 갖는 프로브헤드의 전극 패턴과 광피치를 갖는 메인기판간을 공간적으로 정합시키는 공간변환기와, 상기 검사대상 칩의 전기적 특성 검사를 위해 상기 공간변환기의 일측에 탑재되는 능동소자 칩을 포함하는 것을 특징으로 하는 능동소자 칩이 탑재된 프로브카드가 제공된다.
여기서, 상기 상기 능동소자 칩과 상기 프로브헤드의 니들 중 일부 니들이 전기적으로 접속되며, 상기 니들은 상기 검사대상 칩의 검사를 위한 칩 검사용 니들과, 상기 검사대상 칩과 상기 능동소자 칩 간의 전기적 연결을 위한 통신용 니들을 포함한다.
그리고, 상기 능동소자 칩은 상기 통신용 니들과의 전기적 연결을 위한 통신용 전극과, 상기 메인 기판과의 전기적 연결을 위한 검사용 전극을 포함하는 것이 바람직하다.
본 발명에 따르면, 웨이퍼 레벨에서 검사를 수행하는 프로브 카드에서 검사대상 칩의 실제 사용환경에서의 고주파 특성 파악이 가능하도록 함으로써 고주파 특성이 불량한 반도체 칩을 미리 불량으로 폐기함으로써 POP 레벨로 제작된 반도체 디바이스의 검사시의 양품율을 현저하게 높일 수 있고, 그에 따라 수율이 현저하게 증대될 수 있는 효과가 있다.
도 1은 일반적인 프로브카드의 개략적인 구성을 나타낸 것이다.
도 2는 일반적인 POP의 개략적인 구성을 나타낸 단면도이다.
도 3은 본 발명에 따른 능동소자 칩이 탑재된 프로브카드의 개략적인 구성을 나타낸 것이다.
도 4는 본 발명에 따른 능동소자 칩이 탑재된 프로브카드를 이용하여 검사대상 칩을 검사하는 방법을 개념적으로 설명하기 위한 것이다.
도 2는 일반적인 POP의 개략적인 구성을 나타낸 단면도이다.
도 3은 본 발명에 따른 능동소자 칩이 탑재된 프로브카드의 개략적인 구성을 나타낸 것이다.
도 4는 본 발명에 따른 능동소자 칩이 탑재된 프로브카드를 이용하여 검사대상 칩을 검사하는 방법을 개념적으로 설명하기 위한 것이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시 예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
명세서 및 청구범위 전체에서, 어떤 부분이 어떤 구성 요소를 포함한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성 요소를 더 포함할 수 있는 것을 의미한다.
도 3은 본 발명에 따른 능동소자 칩이 탑재된 프로브카드의 개략적인 구성을 나타낸 것이고, 도 4는 본 발명에 따른 능동소자 칩이 탑재된 프로브카드를 이용하여 검사대상 칩을 검사하는 방법을 개념적으로 설명하기 위한 것이다.
도 3에 도시된 바와 같이, 본 발명에 따른 능동소자 칩이 탑재된 프로브카드는 저면에 검사대상 칩에 전기적으로 접촉되는 다수의 니들(31)이 설치되는 프로브헤드(30)와, 프로브헤드(30)의 상방에 프로브헤드(30)와 이격되게 설치되는 메인기판(40)과, 프로브헤드(110)와 메인기판(400 간에 설치되어 협피치를 갖는 프로브헤드(110)의 전극 패턴과 광피치를 갖는 메인기판(120)간을 공간적으로 정합시키는 공간변환기(50)를 포함하여 구성되는 구조는 종래와 동일하나, 웨이퍼 레벨에서 검사대상 칩의 고주파 특성 검사를 할 수 있도록 공간변환기(50)의 일측에 농동소자 칩(60)을 탑재하는 것이 특징이다.
여기서, 검사대상 칩은 어플리케이션 프로세서와 같은 마이크로컴퓨터 칩일 수 있다.
이를 통해, 웨이퍼 레벨의 검사 뿐만 아니라 마이크로컴퓨터 칩과 메모리 소자인 능동소자 칩(60) 간의 정상 통신 여부를 동시에 검사함으로써 POP 레벨에서의 검사를 생략하거나 POP 레벨 검사시 불량율을 현저하게 감소시킬 수 있게 되는 것이다.
이를 도 4를 통해 보다 상세하게 설명하면 다음과 같다.
도 4에 도시된 바와 같이, 본 발명에 따른 공간 변환기(50)의 내부 배선은 메인기판(40)과 프로브헤드(30) 간의 전기적 연결을 위한 제 1 배선(51)과, 프로브헤드(30)와 능동소자 칩(60) 간의 전기적 연결을 위한 제 2 배선(52) 및 능동소자 칩(60)과 메인기판(40) 간의 전기적 연결을 위한 제 3 배선(53)이 형성되어 있다.
그리고, 능동소자 칩(60)은 본딩 전극을 통해 공간 변환기(50)와 일체로 형성되는데, 본딩 전극은 제 2 배선(52)을 통해 프로브헤드(30)의 니들(31) 중 통신용 니들(31b)과 접속되도록 하기 위한 통신용 전극(61)과, 제 3 배선(53)을 통해 메인기판(40)과 전기적으로 접속되도록 하기 위한 검사용 전극(62)으로 이루어진다.
프로브헤드(30)의 니들(31)은 기본적인 구조는 종래와 동일하나, 니들이 검사대상 칩(70)에 접속되는 위치에 따라, 검사대상 칩(70)의 일반 본딩패드(71)에 접촉되는 검사용 니들(31a)과, 검사대상 칩(70)의 능동소자 칩과의 통신용 본딩패드(72)에 접촉되는 통신용 니들(31b)로 구분할 수 있다. 이에 따라서, 검사대상 칩(70)의 일반 본딩패드(71)에 접촉되는 검사용 니들(31a)은 종래와 같이 일반적인 레이퍼 레벨의 전기신호 테스트를 수행하고, 검사대상 칩(70)의 능동소자 칩과의 통신용 본딩패드(72)에 접촉되는 통신용 니들(31b)은 검사대상 칩(70)과 능동소자 칩(60) 간의 통신 경로로서 사용된다.
이를 위해, 프로브헤드(30)에는 종래 검사대상 칩(70) 검사를 위한 니들(31a) 외에 통신용 니들(31b)이 추가적으로 구비되어야 할 것이며, 이를 위한 구조적 변경이 필요할 수 있은 물론이다.
본 발명에 따른 능동소자 칩이 탑재된 프로브카드를 이용한 검사 동작을 보다 상술하면 다음과 같다.
본 발명에 따른 프로브카드의 프로브헤드(70)를 검사대상 칩(70) 상에 위치를 정렬하여 접촉시키게 되면, 검사대상 칩(70)의 일반 본딩패드(71)에 접촉되는 검사용 니들(31a)을 통해 전기적 신호가 검사대상 칩(70)에 인가되고, 그에 반응하여 검사대상 칩(70)에서 발생된 신호가 공간변환기(50)의 제 1 배선(51)을 통해 메인기판(40)으로 전달된다.
그리고, 검사대상 칩(70)에서 발생된 신호 중 능동소자 칩(60)으로 전달될 신호는 검사대상 칩(70)의 능동소자 칩과의 통신용 본딩패드(72)에 접촉되는 통신용 니들(31b)을 통해 능동소자 칩(60)으로 전달되며, 능동소자 칩(60)의 응답신호가 공간변환기(50)의 제 3 배선(53)을 통해 메인기판(40)으로 전달된다.
메인기판(40)은 공간변환기(50)의 제 1 배선(51)을 통해 전달된 웨이퍼 레벨의 검사 응답 신호와 제 3 배선(53)을 통해 전달된 고주파 레벨의 검사 응답 신호를 테스터 장비로 전송하게 되고, 테스터 장비를 이 2가지 신호 분석을 통해 웨이퍼 레벨의 검사와 고주파 레벨의 검사를 동시에 수행할 수 있게 된다.
이상,본 발명의 실시 형태를 도면을 이용하여 설명하였으나, 구체적인 구성은 본 실시 형태로 한정되는 것이 아니고, 본 발명의 요지를 일탈하지 않은 범위에 있어서 설계 변경 등이 있어도, 그것들은 본 발명에 포함되는 것이다.
30 : 프로브헤드 31 : 니들
31a : 칩 검사용 니들 31b : 통신용 니들
40 : 메인기판 50 : 공간 변환기
51 : 제 1 배선 52 : 제 2 배선
53 : 제 3 배선 60 : 능동소자 칩
61 : 통신용 전극 62 : 검사용 전극
31a : 칩 검사용 니들 31b : 통신용 니들
40 : 메인기판 50 : 공간 변환기
51 : 제 1 배선 52 : 제 2 배선
53 : 제 3 배선 60 : 능동소자 칩
61 : 통신용 전극 62 : 검사용 전극
Claims (4)
- 저면에 검사대상 칩에 전기적으로 접촉되는 다수의 니들이 설치되는 프로브헤드와;
상기 프로브헤드의 상방에 프로브헤드와 이격되게 설치되는 메인기판과;
상기 프로브헤드와 메인기판 간에 설치되어 협피치를 갖는 프로브헤드의 전극 패턴과 광피치를 갖는 메인기판의 전극 패턴간을 공간적으로 정합시키는 공간변환기와;
상기 검사대상 칩과 함께 패키지되어 전기신호를 주고받게 되는 칩으로서, 상기 검사대상 칩의 실제환경에서의 고주파 특성 검사를 위해 상기 공간변환기의 일측에 탑재되는 능동소자 칩을 포함하는 것을 특징으로 하는 능동소자 칩이 탑재된 프로브카드.
- 제 1 항에 있어서,
상기 상기 능동소자 칩과 상기 프로브헤드의 니들 중 일부 니들이 전기적으로 접속되는 것을 특징으로 하는 능동소자 칩이 탑재된 프로브카드.
- 제 2 항에 있어서,
상기 니들은 상기 검사대상 칩의 검사를 위한 칩 검사용 니들과, 상기 검사대상 칩과 상기 능동소자 칩 간의 전기적 연결을 위한 통신용 니들을 포함하는 것을 특징으로 하는 능동소자 칩이 탑재된 프로브카드.
- 제 3 항에 있어서,
상기 능동소자 칩은 상기 통신용 니들과의 전기적 연결을 위한 통신용 전극과, 상기 메인 기판과의 전기적 연결을 위한 검사용 전극을 포함하는 것을 특징으로 하는 능동소자 칩이 탑재된 프로브카드.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120059544A KR101311177B1 (ko) | 2012-06-04 | 2012-06-04 | 능동소자 칩이 탑재된 프로브카드 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020120059544A KR101311177B1 (ko) | 2012-06-04 | 2012-06-04 | 능동소자 칩이 탑재된 프로브카드 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR101311177B1 true KR101311177B1 (ko) | 2013-09-26 |
Family
ID=49456631
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020120059544A KR101311177B1 (ko) | 2012-06-04 | 2012-06-04 | 능동소자 칩이 탑재된 프로브카드 |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR101311177B1 (ko) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100227283B1 (ko) | 1997-08-22 | 1999-11-01 | 김충환 | 고주파용 프로브 카드 |
KR20080082670A (ko) * | 2005-12-05 | 2008-09-11 | 니혼 하츠쵸 가부시키가이샤 | 프로브 카드 |
KR20090075515A (ko) * | 2008-01-04 | 2009-07-08 | 삼성전자주식회사 | 프로브 카드 및 이를 포함하는 테스트 장비 |
-
2012
- 2012-06-04 KR KR1020120059544A patent/KR101311177B1/ko active IP Right Grant
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100227283B1 (ko) | 1997-08-22 | 1999-11-01 | 김충환 | 고주파용 프로브 카드 |
KR20080082670A (ko) * | 2005-12-05 | 2008-09-11 | 니혼 하츠쵸 가부시키가이샤 | 프로브 카드 |
KR20090075515A (ko) * | 2008-01-04 | 2009-07-08 | 삼성전자주식회사 | 프로브 카드 및 이를 포함하는 테스트 장비 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5308086B2 (ja) | ソケット及びこれを有する検査装置及び方法 | |
US10184956B2 (en) | Probe card | |
KR101977699B1 (ko) | 멀티 칩 반도체 장치 및 그것의 테스트 방법 | |
US20130256865A1 (en) | Semiconductor module | |
JP2005322921A (ja) | バンプテストのためのフリップチップ半導体パッケージ及びその製造方法 | |
CN110531125B (zh) | 空间转换器、探针卡及其制造方法 | |
KR100723518B1 (ko) | 패드 체인을 구비하는 인터포우저 패턴 | |
US9829510B2 (en) | Interposer for inspecting semiconductor chip | |
US8586983B2 (en) | Semiconductor chip embedded with a test circuit | |
US20110156739A1 (en) | Test kit for testing a chip subassembly and a testing method by using the same | |
KR101311177B1 (ko) | 능동소자 칩이 탑재된 프로브카드 | |
KR101421048B1 (ko) | 능동소자 칩이 탑재된 반도체 검사 장치 | |
KR102366589B1 (ko) | 시스템 보드의 dut 특성 분석용 일체형 인터포저 | |
TWI444637B (zh) | 具有可調整性及適應性測試結構的半導體封裝元件及其測試方法 | |
US7420206B2 (en) | Interposer, semiconductor chip mounted sub-board, and semiconductor package | |
CN106601639B (zh) | 不着检出测试方法及其所用的基板与压板 | |
US7586320B2 (en) | Plunger and chip-testing module applying the same | |
US7714429B2 (en) | Wafer structure with a plurality of functional macro chips for chip-on-chip configuration | |
JP4098976B2 (ja) | マルチチップモジュール及びそのチップ間接続テスト方法 | |
TW201307860A (zh) | 雙面導通晶片之即測接合方法 | |
JP2013246129A (ja) | 半導体装置のための検査装置および検査方法 | |
KR20130088300A (ko) | 반도체 디바이스 및 그 제작 방법 | |
KR102442624B1 (ko) | 반도체 디바이스 | |
JP2005353886A (ja) | 半導体装置、インターポーザ、半導体装置の製造方法及び半導体装置の検査方法 | |
JP2006222109A (ja) | マルチチップモジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination | ||
E902 | Notification of reason for refusal | ||
E701 | Decision to grant or registration of patent right | ||
GRNT | Written decision to grant | ||
FPAY | Annual fee payment |
Payment date: 20160905 Year of fee payment: 4 |
|
FPAY | Annual fee payment |
Payment date: 20170913 Year of fee payment: 5 |
|
FPAY | Annual fee payment |
Payment date: 20180910 Year of fee payment: 6 |
|
FPAY | Annual fee payment |
Payment date: 20190910 Year of fee payment: 7 |